CN117254775B - 一种自偏置振荡电路 - Google Patents

一种自偏置振荡电路 Download PDF

Info

Publication number
CN117254775B
CN117254775B CN202311265666.5A CN202311265666A CN117254775B CN 117254775 B CN117254775 B CN 117254775B CN 202311265666 A CN202311265666 A CN 202311265666A CN 117254775 B CN117254775 B CN 117254775B
Authority
CN
China
Prior art keywords
low
voltage
enhancement
pmos tube
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311265666.5A
Other languages
English (en)
Other versions
CN117254775A (zh
Inventor
傅科成
周高翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Dior Microelectronics Co ltd
Original Assignee
Jiangsu Dior Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Dior Microelectronics Co ltd filed Critical Jiangsu Dior Microelectronics Co ltd
Priority to CN202311265666.5A priority Critical patent/CN117254775B/zh
Publication of CN117254775A publication Critical patent/CN117254775A/zh
Application granted granted Critical
Publication of CN117254775B publication Critical patent/CN117254775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种自偏置振荡电路，由自偏置电路和振荡电路组成，所述自偏置电路与振荡电路连接，所述自偏置电路、振荡电路均与输入电压VIN连接；所述自偏置电路为振荡电路提供电流基准，使振荡电路产生周期性的方波信号。该电路只需要自偏置电路产生基准电流提供给振荡电路，且振荡电路内部仅包括电流比较器和RS触发器，电流比较器的结构比电压比较器结构更简单，通过第一电流比较器、第二电流比较器的轮流翻转，使得RS触发器不断进行RESET和SET，最终输出周期性的方波信号。同时，该自偏置振荡电路结构简单，占地面积小，亦可应用于低功耗和版图节约的应用场景。

Description

一种自偏置振荡电路
技术领域
本发明涉及模拟电路技术和半导体集成电路技术领域，具体地，涉及一种自偏置振荡电路。
背景技术
振荡电路的主要作用就是产生一定频率和振幅的方波,可以用于时钟电路、信号发生器等方面；在各种需要振荡电路的模拟芯片中，振荡电路的工作离不开基准电压和基准电流，传统的的振荡电路结构如图1所示，一个基准电压319由基准电压电路317提供，基准电压电路317产生另外一个基准电压322提供给基准电流电路316，另一个基准电压322除以基准电流电路316内的电阻R，产生基准电流，让低压增强型PMOS管301、302、305、306产生固定的偏置电流，对应的偏置电流分别是I1、I2、I3、I4，I1对电容315充电，当电容315上端电压320上升超过一个基准电压319，比较器310输出为低，异或门312的输出324为低，低压增强型NMOS管304关闭，低压增强型PMOS管305打开，电容315上端电压320下降，I2对电容314电容充电，电容315上端电压开始上升；当电容315上端电压上升超过一个基准电压319，比较器307输出为低，反相器313的输出325为低，低压增强型NMOS管304打开，低压增强型PMOS管305关闭；I1对电容315充电，电容315上端电压320上升，节点321电压开始下降。这个过程一直循环下去，使得节点323会产生一个周期性的方波信号。
但是，这种传统振荡电路必须增加基准电压电路以及基准电流电路，会增加电路复杂性，增加芯片的面积以及功耗，在芯片集成度越来越高，功耗越来越低的背景下，传统方案不具备优势。
发明内容
针对现有技术中存在的问题，本发明提供了一种自偏置振荡电路，具有结构简单、占地面积小，在低功耗电路场景下，可以实现振荡电路的工作。
为实现上述技术目的，本发明采用如下技术方案：一种自偏置振荡电路，由自偏置电路和振荡电路组成，所述自偏置电路与振荡电路连接，所述自偏置电路、振荡电路均与输入电压VIN连接；所述自偏置电路为振荡电路提供电流基准，使振荡电路产生周期性的方波信号。
进一步地，所述自偏置电路包括连接的启动电路和负反馈电路，所述启动电路用于启动自偏置电路，并使自偏置电路正常工作；所述负反馈电路用于稳定电流。
进一步地，所述启动电路包括：第一低压增强型PMOS管、第二低压增强型PMOS管和第一电阻R1，所述第一低压增强型PMOS管的栅极、第一低压增强型PMOS管的漏极、第二低压增强型PMOS管的栅极、第一电阻R1的一端连接，所述第一电阻R1的另一端接地，所述第一低压增强型PMOS管的源极、第二低压增强型PMOS管的源极均与输入电压VIN连接。
进一步地，所述负压反馈电路包括：第三低压增强型PMOS管、第四低压增强型PMOS管、第一低压增强型NMOS管、第二低压增强型NMOS管、第一电容、第二电阻R2，所述第三低压增强型PMOS管的源极、第四低压增强型PMOS管的源极均与输入电压VIN连接，所述第三低压增强型PMOS管的栅极、第四低压增强型PMOS管的栅极、第四低压增强型PMOS管的漏极、第一低压增强型NMOS管的漏极连接，所述第三低压增强型PMOS管的漏极、第一低压增强型NMOS管的栅极、第二低压增强型NMOS管的漏极、第二低压增强型PMOS管的漏极、第一电容的一端连接，所述第一电容的另一端接地，所述第一低压增强型NMOS管的源极分别与第二电阻R2的一端、第二低压增强型NMOS管的栅极连接，所述第二电阻R2的另一端、第二低压增强型NMOS管的源极接地。
进一步地，所述振荡电路包括：第一电流比较器、第二电流比较器、RS触发器，所述第一电流比较器、第二电流比较器均与RS触发器连接，所述第一电流比较器与负反馈电路连接；正常工作时，第一电流比较器、第二电流比较器的轮流翻转，使得RS触发器不断进行RESET和SET，最终输出周期性的方波信号。
进一步地，所述第一电流比较器包括：第五低压增强型PMOS管、第六低压增强型PMOS管、第七低压增强型PMOS管、第八低压增强型PMOS管、第九低压增强型PMOS管、第三低压增强型NMOS管、第四低压增强型NMOS管、第二电容、第一反相器、第二反相器、第三反相器，所述第五低压增强型PMOS管的栅极、第七低压增强型PMOS管的栅极、第三低压增强型PMOS管的栅极、第四低压增强型PMOS管的栅极连接，所述第五低压增强型PMOS管的源极、第七低压增强型PMOS管的源极、第八低压增强型PMOS管的源极均与输入电压VIN连接，所述第五低压增强型PMOS管(210)的漏极与第六低压增强型PMOS管的源极连接，所述第六低压增强型PMOS管的栅极、第三低压增强型NMOS管的栅极均与RS触发器连接，所述第六低压增强型PMOS管的漏极、第三低压增强型NMOS管的漏极、第二电容的一端、第四低压增强型NMOS管的栅极连接，所述第三低压增强型NMOS管的源极、第二电容的另一端、四低压增强型NMOS管的源极均接地；所述第四低压增强型NMOS管的漏极、七低压增强型PMOS管的漏极、第八低压增强型PMOS管的栅极、第一反相器的输入端连接，所述第八低压增强型PMOS管的漏极与第九低压增强型PMOS管的源极连接，所述第九低压增强型PMOS管的漏极、第一反相器的输出端、第二反相器的输入端连接，所述第二反相器的输出端分别与第九低压增强型PMOS管的栅极、第三反相器的输入端连接，所述第三反相器的输出端与RS触发器连接。
进一步地，所述第二电流比较器包括：第十低压增强型PMOS管、第十一低压增强型PMOS管、第十二低压增强型PMOS管、第十三低压增强型PMOS管、第十四低压增强型PMOS管、第五低压增强型NMOS管、第六低压增强型NMOS管、第三电容、第四反相器、第五反相器、第六反相器，所述第十低压增强型PMOS管的栅极与第十一低压增强型PMOS管的栅极连接，所述第十低压增强型PMOS管的源极、第十一低压增强型PMOS管的源极、第十三低压增强型PMOS管的源极均与输入电压VIN连接，所述第十低压增强型PMOS管的漏极与第十二低压增强型PMOS管的源极连接，所述第十二低压增强型PMOS管的栅极、第五低压增强型NMOS管的栅极均与RS触发器连接，所述第十二低压增强型PMOS管的漏极、第五低压增强型NMOS管的漏极、第三电容的一端、第六低压增强型NMOS管的栅极连接，所述第五低压增强型NMOS管的源极、第三电容的另一端、第六低压增强型NMOS管的源极均接地；所述第六低压增强型NMOS管的漏极、第十一低压增强型PMOS管的漏极、第四反相器的输入端、第十三低压增强型PMOS管的栅极连接，所述第十三低压增强型PMOS管的漏极与第十四低压增强型PMOS管的源极连接，所述第十四低压增强型PMOS管的漏极分别与第四反相器的输出端、第五反相器的输入端连接，所述第十四低压增强型PMOS管的栅极、第五反相器的输出端、第六反相器的输入端连接，所述第六反相器的输出端与RS触发器连接。
进一步地，所述RS所述触发器包括：第一异或门、第二异或门、第七反相器，所述第一异或门的第一输入端与第三反相器的输出端连接，所述第一异或门的第二输入端分别与第二异或门的输出端、第七反相器的输入端连接，所述第一异或门的输出端与第二异或门的第一输入端连接，所述第二异或门的第二输入端与第六反相器的输出端连接，所述第二异或门的输出端还与第六低压增强型PMOS管的栅极、第三低压增强型NMOS管的栅极连接，所述第七反相器的输出端分别与第十二低压增强型PMOS管的栅极、第五低压增强型NMOS管的栅极连接。
与现有技术相比，本发明具有如下有益效果：本发明提供了一种自偏置振荡电路，不需要基准电压产生电路，只需要自偏置电路产生基准电流提供给振荡电路，且振荡电路内部仅包括电流比较器和RS触发器，电流比较器的结构比电压比较器结构更简单，通过第一电流比较器、第二电流比较器的轮流翻转，使得RS触发器不断进行RESET和SET，最终输出周期性的方波信号。同时，该自偏置振荡电路结构简单，占地面积小，亦可应用于低功耗和版图节约的应用场景。
附图说明
图1为传统的自偏置振荡电路的示意图；
图2为本发明自偏置振荡电路的示意图；
图3为本发明自偏置振荡电路的电路图。
具体实施方式
下面结合附图对本发明的技术方案作进一步地解释说明。
如图2为本发明自偏置振荡电路示意图，该自偏置振荡电路由自偏置电路101和振荡电路102组成，自偏置电路101与振荡电路102连接，自偏置电路101、振荡电路102均与输入电压VIN连接；自偏置电路101为振荡电路102提供电流基准，使振荡电路102产生周期性的方波信号。该自偏置振荡电路避免使用基准电压电路、基准电压产生电路、基准电流产生电路及电压比较器，减小占地面积和功耗，在低功耗电路场景下，可以实现振荡电路的工作。
如图3，本发明中自偏置电路101包括连接的启动电路和负反馈电路，启动电路用于启动自偏置电路101，并使自偏置电路101正常工作，避免自偏置电路101进入死区而不工作的情景；负反馈电路用于稳定电流。
本发明中启动电路包括：第一低压增强型PMOS管201、第二低压增强型PMOS管202和第一电阻R1205，第一低压增强型PMOS管201的栅极、第一低压增强型PMOS管201的漏极、第二低压增强型PMOS管202的栅极、第一电阻R1205的一端连接，第一电阻R1205的另一端接地，第一低压增强型PMOS管201的源极、第二低压增强型PMOS管202的源极均与输入电压VIN连接，该启动电路结构简单，占芯片面积小。
本发明中负压反馈电路包括：第三低压增强型PMOS管203、第四低压增强型PMOS管204、第一低压增强型NMOS管206、第二低压增强型NMOS管207、第一电容208、第二电阻R2209，第三低压增强型PMOS管203的源极、第四低压增强型PMOS管204的源极均与输入电压VIN连接，第三低压增强型PMOS管203的栅极、第四低压增强型PMOS管204的栅极、第四低压增强型PMOS管204的漏极、第一低压增强型NMOS管206的漏极连接，第三低压增强型PMOS管203的漏极、第一低压增强型NMOS管206的栅极、第二低压增强型NMOS管207的漏极、第二低压增强型PMOS管202的漏极、第一电容208的一端连接，所述第一电容208的另一端接地，第一低压增强型NMOS管206的源极分别与第二电阻R2209的一端、第二低压增强型NMOS管207的栅极连接，第二电阻R2209的另一端、第二低压增强型NMOS管207的源极接地。
如图3，本发明中振荡电路102包括：第一电流比较器、第二电流比较器、RS触发器，第一电流比较器、第二电流比较器均与RS触发器连接，第一电流比较器与负反馈电路连接；正常工作时，第一电流比较器、第二电流比较器的轮流翻转，使得RS触发器不断进行RESET和SET，最终输出周期性的方波信号。
第一电流比较器包括：第五低压增强型PMOS管210、第六低压增强型PMOS管211、第七低压增强型PMOS管213、第八低压增强型PMOS管216、第九低压增强型PMOS管218、第三低压增强型NMOS管212、第四低压增强型NMOS管214、第二电容215、第一反相器217、第二反相器219、第三反相器220，第五低压增强型PMOS管210的栅极、第七低压增强型PMOS管213的栅极、第三低压增强型PMOS管203的栅极、第四低压增强型PMOS管204的栅极连接，第五低压增强型PMOS管210的源极、第七低压增强型PMOS管213的源极、第八低压增强型PMOS管216的源极均与输入电压VIN连接，第五低压增强型PMOS管210的漏极与第六低压增强型PMOS管211的源极连接，所述第六低压增强型PMOS管211的栅极、第三低压增强型NMOS管212的栅极均与RS触发器连接，第六低压增强型PMOS管211的漏极、第三低压增强型NMOS管212的漏极、第二电容215的一端、第四低压增强型NMOS管214的栅极连接，第三低压增强型NMOS管212的源极、第二电容215的另一端、第四低压增强型NMOS管214的源极均接地；第四低压增强型NMOS管214的漏极、七低压增强型PMOS管213的漏极、第八低压增强型PMOS管216的栅极、第一反相器217的输入端连接，第八低压增强型PMOS管216的漏极与第九低压增强型PMOS管218的源极连接，第九低压增强型PMOS管218的漏极、第一反相器217的输出端、第二反相器219的输入端连接，第二反相器219的输出端分别与第九低压增强型PMOS管218的栅极、第三反相器220的输入端连接，第三反相器220的输出端与RS触发器连接。第七低压增强型PMOS管213产生的电流I4和第四低压增强型NMOS管214产生电流组成电流比较器，翻转点取决于节点236电压。
第二电流比较器包括：第十低压增强型PMOS管222、第十一低压增强型PMOS管223、第十二低压增强型PMOS管224、第十三低压增强型PMOS管228、第十四低压增强型PMOS管229、第五低压增强型NMOS管225、第六低压增强型NMOS管226、第三电容227、第四反相器230、第五反相器231、第六反相器232，第十低压增强型PMOS管222的栅极与第十一低压增强型PMOS管223的栅极连接，第十低压增强型PMOS管222的源极、第十一低压增强型PMOS管223的源极、第十三低压增强型PMOS管228的源极均与输入电压VIN连接，第十低压增强型PMOS管222的漏极与第十二低压增强型PMOS管224的源极连接，第十二低压增强型PMOS管224的栅极、第五低压增强型NMOS管225的栅极均与RS触发器连接，第十二低压增强型PMOS管224的漏极、第五低压增强型NMOS管225的漏极、第三电容227的一端、第六低压增强型NMOS管226的栅极连接，第五低压增强型NMOS管225的源极、第三电容227的另一端、第六低压增强型NMOS管226的源极均接地；第六低压增强型NMOS管226的漏极、第十一低压增强型PMOS管223的漏极、第四反相器230的输入端、第十三低压增强型PMOS管228的栅极连接，第十三低压增强型PMOS管228的漏极与第十四低压增强型PMOS管229的源极连接，第十四低压增强型PMOS管229的漏极分别与第四反相器230的输出端、第五反相器231的输入端连接，第十四低压增强型PMOS管229的栅极、第五反相器231的输出端、第六反相器232的输入端连接，第六反相器232的输出端与RS触发器连接。第十一低压增强型PMOS管223产生的电流I6和第六低压增强型NMOS管226产生的电流组成电流比较器，翻转点取决于节点237电压。
RS所述触发器包括：第一异或门221、第二异或门233、第七反相器234，第一异或门221的第一输入端与第三反相器220的输出端连接，第一异或门221的第二输入端分别与第二异或门233的输出端、第七反相器234的输入端连接，第一异或门221的输出端与第二异或门233的第一输入端连接，第二异或门233的第二输入端与第六反相器232的输出端连接，第二异或门233的输出端还与第六低压增强型PMOS管211的栅极、第三低压增强型NMOS管212的栅极连接，第七反相器234的输出端分别与第十二低压增强型PMOS管224的栅极、第五低压增强型NMOS管225的栅极连接。
本发明自偏置电路101的工作原理是：第一低压增强型PMOS管201、第二低压增强型PMOS管202完全相同，假设第一低压增强型PMOS管201电压是VGS1，第一低压增强型PMOS管201、第二低压增强型PMOS管202产生的电流均为(VIN-VGS1)/R1，若节点238、节点235的电压均为0，节点103的电压为输入电压VIN，这时候自偏置电路101不工作，通过启动第二低压增强型PMOS管202的电流(VIN-VGS1)/R1把节点238的电压拉起来，然后将节点238的电压升到正常值，该自偏置电路101进入正常工作。
第二低压增强型NMOS管207的栅端电压是VREF，得到流过第二电阻209的电流是VREF/R2，第四低压增强型PMOS管204、第三低压增强型PMOS管203、第五低压增强型PMOS管210、第七低压增强型PMOS管213、第十低压增强型PMOS管222、第十一低压增强型PMOS管223的栅极电压均为节点103电压，产生的电流分别为I1、I2、I3、I4、I5、I6，根据I＝1/2μp×Cox×W/L×(VGS-VTH)2，由于第三低压增强型PMOS管203、第四低压增强型PMOS管204、第七低压增强型PMOS管213、第十一低压增强型PMOS管223的宽长比W/L、栅源电压VGS、PMOS的空穴迁移率μp、单位面积的栅氧化层电容Cox和阈值电压VTH都相同，得到I1＝I2＝I4＝I6＝VREF/R2；第五低压增强型PMOS管210、第十低压增强型PMOS管222的尺寸，根据振荡频率的设计需要来设置，I1＝VREF/R2，I1＝I2，根据VREF/R2＝1/2μn×Cox×W/L×VREF-VTH)2，其中，NMOS的电子迁移率μn、单位面积的栅氧化层电容Cox、宽长比W/L、阈值电压VTH都是常数，这样就能确定VREF以及VREF/R的值，所以这种带负反馈的自偏置电路产生的偏置电流I1不随电源VIN的变化而变化；
第二低压增强型NMOS管207、第四低压增强型NMOS管214、第六低压增强型NMOS管226的宽长比W/L完全相同，再结合前面的结论I1＝I2＝I4＝I6＝VREF/R2；根据I＝1/2μnCox W/L(VGS-VTH)2，得出第二低压增强型NMOS管207、第四低压增强型NMOS管214、第六低压增强型NMOS管226的栅源电压VGS相同；假设节点235的电压是VREF，当节点236、237的电压都是VREF时，第四低压增强型NMOS管214、第六低压增强型NMOS管226产生的电流是VREF/R2。
本发明振荡电路102的工作原理是：假设一开始第二异或门233的输出节点240电压是低，第三低压增强型NMOS管212关闭，第六低压增强型PMOS管211打开，电流I3对第二电容215充电，节点236的电压慢慢上升，当升到VREF的时候，第四低压增强型NMOS管214的电流达到VREF/R2，和I4值一样；当节点236的电压继续上升，节点238电压由高变低，第三反相器220输出是高，第一异或门221输出242是低；
按照一开始的假设节点240电压是低，所以节点241电压是高，节点237电压是低，节点239是高，第六反相器232输出是低；
由以上两点，242为低、第六反相器232输出是低，第二异或门233的输出240为高；第七反相器234的输出241为低；电流I5对第三电容227充电，充到VREF，节点239由高变低，第六反相器232的输出高，第二异或门233的输出240为低，即又回到了一开始的低；
至此，振荡电路102工作的一个周期结束，后面循环此过程，节点104输出一个周期性的方波信号。
本发明自偏置振荡电路只需要自偏置电路产生基准电流提供给振荡电路，且振荡电路内部仅包括电流比较器和RS触发器，电流比较器的结构比电压比较器结构更简单，通过第一电流比较器、第二电流比较器的轮流翻转，使得RS触发器不断进行RESET和SET，最终输出周期性的方波信号。同时，该自偏置振荡电路结构简单，占地面积小，亦可应用于低功耗和版图节约的应用场景。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施方式，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (5)

1.一种自偏置振荡电路，其特征在于，由自偏置电路（101）和振荡电路（102）组成，所述自偏置电路（101）与振荡电路（102）连接，所述自偏置电路（101）、振荡电路（102）均与输入电压VIN连接；所述自偏置电路（101）为振荡电路（102）提供电流基准，使振荡电路（102）产生周期性的方波信号；
所述自偏置电路（101）包括连接的启动电路和负反馈电路，所述启动电路用于启动自偏置电路（101），并使自偏置电路（101）正常工作；所述负反馈电路用于稳定电流；
所述启动电路包括：第一低压增强型PMOS管（201）、第二低压增强型PMOS管（202）和第一电阻R1（205），所述第一低压增强型PMOS管（201）的栅极、第一低压增强型PMOS管（201）的漏极、第二低压增强型PMOS管（202）的栅极、第一电阻R1（205）的一端连接，所述第一电阻R1（205）的另一端接地，所述第一低压增强型PMOS管（201）的源极、第二低压增强型PMOS管（202）的源极均与输入电压VIN连接；
所述负反馈电路包括：第三低压增强型PMOS管（203）、第四低压增强型PMOS管（204）、第一低压增强型NMOS管（206）、第二低压增强型NMOS管（207）、第一电容（208）、第二电阻R2（209），所述第三低压增强型PMOS管（203）的源极、第四低压增强型PMOS管（204）的源极均与输入电压VIN连接，所述第三低压增强型PMOS管（203）的栅极、第四低压增强型PMOS管（204）的栅极、第四低压增强型PMOS管（204）的漏极、第一低压增强型NMOS管（206）的漏极连接，所述第三低压增强型PMOS管（203）的漏极、第一低压增强型NMOS管（206）的栅极、第二低压增强型NMOS管（207）的漏极、第二低压增强型PMOS管（202）的漏极、第一电容（208）的一端连接，所述第一电容（208）的另一端接地，所述第一低压增强型NMOS管（206）的源极分别与第二电阻R2（209）的一端、第二低压增强型NMOS管（207）的栅极连接，所述第二电阻R2（209）的另一端、第二低压增强型NMOS管（207）的源极接地。
2.根据权利要求1所述的一种自偏置振荡电路，其特征在于，所述振荡电路（102）包括：第一电流比较器、第二电流比较器、RS触发器，所述第一电流比较器、第二电流比较器均与RS触发器连接，所述第一电流比较器与负反馈电路连接；正常工作时，第一电流比较器、第二电流比较器的轮流翻转，使得RS触发器不断进行RESET和SET，最终输出周期性的方波信号。
3.根据权利要求2所述的一种自偏置振荡电路，其特征在于，所述第一电流比较器包括：第五低压增强型PMOS管（210）、第六低压增强型PMOS管（211）、第七低压增强型PMOS管（213）、第八低压增强型PMOS管（216）、第九低压增强型PMOS管（218）、第三低压增强型NMOS管（212）、第四低压增强型NMOS管（214）、第二电容（215）、第一反相器（217）、第二反相器（219）、第三反相器（220），所述第五低压增强型PMOS管（210）的栅极、第七低压增强型PMOS管（213）的栅极、第三低压增强型PMOS管（203）的栅极、第四低压增强型PMOS管（204）的栅极连接，所述第五低压增强型PMOS管（210）的源极、第七低压增强型PMOS管（213）的源极、第八低压增强型PMOS管（216）的源极均与输入电压VIN连接，所述第五低压增强型PMOS管（210）的漏极与第六低压增强型PMOS管（211）的源极连接，所述第六低压增强型PMOS管（211）的栅极、第三低压增强型NMOS管（212）的栅极均与RS触发器连接，所述第六低压增强型PMOS管（211）的漏极、第三低压增强型NMOS管（212）的漏极、第二电容（215）的一端、第四低压增强型NMOS管（214）的栅极连接，所述第三低压增强型NMOS管（212）的源极、第二电容（215）的另一端、四低压增强型NMOS管（214）的源极均接地；所述第四低压增强型NMOS管（214）的漏极、七低压增强型PMOS管（213）的漏极、第八低压增强型PMOS管（216）的栅极、第一反相器（217）的输入端连接，所述第八低压增强型PMOS管（216）的漏极与第九低压增强型PMOS管（218）的源极连接，所述第九低压增强型PMOS管（218）的漏极、第一反相器（217）的输出端、第二反相器（219）的输入端连接，所述第二反相器（219）的输出端分别与第九低压增强型PMOS管（218）的栅极、第三反相器（220）的输入端连接，所述第三反相器（220）的输出端与RS触发器连接。
4.根据权利要求2所述的一种自偏置振荡电路，其特征在于，所述第二电流比较器包括：第十低压增强型PMOS管（222）、第十一低压增强型PMOS管（223）、第十二低压增强型PMOS管（224）、第十三低压增强型PMOS管（228）、第十四低压增强型PMOS管（229）、第五低压增强型NMOS管（225）、第六低压增强型NMOS管（226）、第三电容（227）、第四反相器（230）、第五反相器（231）、第六反相器（232），所述第十低压增强型PMOS管（222）的栅极与第十一低压增强型PMOS管（223）的栅极连接，所述第十低压增强型PMOS管（222）的源极、第十一低压增强型PMOS管（223）的源极、第十三低压增强型PMOS管（228）的源极均与输入电压VIN连接，所述第十低压增强型PMOS管（222）的漏极与第十二低压增强型PMOS管（224）的源极连接，所述第十二低压增强型PMOS管（224）的栅极、第五低压增强型NMOS管（225）的栅极均与RS触发器连接，所述第十二低压增强型PMOS管（224）的漏极、第五低压增强型NMOS管（225）的漏极、第三电容（227）的一端、第六低压增强型NMOS管（226）的栅极连接，所述第五低压增强型NMOS管（225）的源极、第三电容（227）的另一端、第六低压增强型NMOS管（226）的源极均接地；所述第六低压增强型NMOS管（226）的漏极、第十一低压增强型PMOS管（223）的漏极、第四反相器（230）的输入端、第十三低压增强型PMOS管（228）的栅极连接，所述第十三低压增强型PMOS管（228）的漏极与第十四低压增强型PMOS管（229）的源极连接，所述第十四低压增强型PMOS管（229）的漏极分别与第四反相器（230）的输出端、第五反相器（231）的输入端连接，所述第十四低压增强型PMOS管（229）的栅极、第五反相器（231）的输出端、第六反相器（232）的输入端连接，所述第六反相器（232）的输出端与RS触发器连接。
5.根据权利要求2所述的一种自偏置振荡电路，其特征在于，所述RS触发器包括：第一异或门（221）、第二异或门（233）、第七反相器（234），所述第一异或门（221）的第一输入端与第三反相器（220）的输出端连接，所述第一异或门（221）的第二输入端分别与第二异或门（233）的输出端、第七反相器（234）的输入端连接，所述第一异或门（221）的输出端与第二异或门（233）的第一输入端连接，所述第二异或门（233）的第二输入端与第六反相器（232）的输出端连接，所述第二异或门（233）的输出端还与第六低压增强型PMOS管（211）的栅极、第三低压增强型NMOS管（212）的栅极连接，所述第七反相器（234）的输出端分别与第十二低压增强型PMOS管（224）的栅极、第五低压增强型NMOS管（225）的栅极连接。
CN202311265666.5A 2023-09-27 2023-09-27 一种自偏置振荡电路 Active CN117254775B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311265666.5A CN117254775B (zh) 2023-09-27 2023-09-27 一种自偏置振荡电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311265666.5A CN117254775B (zh) 2023-09-27 2023-09-27 一种自偏置振荡电路

Publications (2)

Publication Number Publication Date
CN117254775A CN117254775A (zh) 2023-12-19
CN117254775B true CN117254775B (zh) 2024-03-08

Family

ID=89134656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311265666.5A Active CN117254775B (zh) 2023-09-27 2023-09-27 一种自偏置振荡电路

Country Status (1)

Country Link
CN (1) CN117254775B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217687A (ja) * 2001-01-19 2002-08-02 Fuji Electric Co Ltd 発振回路
JP2004349831A (ja) * 2003-05-20 2004-12-09 Fuji Electric Device Technology Co Ltd 発振回路
CN101131592A (zh) * 2007-09-20 2008-02-27 华中科技大学 高电源抑制的带隙基准源
CN204578356U (zh) * 2015-04-28 2015-08-19 厦门新页科技有限公司 一种用于减小开关电源emi的频率抖动电路
CN107612545A (zh) * 2017-08-25 2018-01-19 西安电子科技大学 一种频率可选择的低功耗振荡器电路
CN108494385A (zh) * 2018-03-05 2018-09-04 上海华虹宏力半导体制造有限公司 低频振荡电路及偏置电压和电流产生电路
CN111277249A (zh) * 2020-01-22 2020-06-12 上海芯凌微电子有限公司 一种低功耗张驰振荡器电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005043376B4 (de) * 2005-09-12 2013-08-01 Austriamicrosystems Ag Oszillatoranordnung und Verfahren zum Erzeugen eines periodischen Signals
WO2012036014A1 (ja) * 2010-09-15 2012-03-22 ミツミ電機株式会社 差動回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217687A (ja) * 2001-01-19 2002-08-02 Fuji Electric Co Ltd 発振回路
JP2004349831A (ja) * 2003-05-20 2004-12-09 Fuji Electric Device Technology Co Ltd 発振回路
CN101131592A (zh) * 2007-09-20 2008-02-27 华中科技大学 高电源抑制的带隙基准源
CN204578356U (zh) * 2015-04-28 2015-08-19 厦门新页科技有限公司 一种用于减小开关电源emi的频率抖动电路
CN107612545A (zh) * 2017-08-25 2018-01-19 西安电子科技大学 一种频率可选择的低功耗振荡器电路
CN108494385A (zh) * 2018-03-05 2018-09-04 上海华虹宏力半导体制造有限公司 低频振荡电路及偏置电压和电流产生电路
CN111277249A (zh) * 2020-01-22 2020-06-12 上海芯凌微电子有限公司 一种低功耗张驰振荡器电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A temperature compensated CMOS relaxation oscillator for low power applications;Jefferson D. B. Soldera 等;《2012 25th Symposium on Integrated Circuits and Systems Design》;20121110;1-4 *

Also Published As

Publication number Publication date
CN117254775A (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
US5525938A (en) Ring oscillator using current mirror inverter stages
US4638184A (en) CMOS bias voltage generating circuit
US4617529A (en) Ring oscillator with delay element and potential pulling circuit
CN109347464B (zh) 具有零静态功耗的上电复位/掉电检测电路及其实现方法
US20190190503A1 (en) Comparator and Relaxation Oscillator
US5202588A (en) Substrate bias circuit
JP2560983B2 (ja) 半導体装置
US4947140A (en) Voltage controlled oscillator using differential CMOS circuit
Aiello et al. Wake-up oscillators with pw power consumption in dynamic leakage suppression logic
JP2001326560A (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
CN110336558B (zh) 振荡电路和集成电路
CN117254775B (zh) 一种自偏置振荡电路
US8358175B2 (en) Oscillator architecture having fast response time with low current consumption and method for operating the oscillator architecture
KR940001568A (ko) 레벨 변환 회로
JP2011090364A (ja) 定電圧発生回路及びそれを内蔵した半導体集積回路
CN108983858B (zh) 一种高电源抑制比耗尽基准电压源
CN114388017A (zh) 振荡电路及存储器
CN114640324A (zh) 一种低功耗周期脉冲产生电路
CN111010151B (zh) 一种基于深阱mos管的超低电压冷启动振荡器延迟单元
CN108599745B (zh) 单电容占空比可控振荡器
CN108832896B (zh) 一种片外可调的弛张型压控振荡器电路
CN109213253B (zh) 一种快速的高精度低温漂强下拉电流产生电路
CN110943713A (zh) 一种脉宽频率可调节cmos环形振荡器
CN107565935B (zh) 一种降低振荡器功耗的电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant