CN107612545A - 一种频率可选择的低功耗振荡器电路 - Google Patents

Abstract

本发明公开了一种频率可选择低功耗振荡器电路，其包括频率选择单元(1)、偏置电流单元(2)、振荡单元(3)；其中，频率选择单元(1)产生频率选择信号F_sel输入至偏置电流单元(2)，偏置电流单元(2)为振荡单元(3)提供充电电流I1、I2，振荡单元(3)在I1、I2的作用下产生OSC时钟信号。本发明电路结构简单，省去了传统OSC中的比较器和控制部分，占用芯片面积小，功耗低；所述频率选择单元可进行OSC频率的改变与选择，使振荡电路能够进行不同模式的切换，灵活多变；所述电流源I1、I2由共源共栅电流镜来镜像电流，产生的电流稳定性高，实现了OSC振荡频率的稳定，很大程度地抑制制程漂移。

Description

一种频率可选择的低功耗振荡器电路

技术领域

本发明属于电子电路技术，特别涉及一种低功耗振荡器电路，可以用于DC-DC转换器中。

背景技术

振荡器电路作为一种频率源在各式各样的电子电路中使用，其在电子通信领域市场潜力很大。振荡器类型主要有四种：环形振荡器、电感电容振荡器、晶体振荡器、张弛振荡器。环形振荡器电路简单，起振容易，但是没有延时网络频率不便于灵活选择，占用面积大。电感电容振荡器由于电感在电路中不易集成，因此很少被使用。晶体振荡器具有很高的精度和很低的温度系数，输出性能最优，但其成本很高且功耗较大，并没有广泛应用于电子领域。张弛振荡器利用电流周期性地对电容充放电来形成振荡，具有结构简单、输出稳定、线性度高等优点。振荡器的稳定性直接决定了开关电源控制的稳定性。

图1为传统振荡器的结构，电路主要由MOS管N1和N2，开关管N3和P1，比较器，电流源I1和I2及电容C组成。电源刚上电时，电容电压VC为低电平，此电平经过比较器产生一个逻辑电平，从而控制N3导通，P1关断，则电流I1对电容C充电，使得VC不断升高，当VC高于比较器高阈值电压VH时，输出逻辑发生跳变，从而使得N3关断，P1导通，则电流I2-I1对电容C进行放电，使得VC不断降低，直到VC降低到比较器低阈值电压VL时，输出逻辑再次发生跳变，此时又进入充电状态，这样持续的充放电就可以形成振荡波形。振荡周期由电流I1、I2、电容C以及阈值电压VH-VL决定。这种传统的结构比较器的设计较为复杂，电路功耗较大，占用面积大，电流源也是有外部偏置形成，导致其电流精度不高，使比较器的输出稳定度不够，另外，传统振荡器的输出频率单一，不能进行选择多变。

发明内容

本发明的目的在于针对上述现有技术的不足，提出一种频率可选择低功耗振荡器电路，电路结构简单，功耗较低，占用芯片面积小，输出稳定性高、频率精度高，且可以选择不同输出频率。

为实现上述目的，本发明包括：频率选择单元、偏置电流单元、振荡单元；

频率选择单元用来产生频率选择信号F_sel，其设有三个输入端，第一输入端连接使能信号EN，第二输入端连接频率控制信号FREQ，第三输入端连接偏置电流Ibias1，输出端输出频率选择信号F_sel信号至偏置电流单元；

偏置电流单元用来产生电容充电电流I1、I2，其设有两个输入端和两个输出端，第一输入端连接频率选择信号F_sel，第二输入端连接偏置电流Ibias2；第一输出端输出充电电流I1，第二输出端输出充电电流I2，为振荡单元提供充电电流；

振荡单元用来产生平稳的OSC振荡信号，其设有四个输入端，第一输入端连接充电电流I1，第二输入端连接充电电流I2，第三输入端连接偏置电压Vbias1，第四输入端连接偏置电压Vbias2，其输出端输出稳定的OSC振荡信号。

上述频率选择单元包括四个NMOS管N11～N14，一个电阻R和两个非门INV11、INV12，其中：

所述第一NMOS管N12与所述第二NMOS管N13组成电流镜，其源极共同接至GND，其栅极相连并连接至第一NMOS管N12漏极；第二NMOS管N13漏极经过所述第一电阻R连接频率控制信号FREQ；

所述第三NMOS管N11漏极与第一NMOS管N12漏极相连并共同连接至输入偏置电流Ibias1，源极连接至GND，栅极连接输入使能信号EN；

所述第一非门INV11输入连接至第二NMOS管N13漏极，输出经过所述第二非门INV12输出频率选择信号F_sel；

所述第四NMOS管N14漏极连接至第一非门INV11输出，源极接GND，栅极接输出频率选择信号F_sel。

上述的频率可选择低功耗振荡器电路，其特征在于：所述偏置电流单元包括八个NMOS管N21～N28和六个PMOS管P21～P26，其中：

所述第一PMOS管P21～第六PMOS管P26共同构成电流镜，其中第一PMOS管P21、第三PMOS管P23、第五PMOS管P25源极共同接VDD，栅极相连并连接至第二PMOS管P22漏极，第一PMOS管P21漏极接第二PMOS管P22源极，第三PMOS管P23漏极接第四PMOS管P24源极，第五PMOS管P25漏极接第六PMOS管P26源极，第四PMOS管P24漏极接输出偏置电流I1，第六PMOS管P26漏极接输出偏置电流I2；

所述第五NMOS管N21～第十NMOS管N26共同构成电流镜，其中第五NMOS管N21、第七NMOS管N23、第九NMOS管N25栅极相连，第五NMOS管N21漏极接输入偏置电流Ibias2，源极接第六NMOS管N22漏极；第七NMOS管N23漏极与第九NMOS管N25漏极相连并连接至第二PMOS管P22漏极，第七NMOS管N23源极接第八NMOS管N24漏极；第九NMOS管N25源极接第十NMOS管N26漏极；第六NMOS管N22栅极与第八NMOS管N24栅极相连并连接至第五NMOS管N21漏极；第六NMOS管N22、第八NMOS管N24、第十NMOS管N26源极共同接GND；

所述第十一NMOS管N27漏极连接至第八NMOS管N24栅极，源极连接至第十NMOS管N26栅极，栅极接输入频率选择信号F_sel；

所述第十二NMOS管N28漏极连接第十NMOS管N26栅极，源极接GND，栅极接输入频率选择信号F_sel的反相信号XF_sel。

上述的频率可选择低功耗振荡器电路，其特征在于：所述振荡单元包括六个NMOS管N31～N36，六个PMOS管P31～P36，两个电容C1、C2，三个非门INV31、INV32、INV33，一个或非门NOR31和三个与非门NAND31～NAND33，其中：

所述第八PMOS管P32、所述第九PMOS管P33、所述第十一PMOS管P35与所述第十二PMOS管P36共同构成共源共栅结构，其中第八PMOS管P32、第十一PMOS管P35源极共同接VDD，栅极共同连接至输入偏置电压Vbias1，第八PMOS管P32漏极接第九PMOS管P33源极，第九PMOS管P33漏极接第十二PMOS管P36源极，第九PMOS管P33、第十二PMOS管P36栅极共同连接至输入偏置电压Vbias2，第九PMOS管P33漏极接所述第十五NMOS管N33漏极，第十二PMOS管P36漏极接所述第十八NMOS管N36漏极；

第十五NMOS管N33源极接GND，栅极连接至所述第十四NMOS管N32漏极，第十八NMOS管N36源极接GND，栅极连接至所述第十七NMOS管N35漏极；

第十四NMOS管N32源极接GND，栅极接RS触发器输出信号XQ_OSC,第十七NMOS管N35源极接GND，栅极接RS触发器输出信号Q_OSC；

所述第七PMOS管P31源极与所述第十三NMOS管N31漏极相连并共同连接至输入偏置电流I1，漏极与第十四NMOS管N32漏极相连并共同通过所述第一电容C1连接至GND，栅极接RS触发器输出信号XQ_OSC，所述第十PMOS管P34源极与所述第十六NMOS管N34漏极相连并共同连接至输入偏置电流I2，漏极与第十七NMOS管N35漏极相连并共同通过所述第二电容C2连接至GND，栅极接RS触发器输出信号Q_OSC；

所述第三非门INV31输入端接第十八NMOS管N36漏极，输出端接所述第一与非门NAND31第一输入端，所述第四非门INV32输入端接第十五NMOS管N33漏极，输出端接所述第一或非门NOR31第一输入端；

第一与非门NAND31第二输入端与高电平相连，输出端接RS触发器的S输入端，第一或非门NOR31第二输入端与低电平相连，输出端接RS触发器的R输入端；

所述第二与非门NAND32与所述第三与非门NAND33构成RS触发器，第一输出端输出信号Q_OSC，第二输出端输出信号XQ_OSC；

所述第五非门INV33输入端接RS触发器的输出信号XQ_OSC，输出端输出最终OSC信号；

与现有技术相比，本发明的优点如下：

1.本发明提供了一种频率可选择低功耗OSC电路，电路结构简单，功耗低，输出频率可选择，灵活多变；

2.所述偏置电流由共源共栅电流镜来镜像电流，产生的充电电流I1、I2稳定度高，使得振荡频率稳定；

3.本发明省去了传统电路中的比较器和控制逻辑，采用RS触发器，占用芯片面积小。

附图说明

图1为传统振荡器的电路框图；

图2为本发明的OSC电路框图；

图3为本发明的频率选择单元电路图；

图4为本发明的偏置电流单元电路图；

图5为本发明的振荡单元电路图。

具体实施方式

以下参照说明书附图对本发明的具体实施方式作进一步的说明。

参考图2，本发明提供的频率可选择低功耗振荡器电路，包括频率选择单元1、偏置电流单元2、振荡单元3，其中：

频率选择单元设有三路输入，分别连接至使能信号EN、频率控制信号FREQ和偏置电流Ibias1，输出端输出频率选择信号F_sel信号至偏置电流电路；

偏置电流单元设有两路输入，分别连接至频率选择信号F_sel信号和偏置电流Ibias2，其输出的充电电流I1、I2传输到振荡单元，为振荡单元提供充电电流；

振荡单元设有四路输入，其中两路输入分别连接至偏置电流电路的输出充电电流I1、I2，另外两路输入分别为偏置电压Vbias1、偏置电压Vbias2，其输出为稳定的OSC振荡信号。

参考图3，本发明所述的频率选择单元包括四个NMOS管N11～N14，一个电阻R和两个非门INV11、INV12，其中：第一NMOS管N11栅极连接输入使能信号EN，源极与第二NMOS管N12源极、第三NMOS管N13源极、第四NMOS管N14源极相连并连接到GND，漏极同时与输入偏置电流Ibias1、第二NMOS管N12漏极相连；第二NMOS管N12栅极同时与漏极及第三NMOS管N13栅极相连；第三NMOS管N13漏极同时与电阻R一端、第一非门INV11输入端相连；电阻R另一端连接频率控制信号FREQ；第一非门INV11输出端同时与第二非门INV12的输入端、第四NMOS管N14漏极相连；第二非门INV12输出端与第四NMOS管N14的栅极相连并输出频率选择信号F_sel。

进一步的，参照图3，正常工作时，第一NMOS管N11关断，Ibias经过电流镜提供偏置电流；频率控制信号FREQ是外部接入的频率控制信号，在实际工作中会有一定的干扰，第四NMOS管N14用于产生迟滞，防止电路误翻转，保证输出频率选择信号F_sel不受FREQ抖动干扰，保证了振荡器的稳定。当频率控制信号FREQ输入为高电平时，经过电阻R将A点电平拉高，经过2个非门使得输出频率选择信号F_sel为高；当频率控制信号FREQ信号为低时，A点电平为低，经过2个非门使得输出频率选择信号F_sel为低；频率控制信号FREQ与输出频率选择信号F_sel的逻辑关系保持一致。

参考图4，本发明所述的偏置电流电路包括八个NMOS管N21～N28和六个PMOS管P21～P26，其中：第五NMOS管N21漏极同时与输入电流Ibias2、第六NMOS管N22栅极、第八NMOS管N24栅极、第十一NMOS管N27漏极相连，栅极同时与第七NMOS管N23栅极、第九NMOS管N25栅极相连，源极与第六NMOS管N22漏极相连；第六NMOS管N22源极与第八NMOS管N24源极、第十NMOS管N26源极、第十二NMOS管N28源极共同连接至GND；第七NMOS管N23漏极同时与第九NMOS管N25漏极、第二PMOS管P22漏极、第一PMOS管P21栅极、第三PMOS管P23栅极、第五PMOS管P25栅极相连，源极与第八NMOS管N24漏极相连；第九NMOS管N25源极与第十NMOS管N26漏极相连；第十NMOS管N26栅极同时与第十一NMOS管N27源极、第十二NMOS管N28漏极相连；第十一NMOS管N27栅极输入频率选择信号F_sel；第十二NMOS管N28栅极输入频率选择信号F_sel的反相信号XF_sel；第一PMOS管P21源极与第三PMOS管P23源极、第五PMOS管P25源极共同连接至VDD，漏极与第二PMOS管P22源极相连；第二PMOS管P22栅极同时与第四PMOS管P24栅极、第六PMOS管P26栅极相连；第三PMOS管P23漏极与第四PMOS管P24源极相连；第四PMOS管P24漏极输出偏置电流I1；第五PMOS管P25漏极与第六PMOS管P26源极相连；第六PMOS管P26漏极输出偏置电流I2。

进一步的，参照图4，当频率选择信号F_sel信号为低时，第十二NMOS管N28导通，第十NMOS管N26、第十一NMOS管N27截止，充电电流I1、I2的大小为M*i3(M为电流镜比例系数),此时电流较小，充电时间较长，则输出频率较低；当频率选择信号F_sel为高时，第十二NMOS管N28截止，第十NMOS管N26、第十一NMOS管N27导通，充电电流I1、I2的大小为M*(i3+i4),此时电流较大，充电时间较短，则输出频率较高；

偏置电流I1、I2均采用共源共栅电流镜方式镜像电流，有效抑制了沟道长度调制效应，使得输出电流精度更高，从而使得振荡电路的充电电流更精确，输出的OSC振荡信号稳定性与精度更高。

参考图5，本发明所述的振荡电路包括六个NMOS管N31～N36，六个PMOS管P31～P36，两个电容C1、C2，三个非门INV31～INV33，一个或非门NOR31和三个与非门NAND31～NAND33，其中：第十三NMOS管N31漏极与第七PMOS管P31源极相连共同输入偏置电流I1，栅极接RS触发器的输出信号XQ_OSC，源极与第一电容电容C1一端、第十四NMOS管N32源极、第十五NMOS管N33源极、第十六NMOS管N34源极、第二电容C2一端、第十七NMOS管N35源极、第十八NMOS管N36源极相连共同接GND；第十四NMOS管N32漏极同时与第七PMOS管P31漏极、第十五NMOS管N33栅极、第一电容C1另一端一端相连，栅极接RS触发器的输出信号XQ_OSC；

第十五NMOS管N33漏极同时与第九PMOS管P33漏极、第四非门INV32输入端相连；第十六NMOS管N34漏极与第十PMOS管P34源极相连共同输入偏置电流I2，栅极接RS触发器的输出信号Q_OSC；第十七NMOS管N35漏极同时与第十PMOS管P34漏极、第十八NMOS管N36栅极、第二电容C2另一端相连，栅极接RS触发器的输出信号Q_OSC；第十八NMOS管N36栅极漏极同时与第十二PMOS管P36漏极、第三非门INV31输入端相连；第七PMOS管P31栅极接RS触发器的输出信号XQ_OSC；第八PMOS管P32源极与第十一PMOS管P35源极相连共同接VDD，栅极与第十一PMOS管P35栅极相连共同输入偏置电压Vbias1，漏极与第九PMOS管P33源极相连；第九PMOS管P33栅极与第十二PMOS管P36栅极相连共同输入偏置电压Vbias2；第十PMOS管P34栅极接RS触发器的输出信号Q_OSC；第十一PMOS管P35漏极与第十二PMOS管P36源极相连；第三非门INV31输出端与第一与非门NAND31一个输入端相连；第四非门INV32输出端与第一或非门NOR31一个输入端相连；第五非门INV33输入端同时与第二与非门NAND32一个输入端、第三与非门NAND33输出端相连，输出端输出输出最终OSC信号；第一或非门NOR31另一个输入端与低电平相连，输出端与第三与非门NAND33一个输入端相连；第一与非门NAND31另一个输入端与高电平相连，输出端与第二与非门NAND32另一个输入端相连；第二与非门NAND32输出端同时与第三与非门NAND33另一个输入端相连。

进一步的，参照图5，本发明所述的振荡电路的核心是对电容的不断充电放电来形成振荡，通过RS触发器的两个相反输出Q_OSC和XQ_OSC来控制开关管，使得C1、C2交替充电放电。其工作原理为：

当放电信号XQ_OSC为低时，第十四NMOS管N32截止，充电电流I1对电容C1充电，Va逐渐升高，电压SurL逐渐降低；同时放电信号Q_OSC为高，第十七NMOS管N35导通，电容C2放电，Vb逐渐降低，电压SurH逐渐升高，此时RS触发器R端为高、S端为低，OSC信号为高，这段充电时间为：

当放电信号XQ_OSC为高时，第十四NMOS管N32导通，电容C1放电，Va逐渐降低，电压SurL逐渐升高；同时放电信号Q_OSC为低，第十七NMOS管N35截止，充电电流I2对电容C2充电，Vb逐渐升高，电压SurH逐渐降低，此时RS触发器R端为低、S端为高，OSC信号为低，这段充电时间为：

进一步的，参照图5，所述振荡电路中第十五NMOS管N33、第十八NMOS管N36相互匹配，使得Va＝Vb＝V，振荡器的时钟周期为

振荡器的占空比为

进一步的，本发明所述振荡电路中的RS触发器的输入输出关系为：当R端有效(0)，S端无效(1)时，则Q_OSC＝0，XQ_OSC＝1，触发器置0；当R端无效(1)，S端有效(0)时，则Q_OSC＝1，XQ_OSC＝0，触发器置1。

本发明提供了一种频率可选择低功耗OSC电路，电路结构简单，功耗低，实现了输出频率的可选择性；本发明省去了传统电路中的比较器和控制逻辑，采用RS触发器，占用芯片面积小；本发明通过共源共栅与匹配实现了充电电流的高精度，保证了输出频率的稳定性与输出精度，有效地抑制了后期工艺带来的制程漂移。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以再形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (6)

1.一种频率可选择低功耗振荡器电路，包括：频率选择单元(1)、偏置电流单元(2)、振荡单元(3)；

频率选择单元(1)用来产生频率选择信号F_sel，其设有三个输入端，第一输入端连接使能信号EN，第二输入端连接频率控制信号FREQ，第三输入端连接偏置电流Ibias1，输出端输出频率选择信号F_sel信号至偏置电流单元(2)；

偏置电流单元(2)用来产生电容充电电流I1、I2，其设有两个输入端和两个输出端，第一输入端连接频率选择信号F_sel，第二输入端连接偏置电流Ibias2；第一输出端输出充电电流I1，第二输出端输出充电电流I2，为振荡单元(3)提供充电电流；

振荡单元(3)用来产生平稳的OSC振荡信号，其设有四个输入端，第一输入端连接充电电流I1，第二输入端连接充电电流I2，第三输入端连接偏置电压Vbias1，第四输入端连接偏置电压Vbias2，其输出端输出稳定的OSC振荡信号。

2.根据权利要求书1所述的频率可选择低功耗振荡器电路，其特征在于：所述频率选择单元(1)包括四个NMOS管N11～N14，一个电阻R和两个非门INV11、INV12，其中：

所述第一NMOS管N12与所述第二NMOS管N13组成电流镜，其源极共同接至GND，其栅极相连并连接至第一NMOS管N12漏极；第二NMOS管N13漏极经过所述第一电阻R连接频率控制信号FREQ；

所述第三NMOS管N11漏极与第一NMOS管N12漏极相连并共同连接至输入偏置电流Ibias1，源极连接至GND，栅极连接输入使能信号EN；

所述第一非门INV11输入连接至第二NMOS管N13漏极，输出经过所述第二非门INV12输出频率选择信号F_sel；

所述第四NMOS管N14漏极连接至第一非门INV11输出，源极接GND，栅极接输出频率选择信号F_sel。

3.根据权利要求书1所述的频率可选择低功耗振荡器电路，其特征在于：所述偏置电流单元(2)包括八个NMOS管N21～N28和六个PMOS管P21～P26，其中：

所述第一PMOS管P21～第六PMOS管P26共同构成电流镜，其中第一PMOS管P21、第三PMOS管P23、第五PMOS管P25源极共同接VDD，栅极相连并连接至第二PMOS管P22漏极，第一PMOS管P21漏极接第二PMOS管P22源极，第三PMOS管P23漏极接第四PMOS管P24源极，第五PMOS管P25漏极接第六PMOS管P26源极，第四PMOS管P24漏极接输出偏置电流I1，第六PMOS管P26漏极接输出偏置电流I2；

所述第五NMOS管N21～第十NMOS管N26共同构成电流镜，其中第五NMOS管N21、第七NMOS管N23、第九NMOS管N25栅极相连，第五NMOS管N21漏极接输入偏置电流Ibias2，源极接第六NMOS管N22漏极；第七NMOS管N23漏极与第九NMOS管N25漏极相连并连接至第二PMOS管P22漏极，第七NMOS管N23源极接第八NMOS管N24漏极；第九NMOS管N25源极接第十NMOS管N26漏极；第六NMOS管N22栅极与第八NMOS管N24栅极相连并连接至第五NMOS管N21漏极；第六NMOS管N22、第八NMOS管N24、第十NMOS管N26源极共同接GND；

所述第十一NMOS管N27漏极连接至第八NMOS管N24栅极，源极连接至第十NMOS管N26栅极，栅极接输入频率选择信号F_sel；

所述第十二NMOS管N28漏极连接第十NMOS管N26栅极，源极接GND，栅极接输入频率选择信号F_sel的反相信号XF_sel。

4.根据权利要求书1所述的频率可选择低功耗振荡器电路，其特征在于：所述振荡单元(3)包括六个NMOS管N31～N36，六个PMOS管P31～P36，两个电容C1、C2，三个非门INV31、INV32、INV33，一个或非门NOR31和三个与非门NAND31、NAND32、NAND33，其中：

所述第八PMOS管P32、所述第九PMOS管P33、所述第十一PMOS管P35与所述第十二PMOS管P36共同构成共源共栅结构，其中第八PMOS管P32、第十一PMOS管P35源极共同接VDD，栅极共同连接至输入偏置电压Vbias1，第八PMOS管P32漏极接第九PMOS管P33源极，第九PMOS管P33漏极接第十二PMOS管P36源极，第九PMOS管P33、第十二PMOS管P36栅极共同连接至输入偏置电压Vbias2，第九PMOS管P33漏极接所述第十五NMOS管N33漏极，第十二PMOS管P36漏极接所述第十八NMOS管N36漏极；

第十五NMOS管N33源极接GND，栅极连接至所述第十四NMOS管N32漏极，第十八NMOS管N36源极接GND，栅极连接至所述第十七NMOS管N35漏极；

第十四NMOS管N32源极接GND，栅极接RS触发器输出信号XQ_OSC,第十七NMOS管N35源极接GND，栅极接RS触发器输出信号Q_OSC；

所述第七PMOS管P31源极与所述第十三NMOS管N31漏极相连并共同连接至输入偏置电流I1，漏极与第十四NMOS管N32漏极相连并共同通过所述第一电容C1连接至GND，栅极接RS触发器输出信号XQ_OSC，所述第十PMOS管P34源极与所述第十六NMOS管N34漏极相连并共同连接至输入偏置电流I2，漏极与第十七NMOS管N35漏极相连并共同通过所述第二电容C2连接至GND，栅极接RS触发器输出信号Q_OSC；

所述第三非门INV31输入端接第十八NMOS管N36漏极，输出端接所述第一与非门NAND31第一输入端，所述第四非门INV32输入端接第十五NMOS管N33漏极，输出端接所述第一或非门NOR31第一输入端；

第一与非门NAND31第二输入端与高电平相连，输出端接RS触发器的S输入端，第一或非门NOR31第二输入端与低电平相连，输出端接RS触发器的R输入端；

所述第二与非门NAND32与所述第三与非门NAND33构成RS触发器，第一输出端输出信号Q_OSC，第二输出端输出信号XQ_OSC；

所述第五非门INV33输入端接RS触发器的输出信号XQ_OSC，输出端输出最终OSC信号。

5.根据权利要求书3所述的频率可选择低功耗振荡器电路，其特征在于：所述偏置电流I1、I2均采用共源共栅电流镜方式镜像电流，有效抑制了沟道长度调制效应；当频率选择信号F_sel为低时，偏置电流I1、I2电流较小，充电时间较长，振荡电路输出频率较低；当频率选择信号F_sel为高时，偏置电流I1、I2电流较大，充电时间较短，振荡电路输出频率较高。

6.根据权利要求书4所述的频率可选择低功耗振荡器电路，其特征在于：所述振荡电路放电信号XQ_OSC为低时，偏置电流I1对电容C1充电，此时RS触发器S端为低，OSC信号为高；XQ_OSC为高时，偏置电流I2对电容C2充电，此时RS触发器S端为高，OSC信号为低。