CN209545549U - 一种数字可调的振荡器 - Google Patents
一种数字可调的振荡器 Download PDFInfo
- Publication number
- CN209545549U CN209545549U CN201920052145.4U CN201920052145U CN209545549U CN 209545549 U CN209545549 U CN 209545549U CN 201920052145 U CN201920052145 U CN 201920052145U CN 209545549 U CN209545549 U CN 209545549U
- Authority
- CN
- China
- Prior art keywords
- coupled
- nmos tube
- grid
- capacitor
- phase inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
公开了一种数字可调的振荡器。数字可调的振荡器包括：开关控制阵列电路和多谐振荡器核心电路。其开关控制阵列电路用于调节反相器的翻转电压，其多谐振荡器核心电路用于输出方波，以通过控制阵列电路调节脉冲波的占空比，达到数字可调的效果，实现了对振荡器占空比高精度的调节。本实用新型提供的数字可调的振荡器用新的方法实现了数字可调的目的，并且对占空比的控制更加的高效、精确。而且采用数字电路调控占空比只占用很小的芯片面积，在解决技术难题的同时很好地节约了成本。
Description
技术领域
本实用新型涉及一种振荡器，属于模拟集成电路领域，具体涉及一种数字可调的振荡器。
背景技术
自电路中振荡器的诞生，己经有了近百年的发展历史。在此期间，随着国内外的半导体产业的发展，振荡器己经从最早的电子管、晶体管逐步发展到深亚微米甚至纳米级别集成度的组件。作为频率源的一种，振荡器在电子、通信、生物技术等等诸多领域起着不可替代的作用，产生了广泛深远的影响。从无线电发展的初期开始，振荡器就己经成为了接受信号和发射信号的重要部分，在发射机中可以产生高频率的载波电压，也可在接收机中作为混频的发生器。随着振荡器技术的不断提升，从微处理器的时钟产生到蜂窝电话中的载波合成，振荡器无处不在。现今，CMOS模拟集成电路设计行业正朝着低压、低功耗、高集成度的方向发展。而对可穿戴式的产品需求也越来越高，产品终将向更轻薄、更持久的方向发展，振荡器作为模拟电路基本的单元，其设计也成为了一个热门的课题。压控振荡器(VCO)是指输出频率与输入控制电压有对应关系的振荡电路，频率是输入信号电压的函数的振荡器，振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。压控振荡器的优点主要有：频率稳定度好、控制灵敏度高、调频范围宽、频偏与控制电压成线性关系并宜于集成等。但压控振荡器的占空比难以调节，有时不能处于完全的开关状态，且环形振荡器和压控振荡器的驱动电流较大，不适合节能型电路。同时，由于压控振荡器占空比的精确度不高，压控振荡器的输出电压无法实现轨到轨，即高电平无法达到电源正值，低电平无法达到电源负值，对电路整体的工作性能有非常大的影响。如何合理的解决现有振荡器占空比不易调节的问题，是本领域技术人员面临的重要难题。本实用新型专利提出了一种数字可调的振荡器，创新地利用数字电路的方式实现对振荡器占空比高精度的调节，而只占用很小的芯片面积，在解决技术难题的同时很好地节约了成本。
实用新型内容
考虑到现有技术中的一个或多个问题，本实用新型提供了一种数字可调的振荡器，利用数字电路的方式实现对振荡器占空比高精度的调节，高效地解决现有的振荡器占空比不易调节的问题。
一种数字可调的振荡器，包括：开关控制阵列核心电路和多谐振荡器核心电路，其中，开关控制阵列核心电路用于调节反相器的翻转电压，多谐振荡器核心电路用于输出方波。
其中，开关控制阵列核心电路，包括：
第一NMOS管，具有栅极、源极和漏极，其源极耦接至第二NMOS管的漏极，其漏极耦接至第一PMOS管的漏极，其栅极耦接至第一正电源端或者一负电源端；
第二NMOS管，具有栅极、源极和漏极，其源极耦接至第一负电源端，其漏极耦接至第一NMOS管的源极，其栅极耦接至第一二极管的第一端和第一PMOS管的栅极和第三NMOS管的栅极；
第一PMOS管，具有栅极、源极和漏极，其源极耦接至第一正电源端，其漏极耦接至第一NMOS管的漏极，其栅极耦接至第三NMOS管的栅极和第二NMOS管的栅极和第二反相器的输入端；
第三NMOS管，具有栅极、源极和漏极，其栅极耦接至第一PMOS管的栅极和第二NMOS管的栅极，其源极耦接至第一负电源端，其漏极耦接至第一PMOS管的漏极和第二反相器的输入端。
多谐振荡器核心电路，包括：
第一反相器，具有输入端、输出端、正电源端和负电源端，其输入端耦接至第一电阻的第一端和第二电容的第一端，输出端耦接至第一电阻的第二端和第一电容的第一端，正电源端耦接至第一正电源端，负电源端耦接至第一负电源端；
第一电阻，具有第一端和第二端，其第一端耦接至第一反相器的输入端，第二端耦接至第一电容的第一端和第一反相器的输出端；
第一电容，具有第一端和第二端，其第一端耦接至第一反相器的输出端，第二端耦接至第二电阻的第一端和第一二极管的第一端；
第二电阻，具有第一端和第二端，其第一端耦接至第一电容的第二端，第二端耦接至第二反相器的输入端；
第二反相器，具有输入端、输出端、正电源端和负电源端，其输入端耦接至第二电阻的第二端和第二电容的第二端，正电源端耦接至第一正电源，负电源端耦接至第一负电源端；
第二电容，具有第一端和第二端，其第一端耦接至第一反相器的输入端，第二端耦接至第二二极管的第一端和第二电阻的第二端；
第一二极管，具有第一端和第二端，其第一端耦接至第一电容的第二端，第二端耦接至第一负电源端；
第二二极管，具有第一端和第二端，其第一端耦接至第二电容的第二端，第二端耦接至第一负电源端。
同时，上述中提到的第一负电源端耦接至地，上述中提到的第一正电源端耦接至电源。
同时，开关控制阵列核心电路，其特征在于：
所述开关控制阵列核心电路中与第二NMOS管并联的晶体管都为NMOS管，第二NMOS管和与其并联的NMOS管作为输入管；
所述开关控制阵列核心电路中与第一NMOS管并联的晶体管都为NMOS管，第一NMOS管和与其并联的NMOS管作为选通开关管。
所述第一NMOS管的栅极耦接至第一正电源端或者一负电源端，当第一NMOS管的栅极耦接至第一正电源端时，选通开关管工作，开关控制阵列开始工作，当第一NMOS管的栅极耦接至第一负电源端时，选通开关管关断，开关控制阵列停止工作。
所述开关控制阵列核心电路中，通过选通多个开关管工作就等于并联多个用作输入的NMOS管，即等于并联多个输入管。
同时，多谐振荡器核心电路，中的第一反相器(I1)与开关控制阵列核心电路构成单对称多谐振荡器的两个基本非门，通过调节开关控制阵列核心电路的宽长比，调节反相器的翻转电压，控制输出波形的占空比，其中，反馈电阻第一电阻(R1)阻值与第二电阻(R2)阻值相等，第一电容(C1)值等于第二电容(C2)值了，共同确定多谐振荡器的振荡周期，第二反相器(I2)作为输出缓冲器，对振荡器产生的矩形方波进行整形除噪。
本实用新型所提供的数字可调的振荡器，其开关控制阵列核心电路用于调节反相器的翻转电压，其多谐振荡器核心电路用于输出方波，可以通过开关控制阵列核心电路调节脉冲波的占空比，达到数字可调振荡器的效果，解决当前该技术领域中对振荡器精度控制能力不高的技术难题，提供的数字可调的振荡器用新的方法实现了数字可调的目的，并且对占空比的控制更加的高效、精确。而且采用数字电路调控占空比只占用很小的芯片面积，在解决技术难题的同时很好地节约了成本。
附图说明
下面将参考附图详细说明本实用新型的具体实施方式，其中相同的附图标记表示相同的部件或特征。
图1示出多谐波振荡器的电路原理图；
图2示出根据本实用新型一个实施例的数字可调占空比多谐振荡器电路原理图。
具体实施方式
在下文的特定实施例代表本实用新型的示例性实施例，并且本质上仅为示例说明而非限制。在以下描述中，为了提供对本实用新型的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：这些特定细节对于本实用新型而言不是必需的。在其他实例中，为了避免混淆本实用新型，未具体描述公知的电路、材料或方法。
在说明书中，提及“一个实施例”或者“实施例”意味着结合该实施例所描述的特定特征、结构或者特性包括在本实用新型的至少一个实施例中。术语“在一个实施例中”在说明书中各个位置出现并不全部涉及相同的实施例，也不是相互排除其他实施例或者可变实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。当称“元件”“接收”某一信号时，可以使直接接收，也可以通过开关、电阻、电平位移器、信号处理单元等接收。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1示出一个多谐波振荡器的电路原理图，电路上电后，设初始状态下，uI1电压上升，则会引起以下正反馈过程：
uI1↑→uo2↓→uI2↓→uo2↑→uI1↑ (1)
以上过程，使uO1很快跳变为低电平，uO2跳变为高电平，电路进入暂态1。在此之后，因uo2电压高于uI2，所以电容C2经电阻R2对电容C1充电，同时因C2的放电引起uI1的降低。因充电时间常数小于放电实现常数，充电速递快于放速度，uI1先达到G2的阈值电压引起G2翻转，并引发如下正反馈过程，电路进入暂态2。
uI2↑→uo1↓→uI1↓→uo1↑→uI2↑ (2)
此后C1放电，C2充电，引起uI1进一步上升，引发公式(1)的正反馈过程，电路重回暂态1。如此，电路不停的在暂态1和暂态2之间反复循环震荡，由此产生矩形脉冲输出。
根据多谐振荡器的波形分析可知，振荡器的震荡频率由两个暂态相关，两个暂定的稳定时间则由电容C1、C2的充放电时间决定。设振荡器暂态1的时间为T1，暂态2的时间为T2。uI1从-0.5V上升到非门阈值电压的时间为T1。同理，T2就是uI2从+0.5V下降到非门阈值电压的时间。
根据RC电路充放电过程的计算公式：
则RC电路充放电时间的计算公式为：
其中，τ为时间常数，τ＝RC
在电容开始充电时刻，有uc(t0)＝-0.7V，充电结束进入稳态后，视为uc(∞)＝VDD。在反相器MOS管完全对称的情况下，可认为电容充电后的终值uc(t0)＝uth＝VDD/2。根据以上条件，可知暂态1的维持时间
同理，可知暂态2的维持时间为：
综合公式(5)和(6)，振荡器的震荡周期为：
T＝T1+T2＝1.4RC (7)
振荡频率为振荡周期的倒数，则振荡频率为：
对多谐振荡器中的反相器来说，在PMOS管和NMOS管对称时，通常认为反相器的翻转电压为VDD/2，此时NMOS管和PMOS管均工作在饱和区。对饱和区的MOS，其I—V特性方程为
当反相器的输入电压刚好等于翻转电压时，NMOS和PMOS均工作在饱和区，此时两只管子均导通，漏源电流ID最大。在ID一定的情况下，根据公式(9)，MOS管的宽长比和过驱动电压成反比。这样，就可以通过调整管子的宽长比，来改变反相器的翻转电压。
本实用新型的核心思想在于提供一种振荡器，以解决现有的振荡器的占空比不易调节的问题。
为了实现上述思想，本实用新型提供了一种数字可调的振荡器，图2示出根据本实用新型一个实施例的数字可调占空比多谐振荡器电路原理图。所述数字可调的振荡器包括：开关控制阵列核心电路和多谐振荡器核心电路，其中，开关控制阵列核心电路用于调节反相器的翻转电压，多谐振荡器核心电路用于输出方波。
其中，开关控制阵列核心电路，包括：
第一NMOS管，具有栅极、源极和漏极，其源极耦接至第二NMOS管的漏极，其漏极耦接至第一PMOS管的漏极，其栅极耦接至第一正电源端或者一负电源端；
第二NMOS管，具有栅极、源极和漏极，其源极耦接至第一负电源端，其漏极耦接至第一NMOS管的源极，其栅极耦接至第一二极管的第一端和第一PMOS管的栅极和第三NMOS管的栅极；
第一PMOS管，具有栅极、源极和漏极，其源极耦接至第一正电源端，其漏极耦接至第一NMOS管的漏极，其栅极耦接至第三NMOS管的栅极和第二NMOS管的栅极和第二反相器的输入端；
第三NMOS管，具有栅极、源极和漏极，其栅极耦接至第一PMOS管的栅极和第二NMOS管的栅极，其源极耦接至第一负电源端，其漏极耦接至第一PMOS管的漏极和第二反相器的输入端。
多谐振荡器核心电路，包括：
第一反相器，具有输入端、输出端、正电源端和负电源端，其输入端耦接至第一电阻的第一端和第二电容的第一端，输出端耦接至第一电阻的第二端和第一电容的第一端，正电源端耦接至第一正电源端，负电源端耦接至第一负电源端；
第一电阻，具有第一端和第二端，其第一端耦接至第一反相器的输入端，第二端耦接至第一电容的第一端和第一反相器的输出端；
第一电容，具有第一端和第二端，其第一端耦接至第一反相器的输出端，第二端耦接至第二电阻的第一端和第一二极管的第一端；
第二电阻，具有第一端和第二端，其第一端耦接至第一电容的第二端，第二端耦接至第二反相器的输入端；
第二反相器，具有输入端、输出端、正电源端和负电源端，其输入端耦接至第二电阻的第二端和第二电容的第二端，正电源端耦接至第一正电源，负电源端耦接至第一负电源端；
第二电容，具有第一端和第二端，其第一端耦接至第一反相器的输入端，第二端耦接至第二二极管的第一端和第二电阻的第二端；
第一二极管，具有第一端和第二端，其第一端耦接至第一电容的第二端，第二端耦接至第一负电源端；
第二二极管，具有第一端和第二端，其第一端耦接至第二电容的第二端，第二端耦接至第一负电源端。
同时，上述中提到的第一负电源端耦接至地，上述中提到的第一正电源端耦接至电源。
同时，开关控制阵列核心电路，其特征在于：
所述开关控制阵列核心电路中与第二NMOS管并联的晶体管都为NMOS管，第二NMOS管和与其并联的NMOS管作为输入管；
所述开关控制阵列核心电路中与第一NMOS管并联的晶体管都为NMOS管，第一NMOS管和与其并联的NMOS管作为选通开关管。
所述第一NMOS管的栅极耦接至第一正电源端或者一负电源端，当第一NMOS管的栅极耦接至第一正电源端时，选通开关管工作，开关控制阵列开始工作，当第一NMOS管的栅极耦接至第一负电源端时，选通开关管关断，开关控制阵列停止工作。
所述开关控制阵列核心电路中，通过选通多个开关管工作就等于并联多个用作输入的NMOS管，即等于并联多个输入管。
同时，多谐振荡器核心电路，其特征在于：
第一反相器(I1)与开关控制阵列核心电路构成单对称多谐振荡器的两个基本非门，通过调节开关控制阵列核心电路的宽长比，调节反相器的翻转电压，控制输出波形的占空比，其中，反馈电阻第一电阻(R1)阻值与第二电阻(R2)阻值相等，第一电容(C1)值等于第二电容(C2)值了，共同确定多谐振荡器的振荡周期，第二反相器(I2)作为输出缓冲器，对振荡器产生的矩形方波进行整形除噪。
第一二极管(D1)和第二二极管(D2)，都为工艺问题产生的寄生二极管，反向偏置，接地处理。开关控制阵列核心电路通过控制选通开关NMOS管来控制输入NMOS管的导通，从而改变第一PMOS管PMOS1和第三NMOS管NMOS3的宽长比来改变振荡器输出波形的占空比。
在本公开内容中所使用的量词“一个”、“一种”等不排除复数。文中的“第一”、“第二”等仅表示在实施例的描述中出现的先后顺序，以便于区分类似部件。“第一”、“第二”在权利要求书中的出现仅为了便于对权利要求的快速理解而不是为了对其进行限制。权利要求书中的任何附图标记都不应解释为对范围的限制。
以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (7)
1.一种数字可调的振荡器，包括：开关控制阵列核心电路和多谐振荡器核心电路，其中，所述开关控制阵列核心电路用于调节反相器的翻转电压，所述多谐振荡器核心电路用于输出方波，所述多谐振荡器核心电路中的第一反相器与开关控制阵列核心电路构成单对称多谐振荡器的两个基本非门，通过调节开关控制阵列核心电路的宽长比，调节反相器的翻转电压，控制输出波形的占空比；
其特征在于，所述开关控制阵列核心电路，包括：
第一NMOS管，具有栅极、源极和漏极，其源极耦接至第二NMOS管的漏极，其漏极耦接至第一PMOS管的漏极，其栅极耦接至第一正电源端或者一负电源端；
第二NMOS管，具有栅极、源极和漏极，其源极耦接至第一负电源端，其漏极耦接至第一NMOS管的源极，其栅极耦接至第一二极管的第一端和第一PMOS管的栅极和第三NMOS管的栅极；
第一PMOS管，具有栅极、源极和漏极，其源极耦接至第一正电源端，其漏极耦接至第一NMOS管的漏极，其栅极耦接至第三NMOS管的栅极和第二NMOS管的栅极和第二反相器的输入端；
第三NMOS管，具有栅极、源极和漏极，其栅极耦接至第一PMOS管的栅极和第二NMOS管的栅极，其源极耦接至第一负电源端，其漏极耦接至第一PMOS管的漏极和第二反相器的输入端；
所述的多谐振荡器核心电路，包括：
第一反相器，具有输入端、输出端、正电源端和负电源端，其输入端耦接至第一电阻的第一端和第二电容的第一端，输出端耦接至第一电阻的第二端和第一电容的第一端，正电源端耦接至第一正电源端，负电源端耦接至第一负电源端；
第一电阻，具有第一端和第二端，其第一端耦接至第一反相器的输入端，第二端耦接至第一电容的第一端和第一反相器的输出端；
第一电容，具有第一端和第二端，其第一端耦接至第一反相器的输出端，第二端耦接至第二电阻的第一端和第一二极管的第一端；
第二电阻，具有第一端和第二端，其第一端耦接至第一电容的第二端，第二端耦接至第二反相器的输入端；
第二反相器，具有输入端、输出端、正电源端和负电源端，其输入端耦接至第二电阻的第二端和第二电容的第二端，正电源端耦接至第一正电源，负电源端耦接至第一负电源端；
第二电容，具有第一端和第二端，其第一端耦接至第一反相器的输入端，第二端耦接至第二二极管的第一端和第二电阻的第二端；
第一二极管，具有第一端和第二端，其第一端耦接至第一电容的第二端，第二端耦接至第一负电源端；
第二二极管，具有第一端和第二端，其第一端耦接至第二电容的第二端，第二端耦接至第一负电源端。
2.根据权利要求1所述的一种数字可调的振荡器，其特征在于,所述第一负电源端耦接至地，其第一正电源端耦接至电源。
3.根据权利要求1所述的一种数字可调的振荡器，其特征在于,
所述开关控制阵列核心电路中与第二NMOS管并联的晶体管都为NMOS管，第二NMOS管和与其并联的NMOS管作为输入管；
所述开关控制阵列核心电路中与第一NMOS管并联的晶体管都为NMOS管，第一NMOS管和与其并联的NMOS管作为选通开关管。
4.根据权利要求1所述一种数字可调的振荡器，其特征在于,所述第一NMOS管的栅极耦接至第一正电源端或者一负电源端，当第一NMOS管的栅极耦接至第一正电源端时，选通开关管工作，开关控制阵列开始工作，当第一NMOS管的栅极耦接至第一负电源端时，选通开关管关断，开关控制阵列停止工作。
5.根据权利要求1所述的一种数字可调的振荡器，其特征在于,所述开关控制阵列核心电路中，通过选通多个开关管工作就等于并联多个用作输入的NMOS管，即等于并联多个输入管。
6.根据权利要求1所述的一种数字可调的振荡器，其特征在于，所述多谐振荡器核心电路中：
第一电阻与第二电阻作为反馈电阻，第一电阻阻值与第二电阻阻值相等，第一电容的电容值等于第二电容的电容值，第一电阻、第二电阻、第一电容和第二电容共同确定多谐振荡器的振荡周期。
7.根据权利要求1所述的一种数字可调的振荡器，其特征在于，所述多谐振荡器核心电路中,第二反相器作为输出缓冲器，对振荡器产生的矩形方波进行整形除噪。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920052145.4U CN209545549U (zh) | 2019-01-11 | 2019-01-11 | 一种数字可调的振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920052145.4U CN209545549U (zh) | 2019-01-11 | 2019-01-11 | 一种数字可调的振荡器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209545549U true CN209545549U (zh) | 2019-10-25 |
Family
ID=68269491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920052145.4U Expired - Fee Related CN209545549U (zh) | 2019-01-11 | 2019-01-11 | 一种数字可调的振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209545549U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109474260A (zh) * | 2019-01-11 | 2019-03-15 | 成都信息工程大学 | 一种数字可调的振荡器 |
-
2019
- 2019-01-11 CN CN201920052145.4U patent/CN209545549U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109474260A (zh) * | 2019-01-11 | 2019-03-15 | 成都信息工程大学 | 一种数字可调的振荡器 |
| CN109474260B (zh) * | 2019-01-11 | 2024-05-24 | 成都信息工程大学 | 一种数字可调的振荡器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106374881B (zh) | 一种快启动低功耗时钟振荡器 | |
| CN103312298B (zh) | 一种提高频率-控制电流线性度的张弛振荡器 | |
| CN103166604B (zh) | 一种低功耗片内时钟产生电路 | |
| CN106067762A (zh) | 快速起振的晶体振荡器电路 | |
| CN104184469A (zh) | 一种低功耗低温度系数的环形振荡器 | |
| CN101409541A (zh) | 环形振荡电路 | |
| CN110429915A (zh) | Rc振荡电路 | |
| CN107612545B (zh) | 一种频率可选择的低功耗振荡器电路 | |
| CN106656045A (zh) | 一种具有温度补偿的振荡器电路及温度补偿方法 | |
| CN102347728B (zh) | 高电源抑制比低温飘振荡器 | |
| WO2020078209A1 (zh) | 频率调制装置、开关电源及其频率调制方法 | |
| CN209545549U (zh) | 一种数字可调的振荡器 | |
| CN206149227U (zh) | 一种快启动低功耗时钟振荡器 | |
| US8378753B2 (en) | Oscillator with frequency determined by relative magnitudes of current sources | |
| CN108055021B (zh) | 振荡器 | |
| CN109474260A (zh) | 一种数字可调的振荡器 | |
| CN103475338B (zh) | 一种高精度低压振荡器 | |
| CN210490799U (zh) | 一种SoC内置振荡电路 | |
| CN106936385A (zh) | 低功耗宽电压的晶振电路 | |
| CN103457576B (zh) | 高精度rc振荡器及内置该高精度rc振荡器的遥控器 | |
| CN107317580B (zh) | 一种高稳定性振荡器电路及其实现方法 | |
| CN108667439B (zh) | 一种新型低功耗高精度低温漂rc振荡器 | |
| CN1205748C (zh) | 可调振荡频率的信号产生器及其方法 | |
| CN106059533B (zh) | 低功耗晶振电路 | |
| CN103825555A (zh) | 一种振荡电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191025 Termination date: 20220111 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |