CN110429915A - Rc振荡电路 - Google Patents
Rc振荡电路 Download PDFInfo
- Publication number
- CN110429915A CN110429915A CN201910686701.8A CN201910686701A CN110429915A CN 110429915 A CN110429915 A CN 110429915A CN 201910686701 A CN201910686701 A CN 201910686701A CN 110429915 A CN110429915 A CN 110429915A
- Authority
- CN
- China
- Prior art keywords
- current
- nmos tube
- voltage
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
- H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0082—Lowering the supply voltage and saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明公开了一种RC振荡电路,包括:电容的第一端接地;充电路径的输出端连接电容的第二端;放电路径的第一端接地,第二端连接电容的第二端;比较器的第一输入端连接第一基准电压,第二输入端连接由电容的第二端;比较器的输出端输出第一输出信号并连接到放电路径的控制端,放电路径在第一输出信号的控制下进行导通和断开的切换;由第一基准电压提供比较器的翻转电压并实现对电容的充放电控制;由第一输出信号形成输出时钟信号;输出时钟信号的频率由第一基准电压和充电路径的充电电流控制,第一调节电路用于调节充电电流的大小并用于频率粗调,第二调节电路用于调节第一基准电压的大小并用于频率细调。本发明具有低功耗、快速启动、高精度和调谐范围宽的特点。
Description
技术领域
本发明涉及一种半导体集成电路,特别是涉及一种RC振荡电路(OSC)。
背景技术
振荡器分为阻容振荡器即RC振荡器、电感电容振荡器、晶体振荡器、音叉振荡器等。RC振荡器是通过对电容进行充电和放电实现振荡信号的输出,相对于于其它各种类型的振荡器,RC振荡器具有结构简单,精度较高的优点,所以在一些系统芯片(systemonchip,SOC)芯片中,RC振荡器非常常见。
RC振荡器在设计时需要追求低功耗,小面积,高精度。所以,如何实现降低RC振荡器的功耗、缩小面积以及提高输出时钟信号的精度显得非常重要。
发明内容
本发明所要解决的技术问题是提供一种RC振荡电路,具有低功耗、快速启动、高精度和调谐范围宽的特点。
为解决上述技术问题,本发明提供的RC振荡电路包括:
电容,所述电容的第一端接地。
充电路径,所述充电路径的输出端连接所述电容的第二端,所述充电路径为所述电容提供充电电流。
放电路径,所述放电路径的第一端接地,所述放电路径的第二端连接所述电容的第二端。
比较器,所述比较器的第一输入端连接第一基准电压,所述比较器的第二输入端连接由所述电容的第二端输出的电容充电电压。
所述比较器的输出端输出第一输出信号。
所述第一输出信号连接到所述放电路径的控制端,所述放电路径在所述第一输出信号的控制下进行导通和断开的切换。
由所述第一基准电压提供所述比较器的翻转电压,当所述电容充电电压小于所述翻转电压时,所述第一输出信号使所述放电路径断开,所述充电路径为所述电容充电并使所述电容充电电压升高。
当所述电容充电电压大于等于所述翻转电压时,所述第一输出信号进行切换,切换后的所述第一输出信号使所述放电路径导通,所述电容经过所述放电路径放电,所述电容充电电压降低,直至完成一个充放电周期。
由所述第一输出信号形成输出时钟信号。
所述输出时钟信号的频率由所述第一基准电压和所述充电电流控制,第一调节电路用于调节所述充电电流的大小并用于对所述输出时钟信号的频率进行粗调,第二调节电路用于调节所述第一基准电压的大小并用于对所述输出时钟信号的频率进行细调。
进一步的改进是,所述充电路径包括第一偏置电流源,由所述第一偏置电流源提供所述充电电流。
进一步的改进是,所述放电路径由第一NMOS管组成,所述第一NMOS管的漏极为所述放电路径的第二端,所述第一NMOS管的源极为所述放电路径的第一端,所述第一NMOS管的栅极为所述放电路径的控制端。
进一步的改进是,所述比较器的第一输入端为正相输入端,所述比较器的第二输入端为反相输入端,当所述电容充电电压小于所述第一基准电压时,所述第一输出信号为高电平;当所述电容充电电压大于所述第一基准电压时,所述第一输出信号为低电平。
所述第一输出信号通过一反相器反相后连接到所述放电路径的控制端;所述第一输出信号通过所述反相器反相后的信号为第二输出信号。
进一步的改进是,由所述第二输出信号形成所述输出时钟信号。
进一步的改进是,所述第二输出信号连接到一级分频电路,所述一级分频电路调节所述第二输出信号的占空比,所述一级分频电路输出端输出所述输出时钟信号,所述输出时钟信号为占空比调节和分频后的所述第二输出信号。
进一步的改进是,所述一级分频电路由一个D触发器组成,所述第二输出信号连接到所述D触发器的时钟输入端,所述D触发器的数据输入端和Q非端短接,所述D触发器的Q端输出所述输出时钟信号。
进一步的改进是,所述比较器包括第二NMOS管、第三NMOS管、第一镜像路径和第二镜像路径。
所述第二NMOS管的源极接地,所述第二NMOS管的栅极连接所述第一基准电压,所述第二NMOS管的漏极连接所述第一镜像路径,所述第二NMOS管的源漏电流作为所述第一镜像路径的第一镜像电流;所述第二镜像路径为所述第一镜像路径的镜像路径,所述第二镜像路径的第二镜像电流的大小和所述第一镜像电流的大小成比例。
所述第三NMOS管的源极接地,所述第三NMOS管的栅极连接所述电容充电电压,所述第三NMOS管的漏极连接所述第二镜像路径,所述第三NMOS管的漏极输出所述第一输出信号,所述第一输出信号为所述第三NMOS管的源漏电流和所述第二镜像电流的比较信号。
进一步的改进是,所述第二镜像路径的第二镜像电流的大小等于所述第一镜像电流的大小。
进一步的改进是,所述翻转电压的大小和所述第一基准电压、所述第二NMOS管的阈值电压、所述第三NMOS管的阈值电压以及增益因子比值相关,所述增益因子比值为所述第三NMOS管的增益因子和所述第二NMOS管的增益因子的比值。
进一步的改进是,利用所述第二NMOS管的阈值电压、所述第三NMOS管的阈值电压以及所述增益因子比值都和温度相关以及NMOS管的增益因子和器件的沟道宽长比、电子迁移率和栅电容相关的特点,所述第二NMOS管和所述第三NMOS管的尺寸具有调节到补偿所述输出时钟信号的频率在不同温度下的偏差的结构。
进一步的改进是,所述第一偏置电流源由一条基准电流支路和多条并联电流支路并联而成。
所述基准电流支路输出基准电流,各所述并联电流支路的电流大小和所述基准电流成比例。
所述第一调节电路包括串联在各所述并联电流支路上的第一控制开关,所述第一调节电路控制所述第一控制开关的切换。
所述第一偏置电流源输出的充电电流由所述基准电流支路输出的所述基准电流以及所述第一控制开关都导通的各所述并联电流支路输出的电流的和,所述充电电流的大小由所述第一调节电路设置。
进一步的改进是,所述第二调节电路包括由一个第一电阻和一个电阻串并联而成的电阻模块,所述电阻模块的第一端连接第二基准电压,所述电阻模块的第二端接地。
所述电阻串中各串联电阻的第一端都通过一个第二控制开关连接到所述第二调节电路的输出端,所述第二调节电路的输出端输出所述第一基准电压,所述第一基准电压为所述第二基准电压的分压值,所述第二调节电路控制所述第二控制开关的切换并调节所述第一基准电压的大小。
进一步的改进是,所述第一偏置电流源包括N条所述并联电流支路,N为整数,第一条所述并联电流支路的电流大小和所述基准电流相等,后续各条所述并联电流支路的电流大小为前一条所述并联电流支路的电流的一半;所述第一调节电路提供N位2进制码控制各所述第一控制开关;
所述电阻串中包括2M个所述串联电阻,M为整数,各所述串联电阻的大小相等;所述第二调节电路提供M位2进制码控制各所述第二控制开关。
进一步的改进是,RC振荡电路还包括运算放大器和第一PMOS管。
所述运算放大器的第一输入端连接第三基准电压,所述运算放大器的输出端连接所述第一PMOS管的栅极,所述第一PMOS管的源极接电源电压,所述第一PMOS管的漏极连接所述电阻模块的第一端以及所述运算放大器的第二输入端。
所述第一PMOS管的漏极输出和所述第三基准电压相等的第二基准电压。
所述第一PMOS管的源漏电流为所述第二基准电压和所述电阻模块的电阻值的比。
所述基准电流支路为所述第一PMOS管的镜像电路且所述基准电流的大小和所述第一PMOS管的源漏电流成比例。
本发明通过充电路径对电容进行充电,并通过比较器对电容充电电压和第一基准电压进行比较并通过比较结果即第一输出信号对放电路径的导通和断开进行切换,从而实现电容的充放电周期,最后形成的输出时钟信号的频率由第一基准电压和充电电流控制,第一调节电路能调节充电电流的大小并实现对输出时钟信号的频率进行粗调,第二调节电路能调节第一基准电压的大小并实现对输出时钟信号的频率进行细调,所以,本发明具有低功耗、快速启动、高精度和调谐范围宽的特点。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例RC振荡电路的结构图;
图2是本发明较佳实施例RC振荡电路的结构图;
图3是本发明较佳实施例中第一调节电路的结构图;
图4是本发明较佳实施例中第二调节电路的结构图。
具体实施方式
如图1所示,是本发明实施例RC振荡电路的结构图;本发明实施例RC振荡电路包括:
电容C1,所述电容C1的第一端接地。
充电路径,所述充电路径的输出端连接所述电容C1的第二端,所述充电路径为所述电容C1提供充电电流IBIAS1。所述充电路径包括第一偏置电流源6,由所述第一偏置电流源6提供所述充电电流IBIAS1。
放电路径,所述放电路径的第一端接地,所述放电路径的第二端连接所述电容C1的第二端。所述放电路径由第一NMOS管NM0组成,所述第一NMOS管NM0的漏极为所述放电路径的第二端,所述第一NMOS管NM0的源极为所述放电路径的第一端,所述第一NMOS管NM0的栅极为所述放电路径的控制端。
比较器(CMP)1,所述比较器1的第一输入端连接第一基准电压Vref1,所述比较器1的第二输入端连接由所述电容C1的第二端输出的电容充电电压VC;图1中比较器也用CMP表示。
所述比较器1的输出端输出第一输出信号VO1。
所述第一输出信号VO1连接到所述放电路径的控制端,所述放电路径在所述第一输出信号VO1的控制下进行导通和断开的切换。
由所述第一基准电压Vref1提供所述比较器1的翻转电压,当所述电容充电电压VC小于所述翻转电压时,所述第一输出信号VO1使所述放电路径断开,所述充电路径为所述电容C1充电并使所述电容充电电压VC升高。
当所述电容充电电压VC大于等于所述翻转电压时,所述第一输出信号VO1进行切换,切换后的所述第一输出信号VO1使所述放电路径导通,所述电容C1经过所述放电路径放电,所述电容充电电压VC降低,直至完成一个充放电周期。
本发明实施例中,所述比较器1的第一输入端为正相输入端,所述比较器1的第二输入端为反相输入端,当所述电容充电电压VC小于所述第一基准电压Vref1时,所述第一输出信号VO1为高电平;当所述电容充电电压VC大于所述第一基准电压Vref1时,所述第一输出信号VO1为低电平。
由所述第一输出信号VO1形成输出时钟信号OUTCLK。
本发明实施例中,所述第一输出信号VO1通过一反相器2反相后连接到所述放电路径的控制端;所述第一输出信号VO1通过所述反相器2反相后的信号为第二输出信号VO2。由所述第二输出信号VO2形成所述输出时钟信号OUTCLK。所述第二输出信号VO2连接到一级分频电路3,所述一级分频电路3调节所述第二输出信号VO2的占空比,所述一级分频电路3输出端输出所述输出时钟信号OUTCLK,所述输出时钟信号OUTCLK为占空比调节和分频后的所述第二输出信号VO2。
所述一级分频电路3由一个D触发器组成,所述第二输出信号VO2连接到所述D触发器的时钟输入端即CLK端,所述D触发器的数据输入端即Din端和Q非端即Qb端短接,所述D触发器的Q端输出所述输出时钟信号OUTCLK。图1中,D触发器也采用D-FlipFlop表示。
所述输出时钟信号OUTCLK的频率由所述第一基准电压Vref1和所述充电电流IBIAS1控制,第一调节电路4用于调节所述充电电流IBIAS1的大小并用于对所述输出时钟信号OUTCLK的频率进行粗调,第二调节电路5用于调节所述第一基准电压Vref1的大小并用于对所述输出时钟信号OUTCLK的频率进行细调。图1中第一调节电路也用Trim1表示,第二调节电路也用Trim2表示。
图1所示的本发明实施例中:通过所述充电电流IBIAS1对电容C1充电,当所述电容充电电压VC被充高到一定程度,会与所述第一基准电压Vref1进行比较,当VC>Vref1,比较器1输出端的所述第一输出信号VO1被拉低,通过一级反相器2之后,电压VO2被抬高,这时,第一NMOS管NM0导通,继而拉低所述电容充电电压VC。一旦所述电容充电电压VC被拉低,当VC<Vref1,比较器1输出的所述第一输出信号VO1为高,第一NMOS管NM0关断,所述充电电流IBIAS1继续对电容充电。这样就形成了一个时钟周期。
由于所述电容充电电压VC被拉低的持续时间很短,所以所述第一输出信号VO1的周期信号占空比远大于>50%,故需要经过一级分频,输出占空比为50%的所述输出时钟信号OUTCLK。所述输出时钟信号OUTCLK的时钟周期可以表示为:
T=2*C*(Vref1-0)/IBIAS1(1)。
其中,T表示所述输出时钟信号OUTCLK的时钟周期,C表示所述电容C1的电容值,Vref1对应于翻转电压的大小。图1中还显示了所述第一输出信号VO1和所述输出时钟信号OUTCLK的曲线。
本发明实施例提供丰富的频率调节端口,通过控制所述充电电流IBIAS1来实现频率的粗略调节;通过控制所述第一基准电压Vref1来实现频率的精细调节。
本发明实施例通过充电路径对电容C1进行充电,并通过比较器1对电容充电电压VC和第一基准电压Vref1进行比较并通过比较结果即第一输出信号VO1对放电路径的导通和断开进行切换,从而实现电容C1的充放电周期,最后形成的输出时钟信号OUTCLK的频率由第一基准电压Vref1和充电电流IBIAS1控制,第一调节电路4能调节充电电流IBIAS1的大小并实现对输出时钟信号OUTCLK的频率进行粗调,第二调节电路5能调节第一基准电压Vref1的大小并实现对输出时钟信号OUTCLK的频率进行细调,所以,本发明实施例具有低功耗、快速启动、高精度和调谐范围宽的特点。
如图2所示,是本发明较佳实施例RC振荡电路的结构图;本发明较佳实施例是在图1所示的本发明实施例的基础上做进一步的改进得到的,本发明较佳实施例还具有如下特征:
所述比较器1包括第二NMOS管NM1、第三NMOS管NM2、第一镜像路径8和第二镜像路径9。
所述第二NMOS管NM1的源极接地,所述第二NMOS管NM1的栅极连接所述第一基准电压Vref1,所述第二NMOS管NM1的漏极连接所述第一镜像路径8,所述第二NMOS管NM1的源漏电流In1作为所述第一镜像路径8的第一镜像电流Ip1;所述第二镜像路径9为所述第一镜像路径8的镜像路径,所述第二镜像路径9的第二镜像电流Ip2的大小和所述第一镜像电流Ip1的大小成比例。
所述第三NMOS管NM2的源极接地,所述第三NMOS管NM2的栅极连接所述电容充电电压VC,所述第三NMOS管NM2的漏极连接所述第二镜像路径9,所述第三NMOS管NM2的漏极输出所述第一输出信号VO1,所述第一输出信号VO1为所述第三NMOS管NM2的源漏电流In2和所述第二镜像电流Ip2的比较信号。
所述翻转电压的大小和所述第一基准电压Vref1、所述第二NMOS管NM1的阈值电压Vthn1、所述第三NMOS管NM2的阈值电压Vthn2以及增益因子比值相关,所述增益因子比值为所述第三NMOS管NM2的增益因子βn2和所述第二NMOS管NM1的增益因子βn1的比值即所述增益因子比值为βn2/βn1。
利用所述第二NMOS管NM1的阈值电压Vthn1、所述第三NMOS管NM2的阈值电压Vthn2以及所述增益因子比值βn2/βn1都和温度相关以及NMOS管的增益因子和器件的沟道宽长比、电子迁移率和栅电容相关的特点,所述第二NMOS管NM1和所述第三NMOS管NM2的尺寸具有调节到补偿所述输出时钟信号OUTCLK的频率在不同温度下的偏差的结构。现结合公式分析如下:
所述翻转电压的大小可以采用下面方法得到:当充电使得所述电容充电电压VC升高时,所述第三NMOS管NM2的源漏电流In2也增加,当所述第三NMOS管NM2的源漏电流In2增加到大于等于所述第二镜像电流Ip2时,所述反相器2就会发生翻转,这时的所述电容充电电压VC大小对应于所述翻转电压。假设所述第二镜像路径9的第二镜像电流Ip2的大小等于所述第一镜像电流Ip1的大小。由于所述第一镜像电流Ip1等于所述第二NMOS管NM1的源漏电流In1,故翻转时所述第二NMOS管NM1的源漏电流In1等于所述第三NMOS管NM2的源漏电流In2。
由于MOSFET的饱和电流公式为:Idssat=1/2*β*(Vgs-Vth)2。Idssat为MOSFET的饱和时的源漏电流,Vgs为MOSFET的栅源电压,Vth为MOSFET的阈值电压,β为增益因子。
将所述第二NMOS管NM1的栅源电压为Vref1,所述第三NMOS管NM2的栅源电压为VC带入对应的MOSFET的饱和电流公式,并利用In1=Ip1可以得到翻转时的VC即翻转电压:
将VC替换公式(1)中翻转电压Vref1,则可以得到:
公式(3)中Td为延迟时间,包括从所述第三NMOS管NM2的输出到所述第一NMOS管NM0的逻辑延迟以及所述第一NMOS管NM0的打开即导通和关断的时间,Td在ps量级,在时钟周期T中所占比例很小,这里不进行单独分析。
从公式(3)中可以看出,βn2/βn1是与温度相关的参数,Vth包括Vthn1和Vthn2也都是与温度相关的参数,而βn2和βn1的值和对应的MOSFET的尺寸相关,故能通过优化所述第二NMOS管NM1和所述第三NMOS管NM2的尺寸来补偿频率在不同温度下的偏差。
如图3所示,是本发明较佳实施例中第一调节电路的结构图;所述第一偏置电流源6由一条基准电流支路6a和多条并联电流支路6b并联而成。
所述基准电流支路6a输出基准电流IREF,各所述并联电流支路6b的电流大小和所述基准电流IREF成比例。本发明较佳实施例中,所述第一偏置电流源包括N条所述并联电流支,6b,N为整数,第一条所述并联电流支路的电流大小和所述基准电流相等,后续各条所述并联电流支路的电流大小为前一条所述并联电流支路的电流的一半,即N条所述并联电流支路6b的电流大小和所述基准电流IREF的比值分别为1,2-1,2-2…2-(N-1);所述第一调节电路提供N位2进制码控制各所述第一控制开关。
图3中显示N为4,即:所述第一偏置电流源6包括4条所述并联电流支路6b,4条所述并联电流支路6b的电流大小和所述基准电流IREF的比值分别为1,1/2,1/4和1/8;图3中4条所述并联电流支路6b的电流分别用Itrim0、Itrim1、Itrim2和Itrim3表示,所述基准电流支路6a和各所述并联电流支路6b都分别由一个PMOS管组成。所述第一调节电路4包括串联在各所述并联电流支路6b上的第一控制开关K1,所述第一调节电路4控制所述第一控制开关K1的切换。所述第一调节电路4提供4位2进制码控制各所述第一控制开关K1。
所述第一偏置电流源6输出的充电电流IBIAS1由所述基准电流支路6a输出的所述基准电流IREF以及所述第一控制开关K1都导通的各所述并联电流支路6b输出的电流的和,所述充电电流IBIAS1的大小由所述第一调节电路4设置。
如图4所示,是本发明较佳实施例中第二调节电路的结构图;所述第二调节电路5包括由一个第一电阻R1和一个电阻串9并联而成的电阻模块10,所述电阻模块10的第一端连接第二基准电压Vref2,所述电阻模块10的第二端接地。
所述电阻串9中各串联电阻R0的第一端都通过一个第二控制开关K2连接到所述第二调节电路5的输出端,所述第二调节电路5的输出端输出所述第一基准电压Vref1,所述第一基准电压Vref1为所述第二基准电压Vref2的分压值,所述第二调节电路5控制所述第二控制开关K2的切换并调节所述第一基准电压Vref1的大小。由图4所示可知,所述电阻串9中最底部的串联电阻R0的第二端接地,各串联电阻R0的第一端连接上一个串联电阻R0的第二端。
所述电阻串中包括2M个所述串联电阻,M为整数,各所述串联电阻的大小相等;所述第二调节电路提供M位2进制码控制各所述第二控制开关。图4中显示M为4,所述电阻串9中包括16个所述串联电阻R0;所述第二调节电路5提供4位2进制码控制各所述第二控制开关K2。
如图3所示,RC振荡电路还包括运算放大器7和第一PMOS管PM0。图3中,运算放大器也用OPAMP表示。
所述运算放大器7的第一输入端连接第三基准电压Vref3,所述运算放大器7的输出端连接所述第一PMOS管PM0的栅极,所述第一PMOS管PM0的源极接电源电压,所述第一PMOS管PM0的漏极连接所述电阻模块10的第一端以及所述运算放大器7的第二输入端。
所述第一PMOS管PM0的漏极输出和所述第三基准电压Vref3相等的第二基准电压Vref2。
所述第一PMOS管PM0的源漏电流为所述第二基准电压Vref2和所述电阻模块10的电阻值的比。所述基准电流支路6a为所述第一PMOS管PM0的镜像电路且所述基准电流IREF的大小和所述第一PMOS管PM0的源漏电流成比例,图3中,所述第一PMOS管PM0的源漏电流的大小为基准电流IREF的大小。
对本发明较佳实施例电路进行仿真可以得到:频率稳定时间<0.5us,本发明较佳实施例电路可实现频率的快速启动与稳定。
在不同工艺角(corner)下进行仿真可得:输出时钟OUTCLK的温度系数(-40℃~85℃)在+/-1%之内,OUTCLK的电压系数(vdd+/-10%)在+/-1%之内。
对Trimming电路即第一调节电路和第二调节电路的仿真结果可得,输出时钟的频率可实现目标频率范围内+/-40%可调,且精细调节范围可到+/-0.5%,故,经过Trimming后,本发明较佳实施例电路可输出高精度频率。
本发明较佳实施例电路中对应输出频率为40MHz的动态功耗<50uA,是一款低功耗振荡器。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (15)
1.一种RC振荡电路,其特征在于,包括:
电容,所述电容的第一端接地;
充电路径,所述充电路径的输出端连接所述电容的第二端,所述充电路径为所述电容提供充电电流;
放电路径,所述放电路径的第一端接地,所述放电路径的第二端连接所述电容的第二端;
比较器,所述比较器的第一输入端连接第一基准电压,所述比较器的第二输入端连接由所述电容的第二端输出的电容充电电压;
所述比较器的输出端输出第一输出信号;
所述第一输出信号连接到所述放电路径的控制端,所述放电路径在所述第一输出信号的控制下进行导通和断开的切换;
由所述第一基准电压提供所述比较器的翻转电压,当所述电容充电电压小于所述翻转电压时,所述第一输出信号使所述放电路径断开,所述充电路径为所述电容充电并使所述电容充电电压升高;
当所述电容充电电压大于等于所述翻转电压时,所述第一输出信号进行切换,切换后的所述第一输出信号使所述放电路径导通,所述电容经过所述放电路径放电,所述电容充电电压降低,直至完成一个充放电周期;
由所述第一输出信号形成输出时钟信号;
所述输出时钟信号的频率由所述第一基准电压和所述充电电流控制,第一调节电路用于调节所述充电电流的大小并用于对所述输出时钟信号的频率进行粗调,第二调节电路用于调节所述第一基准电压的大小并用于对所述输出时钟信号的频率进行细调。
2.如权利要求1所述的RC振荡电路,其特征在于:所述充电路径包括第一偏置电流源,由所述第一偏置电流源提供所述充电电流。
3.如权利要求1所述的RC振荡电路,其特征在于:所述放电路径由第一NMOS管组成,所述第一NMOS管的漏极为所述放电路径的第二端,所述第一NMOS管的源极为所述放电路径的第一端,所述第一NMOS管的栅极为所述放电路径的控制端。
4.如权利要求3所述的RC振荡电路,其特征在于:所述比较器的第一输入端为正相输入端,所述比较器的第二输入端为反相输入端,当所述电容充电电压小于所述第一基准电压时,所述第一输出信号为高电平;当所述电容充电电压大于所述第一基准电压时,所述第一输出信号为低电平;
所述第一输出信号通过一反相器反相后连接到所述放电路径的控制端;所述第一输出信号通过所述反相器反相后的信号为第二输出信号。
5.如权利要求4所述的RC振荡电路,其特征在于:由所述第二输出信号形成所述输出时钟信号。
6.如权利要求5所述的RC振荡电路,其特征在于:所述第二输出信号连接到一级分频电路,所述一级分频电路调节所述第二输出信号的占空比,所述一级分频电路输出端输出所述输出时钟信号,所述输出时钟信号为占空比调节和分频后的所述第二输出信号。
7.如权利要求6所述的RC振荡电路,其特征在于:所述一级分频电路由一个D触发器组成,所述第二输出信号连接到所述D触发器的时钟输入端,所述D触发器的数据输入端和Q非端短接,所述D触发器的Q端输出所述输出时钟信号。
8.如权利要求1所述的RC振荡电路,其特征在于:所述比较器包括第二NMOS管、第三NMOS管、第一镜像路径和第二镜像路径;
所述第二NMOS管的源极接地,所述第二NMOS管的栅极连接所述第一基准电压,所述第二NMOS管的漏极连接所述第一镜像路径,所述第二NMOS管的源漏电流作为所述第一镜像路径的第一镜像电流;所述第二镜像路径为所述第一镜像路径的镜像路径,所述第二镜像路径的第二镜像电流的大小和所述第一镜像电流的大小成比例;
所述第三NMOS管的源极接地,所述第三NMOS管的栅极连接所述电容充电电压,所述第三NMOS管的漏极连接所述第二镜像路径,所述第三NMOS管的漏极输出所述第一输出信号,所述第一输出信号为所述第三NMOS管的源漏电流和所述第二镜像电流的比较信号。
9.如权利要求8所述的RC振荡电路,其特征在于:所述第二镜像路径的第二镜像电流的大小等于所述第一镜像电流的大小。
10.如权利要求9所述的RC振荡电路,其特征在于:所述翻转电压的大小和所述第一基准电压、所述第二NMOS管的阈值电压、所述第三NMOS管的阈值电压以及增益因子比值相关,所述增益因子比值为所述第三NMOS管的增益因子和所述第二NMOS管的增益因子的比值。
11.如权利要求10所述的RC振荡电路,其特征在于:利用所述第二NMOS管的阈值电压、所述第三NMOS管的阈值电压以及所述增益因子比值都和温度相关以及NMOS管的增益因子和器件的沟道宽长比、电子迁移率和栅电容相关的特点,所述第二NMOS管和所述第三NMOS管的尺寸具有调节到补偿所述输出时钟信号的频率在不同温度下的偏差的结构。
12.如权利要求2所述的RC振荡电路,其特征在于:所述第一偏置电流源由一条基准电流支路和多条并联电流支路并联而成;
所述基准电流支路输出基准电流,各所述并联电流支路的电流大小和所述基准电流成比例;
所述第一调节电路包括串联在各所述并联电流支路上的第一控制开关,所述第一调节电路控制所述第一控制开关的切换;
所述第一偏置电流源输出的充电电流由所述基准电流支路输出的所述基准电流以及所述第一控制开关都导通的各所述并联电流支路输出的电流的和,所述充电电流的大小由所述第一调节电路设置。
13.如权利要求12所述的RC振荡电路,其特征在于:所述第二调节电路包括由一个第一电阻和一个电阻串并联而成的电阻模块,所述电阻模块的第一端连接第二基准电压,所述电阻模块的第二端接地;
所述电阻串中各串联电阻的第一端都通过一个第二控制开关连接到所述第二调节电路的输出端,所述第二调节电路的输出端输出所述第一基准电压,所述第一基准电压为所述第二基准电压的分压值,所述第二调节电路控制所述第二控制开关的切换并调节所述第一基准电压的大小。
14.如权利要求13所述的RC振荡电路,其特征在于:所述第一偏置电流源包括N条所述并联电流支路,N为整数,第一条所述并联电流支路的电流大小和所述基准电流相等,后续各条所述并联电流支路的电流大小为前一条所述并联电流支路的电流的一半;所述第一调节电路提供N位2进制码控制各所述第一控制开关;
所述电阻串中包括2M个所述串联电阻,M为整数,各所述串联电阻的大小相等;所述第二调节电路提供M位2进制码控制各所述第二控制开关。
15.如权利要求13所述的RC振荡电路,其特征在于:RC振荡电路还包括运算放大器和第一PMOS管;
所述运算放大器的第一输入端连接第三基准电压,所述运算放大器的输出端连接所述第一PMOS管的栅极,所述第一PMOS管的源极接电源电压,所述第一PMOS管的漏极连接所述电阻模块的第一端以及所述运算放大器的第二输入端;
所述第一PMOS管的漏极输出和所述第三基准电压相等的第二基准电压;
所述第一PMOS管的源漏电流为所述第二基准电压和所述电阻模块的电阻值的比;
所述基准电流支路为所述第一PMOS管的镜像电路且所述基准电流的大小和所述第一PMOS管的源漏电流成比例。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910686701.8A CN110429915B (zh) | 2019-07-29 | 2019-07-29 | Rc振荡电路 |
US16/913,165 US11171602B2 (en) | 2019-07-29 | 2020-06-26 | RC oscillating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910686701.8A CN110429915B (zh) | 2019-07-29 | 2019-07-29 | Rc振荡电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110429915A true CN110429915A (zh) | 2019-11-08 |
CN110429915B CN110429915B (zh) | 2023-06-30 |
Family
ID=68411020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910686701.8A Active CN110429915B (zh) | 2019-07-29 | 2019-07-29 | Rc振荡电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11171602B2 (zh) |
CN (1) | CN110429915B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110995204A (zh) * | 2019-12-12 | 2020-04-10 | 思瑞浦微电子科技(苏州)股份有限公司 | 用于输出多个占空比脉冲信号的振荡器 |
CN114204918A (zh) * | 2020-09-17 | 2022-03-18 | 圣邦微电子(北京)股份有限公司 | 一种振荡器 |
CN115033051A (zh) * | 2022-07-06 | 2022-09-09 | 深圳前海维晟智能技术有限公司 | 一种线性可调的rc时钟电路及装置 |
CN117170454A (zh) * | 2023-10-23 | 2023-12-05 | 天津智芯半导体科技有限公司 | 基准电压电路、电源管理芯片和电器设备 |
WO2024146061A1 (zh) * | 2023-01-04 | 2024-07-11 | 国民技术股份有限公司 | 一种接口电平自适应电路及系统 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112290889B (zh) * | 2020-11-16 | 2022-09-20 | 唯捷创芯(天津)电子技术股份有限公司 | 一种片内rc振荡器、芯片及通信终端 |
CN114679135B (zh) * | 2022-05-27 | 2022-09-13 | 浙江地芯引力科技有限公司 | 振荡器电路、频率调节方法、芯片、电子设备及存储介质 |
TWI810010B (zh) * | 2022-08-05 | 2023-07-21 | 新唐科技股份有限公司 | 具有溫度補償的低功耗振盪電路及電子裝置 |
CN115051692B (zh) * | 2022-08-16 | 2022-11-01 | 杰夫微电子(四川)有限公司 | 一种宽电源范围的频率信号发生器及调频方法 |
WO2024056576A1 (en) * | 2022-09-12 | 2024-03-21 | Nordic Semiconductor Asa | Trimming technique for oscillators |
CN117595879B (zh) * | 2023-11-28 | 2024-06-14 | 江苏神州半导体科技有限公司 | 模数转换单元、数模转换单元及信号传输电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5870000A (en) * | 1996-05-21 | 1999-02-09 | Fujitsu Limited | Oscillation circuit and PLL circuit using same |
US20050237118A1 (en) * | 2004-04-27 | 2005-10-27 | Mader Urs H | Precision relaxation oscillator without comparator delay errors |
US20120176204A1 (en) * | 2011-01-12 | 2012-07-12 | Mitsumi Electric Co., Ltd. | Oscillator circuit |
CN103023461A (zh) * | 2011-09-28 | 2013-04-03 | 华润矽威科技(上海)有限公司 | Rc振荡电路 |
US20140035688A1 (en) * | 2012-07-31 | 2014-02-06 | Samsung Electro-Mechanics Co., Ltd. | Oscillator |
CN104506165A (zh) * | 2014-11-20 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Rc振荡器 |
US20190131929A1 (en) * | 2017-10-30 | 2019-05-02 | Hong Kong Applied Science and Technology Research Institute Company, Limited | RC Oscillator That Uses Thermometer Codes to Select a Sub-Array and Binary Codes to Select Capacitors or Resistors Within a Sub-Array for Linear and Monotonic Tuning |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10873292B2 (en) * | 2018-12-11 | 2020-12-22 | Analog Devices International Unlimited Company | Relaxation oscillators with delay compensation |
-
2019
- 2019-07-29 CN CN201910686701.8A patent/CN110429915B/zh active Active
-
2020
- 2020-06-26 US US16/913,165 patent/US11171602B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5870000A (en) * | 1996-05-21 | 1999-02-09 | Fujitsu Limited | Oscillation circuit and PLL circuit using same |
US20050237118A1 (en) * | 2004-04-27 | 2005-10-27 | Mader Urs H | Precision relaxation oscillator without comparator delay errors |
US20120176204A1 (en) * | 2011-01-12 | 2012-07-12 | Mitsumi Electric Co., Ltd. | Oscillator circuit |
CN103023461A (zh) * | 2011-09-28 | 2013-04-03 | 华润矽威科技(上海)有限公司 | Rc振荡电路 |
US20140035688A1 (en) * | 2012-07-31 | 2014-02-06 | Samsung Electro-Mechanics Co., Ltd. | Oscillator |
CN104506165A (zh) * | 2014-11-20 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Rc振荡器 |
US20190131929A1 (en) * | 2017-10-30 | 2019-05-02 | Hong Kong Applied Science and Technology Research Institute Company, Limited | RC Oscillator That Uses Thermometer Codes to Select a Sub-Array and Binary Codes to Select Capacitors or Resistors Within a Sub-Array for Linear and Monotonic Tuning |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110995204A (zh) * | 2019-12-12 | 2020-04-10 | 思瑞浦微电子科技(苏州)股份有限公司 | 用于输出多个占空比脉冲信号的振荡器 |
CN114204918A (zh) * | 2020-09-17 | 2022-03-18 | 圣邦微电子(北京)股份有限公司 | 一种振荡器 |
CN115033051A (zh) * | 2022-07-06 | 2022-09-09 | 深圳前海维晟智能技术有限公司 | 一种线性可调的rc时钟电路及装置 |
WO2024146061A1 (zh) * | 2023-01-04 | 2024-07-11 | 国民技术股份有限公司 | 一种接口电平自适应电路及系统 |
CN117170454A (zh) * | 2023-10-23 | 2023-12-05 | 天津智芯半导体科技有限公司 | 基准电压电路、电源管理芯片和电器设备 |
CN117170454B (zh) * | 2023-10-23 | 2024-01-16 | 天津智芯半导体科技有限公司 | 基准电压电路、电源管理芯片和电器设备 |
Also Published As
Publication number | Publication date |
---|---|
US11171602B2 (en) | 2021-11-09 |
CN110429915B (zh) | 2023-06-30 |
US20210036660A1 (en) | 2021-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110429915A (zh) | Rc振荡电路 | |
US8076986B2 (en) | Switching capacitor generation circuit | |
CN103166604B (zh) | 一种低功耗片内时钟产生电路 | |
CN102136840B (zh) | 自偏置锁相环 | |
CN1671051A (zh) | 抑制时钟馈通效应低相位噪声切换式电容电路与相关方法 | |
CN115085700B (zh) | 一种固态脉冲源输出波形延时控制装置及方法 | |
CN102347728B (zh) | 高电源抑制比低温飘振荡器 | |
US7893782B2 (en) | Voltage-controlled oscillator | |
CN102938644B (zh) | 数字控制振荡器 | |
CN111181553A (zh) | 一种基于有源电感负载的环形振荡器延迟单元 | |
CN110995161B (zh) | 一种频率可调的基于rc的环形振荡器电路 | |
US6650194B1 (en) | Phase shift control for voltage controlled oscillator | |
CN102843131A (zh) | 一种环形压控振荡器 | |
CN101610082A (zh) | 应用于锁相环中的源极开关型电荷泵 | |
US6222423B1 (en) | Voltage controlled ring oscillator delay | |
CN101882909B (zh) | 一种实现自带死区的压控振荡器的电路及谐振型电源 | |
CN210405226U (zh) | Rc振荡电路 | |
CN100559699C (zh) | 电流控制的振荡器 | |
US6373342B1 (en) | Jitter reduction circuit | |
CN107565961B (zh) | 用于延迟锁相环的单端负反馈电荷泵 | |
CN112350722B (zh) | 一种低温漂环形振荡器、芯片及通信终端 | |
CN111181491B (zh) | 一种时钟产生电路 | |
CN113640776A (zh) | 一种基于负反馈的高精度频率锁定电路 | |
CN209545549U (zh) | 一种数字可调的振荡器 | |
CN100385790C (zh) | 可减低时钟馈通效应的切换式电容电路与相关方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |