CN102843131A - 一种环形压控振荡器 - Google Patents
一种环形压控振荡器 Download PDFInfo
- Publication number
- CN102843131A CN102843131A CN2011101679567A CN201110167956A CN102843131A CN 102843131 A CN102843131 A CN 102843131A CN 2011101679567 A CN2011101679567 A CN 2011101679567A CN 201110167956 A CN201110167956 A CN 201110167956A CN 102843131 A CN102843131 A CN 102843131A
- Authority
- CN
- China
- Prior art keywords
- controlled oscillator
- voltage controlled
- delay cell
- frequency band
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开一种环形压控振荡器，包括：电流偏置电路，偶数个延迟单元和频带控制电路；所述电流偏置电路上具有参考模拟电压输入端；所述频带控制电路上具有模拟电压输入端；所述电流偏置电路，用于为各个所述延迟单元提供偏置电流；各个所述延迟单元依次相连；每一级所述延迟单元的输入端，与上一级延迟单元的输出端相连；每一级所述延迟单元的输出端，与下一级延迟单元的输入端相连；所述频带控制电路与各个所述延迟单元相连，用于通过控制压控振荡器各个延迟单元的偏置电流，使所述环形压控振荡器达到多频带的输出。采用本发明所公开的环形压控振荡器，能够在保证较宽的调节范围情况下，还具有较小的增益。
Description
技术领域
本发明涉及信号处理领域，特别是涉及一种环形压控振荡器。
背景技术
在设计锁相环电路时，必须考虑到锁相环电路的稳定性，以及锁相环电路输出相位抖动等问题。而在锁相环电路的各个组成元件中，以压控振荡器受到的外界噪声的干扰最为严重。
通常，为了获得高频、低噪声的输出频率，一般都采用环形压控振荡器或LC压控振荡器。随着CMOS集成电路工艺水平的提高，环形压控振荡器的性能已逐渐和LC压控振荡器相接近。同时，环形压控振荡器还具有低功耗、输出频率调节范围宽、占用面积小等优点。
现有技术中的环形压控振荡器由N个延迟单元连接成环状构成。延迟单元可以是单端，也可以是差分的。对于单端延迟单元，N只能为大于1的奇数；对于差分延迟单元，N为大于1的偶数。它们都是通过外界控制电压来改变延迟单元的负载管的导通阻抗，从而改变延迟单元的延迟时间，进而调节整个环路的振荡频率。环形压控振荡器的输出信号频率随电压的变化率为压控振荡器的增益Kv。
现有技术中的的环形压控振荡器的主要缺点是调节范围和噪声性能之间存在制衡关系：要获得较宽的输出调节范围，就相应需要环形压控振荡器具有较大的的增益Kv。这样一来，微小的电压变化就会引起很大的输出信号频率变化，导致现有技术中的环形压控振荡器对电源波动、外界噪声的抵抗能力差。
发明内容
本发明的目的是提供一种环形压控振荡器，能够使环形压控振荡器在具有较宽的调节范围情况下，还能够具有较小的增益。
为实现上述目的，本发明提供了如下方案：
一种环形压控振荡器，包括：电流偏置电路，偶数个延迟单元和频带控制电路；
所述电流偏置电路上具有参考模拟电压输入端；所述频带控制电路上具有电压输入端；
所述电流偏置电路，用于为各个所述延迟单元提供偏置电流；
各个所述延迟单元依次相连；每一级所述延迟单元的输入端，与上一级延迟单元的输出端相连；每一级所述延迟单元的输出端，与下一级延迟单元的输入端相连；
所述频带控制电路与各个所述延迟单元相连，用于通过控制各个延迟单元的偏置电流，使所述环形压控振荡器实现多频带输出。
优选的，所述延迟单元为差分延迟单元；所述差分延迟单元的负载管为并联的两对PMOS管；所述差分延迟单元的尾电流源由串联在一起的两个NMOS管，与另一个NMOS管并联构成。
优选的，所述电流偏置电路包括：偏置电路和半复制电路；所述偏置电路由另一个半复制电路和单端输出的差分运算放大器组成。
优选的，所述频带控制电路包括：两个比较器、计数器以及数模转换器；所述比较器的输出信号通过一个或门，经延时单元延时后作为所述计数器的使能控制端。
本发明所公开的环形压控振荡器，通过频带控制电路对各个延迟单元的偏置尾电流进行控制，使所述环形压控振荡器工作在不同的频率范围，实现不同频带之间的转变，能够使环形压控振荡器在同一频带内具有较小的增益情况下，还能够保证具有很宽的调节范围。简而言之，本发明所公开的环形压控振荡器，具有如下优点：低抖动噪声，宽调节范围。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例所公开的环形压控振荡器结构图；
图2是本发明提出的环形压控振荡器的延迟单元电路图；
图3是本发明提出的环形振荡器的电流偏置电路原理图；
图4是本发明提出的环形压控振荡器的频带控制电路原理图；
图5是本发明提出的环形压控振荡器的频带控制电路的操作原理图；
图6为本发明所公开的频带控制电路的操作状态图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参见图1，为本发明实施例所公开的环形压控振荡器结构图。如图1所示，该环形压控振荡器包括：
电流偏置电路101，偶数个延迟单元1021......102n(n为正偶数)和频带控制电路103；
所述电流偏置电路101上具有模拟电压输入端；所述频带控制电路103上具有参考电压输入端；
所述电流偏置电路101，用于为各个所述延迟单元1021......102n提供偏置电流；
各个所述延迟单元102依次级连；每一级所述延迟单元的输入端，与上一级延迟单元的输出端相连；每一级所述延迟单元的输出端，与下一级延迟单元的输入端相连；
所述频带控制电路103与各个所述延迟单元102相连，用于通过控制各个差分延迟单元的偏置电流，使所述环形压控振荡器达到多频带输出。
需要说明的是，图1中的两个延迟单元之间的虚线表示省略了的延迟单元。因为环形压控振荡器中，可以具有偶数个(例如4个或6个)延迟单元，所以在图1中用虚线表示。
为便于理解，下面对本发明的原理进行详细说明：
对于一个理想的压控振荡器，其输出频率是其输入控制电压的线性函数：ωout＝ω0+KVCOVcont。这里ωout为压控振荡器的输出频率，ω0对应于输入控制电压Vcont＝0时的频率，KVCO为压控振荡器的增益(单位为rad/(s·V))。现有技术中，对于单一频带的压控振荡器，如果要获得宽的调节范围，必须增大输入控制电压的范围或者提高压控振荡器的增益，但通过增大输入控制电压的范围来增大压控振荡器的输出频率这种方式能够调节的频率范围有限。一般来说，要获得宽的调节范围主要是通过提高压控振荡器的增益。由于压控振荡器的控制电压上的噪声引起的压控振荡器的输出噪声正比于其增益的平方，因此，增大压控振荡器的增益会导致其输出噪声特性变差。
而本发明的原理是，对压控振荡器而言，当流经延迟单元的电流越大时其振荡的频率也越高，反之，当流经的电流越小，其振荡的频率就越低。通过频带控制电路对各个差分延迟单元的偏置电流进行控制，控制延迟单元的偏置电流的大小来实现压控振荡器的多频带输出。这样在实现宽的调节范围下，同一频带压控振荡器的增益就可以减小。
本发明所公开的环形压控振荡器，通过频带控制电路对各个差分延迟单元的偏置电流进行控制，使所述环形压控振荡器达到多频带输出，能够使环形压控振荡器在具有较宽的调节范围情况下，还能够具有较小的增益。简而言之，由于压控振荡器的控制电压上的噪声引起的压控振荡器的输出噪声正比与其增益的平方，因此，本发明所公开的环形压控振荡器，具有如下优点：低抖动噪声，宽调节范围。
进一步的，如图1所示，本发明实施例中所公开的环形压控振荡器具有模拟电压输入端Vi；参考电压输入端Vhref、Vlref；振荡信号输出端Fo+、Fo-。压控振荡器输出信号与预期信号不相同时，输出信号与预期信号之间的频率和相位误差通过锁相环电路就会转变成误差电压。误差电压通过电流偏置电路101输出模拟电压Vc、Vcs。模拟电压Vc控制延迟单元102的负载管的导通程度来改变延迟单元的延迟时间，从而改变输出信号振幅频率，输出模拟电压Vcs控制延迟单元102的尾电流管用作动态调节压控振荡器输出信号的振幅。同时输出模拟电压Vc与参考电压Vhref、Vlref相比较，改变频带控制电路103的输出状态，进而控制延迟单元102尾电流源的偏置电压，从而实现压控振荡器多频带输出。这样，既能够在减小单个频带能压控振荡器的增益的同时只需要增加压控振荡器的频带数就能够获得较宽的调节范围，从而实现低抖动噪声、宽调节范围的特性，这是本发明的数模混合换新压控振荡器的主要优点。F+、F-是两个反相的信号频率输出端。
图2是本发明提出的环形压控振荡器的延迟单元电路图。其结构是在普通差分放大器的基础上加以改进的，在普通差分放大器的负载管上并联两对PMOS管：M5、M7和M8、M9，尾电流源由NMOS管：M2、M4串联后与NMOS管M3并联构成，其中，M5、M9采用二极管连接方式与负载管并联构成对称性负载作用提高负载管的线性度，同时对称性负载还具有较高的动态电源噪声抑制作用；M2、M4和M7、M8用作实现压控振荡器频带的切换，NMOS管M3根据负载管的控制电压来动态调整流过负载的尾电流源电流大小，使得在负载电阻值发生变化时同时条件尾电流源的大小，使得振荡信号幅度近似保持不变。
图3是本发明提出的环形振荡器的电流偏置电路原理图。其由偏置电路1和半复制电路2两个部分组成。偏置电路1是由延迟单元一半的复制电路和单端输出的运算放大器组成，运算放大器将负载管M4的漏极电压和栅极电压Vi进行比较，其输出电压Vcs控制尾电流源M0管。它们构成一个负反馈环路，使得负载管M4的栅漏电压相等，均等于Vi。这样在压控振荡器差分延迟单元差分对中一个晶体管导通所有电流，另一个晶体管截止时，其输出电压Vo+或Vo-会等于Vc。这说明振荡信号的幅度会保持Vc不变。同时，负反馈环路提高了电路的电源噪声抑制能力。由于输入控制电压Vi端在锁相环电路中是与环路滤波器相连，因此，采用半复制电路2单元将压控振荡器延迟单元与前电路模块单元隔离，从而减小其它单元电路对环形振荡器内部的影响。
图4是本发明提出的环形压控振荡器的频带控制电路原理图。其由两个比较器4011和4012、计数器402以及数模转换器(DAC)403构成。其中比较器4011和4012用来比较电流偏置电路输出的模拟控制电压Vc是否大于参考高电压Vhref或小于参考低电压Vlref。如果电压Vc大于Vhref，则比较器输出信号UP为低，DOWN为高；如果电压Vc小于Vlref，则比较器输出信号UP为高，DOWN为低；如果电压小于Vhref大于Vlref，则比较器输出信号UP、DOWN均为低。UP、DOWN信号作为计数器402的输入，如果UP为高时，计数器402会开始向上做计数动作，从而控制着数模转换电路403的电流增大；如果DOWN为高时，计数器402会开始向下做计数动作，代表着数模转换电路403的电流减小，通过控制数模转换电路403的电流大小，再通过镜像电流输出模拟电压Iup、Idn1、Idn2到压控振荡器上，用来实现压控振荡器多频带之间的切换。此外，比较器的输出信号通过一个或门经延时单元延时后作为计数器的使能控制端。
图5是本发明提出的环形压控振荡器的频带控制电路的操作原理图。假设Vc的起始电压在A点(Vlref＜Vc＜Vhref)。此时其频带在AB位置，计数器输出为0000、比较器输出为UP/DOWN＝0/0，计数器使能端为0，计数器保持现有状态输出，锁相环在进行追锁过程，Vc开始下降。当Vc＜Vlref时，比较器输出为UP/DOWN＝1/0，此时计数器使能端为1，计数器开始计数，计数器输出为0001。此时，开关S0闭合，Vc电压重置为V0，V0位于C点位置，频带在CD，V0又介于Vlref、Vhref之间，锁相环又开始追锁过程，如此反复，最终锁相环会锁定于预期参考频率的F点。
如图6所示，为本发明所公开的频带控制电路的操作状态图。
综上所述，本发明公开的环形压控振荡器(VCO)具有如下优点：
1.相对于普通VCO，大大降低了VCO的增益，这有利于减小外界杂散信号对VCO的影响，增强抗干扰能力，降低了相位噪声。
2.VCO增益下降使环路滤波器中的电容值成比例地下降了，电容值的降低将有利于使外置的电容集成到集成电路中去，或者使已集成的电容所占芯片面积更小。
3.具有很高的电源噪声抑制能力和线性度，在锁相环电路的应用中，便于获得更好的输出信号纯度。
4.VCO的增益基本保持不变，保证在锁相环的应用中，环路的稳定性。
本发明提出的低抖动宽调节范围的数模混合信号环形压控振荡器非常适合于低噪声、高精度、宽调节范围的锁相环电路中。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
Claims (4)
1.一种环形压控振荡器，其特征在于，包括：电流偏置电路，偶数个延迟单元和频带控制电路；
所述电流偏置电路上具有参考模拟电压输入端；所述频带控制电路上具有电压输入端；
所述电流偏置电路，用于为各个所述延迟单元提供偏置电流；
各个所述延迟单元依次相连；每一级所述延迟单元的输入端，与上一级延迟单元的输出端相连；每一级所述延迟单元的输出端，与下一级延迟单元的输入端相连；
所述频带控制电路与各个所述延迟单元相连，用于通过控制各个延迟单元的偏置电流，使所述环形压控振荡器实现多频带输出。
2.根据权利要求1所述的环形压控振荡器，其特征在于，所述延迟单元为差分延迟单元；所述差分延迟单元的负载管为并联的两对PMOS管；所述差分延迟单元的尾电流源由串联在一起的两个NMOS管，与另一个NMOS管并联构成。
3.根据权利要求1所述的环形压控振荡器，其特征在于，所述电流偏置电路包括：偏置电路和半复制电路；所述偏置电路由另一个半复制电路和单端输出的差分运算放大器组成。
4.根据权利要求1所述的环形压控振荡器，其特征在于，所述频带控制电路包括：两个比较器、计数器以及数模转换器；所述比较器的输出信号通过一个或门，经延时单元延时后作为所述计数器的使能控制端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110167956.7A CN102843131B (zh) | 2011-06-21 | 2011-06-21 | 一种环形压控振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110167956.7A CN102843131B (zh) | 2011-06-21 | 2011-06-21 | 一种环形压控振荡器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102843131A true CN102843131A (zh) | 2012-12-26 |
| CN102843131B CN102843131B (zh) | 2015-03-04 |
Family
ID=47370234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110167956.7A Active CN102843131B (zh) | 2011-06-21 | 2011-06-21 | 一种环形压控振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102843131B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103414466A (zh) * | 2013-08-08 | 2013-11-27 | 南京邮电大学 | 一种高速的环形压控振荡器 |
| CN104184416A (zh) * | 2014-08-25 | 2014-12-03 | 长沙瑞达星微电子有限公司 | 一种压控振荡器电路 |
| CN104506189A (zh) * | 2014-12-12 | 2015-04-08 | 苏州文芯微电子科技有限公司 | 一种高速锁相环环路振荡器电路 |
| CN105162461A (zh) * | 2013-12-17 | 2015-12-16 | 英特尔公司 | 用于在环形振荡器中减小周期性抖动的装置 |
| CN106332555A (zh) * | 2013-11-18 | 2017-01-11 | 加州理工学院 | 环形振荡器的基于正交的注入锁定 |
| CN108768389A (zh) * | 2018-04-26 | 2018-11-06 | 清华大学 | 一种用于锁相环中的多频带两级环形压控振荡器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127525A (zh) * | 2007-09-07 | 2008-02-20 | 华为技术有限公司 | 一种偏置电路以及压控振荡器 |
| CN101425803A (zh) * | 2007-10-31 | 2009-05-06 | 三星电子株式会社 | 环路压控振荡器 |
| CN101572539A (zh) * | 2009-06-09 | 2009-11-04 | 中国人民解放军国防科学技术大学 | 一种用于高速窄带压控振荡器(vco)的偏置电压产生电路 |
-
2011
- 2011-06-21 CN CN201110167956.7A patent/CN102843131B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127525A (zh) * | 2007-09-07 | 2008-02-20 | 华为技术有限公司 | 一种偏置电路以及压控振荡器 |
| CN101425803A (zh) * | 2007-10-31 | 2009-05-06 | 三星电子株式会社 | 环路压控振荡器 |
| CN101572539A (zh) * | 2009-06-09 | 2009-11-04 | 中国人民解放军国防科学技术大学 | 一种用于高速窄带压控振荡器(vco)的偏置电压产生电路 |
Non-Patent Citations (4)
| Title |
|---|
| SAMUEL, A. M., J. PINEDA DE GYVEZ.: "A multi-band single-loop PLL frequency synthesizer with dynamically-controlled switched tuning VCO", 《CIRCUITS AND SYSTEMS》, vol. 2, 31 December 2000 (2000-12-31), pages 818 - 821, XP010558630 * |
| 严菲: "环形压控振荡器的研究和电路设计", 《东南大学硕士学位论文》, 17 April 2007 (2007-04-17) * |
| 康香英，徐卫林: "基于电流折叠技术的CMOS全差分VCO设计", 《现代电子技术》, vol. 32, 31 December 2009 (2009-12-31), pages 11 - 12 * |
| 程梦璋，景为平: "一种低噪声CMOS差分环型压控振荡器的设计和分析", 《电子器件》, vol. 31, 31 December 2008 (2008-12-31) * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103414466A (zh) * | 2013-08-08 | 2013-11-27 | 南京邮电大学 | 一种高速的环形压控振荡器 |
| CN103414466B (zh) * | 2013-08-08 | 2016-01-20 | 南京邮电大学 | 一种高速的环形压控振荡器 |
| CN106332555A (zh) * | 2013-11-18 | 2017-01-11 | 加州理工学院 | 环形振荡器的基于正交的注入锁定 |
| CN106332555B (zh) * | 2013-11-18 | 2019-03-12 | 加州理工学院 | 环形振荡器的基于正交的注入锁定 |
| CN105162461A (zh) * | 2013-12-17 | 2015-12-16 | 英特尔公司 | 用于在环形振荡器中减小周期性抖动的装置 |
| CN105162461B (zh) * | 2013-12-17 | 2018-07-10 | 英特尔公司 | 用于在环形振荡器中减小周期性抖动的装置 |
| CN104184416A (zh) * | 2014-08-25 | 2014-12-03 | 长沙瑞达星微电子有限公司 | 一种压控振荡器电路 |
| CN104506189A (zh) * | 2014-12-12 | 2015-04-08 | 苏州文芯微电子科技有限公司 | 一种高速锁相环环路振荡器电路 |
| CN108768389A (zh) * | 2018-04-26 | 2018-11-06 | 清华大学 | 一种用于锁相环中的多频带两级环形压控振荡器 |
| CN108768389B (zh) * | 2018-04-26 | 2020-06-05 | 清华大学 | 一种用于锁相环中的多频带两级环形压控振荡器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102843131B (zh) | 2015-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7667625B2 (en) | Universal and fault-tolerant multiphase digital PWM controller for high-frequency DC-DC converters | |
| CN102843131A (zh) | 一种环形压控振荡器 | |
| US20120075025A1 (en) | Oscillating circuit | |
| CN103516333B (zh) | 振荡器装置 | |
| CN104202048A (zh) | 一种宽带全集成锁相环频率综合器 | |
| CN106656122B (zh) | 用于调节时钟信号中的占空比的装置和方法 | |
| CN104467819A (zh) | 延迟锁相环、压控延迟线和延时单元 | |
| CN110752846A (zh) | 异步逐次逼近模拟-数字转换器的延迟控制电路 | |
| CN109696821A (zh) | 两级数字时间转换器 | |
| CN109863697A (zh) | 用于低噪声全数字锁相环的高线性数字时间转换器 | |
| US8222944B2 (en) | DC offset cancellation circuit | |
| CN106961260A (zh) | 低功耗可调频率、可调占空比的时钟产生电路 | |
| JP2004139268A (ja) | クロック信号発生回路 | |
| CN107395166B (zh) | 基于延迟锁相的时钟占空比稳定电路 | |
| CN102111151A (zh) | 一种高分辨率高线性数控振荡器 | |
| CN115202426B (zh) | 一种数字ldo电路 | |
| CN107317580B (zh) | 一种高稳定性振荡器电路及其实现方法 | |
| CN108847843B (zh) | 一种基于电阻增强型前馈的正交环形振荡器 | |
| CN102624385B (zh) | 恒定电压到频率增益的压控振荡器 | |
| JP4735870B2 (ja) | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 | |
| CN114978155A (zh) | 一种具有优化相位噪声的锁相环系统 | |
| US20200209910A1 (en) | Phase Difference Generator Error Compensation Method of Digital Frequency Generator | |
| Callender et al. | A phase-adjustable delay-locked loop utilizing embedded phase interpolation | |
| CN112953523A (zh) | 适用于模数转化器中环形压控振荡器的pvt数字校准方法 | |
| CN210518272U (zh) | 异步逐次逼近模拟-数字转换器的延迟控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170719 Address after: 100029 Beijing city Chaoyang District Beitucheng West Road No. 11 building 4 layer Institute of Microelectronics Patentee after: BEIJING ZHONGKE XINWEITE SCIENCE & TECHNOLOGY DEVELOPMENT Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |