CN117170454A - 基准电压电路、电源管理芯片和电器设备 - Google Patents

Abstract

本发明公开了一种基准电压电路、电源管理芯片和电器设备，所述电路包括：第一MOS管，第一MOS管的栅极和源极接地；第二MOS管，第二MOS管的源极与第一MOS管的漏极相连；电流镜，电流镜的第一端与第一MOS管的漏极相连，电流镜的第二端与第二MOS管的漏极相连；第三MOS管，第三MOS管的漏极分别与电流镜的第三端、第三MOS管的栅极、第二MOS管的栅极、基准电压电路的第一电压输出端相连，第三MOS管的源极接地，该电路通过第二MOS管抑制第一MOS管的漏极电压的变化，以达到抑制第一MOS管的沟道调制效应的效果，并通过电流镜将第一MOS管产生的电流镜像至另一支路的第三MOS管，以生成第一基准电压，避免第一MOS管的衬偏效应对第三MOS管性能的影响，保证了基准电压的稳定输出。

Description

基准电压电路、电源管理芯片和电器设备

技术领域

本发明涉及电器设备技术领域，尤其涉及一种基准电压电路、一种电源管理芯片和一种电器设备。

背景技术

基准电压电路是模拟集成电路的关键模块，尤其是在电源管理芯片中，基准电压性能直接决定该芯片性能。基准电压的产生方式较多，有带隙电压基准电路、齐纳电压基准电路和耗尽型电压基准电路等。其中，耗尽型电压基准电路利用耗尽型NMOS管和增强型NMOS管的阈值电压的负温度特性实现近似零温漂的基准电压，电路所需器件较少，电路功耗较低，无需启动电路，所占芯片面积也较小，在对功耗要求苛刻的电源管理单元(PMU，Power Management Unit)或电源管理芯片(PMIC，Power Management IntegratedCircuit)中较受青睐。

但是，在耗尽型电压基准电路中，耗尽型NMOS管的漏极直接连接在电源电压，电源电压的变化会导致耗尽型NMOS管产生沟道调制效应，影响所生成的电流大小，从而影响基准电压的数值，另外，耗尽型NMOS管存在衬偏效应，也会导致基准电压值产生偏差。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种基准电压电路，通过第二MOS管连接在第一MOS管的漏极来抑制第一MOS管的漏极电压的变化，从而抑制因电源电压变化而导致的第一MOS管的沟道调制效应，同时将第一MOS管与第三MOS管拆分在两个支路，避免第一MOS管的衬偏效应对第三MOS管性能的影响，保证了第一基准电压的稳定输出。

本发明的第二个目的在于提出一种电源管理芯片。

本发明的第三个目的在于提出一种电器设备。

为达到上述目的，本发明第一方面实施例提出了一种基准电压电路，包括：第一MOS（Metal-Oxide-Semiconductor Field-Effect Transistor,金属-氧化物半导体场效应晶体管）管，第一MOS管的栅极和源极接地；第二MOS管，第二MOS管的源极与第一MOS管的漏极相连；电流镜，电流镜的第一端与第一MOS管的漏极相连，电流镜的第二端与第二MOS管的漏极相连；第三MOS管，第三MOS管的漏极分别与电流镜的第三端、第三MOS管的栅极、第二MOS管的栅极、基准电压电路的第一电压输出端相连，第三MOS管的源极接地；其中，第一MOS管用于产生电流，电流镜用于将电流镜像至第三MOS管，第三MOS管用于基于镜像后的电流在第一电压输出端生成第一基准电压；第二MOS管用于抑制第一MOS管的沟道调制效应。

根据本发明实施例的基准电压电路，第一MOS管的栅极和源极接地；第二MOS管，第二MOS管的源极与第一MOS管的漏极相连，电流镜的第一端与第一MOS管的漏极相连，电流镜的第二端与第二MOS管的漏极相连，第三MOS管的漏极分别与电流镜的第三端、第三MOS管的栅极、第二MOS管的栅极、基准电压电路的第一电压输出端相连，第三MOS管的源极接地，第一MOS管用于产生电流，电流镜用于将电流镜像至第三MOS管，第三MOS管用于基于镜像后的电流在第一电压输出端生成第一基准电压，第二MOS管用于抑制第一MOS管的沟道调制效应。由此，该电路通过第二MOS管连接在第一MOS管的漏极来抑制第一MOS管的漏极电压的变化，从而抑制因电源电压变化而导致的第一MOS管M1的沟道调制效应，同时将第一MOS管与第三MOS管拆分在两个支路，避免第一MOS管的衬偏效应对第三MOS管性能的影响，保证了第一基准电压的稳定输出。

另外，根据本发明上述实施例的基准电压电路，还可以具有如下的附加技术特征：

根据本发明的一个实施例，基准电压电路还包括：第四MOS管，第四MOS管的漏极分别与电流镜的第三端、第四MOS管的栅极和基准电压电路的第二电压输出端相连，第四MOS管的源极与第三MOS管的漏极相连；其中，电流镜还用于将电流镜像至第三MOS管和第四MOS管，第三MOS管用于基于镜像后的电流在第一电压输出端生成第一基准电压，第四MOS管用于基于镜像后的电流在第二电压输出端生成第二基准电压。

根据本发明的一个实施例，第一MOS管和第二MOS管为耗尽型NMOS（N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体）管，第三MOS管和第四MOS管为增强型NMOS管。

根据本发明的一个实施例，第三MOS管和第四MOS管的尺寸相同。

根据本发明的一个实施例，第一基准电压和第二基准电压通过以下公式进行表达：

其中，为第一基准电压，/>为第三MOS管的阈值电压，/>为第一MOS管的阈值电压，/>为第一MOS管的宽长比，/>为第三MOS管的宽长比，/>为第二基准电压。

根据本发明的一个实施例，电流镜包括：第五MOS管，第五MOS管的栅极与电流镜的第一端相连，第五MOS管的漏极与电流镜的第二端相连；第六MOS管，第六MOS管的栅极与第五MOS管的栅极相连，第六MOS管的漏极与电流镜的第三端相连；第七MOS管，第七MOS管的栅极与电流镜的第二端相连，第七MOS管的漏极与第五MOS管的源极相连，第七MOS管的源极与预设电源相连；第八MOS管，第八MOS管的栅极与第七MOS管的栅极相连，第八MOS管的漏极与第六MOS管的源极相连，第八MOS管的源极与预设电源相连。

根据本发明的一个实施例，第五MOS管、第六MOS管、第七MOS管和第八MOS管均为增强型PMOS（P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体）管。

为达到上述目的，本发明第二方面实施例提出了一种电源管理芯片，包括上述的基准电压电路。

根据本发明实施例的电源管理芯片，包括上述的基准电压电路，基于上述的基准电压电路，保证了第一基准电压的输出稳定性，为电源管理芯片的工作性能提供了保障。

为达到上述目的，本发明第三方面实施例提出了一种电器设备，包括上述的基准电压电路，或者，上述的电源管理芯片。

根据本发明实施例的电器设备，包括上述的基准电压电路，或者，上述的电源管理芯片，基于上述的基准电压电路、电池管理芯片，保证了为电器设备的工作性能提供了保障。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1为相关技术中的耗尽型电压基准电路的电路图；

图2为根据本发明实施例的基准电压电路的连接示意图；

图3为根据本发明一个实施例的基准电压电路的电路图；

图4为根据本发明实施例的电源管理芯片的方框图；

图5为根据本发明实施例的电器设备的方框图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面参考附图描述本发明实施例提出的基准电压电路、电源管理芯片和电器设备。

在相关技术中，耗尽型电压基准电路是典型的E/D结构，如图1所示，通过耗尽型NMOS管M12的栅源短接来设置电流的大小，以作用在栅漏短接的增强型NMOS管M13上，从而在栅漏短接的增强型NMOS管M13上产生稳定的基准电压。

具体的，耗尽型NMOS管M12的栅源短接，即，耗尽型NMOS管M12提供的电流满足下式条件：

（1）

其中，为耗尽型NMOS管M12的电流，/>为电子迁移率，/>为栅氧化层电容，/>为耗尽型NMOS管M12的宽长比，/>为耗尽型NMOS管M12的栅源电压，/>为耗尽型NMOS管M12的阈值电压。

增强型NMOS管M13流过的电流满足下式条件：

（2）

其中，为增强型NMOS管M13的电流，/>为电子迁移率，/>为栅氧化层电容，/>为增强型NMOS管M13的宽长比，/>为增强型NMOS管M13的栅源电压，/>为增强型NMOS管M13的阈值电压。

由于耗尽型NMOS管M12的电流与增强型NMOS管M13的电流相等，即，将公式（1）代入公式（2）得到基准电压的公式为：

（3）

其中，为基准电压，/>为增强型NMOS管M13的栅源电压，/>为增强型NMOS管M13的阈值电压，/>为耗尽型NMOS管M12的宽长比，/>为增强型NMOS管M13的宽长比，/>为耗尽型NMOS管M12的阈值电压。

由此，通过调整耗尽型NMOS管M12和增强型NMOS管M13的尺寸可以得到近似零温漂的基准电压。但是，当所用耗尽型NMOS管M12和增强型NMOS管M13的工艺确定之后，获得的零温漂基准电压的大小也随之确定，典型E/D结构的基准电压输出不可调的特性限制了其应用。

另外，在传统E/D结构中，耗尽型NMOS管M12的漏极直接连接在电源电压VCC，电源电压VCC的变化会导致耗尽型NMOS管M12产生沟道调制效应，影响所生成的电流大小，从而影响基准电压的数值；另一方面，电源电压VCC的扰动也会导致电压基准的电源抑制特性较差，电源电压的大信号和小信号因素会直接体现在基准电压上，严重影响PMU或PMIC的性能。此外，传统E/D结构中耗尽型NMOS管M12存在衬偏效应，也会导致基准电压值产生偏差。

为解决上述技术问题，本申请提出了一种基准电压电路，下面结合附图对本申请的基准电压电路进行详细说明。

图2为根据本发明实施例的基准电压电路的连接示意图。

如图2所示，本发明实施例的基准电压电路可包括：第一MOS管M1、第二MOS管M2、电流镜10、第三MOS管M3。

其中，第一MOS管M1的栅极g和源极s接地；第二MOS管M2的源极s与第一MOS管M1的漏极d相连。电流镜10的第一端与第一MOS管M1的漏极d相连，电流镜10的第二端与第二MOS管M2的漏极d相连。第三MOS管M3的漏极d分别与电流镜10的第三端、第三MOS管M3的栅极、第二MOS管M2的栅极g、基准电压电路的第一电压输出端相连，第三MOS管M3的源极s接地。其中，第一MOS管M1用于产生电流，电流镜10用于将电流镜像至第三MOS管M3，第三MOS管M3用于基于镜像后的电流在第一电压输出端生成第一基准电压，第二MOS管M2用于抑制第一MOS管M1的沟道调制效应。

具体地，在基准电压电路工作时，第一MOS管M1、第二MOS管M2导通，第一MOS管M1产生电流，并将产生的电流输入电流镜10，通过电流镜10将第一MOS管M1所产生的电流镜像输出给第三MOS管M3，使得第三MOS管M3进入稳态工作点，并基于镜像后的电流在第一电压输出端生成第一基准电压。其中，第一MOS管M1和第二MOS管M2为耗尽型NMOS管，第三MOS管M3可以为增强型NMOS管，基于耗尽型NMOS管，使得第一MOS管M1和第二MOS管M2可在电路工作时导通产生电流，第三MOS管M3在接收到镜像后的电流后开始导通，并基于电流产生第一基准电压/>。

进一步地，MOS管的电流公式如下：

（4）

其中，为MOS管的电流，/>为电子迁移率，/>为栅氧化层电容，/>为MOS管的宽长比，/>为MOS管的栅源电压，/>为MOS管的阈值电压，/>为MOS管的漏源电压，/>为沟道长度调制系数。

根据上述公式（4）可知，漏源电压的变化会对MOS管流过的电流产生影响，所以本申请通过添加第二MOS管M2来抑制第一MOS管M1的漏极电压的变化。

上述是从大信号的角度来分析第二MOS管M2的作用，从小信号的角度来看，第二MOS管M2使得从第二MOS管M2的漏极看向地的小信号阻抗由原来的增加到，其中，/>为第一MOS管M1的交流输出阻抗，/>为第二MOS管M2的交流输出阻抗，/>为第二MOS管M2的跨导，由此，使得电源电压的扰动传递到第一MOS管M1的漏极被极大的衰减。

由此，该电路通过第二MOS管M2连接在第一MOS管M1的漏极d来抑制第一MOS管M1的漏极电压的变化，从而抑制因电源电压的变化而导致的第一MOS管M1的沟道调制效应，同时将第一MOS管M1与第三MOS管M3拆分在两个支路，避免第一MOS管M1的衬偏效应对第三MOS管M3性能的影响，保证了第一基准电压的输出精度。

结合图3所示，在本发明的一个实施例中，基准电压电路还包括：第四MOS管M4，第四MOS管M4的漏极d分别与电流镜10的第三端、第四MOS管M4的栅极g和基准电压电路的第二电压输出端相连，第四MOS管M4的源极s与第三MOS管M3的漏极d相连。其中，电流镜10还用于将电流镜像至第三MOS管M3和第四MOS管M4，第三MOS管M3用于基于镜像后的电流在第一电压输出端生成第一基准电压，第四MOS管M4用于基于镜像后的电流在第二电压输出端生成第二基准电压/>。

根据本发明的一个实施例，第一MOS管M1和第二MOS管M2为耗尽型NMOS管，第三MOS管M3和第四MOS管M4为增强型NMOS管。

其中，耗尽型与增强型的主要区别在于耗尽型MOS管在栅极g不加电压、电压为零时有导电沟道存在，而增强型MOS管只有在栅源极电压大于阈值电压后，才会出现导电沟道。

具体地，在基准电压电路上电时，由于第一MOS管M1和第二MOS管M2为耗尽型NMOS管，则第一MOS管M1和第二MOS管M2的阈值电压为负值，无需启动电路，第一MOS管M1和第二MOS管M2导通，并通过电流镜10将第一MOS管M1上产生的电流镜像输出给第三MOS管M3及第四MOS管M4的漏极d，第三MOS管M3、第四MOS管M4的漏极d与栅极ｇ短接，第三MOS管M3、第四MOS管M4导通，第三MOS管M3及第四MOS管M4所在支路开启。电流镜10将第一MOS管M1产生的电流镜像输出给第三MOS管M3和第四MOS管M4，使得第三MOS管M3和第四MOS管M4进入稳态工作点，并基于第三MOS管M3在第一电压输出端生成第一基准电压，第四MOS管M4在第二电压输出端生成第二基准电压/>。

由于第一MOS管M1的栅极g和源极s短接，第一MOS管M1流经的电流满足下述表达式：

（5）

其中，为第一MOS管M1的电流，/>为电子迁移率，/>为栅氧化层电容，/>为第一MOS管M1的宽长比，/>为第一MOS管M1的栅源电压，/>为第一MOS管M1的阈值电压。

第三MOS管M3流过的电流是由电流镜10镜像第一MOS管M1的电流而来，第三MOS管M3的电流满足下述表达式：

（6）

其中，为第三MOS管M3的电流，/>为电子迁移率，/>为栅氧化层电容，/>为第三MOS管M3的宽长比，/>为第三MOS管M3的栅源电压，/>为第三MOS管M3的阈值电压。

由于，第一MOS管M1的电流与第三MOS管M3的电流相等，即，联立公式（5）和公式（6），可得到第三MOS管M3的栅源电压/>的表达式如下：

（7）

其中，为第三MOS管M3的栅源电压，/>为第三MOS管M3的阈值电压，/>为第一MOS管M1的宽长比，/>为第三MOS管M3的宽长比，/>为第一MOS管M1的阈值电压。

因为耗尽型NMOS管和增强型NMOS管的阈值电压的温度系数都为负值，但是在公式（7）中，耗尽型NMOS管即第一MOS管M1的阈值电压存在绝对值符号，即其温度系数为正值，因此，通过调整第一MOS管M1和第三MOS管M3的尺寸，可以得到近似零温漂的电压，即第三MOS管M3的栅极与源极之间的电压差为近似零温漂的电压。

由于，第三MOS管M3的漏极d与第三MOS管M3的栅极g、基准电压电路的第一电压输出端相连，由此，基准电压电路的第一电压输出端输出的第一基准电压，可以得到第一基准电压/>的表达式为：

（8）

其中，为第一基准电压，/>为第三MOS管M3的阈值电压，/>为第一MOS管M1的阈值电压，/>为第一MOS管M1的宽长比，/>为第三MOS管M3的宽长比。

另一方面，第四MOS管M4和第三MOS管M3处于同一支路中，即第四MOS管M4和第三MOS管M3流过的电流相等，都是通过电流镜10镜像第一MOS管M1的电流而来。第四MOS管M4的电流表达式如下：

（9）

其中，为第四MOS管M4的电流，/>为电子迁移率，/>为栅氧化层电容，/>为第四MOS管M4的宽长比，/>为第四MOS管M4的栅源电压，/>为第四MOS管M4的阈值电压。

由于第一MOS管M1的电流与第四MOS管M4的电流相等，即，联立公式（5）与公式（9），可得到第四MOS管M4的栅源电压/>的表达式如下：

（10）

其中，为第四MOS管M4的栅源电压，/>为第四MOS管M4的阈值电压，/>为第一MOS管M1的宽长比，/>为第四MOS管M4的宽长比，/>为第一MOS管M1的阈值电压。

第四MOS管M4的栅源电压为第四MOS管M4的栅极与源极之间的电压差，即，由于第四MOS管M4的源极电压/>即为第三MOS管M3的栅极电压，即等于第一基准电压/>，所以第四MOS管M4的栅极电压/>为：

（11）

其中，为第四MOS管M4的栅极电压，/>为第一基准电压，/>为第四MOS管M4的阈值电压，/>为第一MOS管M1的宽长比，/>为第四MOS管M4的宽长比，/>为第一MOS管M1的阈值电压。

在本发明的一个实施例中，第三MOS管M3和第四MOS管M4的尺寸相同，则，同时，第四MOS管M4的漏极d与第四MOS管M4的栅极g、基准电压电路的第二电压输出端相连，即/>。同时将公式（8）代入公式（11）可得到第二基准电压/>表达式如下：

（12）

其中，为第二基准电压，/>为第三MOS管的阈值电压，/>为第一MOS管的宽长比，/>为第三MOS管的宽长比，/>为第一MOS管的阈值电压。

通过公式（8）和公式（12）可以看出，基于栅极g和漏极d短接的第三MOS管M3和叠加在第三MOS管M3之上的栅极g和漏极d短接的第四MOS管M4的电路连接，可以实现基准电压的输出可调。

根据本发明的一个实施例，电流镜10包括：第五MOS管M5、第六MOS管M6，第七MOS管M7和第八MOS管M8。

其中，第五MOS管M5的栅极g与电流镜10的第一端相连，第五MOS管M5的漏极d与电流镜10的第二端相连。第六MOS管M6的栅极g与第五MOS管M5的栅极g相连，第六MOS管M6的漏极d与电流镜10的第三端相连。第七MOS管M7的栅极g与电流镜10的第二端相连，第七MOS管M7的漏极d与第五MOS管M5的源极s相连，第七MOS管M7的源极s与预设电源VCC相连。第八MOS管M8的栅极g与第七MOS管M7的栅极g相连，第八MOS管M8的漏极d与第六MOS管M6的源极s相连，第八MOS管M8的源极s与预设电源VCC相连。

根据本发明的一个实施例，第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8均为增强型PMOS管。

具体地，继续以第一MOS管M1和第二MOS管M2为耗尽型NMOS管，第三MOS管M3和第四MOS管M4为增强型NMOS管为例，当电流镜10上电时，由于第一MOS管M1和第二MOS管M2的阈值电压为负值，无需启动电路，第一NMOS管M1和第二MOS管M2导通。其中，第五MOS管M5及第六MOS管M6的栅极g通过导通第一NMOS管M1接地，第五MOS管M5及第六MOS管M6的栅极g的电压拉低使其导通，同时，第七MOS管M7及第八MOS管M8的栅极g通过导通的第二MOS管M2、第一NMOS管M1接地，第七MOS管M7及第八MOS管M8的栅极g电压拉低使其导通，随后第三MOS管M3及第四MOS管M4所在支路开启，第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8构成的电流镜10镜像第一NMOS管M1所产生的电流，使得第三MOS管M3及第四MOS管M4接收镜像后的电流，进入稳态工作点，输出基准电压。

采用增强型PMOS管的第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8构成的电流镜10为自偏置cascode电流镜，cascode电流镜使得第八MOS管M8从漏极看向供电电源的小信号阻抗由原来的增加到/>，其中，/>为第八MOS管M8的交流输出阻抗，/>为第六MOS管M6的交流输出阻抗，/>为第六MOS管M6的跨导，由此，该cascode电流镜不仅有效提升了电流的镜像精度，同时有助于改善基准电压的电源抑制比，提高基准电压的电源抑制特性。

综上，根据本发明实施例的基准电压电路，第一MOS管的栅极和源极接地；第二MOS管，第二MOS管的源极与第一MOS管的漏极相连，电流镜的第一端与第一MOS管的漏极相连，电流镜的第二端与第二MOS管的漏极相连，第三MOS管的漏极分别与电流镜的第三端、第三MOS管的栅极、第二MOS管的栅极、基准电压电路的第一电压输出端相连，第三MOS管的源极接地，第一MOS管用于产生电流，电流镜用于将电流镜像至第三MOS管，第三MOS管用于基于镜像后的电流在第一电压输出端生成第一基准电压，第二MOS管用于抑制第一MOS管的沟道调制效应。由此，该电路通过第二MOS管连接在第一MOS管的漏极来抑制第一MOS管的漏极电压的变化，从而抑制第一MOS管的沟道调制效应，同时将第一MOS管与第三MOS管拆分在两个支路，避免第一MOS管的衬偏效应对第三MOS管性能的影响，保证了第一基准电压的稳定输出。

对应上述实施例，本发明还提出了一种电源管理芯片。

如图4所示，本发明实施例的电源管理芯片100包括上述的基准电压电路110。

根据本发明实施例的电源管理芯片，包括上述的基准电压电路，基于上述的基准电压电路，保证了第一基准电压的输出稳定性，为电源管理芯片的工作性能提供了保障。

对应上述实施例，本发明还提出了一种电器设备。

如图5所示，本发明实施例的电器设备200包括上述的基准电压电路，或者，上述的电源管理芯片100。

根据本发明实施例的电器设备，包括上述的基准电压电路，或者，上述的电源管理芯片，基于上述的基准电压电路、电池管理芯片，保证了为电器设备的工作性能提供了保障。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (9)

1.一种基准电压电路，其特征在于，包括：

第一MOS管，所述第一MOS管的栅极和源极接地；

第二MOS管，所述第二MOS管的源极与所述第一MOS管的漏极相连；

电流镜，所述电流镜的第一端与所述第一MOS管的漏极相连，所述电流镜的第二端与所述第二MOS管的漏极相连；

第三MOS管，所述第三MOS管的漏极分别与所述电流镜的第三端、所述第三MOS管的栅极、所述第二MOS管的栅极、所述基准电压电路的第一电压输出端相连，所述第三MOS管的源极接地；

其中，所述第一MOS管用于产生电流，所述电流镜用于将所述电流镜像至所述第三MOS管，所述第三MOS管用于基于镜像后的电流在所述第一电压输出端生成第一基准电压；所述第二MOS管用于抑制所述第一MOS管的沟道调制效应。

2.根据权利要求1所述的基准电压电路，其特征在于，所述基准电压电路还包括：

第四MOS管，所述第四MOS管的漏极分别与所述电流镜的第三端、所述第四MOS管的栅极和所述基准电压电路的第二电压输出端相连，所述第四MOS管的源极与所述第三MOS管的漏极相连；

其中，所述电流镜还用于将所述电流镜像至所述第三MOS管和所述第四MOS管，所述第三MOS管用于基于镜像后的电流在所述第一电压输出端生成第一基准电压，所述第四MOS管用于基于镜像后的电流在所述第二电压输出端生成第二基准电压。

3.根据权利要求2所述的基准电压电路，其特征在于，所述第一MOS管和所述第二MOS管为耗尽型NMOS管，所述第三MOS管和所述第四MOS管为增强型NMOS管。

4.根据权利要求2所述的基准电压电路，其特征在于，所述第三MOS管和所述第四MOS管的尺寸相同。

5.根据权利要求4所述的基准电压电路，其特征在于，所述第一基准电压和所述第二基准电压通过以下公式进行表达：

其中，为所述第一基准电压，/>为所述第三MOS管的阈值电压，/>为所述第一MOS管的阈值电压，/>为所述第一MOS管的宽长比，/>为所述第三MOS管的宽长比，为所述第二基准电压。

6.根据权利要求1-5任一项所述的基准电压电路，其特征在于，所述电流镜包括：

第五MOS管，所述第五MOS管的栅极与所述电流镜的第一端相连，所述第五MOS管的漏极与所述电流镜的第二端相连；

第六MOS管，所述第六MOS管的栅极与所述第五MOS管的栅极相连，所述第六MOS管的漏极与所述电流镜的第三端相连；

第七MOS管，所述第七MOS管的栅极与所述电流镜的第二端相连，所述第七MOS管的漏极与所述第五MOS管的源极相连，所述第七MOS管的源极与预设电源相连；

第八MOS管，所述第八MOS管的栅极与所述第七MOS管的栅极相连，所述第八MOS管的漏极与所述第六MOS管的源极相连，所述第八MOS管的源极与所述预设电源相连。

7.根据权利要求6所述的基准电压电路，其特征在于，所述第五MOS管、所述第六MOS管、所述第七MOS管和所述第八MOS管均为增强型PMOS管。

8.一种电源管理芯片，其特征在于，包括根据权利要求1-7任一项所述的基准电压电路。

9.一种电器设备，其特征在于，包括根据权利要求1-7任一项所述的基准电压电路，或者，根据权利要求8所述的电源管理芯片。