CN200983116Y - 金属氧化物半导体电压基准电路 - Google Patents

Abstract

一种金属氧化物半导体电压基准电路，包括：输入电源、两个耗尽型NMOS管，该输入电源和两个耗尽型NMOS管组成电流镜像电路；增强型NMOS管，电流镜像电路的第一支路与该增强型NMOS管的漏极相连，该增强型NMOS管的源极接地，栅极与第二支路中耗尽型NMOS管的源极相连；两个电阻，电流镜像电路的第二支路经该两个电阻串联接地，在该两个电阻之间引出输出端。本实用新型能够在使用较少的元器件同时，满足基准电压源的性能的要求，大大简化了电路的设计。

Description

金属氧化物半导体电压基准电路

技术领域

本实用新型是关于集成电路技术领域，尤其涉及一种高电源抑制比金属氧化物半导体(MOS)电压基准电路。

背景技术

在基准电压源的设计中，希望输出的电压具有很高的电源抑制比和很好的温度系数，同时要求功耗和噪声都比较低。但是传统的带隙基准电路很难降低功耗和噪声，而且如果需要很高的电源抑制比，则必须采用较为复杂的电路结构。

下面介绍几种常见的现有基准电压源电路。图1中所示的电路是常规CMOS(互补金属氧化物半导体)带隙基准电路。电路包括衬底PNP晶体管，差分放大器，启动电路和电流偏置电路。PNP晶体管的发射区由PMOS(正型金属氧化物半导体)的源或者漏形成，N阱作为基区，P型衬底作为集电区。其中电阻R1和电阻R2的阻值相同，晶体管Q1的面积是晶体管Q2的n倍，C_ext是外部补偿电容。

$V_{\mathrm{ref}}=V_{\mathrm{be}2}+\frac{R1}{R3}{V}_T\ln n=V_{\mathrm{be}1}+\frac{R2+R3}{R3}{V}_T\ln n---\left(1\right)$

其中V_ref是参考电压，V_be是基极和发射极之间的电压降，V_T是开启电压。

这种结构的电路电源抑制比在-60dB左右，在0℃到100℃范围内V_ref的变化率是±1.8％。从这个基本的电路中可以看出，传统的CMOS带隙基准源需要的元器件比较多，如果要达到更高的电源抑制比和更低的温度系数则必须采用更为复杂二阶补偿的电路，功耗和噪声会更大。

图2所示是常规E/D(增强和耗尽)型NMOS(负型金属氧化物半导体)基准电压源，其中M1是耗尽型NMOS，M2是增强型NMOS。该电路利用增强型与耗尽型NMOS阈值电压的温度特性形成温度稳定的基准电压源。其中V_DD的电压要保证M1和M2都工作在饱和区(忽略沟道调制效应)。

$I_D=\frac{1}{2}{\mathrm{\μ}}_D{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_D{(V_{\mathrm{GSD}}-V_{\mathrm{TD}})}^2=\frac{1}{2}{\mathrm{\μ}}_E{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_E{(V_{\mathrm{GSE}}-V_{\mathrm{TE}})}^2---\left(2\right)$

由于V_GSD＝0，V_GSE＝V_ref，所以

$I_D=\frac{1}{2}{\mathrm{\μ}}_D{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_D{\left|V_{\mathrm{TD}}\right|}^2=\frac{1}{2}{\mathrm{\μ}}_E{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_E{(V_{\mathrm{ref}}-V_{\mathrm{TE}})}^2---\left(3\right)$

$V_{\mathrm{ref}}=\sqrt{\frac{{\mathrm{\μ}}_D{\left(\frac{W}{L}\right)}_D}{{\mathrm{\μ}}_E{\left(\frac{W}{L}\right)}_E}}\left|V_{\mathrm{TD}}\right|+V_{\mathrm{TE}}---\left(4\right)$

其中I_D是漏极电流，W/L是沟道宽长比，μ为沟道中多子电子的迁移率，C_ox为单位面积的栅极电容，V_T是开启电压。其中除了以上各项介绍的下标之外，其他下标表示相应的MOS管的极。

由于V_TD和V_TE都随着温度的升高而降低，从式(4)中可以看出，只要合理选择耗尽管和增强管的宽长比，就能获得温度稳定性好的基准电压源。该电路的缺陷是由于存在沟道调制效应，电源抑制比相对较低，同时在一定的工艺条件下，V_TD和V_TE温度系数是不变的，所以基准电压的输出值是不可改变的。

图3相对图2而言，增加了一级电路，其中M1、M3、M4是耗尽型NMOS管，M2、M5是增强型NMOS管。第一级的作用是给M3的栅极提供基本稳定的电压，如果最小工作电压能够使所有晶体管都工作在饱和区，则M3就能保证M4的漏极电压基本不变，这样就基本消除了M4的沟道调制效应，从而提高了电源抑制比，但是这种结构的电路的输出电压仍然由工艺所确定。

发明内容

本实用新型的目的在于提供一种高电源抑制比可调整金属氧化物半导体电压基准电路，能够克服现有技术的高电源抑制比电路结构复杂且不易调整的不足，以较简单的电路实现高电源抑制比。

本实用新型是通过以下技术方法实现的：一种金属氧化物半导体电压基准电路，包括：输入电源、两个耗尽型NMOS管，该输入电源和两个耗尽型NMOS管组成电流镜像电路；增强型NMOS管，电流镜像电路的第一支路与该增强型NMOS管的漏极相连，该增强型NMOS管的源极接地，栅极与第二支路中耗尽型NMOS管的源极相连；两个电阻，电流镜像电路的第二支路经该两个电阻串联接地，在该两个电阻之间引出输出端。

其中，所述的输入电源经一个外围电路输入所述的电压基准电路，该外围电路包括：两个耗尽型NMOS管组成的电流镜像电路，一个增强型NMOS管，其源极接地，栅极和漏极与第一耗尽型NMOS管的栅极和源极以及第二耗尽型NMOS管的栅极耦合，第二耗尽型NMOS管的源极作为该外围电路的输出端。

所述的第二支路中耗尽型NMOS管的源极与增强型NMOS管栅极之间串有两个可微调的晶体管，该两个可微调的晶体管的漏极与该增强型NMOS管的漏极相耦合。所述的两个电阻可以是可变电阻。

本实用新型给出的采用增强型和耗尽型NMOS构成的基准电压源不仅提高了电源抑制比，降低了功耗和噪声，而且可以调整输出基准电压。本实用新型能够在使用较少的元器件同时，满足基准电压源的性能的要求，大大简化了电路的设计。

附图说明

图1现有CMOS带隙基准源的电路图；

图2现有E/D NMOS基准源的电路图；

图3现有高电源抑制比E/D NMOS基准源的电路图；

图4是本发明第一实施例的基准电压电路的电路图；

图5是本发明第二实施例的基准电压电路的电路图；

图6是本发明第三实施例的基准电压电路的电路图；

图7是采用本发明的线性调整器的一个具体实施例的电路图。

具体实施方式

图4是本发明第一实施例的基准电压电路。在该第一实施例中，其中M4、M6是耗尽型NMOS管，M5是增强型NMOS管，M4和M6构成电流镜像电路。增强型NMOS管M5的源极接地，栅极与耗尽型NMOS管M6的源极相连；耗尽型NMOS管M6经两个电阻R1、R2串联接地，在该两个电阻之间引出输出端。

该电路的温度系数由M4和M5晶体管决定，只要合理选择M4和M5的宽长比，就可以在M5的栅级获得温度稳定性好的基准电压源。

$V_{G5}=\sqrt{\frac{{\mathrm{\μ}}_D{\left(\frac{W}{L}\right)}_4}{{\mathrm{\μ}}_E{\left(\frac{W}{L}\right)}_5}}\left|V_{\mathrm{TD}}\right|+V_{\mathrm{TE}}---\left(5\right)$

$V_{\mathrm{ref}}=\frac{R2}{R1+R2}{V}_{G5}---\left(6\right)$

只要适当选择电阻R1和电阻R2的比值，就能获得任意比V_G5低的基准电压源。因此本实用新型中的两个电阻R1和R2可以是可变电阻。

图5所示的电路是在图4的基础上增加一级电路，其中M1和M3是耗尽型NMOS，M2是增强型NMOS，第一级电路给M3的栅极提供基本稳定的偏置电压。两个耗尽型NMOS管M1和M3组成的电流镜像电路，增强型NMOS管M2的源极接地，栅极和漏极与耗尽型NMOS管M1的栅极和源极以及耗尽型NMOS管M3的栅极耦合，耗尽型NMOS管和M3的源极作为该增加一级电路的输出端。该电路的温度系数和图4基本一致，但是其电源抑制比有了很大的提高。该电路结构在所有晶体管都工作在饱和区的前提下，可以获得-90dB左右的电源抑制比，在0℃到100℃范围内参考电压Vref的变化率是±1.2％。

图6所示的电路是在图5的基础上增加了两个可微调的晶体管M7和M8，这两个可微调的晶体管的漏极与增强型NMOS管M5的漏极相耦合。这样就可以得到温度系数更低的基准电压。

如上所述，本发明提出的基准电路，可以获得可调而且低的参考电压，电源抑制比高。图7所示的是采用本发明图6的线性调整器的具体实例，运算放大器的一端是本发明的基准电压源输出，另一端是采样电路的输出。该电路的工作原理是：当输出电压改变时，采样电路把变化量的一部分送入运算放大器，与基准电压源进行比较，将比较后的误差信号经放大倒相后，再推动调整管M1，抑制输出电压的变化。

以上所述的实施例仅为说明本实用新型的技术思想及特点，其目的在使本领域技术人员能够了解本实用新型的内容并据以实施，并不能以此来限定本实用新型的保护范围，即依本实用新型所揭示的精神所作的均等变化或修饰，仍应涵盖在本实用新型的保护范围内。

Claims (4)

1、一种金属氧化物半导体电压基准电路，包括：

输入电源、两个耗尽型NMOS管，该输入电源和两个耗尽型NMOS管组成电流镜像电路；

其特征在于所述金属氧化物半导体电压基准电路进一步包括：

增强型NMOS管，电流镜像电路的第一支路与该增强型NMOS管的漏极相连，该增强型NMOS管的源极接地，栅极与第二支路中耗尽型NMOS管的源极相连；

两个电阻，电流镜像电路的第二支路经该两个电阻串联接地，在该两个电阻之间引出输出端。

2、如权利要求1所述的金属氧化物半导体电压基准电路，其特征在于所述的输入电源经一个外围电路输入所述的电压基准电路，该外围电路包括：两个耗尽型NMOS管组成的电流镜像电路，一个增强型NMOS管，其源极接地，栅极和漏极与第一耗尽型NMOS管的栅极和源极以及第二耗尽型NMOS管的栅极耦合，第二耗尽型NMOS管的源极作为该外围电路的输出端。

3、如权利要求1或2所述的金属氧化物半导体电压基准电路，其特征在于所述的第二支路中耗尽型NMOS管的源极与增强型NMOS管栅极之间串有两个可微调的晶体管，该两个可微调的晶体管的漏极与该增强型NMOS管的漏极相耦合。

4、如权利要求1或2所述的金属氧化物半导体电压基准电路，其特征在于所述的两个电阻是可变电阻。

Images