CN214506534U

CN214506534U - 欠压保护电路及电源管理系统

Info

Publication number: CN214506534U
Application number: CN202120695105.9U
Authority: CN
Inventors: 苟超; 曾欣; 杨光美; 罗焰娇; 刘婷; 姚佳; 霍改青
Original assignee: CETC 24 Research Institute
Current assignee: CETC 24 Research Institute
Priority date: 2021-04-06
Filing date: 2021-04-06
Publication date: 2021-10-26
Anticipated expiration: 2031-04-06

Abstract

本实用新型提供了一种欠压保护电路及电源管理系统，在欠压保护电路中，由于采样单元输出具有负温度系数的采样电压，且欠压保护输出单元接采样电压的连接处同样具有负温度系数，可以让采样电压的负温度系数与欠压保护输出单元的负温度系数相互抵消，降低了温度波动对整个欠压保护电路的输出信号的影响，使得欠压保护开启电压和欠压保护关断电压的温漂较低；对应电路结构简单、设计复杂度低且芯片面积小，电路结构不依靠于基准电压，欠压保护的应用范围较广，特别适合低压应用下的欠压保护；此外，基于引入的电压迟滞单元实现了电压迟滞功能，能有效防止欠压保护电路在电源电压出现微小波动时反复开启和关断集成电路，增强了电路的抗干扰能力。

Description

欠压保护电路及电源管理系统

技术领域

本实用新型涉及集成电路技术领域，尤其是涉及一种欠压保护电路及电源管理系统。

背景技术

欠压保护电路广泛应用于集成电路中，尤其是在电源管理类芯片中，用来监测电源电压，在电源电压低于设定值时关断整个集成电路，从而避免低压下电路功能异常。

但是，目前的欠压保护电路存在许多不足：

1)、如图1所示，为一种传统的欠压保护电路，具有结构简单、占用芯片面积小、无需独立基准源等特点，但是，NMOS管M11的阈值电压会随着温度的升高而降低，因此欠压保护开启电压和关断电压随温度变化较大，无法满足低温漂的要求，尤其是在低压应用系统中，电源电压可能低至1V且裕量在0.1V以内，这就要求欠压保护开启电压和关断电压电压具有低温漂的特点；

2)、如图2所示，为另一种常用的欠压保护电路，包含采样电路(由电阻R21、电阻R22、电阻R23及NMOS管M21构成)、带隙基准电压V_BG和比较器等模块，具有欠压保护开启电压和关断电压精度高、温漂低等特点，但也存在一些缺点，如需要使用比较器，增加了器件数量、功耗和电路复杂性，同时也增加了芯片面积，此外，带隙基准电压V_BG的大小一般在1.25V左右，限制了电源电压的大小，导致该电路不适合低压应用。

因此，目前急需一种适合低压应用且温漂较低的欠压保护电路技术方案。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型提出了一种新型欠压保护电路，用于解决上述技术问题。

为实现上述目的及其他相关目的，本实用新型提供一种欠压保护电路，包括：

采样单元，接电源电压，对所述电源电压进行采样，输出具有负温度系数的采样电压；

欠压保护输出单元，接工作电压与所述采样电压，根据所述采样电压调节输出第一控制信号，且其接所述采样电压的连接处具有负温度系数；

逻辑整形单元，接所述第一控制信号，输出第二控制信号，所述第二控制信号控制所述电源电压与后级电路的通断状态。

可选地，所述采样单元包括采样电阻和第一NMOS管，所述采样电阻的一端接所述电源电压，所述采样电阻的另一端接所述第一NMOS管的漏极，所述第一NMOS管的栅极和源极接在一起并接地；所述第一NMOS管的漏极输出所述采样电压。

可选地，所述采样电阻的阻值具有负温度系数。

可选地，所述第一NMOS管包括耗尽型的NMOS管。

可选地，所述欠压保护输出单元包括第一PMOS管及第二NMOS管，所述第一PMOS管的源极接所述工作电压，所述第一PMOS管的栅极接地，所述第一PMOS管的漏极接所述第二NMOS管的漏极，所述第二NMOS管的栅极接所述第一NMOS管的漏极，所述第二NMOS管的源极接地；所述第二NMOS管的漏极输出所述第一控制信号。

可选地，所述第一PMOS管包括倒比管。

可选地，所述逻辑整形单元包括第一反相器和第二反相器，所述第一反相器的输入端接所述第二NMOS管的漏极，所述第一反相器的输出端接所述第二反相器的输入端，所述第二反相器的输出端输出所述第二控制信号。

可选地，所述欠压保护电路还包括电压迟滞单元，所述电压迟滞单元分别与所述采样单元、所述欠压保护输出单元及所述逻辑整形单元连接，所述电压迟滞单元产生电压迟滞。

可选地，所述电压迟滞单元包括第三NMOS管及第四NMOS管，所述第三NMOS管的漏极接所述第二NMOS管的漏极，所述第三NMOS管的栅极接所述第一NMOS管的漏极，所述第三NMOS管的源极接所述第四NMOS管的漏极，所述第四NMOS管的栅极接所述第一反相器的输出端，所述第四NMOS管的源极接地。

此外，为实现上述目的及其他相关目的，本实用新型还提供一种电源管理系统，所述电源管理系统包括上述任一项所述的欠压保护电路。

如上所述，本实用新型的欠压保护电路具有以下有益效果：

由于采样单元输出具有负温度系数的采样电压，且欠压保护输出单元接采样电压的连接处同样具有负温度系数，可以让采样电压的负温度系数与欠压保护输出单元的负温度系数相互抵消，降低了温度波动对整个欠压保护电路的输出信号的影响，使得欠压保护开启电压和关断电压具有低温漂的特性；同时，整个欠压保护电路的电路结构简单、设计复杂度低且芯片面积小。

附图说明

图1-图2显示为传统欠压保护电路的电路图。

图3显示为本实用新型中欠压保护电路的电路图。

图4显示为本实用新型中欠压保护电路输出的第二控制信号UVLO3分别在-40℃、25℃、85℃温度下随电源电压VIN的变化曲线(工作电压VDD为5V)。

附图标号说明

R11、R12、R13、R14、R21、R22、R23—电阻，R31—采样电阻，M11、M12、M21—NMOS管，M31—第一NMOS管，M32—第一PMOS管，M33—第二NMOS管，M34—第三NMOS管，M35—第四NMOS管，T11、T12—反相器，T31—第一反相器，T32—第二反相器，GND—地，A—第一节点，B—第二节点，UVLO1、UVLO2—欠压关断信号，UVLO3—第二控制信号，V_BG—比较器的带隙基准电压，VIN—电源电压，VDD—工作电压，V_A—采样电压，V_B—第一控制信号。

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图3至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。

本实用新型提供一种欠压保护电路，如图3所示，其包括：

采样单元，接电源电压VIN，对电源电压VIN进行采样，输出具有负温度系数的采样电压V_A；

欠压保护输出单元，接工作电压VDD与采样电压V_A，根据采样电压V_A调节输出第一控制信号V_B，且其接采样电压V_A的连接处(即第二NMOS管M33)具有负温度系数；

逻辑整形单元，接第一控制信号V_B，输出第二控制信号UVLO3，第二控制信号UVLO3控制电源电压VIN与后级电路的通断状态。

详细地，如图3所示，采样单元包括采样电阻R31和第一NMOS管M31，采样电阻R1的一端接电源电压VIN，采样电阻R1的另一端接第一NMOS管M31的漏极，第一NMOS管M31的栅极和源极接在一起并接地GND；第一NMOS管M31的漏极输出采样电压V_A。

更详细地，第一NMOS管M31包括耗尽型的NMOS管，具有负的阈值电压，当其栅极和源极连接在一起时，第一NMOS管M31将会导通，也就是说，在采样单元中，电源电压VIN依次流经采样电阻R31和第一NMOS管M31后接地，形成完整的电流回路，同时在第一节点A处输出采样电压V_A。

详细地，如图3所示，欠压保护输出单元包括第一PMOS管M32及第二NMOS管M33，第一PMOS管M32的源极接工作电压VDD，第一PMOS管M32的栅极接地GND，第一PMOS管M32的漏极接第二NMOS管M33的漏极，第二NMOS管M33的栅极接第一NMOS管M31的漏极(即接第一节点A)，第二NMOS管M33的源极接地GND；第二NMOS管M33的漏极(即第二节点B处)输出第一控制信号V_B。

更详细地，第一PMOS管M32包括倒比管，即其宽度远小于长度，因此，第一PMOS管M32相当于一个10⁶Ω量级的大电阻，其漏极电流很小，在nA(纳安)级别。相比于直接使用电阻，第一PMOS管M32的使用可以有效地减小芯片面积。

更详细地，如图3所示，采样单元输出的采样电压V_A的电平高低决定了欠压保护输出单元中第二NMOS管M33的导通或者关断，进而决定了欠压保护输出单元输出的第一控制信号V_B的电平高低：当电源电压VIN较低时，采样电压V_A相应地较低，第二NMOS管M33关断，工作电压VDD只流经第一PMOS管M32(相当于大电阻)，无法形成完整的电流回路，第二节点B处的第一控制信号V_B被上拉至高电平(接近工作电压VDD)；当电源电压VIN较高时，采样电压V_A相应地较高，第二NMOS管M33导通，工作电压VDD依次流经第一PMOS管M32和第二NMOS管M33后接地，形成完整的电流回路，第二节点B处的第一控制信号V_B被下拉至低电平(接近地GND)。

详细地，如图3所示，逻辑整形单元包括第一反相器T31和第二反相器T32，第一反相器T31的输入端接第二NMOS管M33的漏极(即接第二节点B)，第一反相器T31的输出端接第二反相器T32的输入端，第二反相器T32的输出端输出第二控制信号UVLO3。

更详细地，如图3所示，逻辑整形单元包括依次串接的第一反相器T31和第二反相器T32，逻辑整形单元对第一控制信号V_B进行逻辑整形：先后两次取反，能在第二反相器T32的输出端得到整形后的第二控制信号UVLO3，第二控制信号UVLO3即为欠压保护电路的欠压关断信号，控制电源电压VIN与后级电路的通断状态；一次取反，能在第一反相器T31的输出端得到第一控制信号V_B的反相信号。

详细地，如图3所示，本实用新型的欠压保护电路还包括电压迟滞单元，该电压迟滞单元分别与采样单元、欠压保护输出单元及逻辑整形单元连接，电压迟滞单元产生电压迟滞。

更详细地，如图3所示，该电压迟滞单元包括第三NMOS管M34及第四NMOS管M35，第三NMOS管M34的漏极接第二NMOS管M33的漏极(即接第二节点B)，第三NMOS管M34的栅极接第一NMOS管M31的漏极(即接第一节点A)，第三NMOS管M34的源极接第四NMOS管M35的漏极，第四NMOS管M35的栅极接第一反相器T31的输出端，第四NMOS管M35的源极接地GND。

更详细地，如图3所示，本实用新型的欠压保护电路的工作原理如下:

1)、在工作电压VDD正常的情况下，当电源电压VIN处于欠压状态时，第一节点A处的采样电压V_A较低，无法使第二NMOS管M33及第三NMOS管M34导通，第二节点B处的第一控制信号V_B被第一PMOS管M32上拉至高电平，从而第四NMOS管M35关断，欠压保护电路输出的第二控制信号UVLO3为高电平，后级电路关断，进入欠压保护锁定状态；

2)、当电源电压VIN电压值从欠压状态逐渐升高到欠压保护开启(后级电路开启)电压VON时，第一节点A处的采样电压V_A足以使第二NMOS管M33导通，且第二NMOS管M33的漏极电流大于第一PMOS管M32的漏极电流，第二节点B处的第一控制信号V_B被拉低，第四NMOS管M35导通，欠压保护电路输出的第二控制信号UVLO3为低电平，后级电路开启并正常工作；

3)、当电源电压VIN电压值从正常状态逐渐降低到欠压保护关断(后级电路关断)电压VOFF时，第二NMOS管M33及第三NMOS管M34从导通变为关断，第二节点B处的第一控制信号V_B被第一PMOS管M32上拉至高电平，第四NMOS管M35关断，欠压保护电路输出的第二控制信号UVLO3为高电平，后级电路关断，进入欠压保护锁定状态。

其中，在电源电压VIN处于欠压状态时，直到第二控制信号UVLO3翻转为低电平之前，第三NMOS管M34及第四NMOS管M35构成的电压迟滞单元支路无法导通，需要第一节点A处的采样电压V_A较高时才能使第二NMOS管M33的漏极电流足以将第二节点B处的第一控制信号V_B拉低；而在电源电压VIN处于正常工作状态时，第二NMOS管M33、第三NMOS管M34及第四NMOS管M35均导通，因此，相比于欠压状态时，第一节点A处的采样电压V_A需要降到更低时才能将第二节点B处的第一控制信号V_B拉高。因此，由于第三NMOS管M34及第四NMOS管M35构成的电压迟滞单元支路的引入，欠压保护开启电压VON大于欠压保护关断电压VOFF，从而引入了电压迟滞功能，能有效防止欠压保护电路在电源电压VIN出现微小波动时反复开启和关断集成电路，增加了电路的抗干扰能力。

更详细地，由于第二NMOS管M33及第三NMOS管M34为NMOS管，其阈值电压具有负温度系数，即阈值电压随着温度的增加而降低，其温度系数通常在-2mV/℃～-1mV/℃，如果采用如图1中电组分压的方式采样电源电压VIN，那么欠压保护开启电压VON和欠压保护关断电压VOFF将同样具有负温度系数，且随温度的变化较大。在本实用新型中，采用耗尽型MOS管(即第一NMOS管M31)和采样电阻R31共同构成采样单元，对电源电压VIN进行采样，得到的采样电压(即第一节点A处的电压)V_A为：

V_A＝V_IN-R₁I_D1 (1)

其中，V_IN电源电压VIN的电压值，R₁是采样电阻R31的阻值，I_D1是第一NMOS管M31的漏极电流。

忽略沟道长度调制效应的影响，对应的漏极电流公式为：

其中，u_n是电子迁移率，C_OX是栅氧化层单位面积电容，(W/L)₁是第一NMOS管M31的宽长比，V_TH1是第一NMOS管M31的阈值电压。

u_n、V_TH1均具有负温度系数，但由于V_TH1起主要作用，所以I_D1具有正温度系数。而采样电阻R31为多晶电阻，其阻值具有一定的负温度系数，并且该负温度系数的绝对值低于I_D1的正温度系数的绝对值。因此，根据公式(1)可知，采样电压V_A具有负温度系数，调整R₁、(W/L)₁等参数值，可以让采样电压V_A的负温度系数与第二NMOS管M33及第三NMOS管M34的阈值电压负温度系数相匹配，使得采样电压V_A的负温度系数分别与欠压保护输出单元及电压迟滞单元的负温度系数相互抵消，降低了温度波动对整个欠压保护电路的输出信号的影响，从而使得欠压保护开启电压VON和欠压保护关断电压VOFF具有低温漂的特性。

为了验证本实用新型中欠压保护电路的低温漂特性，对本实用新型中欠压保护电路作仿真实验，得到其输出的第二控制信号UVLO3分别在-40℃、25℃、85℃温度下随电源电压VIN的变化曲线(工作电压VDD为5V)如图4所示。从图4中可以看出，在-40℃、25℃、85℃温度下，本实用新型中欠压保护电路的欠压保护开启电压VON分别为1.036V、1.058V、1.044V，欠压保护关断电压VOFF分别为0.971V、0.983V、0.959V，欠压保护开启电压VON的温漂仅为22mV，欠压保护关断电压VOFF的温漂仅为24mV，具有低温漂的特点。

同时，如图3所示，整个欠压保护电路的电路结构简单、设计复杂度低且芯片面积小，适合于低压应用。其中，本实用新型的欠压保护电路特别适用于双电源供电的芯片中，对其中的低压电源(可低至1V以下)进行欠压保护。同时，本实用新型的欠压保护电路也适用于单电源供电的芯片，使用时将电源电压VIN和工作电压VDD都接到同一个电源即可。

此外，本实用新型还提供一种电源管理系统，所述电源管理系统包括上述欠压保护电路，基于上述欠压保护电路，所述电源管理系统特别适合低压应用下的欠压保护，且其欠压保护开启电压和欠压保护关断电压的温漂低，对应电路结构简单、设计复杂度低且芯片面积小。

综上所述，在本实用新型提供的欠压保护电路及电源管理系统中，由于采样单元输出具有负温度系数的采样电压，且欠压保护输出单元接采样电压的连接处同样具有负温度系数，可以让采样电压的负温度系数与欠压保护输出单元的负温度系数相互抵消，降低了温度波动对整个欠压保护电路的输出信号的影响，使得欠压保护开启电压和欠压保护关断电压的温漂较低；同时，对应电路结构简单、设计复杂度低且芯片面积小，电路结构不依靠于基准电压，欠压保护的应用范围较广，特别适合低压应用下的欠压保护；此外，基于引入的电压迟滞单元实现了电压迟滞功能，能有效防止欠压保护电路在电源电压出现微小波动时反复开启和关断集成电路，增强了电路的抗干扰能力。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims

1.一种欠压保护电路，其特征在于，包括：

2.根据权利要求1所述的欠压保护电路，其特征在于，所述采样单元包括采样电阻和第一NMOS管，所述采样电阻的一端接所述电源电压，所述采样电阻的另一端接所述第一NMOS管的漏极，所述第一NMOS管的栅极和源极接在一起并接地；所述第一NMOS管的漏极输出所述采样电压。

3.根据权利要求2所述的欠压保护电路，其特征在于，所述采样电阻的阻值具有负温度系数。

4.根据权利要求3所述的欠压保护电路，其特征在于，所述第一NMOS管包括耗尽型的NMOS管。

5.根据权利要求4所述的欠压保护电路，其特征在于，所述欠压保护输出单元包括第一PMOS管及第二NMOS管，所述第一PMOS管的源极接所述工作电压，所述第一PMOS管的栅极接地，所述第一PMOS管的漏极接所述第二NMOS管的漏极，所述第二NMOS管的栅极接所述第一NMOS管的漏极，所述第二NMOS管的源极接地；所述第二NMOS管的漏极输出所述第一控制信号。

6.根据权利要求5所述的欠压保护电路，其特征在于，所述第一PMOS管包括倒比管。

7.根据权利要求6所述的欠压保护电路，其特征在于，所述逻辑整形单元包括第一反相器和第二反相器，所述第一反相器的输入端接所述第二NMOS管的漏极，所述第一反相器的输出端接所述第二反相器的输入端，所述第二反相器的输出端输出所述第二控制信号。

8.根据权利要求7所述的欠压保护电路，其特征在于，所述欠压保护电路还包括电压迟滞单元，所述电压迟滞单元分别与所述采样单元、所述欠压保护输出单元及所述逻辑整形单元连接，所述电压迟滞单元产生电压迟滞。

9.根据权利要求8所述的欠压保护电路，其特征在于，所述电压迟滞单元包括第三NMOS管及第四NMOS管，所述第三NMOS管的漏极接所述第二NMOS管的漏极，所述第三NMOS管的栅极接所述第一NMOS管的漏极，所述第三NMOS管的源极接所述第四NMOS管的漏极，所述第四NMOS管的栅极接所述第一反相器的输出端，所述第四NMOS管的源极接地。

10.一种电源管理系统，其特征在于，所述电源管理系统包括权利要求1-9中任一项所述的欠压保护电路。