CN115913202A - 一种用于高压电路的快速上电保护电路 - Google Patents

Abstract

本发明公开一种用于高压电路的快速上电保护电路，包括PMOS管PM1、PM2，NMOS管NM0、NM1、NM2、NM3、NM4，以及电容C1，其中，PM1、PM2共栅极连接，并连接PM1的漏极和NM3的漏极；PM1、PM2共源极连接，并连接至输入高电压HVDD，还连接C1的一端，C1的另一端定义为节点A，节点A分别连接NM0的漏极、NM2的栅极、NM2的漏极、NM3的栅极、NM4的栅极；NM2的源极分别连接NM1的栅极和漏极，NM1的源极、NM0的源极、NM3的源极、NM4的源极短接并接地；NM0的栅极用于连接高电平信号。此种电路实现方法简单，电路制作时不需额外的生产制作流程，降低制作成本。本发明还公开基于前述上电保护电路的具有上电保护功能的LDO和电流源电流镜。

Description

一种用于高压电路的快速上电保护电路

技术领域

本发明属于电路设计技术领域，特别涉及一种用于高压电路的快速上电保护电路。

背景技术

在高压电路设计中，由于高压晶体管的面积较大，通常为了节省芯片面积，会在内部产生一个低电压，使用低压晶体管进行信号处理。为了提高电路的电源抑制比，需要保证该低电压的稳定性，通常会使用环路去控制产生该低电压。

例如中国专利公开号CN208924118U，提供一种应用于芯片内部的高压转低压电路，为了将输入至芯片的高电压转化为低电压，设置了高压P沟道增强型MOS管M1-M3，高压N沟道增强型MOS管M4，P沟道增强型MOS管M5-M8，N沟道增强型MOS管M9-M13，电阻R1-R4，电容C1，VIN输入端口和VOUT输出端口，其中所述VIN输入端口输入高压电源端电压，所述VOUT输出端口输出经过本电路降压后的低压。配合图5所示(原说明书附图1)，工作时，当VIN输入端电压开始上升时，高压P沟道增强型MOS管M3栅极电压为低电压，随着VIN电压的继续上升，高压P沟道增强型MOS管M3开启，高压P沟道增强型MOS管M3漏极端产生电压并跟随电源电压的上升而上升；当电阻R3和R4之间的节点电压达到高压N沟道增强型MOS管M4的阈值电压时，高压N沟道增强型MOS管M4开启，高压P沟道增强型MOS管M1、M2构成的电流镜开始工作；高压P沟道增强型MOS管M2产生的镜像电流作用在电阻R2上，为高压P沟道增强型MOS管M3提供栅极电压，由于钳位环路的调整作用，高压P沟道增强型MOS管M3的漏极产生稳定的输出电压，其中连接在高压P沟道增强型MOS管M2的漏极和高压P沟道增强型MOS管M3的漏极之间的电阻R1和电容C1对整个电路进行补偿；进而在电路的VOUT输出端产生稳定的电压。

另可参见中国专利公开号CN211481139U，低压电源产生电路和电源集成电路，配合图6所示(原说明书附图4)，第一钳位电路11将第一电子开关管Q1的受控端的电压钳位至预设钳位电压，第一电子开关管Q1的输出电压即恒压输出电路10输出的预设电压等于预设钳位电压与第一电子开关管Q1的阈值开启电压的差值，在开关电路50导通时，电源输出端口VOUT的输出电压等于输入电压，在开关电路50关断时，电源输出端口VOUT的输出电压等于预设钳位电压与第一电子开关管Q1的阈值开启电压的差值。

另有中国专利公开号CN102931834B，一种模拟电路中的高压转低压电路，配合图7所示(原说明书附图4)，从输入高电压的变化范围大而输出低电压稳定为出发点，采用简单的电路结构先把变化的高电压转换为恒定的电流，然后再通过带隙基准电路结构产生正温度系数恒定电流，通过MOS管栅极和源极的电压在电阻上产生负温度系数恒定电流，最后通过适当的比例在电阻上产生需要的输出电压从而实现较稳定的输出电压。利用比例电流镜，实现变化电压转为恒定电流再变成所需恒定低电压。

对于目前采用的环路控制方式，环路的建立并不是一瞬间完成的，通常取决于偏置电路的启动速度、该环路自身的带宽等，由于低电压受到环路控制，因此当电源快速上电时，低压节点会出现一个跟随电源电压的毛刺，该高压毛刺如果能较快恢复，则不会对后续低压器件造成直接的损坏，但也会影响其长期可靠性。

为了解决这个问题，目前的做法是使用一个齐纳晶体管对该低电压进行钳位，这样的话就要制作齐纳晶体管，在现有高压晶体管的电路中设置齐纳晶体管，会导致制作工艺的额外增加，从而增加芯片生产的成本，有待改进。

发明内容

本发明的目的，在于提供一种用于高压电路的快速上电保护电路，实现方法简单，电路制作时不需额外的生产制作流程，降低制作成本。

为了达成上述目的，本发明的解决方案是：

一种用于高压电路的快速上电保护电路，所述高压电路连接有用于控制低电压产生的环路，环路中使用PMOS管产生低电压；包括第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第零一NMOS管NM0以及电容C1，其中，第一PMOS管与第二PMOS管共栅极连接，该共栅极端还分别连接第一PMOS管的漏极、第三NMOS管的漏极；第二PMOS管的漏极定义为节点C，用于连接环路中PMOS管的栅极；第一PMOS管与第二PMOS管共源极连接，该共源极端还分别连接输入高电压HVDD和电容的一端，电容的另一端定义为节点A，节点A还分别连接第零一NMOS管的漏极、第二NMOS管的栅极、第二NMOS管的漏极、第三NMOS管的栅极、第四NMOS管的栅极；第二NMOS管的源极分别连接第一NMOS管的栅极和漏极，第一NMOS管的源极、第零一NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极短接并接地；定义第四NMOS管的漏极为节点B，用于连接环路中PMOS管的漏极；第零一NMOS管的栅极用于连接POR信号。

一种用于高压电路的快速上电保护电路，所述高压电路连接有用于控制低电压产生的环路，环路中使用NMOS管产生低压源；包括第一NMOS管、第二NMOS管、第四NMOS管、第零一NMOS管以及电容，其中，电容的一端连接高电压HVDD，电容的另一端定义为节点A，节点A还分别连接第零一NMOS管的漏极、第二NMOS管的栅极、第二NMOS管的漏极、第四NMOS管的栅极；第二NMOS管的源极分别连接第一NMOS管的栅极和漏极，第一NMOS管的源极、第零一NMOS管的源极、第四NMOS管的源极短接并接地；定义第四NMOS管的漏极为节点B，用于连接环路中NMOS管的栅极；第零一NMOS管的栅极用于连接POR信号。

本发明的另一目的，在于提供一种具有上电保护功能的LDO，具有上电保护功能，实现方法简单，电路制作时不需额外的生产制作流程，降低制作成本。

一种具有上电保护功能的LDO，包括第三PMOS管PM3、第五至第十一NMOS管NM5-NM11、第一电阻R1、第二电阻R2、第一电流源IB1和第二电流源IB2，其中，第十一NMOS管的栅极和漏极短接后，并通过第二电流源连接至高电压HVDD，该短接点还分别连接第六NMOS管的栅极和第八NMOS管的栅极；第五NMOS管的漏极连接第六NMOS管的源极，第五NMOS管的栅极、第六NMOS管的漏极、第七NMOS管的栅极共同连接，并通过第一电流源连接至高电压HVDD；第七NMOS管的漏极连接第八NMOS管的源极；第九NMOS管、第十NMOS管共源极连接，并连接至第八NMOS管的漏极；第三PMOS管的漏极连接VOUT，并连接第一电阻的一端，第一电阻的另一端分别连接第九NMOS管的栅极、第二电阻的一端，第二电阻的另一端接地；第十一NMOS管的源极、第五NMOS管的源极、第七NMOS管的源极接地；

还包括如前所述的用于高压电路的快速上电保护电路；第九NMOS管的漏极连接第一PMOS管、第二PMOS管的共栅极，第十NMOS管的栅极连接VREF，第十NMOS管的漏极、第三PMOS管的栅极均连接至第二PMOS管的漏极；第三PMOS管的漏极连接第四NMOS管的漏极。

本发明的再一目的，在于提供一种具有上电保护功能的电流源电流镜，具有上电保护功能，实现方法简单，电路制作时不需额外的生产制作流程，降低制作成本。

一种具有上电保护功能的电流源电流镜，包括运算放大器Q1、第一一PMOS管PM1、第一二PMOS管PM2、第一三PMOS管PM3和电阻R1，其中，运算放大器的正输入端连接VREF，运算放大器的负输入端、第一一PMOS管的漏极、电阻的一端共接，电阻的另一端接地；第一一PMOS管的栅极连接运算放大器的输出端，第一一PMOS管的源极连接HVDD；第一二PMOS管的栅极、第一三PMOS管的栅极均连接运算放大器的输出端，第一二PMOS管的源极、第一三PMOS管的源极均连接HVDD；

还包括如前所述的用于高压电路的快速上电保护电路；第一一PMOS管的栅极连接第二PMOS管的漏极，第一一PMOS管的漏极连接第四NMOS管的漏极。

采用上述方案后，本发明只使用电容和常用晶体管，即可实现在电源电压快速上电时，切断低压节点与电源之间的通路，从而避免低压节点跟随电源电压而产生的高压毛刺，电路结构简单，电路在实现时也不需要额外的生产制造流程，可降低生产成本。

附图说明

图1是本发明上电保护电路的示意图；

图2是本发明的应用原理图；

图3是采用本发明上电保护电路的线性稳压器的电路图；

图4是采用本发明上电保护电路的电流源电流镜电路图；

图5是一种现有钳位环路的电路图；

图6是另一种现有钳位环路的电路图；

图7是再一种现有钳位环路的电路图。

具体实施方式

以下将结合附图，对本发明的技术方案及有益效果进行详细说明。

如图1所示，本发明提供一种用于高压电路的快速上电保护电路，适用于高压电路的环路采用PMOS管的情况，所述上电保护电路包括PMOS管PM1、PM2，NMOS管NM0、NM1、NM2、NM3、NM4，以及电容C1，其中，PM1、PM2共栅极连接，并连接PM1的漏极和NM3的漏极，PM2的漏极定义为节点C；PM1、PM2共源极连接，并连接至输入高电压HVDD，还连接C1的一端，C1的另一端定义为节点A，节点A分别连接NM0的漏极、NM2的栅极、NM2的漏极、NM3的栅极、NM4的栅极；NM2的源极分别连接NM1的栅极和漏极，NM1的源极、NM0的源极、NM3的源极、NM4的源极短接并接地；NM4的漏极定义为节点B，NM0的栅极连接POR信号；其中，配合图2所示，节点B连接低压源节点，也即PMOS管的漏极，节点C连接环路中的PMOS管的栅极，用于将PMOS管的栅极电位上拉至电源，实现控制。

本发明的工作原理是：当HVDD快速上电时，电容C1上的电压不能突变，所以电容C1的下极板电压(节点A)会跟随电源电压上升，由于NM1、NM2的存在，电容C1下极板电压被钳位在两个Vgs电压范围内，以保证NM3栅极不被击穿。当节点A的电压随着电源电压上升时，NM3导通，将PM1、PM2栅极下拉，此时PM2处于强导通状态，将节点C的电位上拉至电源，进而将功率管关闭，切断内部低压节点与高压电源之间的通路，NM3导通的同时NM4也处于导通状态，同时将内部低压节点下拉至零电位，避免内部低压节点处于悬空状态而导致内部低压器件损坏。为防止上电完成后，节点A的电压处于使NM3开启的状态，可以使用NM0作为节点A的下拉通路，保证在上电完成后节点A处于0电位，NM3关闭，上电保护电路关闭。NM0的栅极控制信号可以是电路系统里的上电复位信号，也可以是任何一个偏置电路在上电后所产生的偏置电压(即此处POR信号为上电完成后的一个稳定的高电平即可)。

如图3所示，是采用上述上电保护电路的LDO(低压差线性稳压器)电路图，在不存在上电保护电路时，环路中的低压源节点位于PMOS管PM3的漏极，由于PM3的栅极电位需要一定的建立时间，因此在上电伊始环路尚未建立时，PM3的栅极电位较低，导致PM3开启，随后该低压源节点跟随电源电压上升，当环路稳定后才会恢复至预设低压，此上电过程就会在低压源输出节点上表现为一个高压毛刺；接入上电保护电路后，当HVDD快速上电时，C1上的电压不会发生突变，此时C1的下极板电压(也即节点A电压)随电源电压上升，由于NM1、NM2的存在，节点A电压被钳位在两个MOS管栅源电压Vgs范围内，保证NM3栅极不会被击穿。当节点A电压随电源电压上升时，NM3导通，将PM1、PM2的栅极电压下拉，此时PM2处于强导通状态，将PM3的栅极电压上拉至电源电压，进而将PM3关闭，切断内部低压节点VOUT与高压电源之间的通路；NM3导通的同时NM4也处于导通状态，同时将VOUT节点下拉至零电位，避免VOUT节点处于悬空状态而导致内部低压器件损坏。为防止上电完成后，节点A电压处于一个让NM3开启的电压，可以使用NM0作为节点A的下拉通路，保证在上电完成后节点A处于0电位，NM3关闭，上电保护模块关闭。NM0的栅极控制信号可以是电路系统里的上电复位信号，也可以是任何一个偏置电路在上电后所产生的偏置电压(即此处POR信号为上电完成后的一个稳定的高电平即可)。

如图4所示，是采用上述上电保护电路的电流源电流镜电路图，环路包含运算放大器O1、PMOS管PM1和电阻R1，其中，O1的正输入端连接VREF，O1的负输入端、PM1的漏极、R1的一端共接至节点D，R1的另一端接地；PM1的栅极连接O1的输出端，PM1的源极连接HVDD；另设有PMOS管PM2、PM3镜像PM1的电流；在不设置上电保护电路时，由于PM1/PM2/PM3栅极电压由运放O1所构成的环路控制，在刚上电时环路暂未稳定工作，可能导致PM1/PM2/PM3异常导通，节点D直接跟随电源电压，随着电源电压的升高而升高，导致O1损坏；在本实施例中，将上电保护电路的节点C连接PMOS管PM1的栅极，节点B连接PM1的漏极，而上电保护电路的POR端与运放O1共用电源信号HVDD，工作时，PM1支路产生的电流为VREF/R1，然后镜像至PM2、PM3支路；上电时，在运放O1正常工作之前，能够将PM1/PM2/PM3关断，切断节点D与高压电源之间的通路，同时将其下拉至零电位，从而保证O1不会损坏。

本发明还提供一种适用于高压电路的环路采用NMOS管的上电保护电路，其与图1所示电路的区别在于，仅包含其中的NMOS管NM0、NM1、NM2、NM4，以及电容C1，其中，节点B(NM4的漏极)连接环路中NMOS管的漏极；由于在上电过程中，图1中的NM3、PM1、PM2均未参与工作，因此可省略；其工作原理与图1类似，不再赘述。

以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (4)

1.一种用于高压电路的快速上电保护电路，所述高压电路连接有用于控制低电压产生的环路，环路中使用PMOS管产生低电压；其特征在于：包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第零一NMOS管以及电容，其中，第一PMOS管与第二PMOS管共栅极连接，该共栅极端还分别连接第一PMOS管的漏极、第三NMOS管的漏极；第二PMOS管的漏极定义为节点C，用于连接环路中PMOS管的栅极；第一PMOS管与第二PMOS管共源极连接，该共源极端还分别连接输入高电压HVDD和电容的一端，电容的另一端定义为节点A，节点A还分别连接第零一NMOS管的漏极、第二NMOS管的栅极、第二NMOS管的漏极、第三NMOS管的栅极、第四NMOS管的栅极；第二NMOS管的源极分别连接第一NMOS管的栅极和漏极，第一NMOS管的源极、第零一NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极短接并接地；定义第四NMOS管的漏极为节点B，用于连接环路中PMOS管的漏极；第零一NMOS管的栅极用于连接POR信号。

2.一种用于高压电路的快速上电保护电路，所述高压电路连接有用于控制低电压产生的环路，环路中使用NMOS管产生低压源；其特征在于：包括第一NMOS管、第二NMOS管、第四NMOS管、第零一NMOS管以及电容，其中，电容的一端连接高电压HVDD，电容的另一端定义为节点A，节点A还分别连接第零一NMOS管的漏极、第二NMOS管的栅极、第二NMOS管的漏极、第四NMOS管的栅极；第二NMOS管的源极分别连接第一NMOS管的栅极和漏极，第一NMOS管的源极、第零一NMOS管的源极、第四NMOS管的源极短接并接地；定义第四NMOS管的漏极为节点B，用于连接环路中NMOS管的栅极；第零一NMOS管的栅极用于连接POR信号。

3.一种具有上电保护功能的LDO，其特征在于：包括第三PMOS管、第五至第十一NMOS管、第一电阻、第二电阻、第一电流源和第二电流源，其中，第十一NMOS管的栅极和漏极短接后，并通过第二电流源连接至高电压HVDD，该短接点还分别连接第六NMOS管的栅极和第八NMOS管的栅极；第五NMOS管的漏极连接第六NMOS管的源极，第五NMOS管的栅极、第六NMOS管的漏极、第七NMOS管的栅极共同连接，并通过第一电流源连接至高电压HVDD；第七NMOS管的漏极连接第八NMOS管的源极；第九NMOS管、第十NMOS管共源极连接，并连接至第八NMOS管的漏极；第三PMOS管的漏极连接VOUT，并连接第一电阻的一端，第一电阻的另一端分别连接第九NMOS管的栅极、第二电阻的一端，第二电阻的另一端接地；第十一NMOS管的源极、第五NMOS管的源极、第七NMOS管的源极接地；

还包括如权利要求1所述的用于高压电路的快速上电保护电路；第九NMOS管的漏极连接第一PMOS管、第二PMOS管的共栅极，第十NMOS管的栅极连接VREF，第十NMOS管的漏极、第三PMOS管的栅极均连接至第二PMOS管的漏极；第三PMOS管的漏极连接第四NMOS管的漏极。

4.一种具有上电保护功能的电流源电流镜，其特征在于：包括运算放大器、第一一PMOS管、第一二PMOS管、第一三PMOS管和电阻，其中，运算放大器的正输入端连接VREF，运算放大器的负输入端、第一一PMOS管的漏极、电阻的一端共接，电阻的另一端接地；第一一PMOS管的栅极连接运算放大器的输出端，第一一PMOS管的源极连接HVDD；第一二PMOS管的栅极、第一三PMOS管的栅极均连接运算放大器的输出端，第一二PMOS管的源极、第一三PMOS管的源极均连接HVDD；

还包括如权利要求1所述的用于高压电路的快速上电保护电路；第一一PMOS管的栅极连接第二PMOS管的漏极，第一一PMOS管的漏极连接第四NMOS管的漏极。

Images