CN112148055B - 应用于多电压输出ldo芯片的自适应滤波控制电路 - Google Patents

应用于多电压输出ldo芯片的自适应滤波控制电路 Download PDF

Info

Publication number
CN112148055B
CN112148055B CN202011144593.0A CN202011144593A CN112148055B CN 112148055 B CN112148055 B CN 112148055B CN 202011144593 A CN202011144593 A CN 202011144593A CN 112148055 B CN112148055 B CN 112148055B
Authority
CN
China
Prior art keywords
buffer
voltage
resistor
tube
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011144593.0A
Other languages
English (en)
Other versions
CN112148055A (zh
Inventor
周骞
廖天骄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan University
Original Assignee
Hunan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan University filed Critical Hunan University
Priority to CN202011144593.0A priority Critical patent/CN112148055B/zh
Publication of CN112148055A publication Critical patent/CN112148055A/zh
Application granted granted Critical
Publication of CN112148055B publication Critical patent/CN112148055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了应用于多电压输出LDO芯片的自适应滤波控制电路，属于集成电路设计领域。本发明包括：误差放大器和缓冲电路，用于生成和放大负反馈信号；电阻反馈网络，用于控制输出电压；控制电路，用于生成控制电压；自适应滤波电路，用于滤除电源电压噪声。控制电路产生的控制信号在用于控制MOS开关时，会经由自适应滤波电路进行滤波，从而防止LDO的PSRR指标受到电源噪声的影响。本发明技术优点如下：第一，本发明的结构既能保留传统电阻反馈网络的优势，又能避免存在的问题；第二，滤波电路需要的大电阻可低成本片内集成，同时是自适应的，这样可以防止出现电阻过大截断电路的可能性。

Description

应用于多电压输出LDO芯片的自适应滤波控制电路
技术领域
本发明涉及集成电路设计领域，具体涉及应用于多电压输出LDO芯片的自适应滤波控制电路。
背景技术
在集成电路设计领域中，LDO(低压差线性稳压器)芯片因为其重要性受到了工业界的广泛关注。LDO用于给电路系统中的其他芯片模块提供干净且稳定的电源。为了实现芯片的低噪声性能，人们对LDO的PSRR(电源抑制比)提出了很高的要求。同时，随着科技发展，芯片种类变得极为丰富，需要LDO提供的电源电压也非常多，为了降低设计成本，一般需要将LDO设计成多电压输出模式，所以多电压输出模式的高PSRR LDO芯片成为了设计挑战热点。
在设计多输出模式时，常用的是电阻修调网络。为了方便设计电阻串，只能选择改变反馈电压节点与输出电压节点之间的电阻，这样才能形成加法关系。若选择改变反馈电压节点与地之间的电阻，则是除法关系，无法形成高效的加法关系，这在多电压输出模式中使得电阻修调网络规模极大，无法实现预期的设计功能。
若选择改变反馈电压节点与输出电压节点之间的电阻，设计变得很简便且高效，但是它带来了另外一个严重的问题，即电源电压会越过环路控制，对输出的PSRR产生直接影响。
在LDO的负反馈环路控制模式下，LDO输出的PSRR值在带宽内近似等于环路增益，所以可以控制输出的PSRR指标。通过这种原理，可以利用不同技术将其PSRR提升到我们想要的水平。然而，在多电压输出电阻修调网络模式下，需要用不干净的电源电压去修调电阻，而这个电阻正好位于反馈电压节点与输出电压节点之间，这使得环路控制失效，电源电压可以直接影响输出，使得输出的PSRR值降低。
如果采用滤波结构来滤除电源电压中的干扰，则需要极大地电阻，高达几百兆欧姆，这对片上集成的电阻是无法想象的。同时对于人为制造的等效大电阻，则需要额外的偏置电压。在本应用中，滤波之后的电源电压还需要给缓冲器供电，用于控制电阻修调网络的MOS开关管，片外提供偏置电压会造成大量PVT(工艺、电源电压、温度)角下电压衰减严重，无法正常工作。
综上所述，在多电压输出以及高PSRR需求下，传统的多电压输出LDO芯片采用的电阻修调网络设计难以解决输出受电源电压直接影响的难题。
发明内容
为了克服现有LDO技术采用的电阻修调网络设计难以解决多电压输出受电源噪声直接影响的难题，本发明提供了应用于多电压输出LDO芯片的自适应滤波控制电路。
本发明在传统多输出LDO的基础上，增加了自适应滤波控制电路。电压控制电路产生的控制信号在用于控制MOS开关时，会经由自适应滤波电路进行滤波，从而防止LDO的PSRR指标受到电源噪声的影响。同时，滤波电路需要的大电阻可低成本片内集成，同时是自适应的，这样可以防止出现电阻过大截断电路的可能性。
应用于多电压输出LDO芯片的自适应滤波控制电路，包括误差放大器和缓冲电路，多电压输出电阻修调网络，控制电路，自适应大电阻滤波电路；
所述的误差放大器和缓冲电路包括误差放大器EA和缓冲器BF，误差放大器EA的输入负极接基准电压源信号VBG，误差放大器EA正极接电压反馈信号VFK，误差放大器EA用于放大基准信号与反馈信号的电压差值；所述误差放大器EA的输出接缓冲器BF的输入，缓冲器BF的输出用于驱动功率管；
所述的多电压输出电阻修调网络包括电阻R1、R2直到Rn，电阻Ra，以及NMOS管N1、N2直到Nn，其中n是自然数；NMOS管N1的漏极接电阻R1的正极，电阻R1正极接PMOS功率管P1的漏极，NMOS管N1的源极接电阻R1的负极，NMOS管N1的栅极接电压控制信号VA1；NMOS管N2的漏极接电阻R2的正极，电阻R2正极接电阻R1的负极，NMOS管N2的源极接电阻R2的负极，NMOS管N2的栅极接电压控制信号VA2，电阻R2的负极接电阻R3的正极；以此类推，NMOS管Nn的漏极接电阻Rn的正极，电阻Rn正极接NMOS管Rn-1的负极，NMOS管Nn的源极接电阻Rn的负极，NMOS管Nn的栅极接电压控制信号VAn，其中n是自然数；电阻Rn的负极接电阻Ra的正极，电阻Ra的负极接地GND，产生反馈电压VFK；
所述的控制电路包括译码器Y1以及缓冲电路，缓冲器C1、C2直到Cn，缓冲器D1、D2直到Dn，其中n是自然数；译码器Y1的输入接输出电压选择信号A1、A2直到Am，其中m为可调的自然数，译码器Y1的输出为电压控制信号V1、V2直到Vn，其中n是可调的自然数，译码器Y1用于将二进制输入信号转为控制信号；电压控制信号V1接缓冲器C1正极，缓冲器C1负极接缓冲器D1正极，缓冲器D1输出电压控制信号VA1，其中缓冲器C1和缓冲器D1的电源接电压VP，缓冲器C1和缓冲器D1的地接地GND；电压控制信号V2接缓冲器C2正极，缓冲器C2负极接缓冲器D2正极，缓冲器D2输出电压控制信号VA2，缓冲器C2和缓冲器D2的电源接电压VP，缓冲器C2和缓冲器D2的地接地GND；以此类推，电压控制信号Vn接缓冲器Cn正极，缓冲器Cn负极接缓冲器Dn正极，缓冲器Dn输出电压控制信号VA1，其中缓冲器C1和缓冲器D1的电源接电压VP，缓冲器C1和缓冲器Dn的地接地GND，其中n是自然数；
所述的自适应大电阻滤波电路包括PMOS管P2和电容C1，PMOS管P2的源极接电源电压VDD，PMOS管P2的栅极接PMOS管P2的漏极，PMOS管P2的漏极接电容C1负极，产生电压VP，电容C1正极接电源电压VDD，PMOS管P2等效于一个阻值极大的电阻，与电容C1一起构成滤波电路。
进一步的，所述的大电阻滤波电路为低通滤波器，滤波器截止频率小于1kHz。
进一步的，所述的PMOS管P2为普通CMOS工艺的PMOS管，阈值电压大于0V。
进一步的，所述的电阻R1、R2、直到Rn与电阻Ra为片上集成的栅极电阻。
进一步的，所述的电容C1为片上集成的MOS电容，PMOS功率管P1是大功率输出的功率管。
与现有技术相比，本发明具有如下有益的技术效果：
第一，传统电阻反馈网络位于反馈电压节点和输出电压之间，这种架构优点是设计方便简捷，缺点是不干净的电源电压会直接影响输出电压，而且这种影响不受环路带宽控制，而本发明的结构既能保留优势，又能避免以上问题；
第二，滤波电路需要的大电阻可低成本片内集成，同时是自适应的，这样可以防止出现电阻过大截断电路的可能性。
本发明的自适应滤波控制电路应用于多电压输出LDO芯片设计之中，可让输出电压的纹波完全受环路控制，从而达到很高的PSRR值。
附图说明
图1是传统多电压输出LDO结构示意图；
图2是本发明实施例应用于多电压输出LDO芯片的自适应滤波控制电路示意图；
图3是本发明实施例PMOS管等效大电阻原理分析示意图；
图4是本发明实施例大电阻滤波电路的等效电路示意图。
具体实施方式
以下结合附图和具体实施方式对本发明做进一步的说明，但是所做示例不作为对本发明的限制。
根据发明内容对具体实施方式做适应性修改
如图1所示的传统多电压输出LDO结构示意图，系统包括包括误差放大器和缓冲电路，多电压输出电阻反馈网络，控制电路；
所述的误差放大器和缓冲电路包括误差放大器EA和缓冲器BF，误差放大器的输入负极接基准电压源信号VBG，误差放大器EA正极接电压反馈信号VFK，误差放大器EA用于放大基准电压源信号VBG与电压反馈信号VFK的电压差值。误差放大器EA的输出接缓冲器BF的输入，缓冲器BF的输出接PMOS功率管P1的栅极，用于驱动功率管；所述的多电压输出电阻反馈网络包括电阻R1、R2直到Rn，以及NMOS管N1、N2直到Nn，其中n是自然数。NMOS管N1的漏极接电阻R1的正极，电阻R1正极接PMOS功率管P1的漏极，NMOS管N1的源极接电阻R1的负极，NMOS管N1的栅极接电压控制信号V1；NMOS管N2的漏极接电阻R2的正极，电阻R2正极接电阻R1的负极，NMOS管N2的源极接电阻R2的负极，NMOS管N2的栅极接电压控制信号V2，电阻R2的负极接电阻R3的正极；以此类推，NMOS管Nn的漏极接电阻Rn的正极，电阻Rn正极接NMOS管Rn-1的负极，NMOS管Nn的源极接电阻Rn的负极，NMOS管Nn的栅极接电压控制信号Vn，其中n是可调的自然数；电阻Rn的负极接电阻Ra的正极，电阻Ra的负极接地GND，产生反馈电压VFK；
所述的控制电路是译码器Y1，译码器Y1的输入接输出电压选择信号A1、A2直到Am，其中m为可调的自然数，译码器Y1的输出为电压控制信号V1、V2直到Vn，其中n是可调的自然数，译码器Y1用于将二进制输入信号转为控制信号，译码器Y1的电源接电源电压VDD，译码器Y1的地接地GND。在这种控制架构下，电源电压VDD的噪声可以直接耦合到输出电压上，因此这种结构不适合用于低噪声的多电压输出LDO芯片。
如图2所示为本发明实施例应用于多电压输出LDO芯片的自适应滤波控制电路示意图。这种结构既保留了图1传统电路的优势，又能避免电源电压VDD的噪声可以直接耦合到输出电压上的问题。其次，滤波电路需要的大电阻可低成本片内集成，同时是自适应的，这样可以防止出现电阻过大截断电路的可能性。本发明的自适应滤波控制电路应用于多电压输出LDO芯片，其中的大电阻滤波电路为低通滤波器，滤波器截止频率小于1kHz。因此电源电压VDD在被用于控制MOS开关管开通时，其中的噪声干扰成分已经被基本滤除，从而系统可达到很高的PSRR值。
应用于多电压输出LDO芯片的自适应滤波控制电路，包括误差放大器和缓冲电路，多电压输出电阻修调网络，控制电路，自适应大电阻滤波电路；
所述的误差放大器和缓冲电路包括误差放大器EA和缓冲器BF，误差放大器EA的输入负极接基准电压源信号VBG，误差放大器EA正极接电压反馈信号VFK，误差放大器EA用于放大基准信号与反馈信号的电压差值；所述误差放大器EA的输出接缓冲器BF的输入，缓冲器BF的输出用于驱动功率管；
所述的多电压输出电阻修调网络包括电阻R1、R2直到Rn，电阻Ra，以及NMOS管N1、N2直到Nn，其中n是自然数；NMOS管N1的漏极接电阻R1的正极，电阻R1正极接PMOS功率管P1的漏极，NMOS管N1的源极接电阻R1的负极，NMOS管N1的栅极接电压控制信号VA1；NMOS管N2的漏极接电阻R2的正极，电阻R2正极接电阻R1的负极，NMOS管N2的源极接电阻R2的负极，NMOS管N2的栅极接电压控制信号VA2，电阻R2的负极接电阻R3的正极；以此类推，NMOS管Nn的漏极接电阻Rn的正极，电阻Rn正极接NMOS管Rn-1的负极，NMOS管Nn的源极接电阻Rn的负极，NMOS管Nn的栅极接电压控制信号VAn，其中n是自然数；电阻Rn的负极接电阻Ra的正极，电阻Ra的负极接地GND，产生反馈电压VFK；
所述的控制电路包括译码器Y1以及缓冲电路，缓冲器C1、C2直到Cn，缓冲器D1、D2直到Dn，其中n是自然数；译码器Y1的输入接输出电压选择信号A1、A2直到Am，其中m为可调的自然数，译码器Y1的输出为电压控制信号V1、V2直到Vn，其中n是可调的自然数，译码器Y1用于将二进制输入信号转为控制信号；电压控制信号V1接缓冲器C1正极，缓冲器C1负极接缓冲器D1正极，缓冲器D1输出电压控制信号VA1，其中缓冲器C1和缓冲器D1的电源接电压VP，缓冲器C1和缓冲器D1的地接地GND；电压控制信号V2接缓冲器C2正极，缓冲器C2负极接缓冲器D2正极，缓冲器D2输出电压控制信号VA2，其中缓冲器C2和缓冲器D2的电源接电压VP，缓冲器C2和缓冲器D2的地接地GND；以此类推，电压控制信号Vn接缓冲器Cn正极，缓冲器Cn负极接缓冲器Dn正极，缓冲器Dn输出电压控制信号VA1，其中缓冲器C1和缓冲器D1的电源接电压VP，缓冲器C1和缓冲器Dn的地接地GND，其中n是自然数；
所述的自适应大电阻滤波电路包括PMOS管P2和电容C1，PMOS管P2的源极接电源电压VDD，PMOS管P2的栅极接PMOS管P2的漏极，PMOS管P2的漏极接电容C1负极，产生电压VP，电容C1正极接电源电压VDD，PMOS管P2等效于一个阻值极大的电阻，与电容C1一起构成滤波电路。
进一步的，所述的大电阻滤波电路为低通滤波器，滤波器截止频率小于1kHz。
进一步的，所述的PMOS管P2为普通CMOS工艺的PMOS管，阈值电压大于0V。
进一步的，所述的电阻R1、R2、直到Rn与电阻Ra为片上集成的栅极电阻。
进一步的，所述的电容C1为片上集成的MOS电容，PMOS功率管P1是大功率输出的功率管。
图3所示为本发明实施例的PMOS管等效大电阻原理分析示意图，PMOS管P2之所以在实际工作中能等效为一个大电阻，其根本原因就在于流过它的电流I2极小，PMOS管P2处于关断状态。滤波电路产生的电压VP用于给缓冲器供电，缓冲器除了开通瞬间会消耗大量电流，其余静止的时间段均消耗电流极小，静态功耗极低。在流经PMOS管P2的电流I2很大时，PMOS管P2开启，VP节点会获得很强的供电能力，以保证缓冲器的正常工作。在缓冲期保处于静止状态的情况下，缓冲器静态功耗极小，因此电流I2会很小，此时PMOS管P2会关断，电源电压VDD的幅值与电压VP幅值接近相等，不会影响缓冲器的输出电压，同时此时的PMOS管P2可以等效为大电阻。
图4是本发明实施例大电阻滤波电路的等效电路示意图，因为电流I2极小，甚至可以忽略，所以电源电压VDD与电压VP压差很小，PMOS管P2处于截止区，此时的PMOS管P2等效为一个大电阻RB。大电阻RB与电容C1一起构成一个大电阻滤波电路，用于滤除电源电压VDD的干扰成分。同时可以看到，PMOS管P2的栅极控制电压是自适应的，并非由外部提供。这样做的好处是在某些PVT角下，缓冲器消耗的静态电流过大，电压VP下降到危险电压水平以下，则PMOS管会进一步开启，使得VP上升，不会出现VP下降严重使得电路失效的情况。同时在选择好LDO输出电压之后，缓冲器均处于静止状态，缓冲器静态功耗极小，此时PMOS管P2会关断，PMOS管P2可以等效为大电阻，与电容C1一起完成滤波功能。

Claims (5)

1.应用于多电压输出LDO芯片的自适应滤波控制电路，其特征在于：包括误差放大器和缓冲电路，多电压输出电阻修调网络，控制电路，自适应大电阻滤波电路；
所述的误差放大器和缓冲电路包括误差放大器EA和缓冲器BF，误差放大器EA的输入负极接基准电压源信号VBG，误差放大器EA正极接电压反馈信号VFK，误差放大器EA用于放大基准信号与反馈信号的电压差值；所述误差放大器EA的输出接缓冲器BF的输入，缓冲器BF的输出用于驱动功率管；
所述的多电压输出电阻修调网络包括电阻R1、R2直到Rn，电阻Ra，以及NMOS管N1、N2直到Nn，其中n是自然数；NMOS管N1的漏极接电阻R1的正极，电阻R1正极接PMOS功率管P1的漏极，NMOS管N1的源极接电阻R1的负极，NMOS管N1的栅极接电压控制信号VA1；NMOS管N2的漏极接电阻R2的正极，电阻R2正极接电阻R1的负极，NMOS管N2的源极接电阻R2的负极，NMOS管N2的栅极接电压控制信号VA2，电阻R2的负极接电阻R3的正极；以此类推，NMOS管Nn的漏极接电阻Rn的正极，电阻Rn正极接NMOS管Rn-1的负极，NMOS管Nn的源极接电阻Rn的负极，NMOS管Nn的栅极接电压控制信号VAn，其中n是自然数；电阻Rn的负极接电阻Ra的正极，电阻Ra的负极接地GND，产生反馈电压VFK；
所述的控制电路包括译码器Y1以及缓冲电路，缓冲器C1、C2直到Cn，缓冲器D1、D2直到Dn，其中n是自然数；译码器Y1的输入接输出电压选择信号A1、A2直到Am，其中m为可调的自然数，译码器Y1的输出为电压控制信号V1、V2直到Vn，其中n是可调的自然数，译码器Y1用于将二进制输入信号转为控制信号；电压控制信号V1接缓冲器C1正极，缓冲器C1负极接缓冲器D1正极，缓冲器D1输出电压控制信号VA1，其中缓冲器C1和缓冲器D1的电源接电压VP，缓冲器C1和缓冲器D1的地接地GND；电压控制信号V2接缓冲器C2正极，缓冲器C2负极接缓冲器D2正极，缓冲器D2输出电压控制信号VA2，其中缓冲器C2和缓冲器D2的电源接电压VP，缓冲器C2和缓冲器D2的地接地GND；以此类推，电压控制信号Vn接缓冲器Cn正极，缓冲器Cn负极接缓冲器Dn正极，缓冲器Dn输出电压控制信号VAn，其中缓冲器Cn和缓冲器Dn的电源接电压VP，缓冲器Cn和缓冲器Dn的地接地GND，其中n是自然数；
所述的自适应大电阻滤波电路包括PMOS管P2和电容C1，PMOS管P2的源极接电源电压VDD，PMOS管P2的栅极接PMOS管P2的漏极，PMOS管P2的漏极接电容C1负极，产生电压VP，电容C1正极接电源电压VDD，PMOS管P2等效于一个阻值极大的电阻，与电容C1一起构成滤波电路。
2.如权利要求1所述的应用于多电压输出LDO芯片的自适应滤波控制电路，其特征在于：所述的大电阻滤波电路为低通滤波器，滤波器截止频率小于1kHz。
3.如权利要求1所述的应用于多电压输出LDO芯片的自适应滤波控制电路，其特征在于：所述的PMOS管P2为普通CMOS工艺的PMOS管，阈值电压大于0V。
4.如权利要求1所述的应用于多电压输出LDO芯片的自适应滤波控制电路，其特征在于：所述的电阻R1、R2、直到Rn与电阻Ra为片上集成的栅极电阻。
5.如权利要求1所述的应用于多电压输出LDO芯片的自适应滤波控制电路，其特征在于：所述的电容C1为片上集成的MOS电容，PMOS功率管P1是大功率输出的功率管。
CN202011144593.0A 2020-10-23 2020-10-23 应用于多电压输出ldo芯片的自适应滤波控制电路 Active CN112148055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011144593.0A CN112148055B (zh) 2020-10-23 2020-10-23 应用于多电压输出ldo芯片的自适应滤波控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011144593.0A CN112148055B (zh) 2020-10-23 2020-10-23 应用于多电压输出ldo芯片的自适应滤波控制电路

Publications (2)

Publication Number Publication Date
CN112148055A CN112148055A (zh) 2020-12-29
CN112148055B true CN112148055B (zh) 2021-06-15

Family

ID=73954727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011144593.0A Active CN112148055B (zh) 2020-10-23 2020-10-23 应用于多电压输出ldo芯片的自适应滤波控制电路

Country Status (1)

Country Link
CN (1) CN112148055B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113311895A (zh) * 2021-05-27 2021-08-27 二十一世纪（北京）微电子技术有限公司 一种基于r2r_vdac模块的ldo电路及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102331807A (zh) * 2011-09-30 2012-01-25 电子科技大学 一种集成摆率增强电路的低压差线性稳压器
US9740225B1 (en) * 2016-02-24 2017-08-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Low dropout regulator with replica feedback frequency compensation
CN108345341A (zh) * 2017-12-27 2018-07-31 思瑞浦微电子科技（苏州）股份有限公司 一种自适应增强电源抑制的线性稳压器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612408B (zh) * 2016-04-12 2018-01-21 瑞昱半導體股份有限公司 Ｐｍｏｓ功率電晶體線性降壓穩壓電路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102331807A (zh) * 2011-09-30 2012-01-25 电子科技大学 一种集成摆率增强电路的低压差线性稳压器
US9740225B1 (en) * 2016-02-24 2017-08-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Low dropout regulator with replica feedback frequency compensation
CN108345341A (zh) * 2017-12-27 2018-07-31 思瑞浦微电子科技（苏州）股份有限公司 一种自适应增强电源抑制的线性稳压器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Design of Monolithic CMOS LDO Regulator With D2 Coupling and Adaptiv Transmission Control for Adaptive Wireless Powered Bio-Implants;Chen Zheng;《IEEE》;20110405;全文 *
全片内LDO频率特性的简化电路分析方法;杨洁等;《电子产品世界》;20130104;全文 *

Also Published As

Publication number Publication date
CN112148055A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
US10481625B2 (en) Voltage regulator
US5534804A (en) CMOS power-on reset circuit using hysteresis
US7199623B2 (en) Method and apparatus for providing a power-on reset signal
US7705573B2 (en) Constant voltage circuit
CN102063146A (zh) 自适应频率补偿低压差线性稳压器
CN113760029B (zh) 一种基于全mos基准源的新型低压差线性稳压器
CN107493097B (zh) 具有长复位时间的上电自复位电路
CN113760031B (zh) 一种低静态电流nmos型全集成ldo电路
US20160274616A1 (en) Bandgap voltage generation
CN112148054A (zh) 应用于极低电压输入多电压输出ldo的反馈网络电路
US7215182B2 (en) High-performance, low-noise reference generators
CN112148055B (zh) 应用于多电压输出ldo芯片的自适应滤波控制电路
CN201041642Y (zh) 一种带负反馈的电源偏置电路
CN215642444U (zh) 一种低静态电流nmos型全集成ldo电路
US6157178A (en) Voltage conversion/regulator circuit and method
US7385437B2 (en) Digitally tunable high-current current reference with high PSRR
JP2006295843A (ja) コンパレータ回路および赤外線リモコン受信機
CN116781046A (zh) 一种迟滞比较器
CN115913202A (zh) 一种用于高压电路的快速上电保护电路
CA2686967C (en) Adjustable input receiver for low power high speed interface
CN113126685A (zh) 一种噪声滤波电路及低压差线性稳压器
CN113176802A (zh) 一种自反馈型多环路全集成低压差线性稳压器电路
EP3956984A1 (en) Peak detector
JP2008135834A (ja) オペアンプ回路
CN218675857U (zh) 高电源抑制带隙基准电路及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant