CN102331807A - 一种集成摆率增强电路的低压差线性稳压器 - Google Patents

Abstract

本发明公开了一种集成摆率增强电路的低压差线性稳压器，包括功率调整管、第一放大器、第二放大器、缓冲驱动电路和补偿电容，其特征在于，还包括摆率增强电路，摆率增强电路的输入端接线性稳压器的输出，输出端接功率调整管的栅极。本发明的线性稳压器由于采用了摆率增强技术，在保证低静态电流情况下，根据输出端V_OUT的情况实现对功率调整管栅极驱动的瞬态调节，显著提高了功率调整管栅极的电压摆率和LDO的带宽，同时利用自适应偏置技术增大了放大器的共模输入电压范围，从而大大提高了LDO电路的瞬态响应，同时提高了LDO的输出精度。

Description

一种集成摆率增强电路的低压差线性稳压器

技术领域

本发明属于电源管理技术领域，具体涉及一种低压差线性稳压器(LDO，Low DropoutRegulator)的设计。

背景技术

移动电话和个人数字助理等便携式设备，通常需要不同的电平对其中的不同模块进行供电。LDO能够将不断衰减的电池电压转换成低噪声的稳定精确电压，以满足便携式设备中对噪声敏感的模拟模块和RF模块的需要。由于集成的CMOS LDO占用芯片面积小，通常也被用来对SOC系统中的子模块进行供电，以解决串扰的问题，同时也可以减少电路板的面积和外部PIN脚数。

便携式应用中，提高电源的功率效率对于延长电池寿命相当重要。因此，在LDO设计中，低静态电流和低压差至关重要。低静态电流会影响功率调整管栅极处充放电的电压摆率，低压差会造成功率调整管的栅电容过大，从而影响环路增益带宽积和功率调整管栅极的电压摆率。传统的LDO结构如图1所示，V_OUT会在负载瞬态变化时产生尖峰，V_OUT重新恢复稳定需要一定时间，要获得快速的负载瞬态响应，需要增大静态电流。而在便携式应用中需要保证电池使用寿命，传统的LDO电路结构无法同时兼顾低的静态电流和快速的负载瞬态响应。

文献“A High Slew-Rate Push-Pull Output Amplifier for Low-Quiescent CurrentLow-Dropout Regulators With Transient-Response Improvement”(IEEE Trans.Circuits Syst.II，Exp.Briefs，vol.54，no.9，755-759，Sep.2007)中提出了一种低压差线性稳压器，这种稳压器由两个差分共栅跨导放大器、电流求和电路和电压缓冲器组成。两个跨导放大器单元由一对匹配的晶体管构成一个电流镜，然后连接成交叉耦合式而形成一个推挽输出级，从而在瞬态响应时增大功率调整管栅极的注入电流和抽取电流，最大输出电流不再像传统具有尾电流源的放大器受恒定尾电流源的限制。尽管这种稳压器一定程度上改善了功率调整管电压摆率受限的问题，但是其跨导和单位增益带宽无法在低偏置电流下响应快速的负载瞬态切换。

发明内容

本发明的目的是为了解决现有的低压差线性稳压器存在的上述问题，提出了一种集成摆率增强电路的低压差线性稳压器。

本发明的技术方案是：一种集成摆率增强电路的低压差线性稳压器，包括功率调整管、第一放大器、第二放大器、缓冲驱动电路和补偿电容，其中，缓冲驱动电路的同相输入端接基准电压源，反相输入端和缓冲驱动电路的输出端相接；第一放大器同相输入端接线性稳压器的输出，反相输入端接缓冲驱动电路输出端；第二放大器同相输入端接缓冲驱动电路输出端，反相输入端接接线性稳压器的输出；电流减法器的被减数端接第一放大器的输出端，减数端接第二放大器的输出端，电流减法器的输出端与功率调整管的栅极相连，功率调整管源极接外部的输入电源，漏极接线性稳压器的输出，补偿电容一端接线性稳压器的输出，另一端与电流减法器的被减数端相连，其特征在于，还包括摆率增强电路，摆率增强电路的输入端接线性稳压器的输出，输出端接功率调整管的栅极。

进一步的，所述摆率增强电路包括PMOS管M32、M33、M36、M39、M40、M43、M44、M47，NMOS管M34、M35、M37、M38、M41、M42、M45、M46，偏置电流源IB，电阻R1和电容C1，其中，电容C1一端作为所述摆率增强电路的输入端，接线性稳压器的输出，电容C1另一端接电阻R1一端、NMOS管M35的栅极和NMOS管M42的栅极，电阻R1的另一端接NMOS管M34的栅极和漏极；M34的栅极接PMOS管M33的漏极，PMOS管M32栅极接M32的漏极和M33的栅极，M32的源极和M33的源极都接外部的输入电源，M32的漏极接PMOS管M36的栅极和偏置电流源的一端，偏置电流源的另一端接地，NMOS管M34和M35的源极都接地，NMOS管M35的漏极接M36的漏极和NMOS管M37的漏极，PMOS管M36的源极接外部的输入电源，NMOS管M37的栅极接M37的漏极和NMOS管M38的栅极，M37和M38的源极都接地，M38的漏极接PMOS管M39的漏极，M39的栅极接M39的漏极和PMOS管M40的栅极，PMOS管M39和M40的源极都接外部的输入电源，PMOS管M40的漏极接NMOS管M41的漏极和NMOS管M45的栅极，NMOS管M41的栅极接第一偏置电压，M41的源极接地，M42的源极接地，M42的漏极接PMOS管M43的漏极和PMOS管M44的栅极，M43的栅极接第二偏置电压，PMOS管M43的源极接外部的输入电源，PMOS管M44的源极接外部的输入电源，M44的漏极接PMOS管M47的源极，M47的栅极接地，PMOS管M47的漏极接NMOS管M46的漏极并作为所述摆率增强电路的输出端，NMOS管M46的栅极接外部的输入电源，M46的源极接NMOS管M45的漏极，M45的源极接地。

进一步的，所述的第一放大器包括PMOS管M1、M2、M3、M14和NMOS管M5、M6、M7、M8、M15、M16，第二放大器包括PMOS管M9、M2、M3、M4和NMOS管M5、M6、M7、M8、M10、M11；

其中，MOS管M2、M3、M5、M6、M7和M8为第一放大器和第二放大器共用，

具体连接关系为：PMOS管M1的栅极和PMOS管M2的栅极相接，PMOS管M3的栅极和PMOS管M14的栅极相接，M1的源极和M3的源极相连作为第一放大器同相输入端，M2的源极和M14的源极相连作为第一放大器反相输入端，M2的栅极接M2的漏极、NMOS管M5的漏极和NMOS管M6的漏极，M3的栅极接M3的漏极、NMOS管M7的漏极和NMOS管M8的漏极，M5、M6、M7、M8的源极都接地，M5的栅极和M8的栅极都接第三偏置电压，PMOS管M9的栅极和M2的栅极相接，M3的栅极和PMOS管M4的栅极相接，M9的源极和M3的源极相连并作为第二放大器的反相输入端，M2的源极和M4的源极相连作为第二放大器同相输入端，M6、M7的栅极与第四偏置电压相连，NMOS管M16的源极和NMOS管M15的源极都接地，M16的栅极和M15的栅极相接，M16的漏极和M1的漏极相接，并作为第一放大器的输出端，M15的漏极接M15的栅极和M14的漏极，NMOS管M10的源极和NMOS管M11的源极接地，M10的栅极和M11的栅极相接，M10的漏极接M10的栅极和M9的漏极，M11的漏极接M4的漏极，并作为第二放大器的输出端。

进一步的，所述第四偏置电压由电流检测电路产生，所述电流检测电路包括PMOS管MS和NMOS管M21，其中，NMOS管M21源极接地，M21的漏极和M21的栅极相连，MS的源极接外部的输入电源，PMOS管MS的漏极接M21的漏极，MS的栅极与功率调整管的栅极相连。

进一步的，所述电流减法器包括PMOS管M19、M20，NMOS管M18、M17、M13、M12，其中，M17的漏极作为电流减法器被减数端，M17的栅极接M17的漏极和M18的栅极，M17和M18的源极都接地，M18的漏极接M19的漏极，M19的栅极接M19的漏极和M20的栅极，M19和M20的源极都接外部的输入电源，M20的漏极接M13的漏极并作为电流减法器的输出端，M12的漏极作为电流减法器减数端，M12的栅极接M12的漏极和M13的栅极，M12的源极和M13的源极都接地。

进一步的，所述缓冲驱动电路包括PMOS管M25、M26、M27、M30，NMOS管M22、M23、M24、M28、M29，具体连接关系为：NMOS管M23的栅极作为所述缓冲驱动电路的输入端，NMOS管M23源极接NMOS管M24的源极和NMOS管M22的漏极，M22的栅极接第五偏置电压，M22的源极接地，M23的漏极接PMOS管M25的漏极和PMOS管M30的栅极，M24的漏极接PMOS管M26的漏极和PMOS管M27的栅极，M26的栅极接M26的漏极和M25的栅极，M30的源极、M25的源极、M26的源极和M27的源极都接外部的输入电源，M30的漏极与NMOS管M29的漏极相连并作为所述缓冲驱动电路的输出端，M27的漏极接NMOS管M28的漏极，M28的栅极接M28的漏极和M29的栅极，M29的源极和M28的源极都接地。

本发明的有益效果是：本发明提供的集成摆率增强电路的低压差线性稳压器，与现有的LDO相比，由于采用了摆率增强技术，在保证低静态电流情况下，根据输出端V_OUT的情况实现对功率调整管栅极驱动的瞬态调节，显著提高了功率调整管栅极的电压摆率和LDO的带宽，同时利用自适应偏置技术增大了放大器的共模输入电压范围，从而大大提高了LDO电路的瞬态响应，同时提高了LDO的输出精度；并且由于片上补偿电容采用了有源电容倍增技术，有效节省了芯片面积，降低了成本。

附图说明

图1为传统的LDO电路结构示意图。

图2为本发明提出的集成摆率增强电路的低压差线性稳压器的电路结构示意图。

图3为本发明提出的集成摆率增强电路的低压差线性稳压器中的摆率增强电路的电路结构示意图。

图4为本发明提出的集成摆率增强电路的低压差线性稳压器中的放大器、电流减法器和补偿电容的一种电路结构示意图。

图5为本发明提出的集成摆率增强电路的低压差线性稳压器中的缓冲驱动电路的电路结构示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的阐述。

本发明提供的一种集成摆率增强电路的低压差线性稳压器，其详细技术方案如图2所示，包括功率调整管M0、第一放大器G_mH、第二放大器G_mL、缓冲驱动电路、电流减法器、补偿电容C2和摆率增强电路，其中，缓冲驱动电路的同相输入端接基准电压源V_REF，反相输入端和缓冲驱动电路的输出端V_Buffer相接；第一放大器同相输入端接线性稳压器的输出V_OUT，反相输入端接缓冲驱动电路输出端V_Buffer；第二放大器同相输入端接缓冲驱动电路输出端V_Buffer，反相输入端接接线性稳压器的输出V_OUT；电流减法器的被减数端接第一放大器的输出端，减数端接第二放大器的输出端，电流减法器的输出端与功率调整管的栅极相连，功率调整管M0的源极接外部的输入电源V_IN，漏极接线性稳压器的输出V_OUT，补偿电容C2一端接线性稳压器的输出，另一端与电流减法器的被减数端相连，摆率增强电路的输入端接线性稳压器的输出V_OUT，输出端接功率调整管的栅极。

由于采用了摆率增强技术，在保证低静态电流情况下，根据输出端V_OUT的情况实现对功率调整管栅极驱动的瞬态调节，显著提高了功率调整管栅极的电压摆率和LDO的带宽。

作为一个实施例，摆率增强电路的原理示意图如图3所示，包括PMOS管M32、M33、M36、M39、M40、M43、M44、M47，NMOS管M34、M35、M37、M38、M41、M42、M45、M46，偏置电流源I_B，电阻R1和电容C1，其中，电容C1一端作为所述摆率增强电路的输入端，接线性稳压器的输出，电容C1另一端接电阻R1一端、NMOS管M35的栅极和NMOS管M42的栅极，电阻R1的另一端接NMOS管M34的栅极和漏极；M34的栅极接PMOS管M33的漏极，PMOS管M32栅极接M32的漏极和M33的栅极，M32的源极和M33的源极都接外部的输入电源V_IN，M32的漏极接PMOS管M36的栅极和偏置电流源I_B的一端，I_B的另一端接地，NMOS管M34和M35的源极都接地，NMOS管M35的漏极接M36的漏极和NMOS管M37的漏极，PMOS管M36的源极接外部的输入电源V_IN，NMOS管M37的栅极接M37的漏极和NMOS管M38的栅极，M37和M38的源极都接地，M38的漏极接PMOS管M39的漏极，M39的栅极接M39的漏极和PMOS管M40的栅极，PMOS管M39和M40的源极都接外部的输入电源V_IN，PMOS管M40的漏极接NMOS管M41的漏极和NMOS管M45的栅极，NMOS管M41的栅极接第一偏置电压VB1，M41的源极接地，M42的源极接地，M42的漏极接PMOS管M43的漏极和PMOS管M44的栅极，M43的栅极接第二偏置电压VB2，PMOS管M43的源极接外部的输入电源V_IN，PMOS管M44的源极接外部的输入电源V_IN，M44的漏极接PMOS管M47的源极，M47的栅极接地，PMOS管M47的漏极接NMOS管M46的漏极并作为所述摆率增强电路的输出端，NMOS管M46的栅极接外部的输入电源V_IN，M46的源极接NMOS管M45的漏极，M45的源极接地。

作为另一个实施例，第一放大器G_mH和第二放大器G_mL的一种实现方案是共栅极差分输入跨导放大器结构，如图4所示。第一放大器G_mH包括PMOS管M1、M2、M3、M14和NMOS管M5、M6、M7、M8、M15、M16，第二放大器G_mL包括PMOS管M9、M2、M3、M4和NMOS管M5、M6、M7、M8、M10、M11；

其中，MOS管M2、M3、M5、M6、M7和M8为第一放大器GmH和第二放大器G_mL共用，具体连接关系如下：PMOS管M1的栅极和PMOS管M2的栅极相接，PMOS管M3的栅极和PMOS管M14的栅极相接，M1的源极和M3的源极相连作为第一放大器同相输入端，M2的源极和M14的源极相连作为第一放大器反相输入端，M2的栅极接M2的漏极、NMOS管M5的漏极和NMOS管M6的漏极，M3的栅极接M3的漏极、NMOS管M7的漏极和NMOS管M8的漏极，M5、M6、M7、M8的源极都接地，M5的栅极和M8的栅极都接第三偏置电压，PMOS管M9的栅极和M2的栅极相接，M3的栅极和PMOS管M4的栅极相接，M9的源极和M3的源极相连并作为第二放大器的反相输入端，M2的源极和M4的源极相连作为第二放大器同相输入端，M6、M7的栅极与第四偏置电压相连，NMOS管M16的源极和NMOS管M15的源极都接地，M16的栅极和M15的栅极相接，M16的漏极和M1的漏极相接，并作为第一放大器的输出端，M15的漏极接M15的栅极和M14的漏极，NMOS管M10的源极和NMOS管M11的源极接地，M10的栅极和M11的栅极相接，M10的漏极接M10的栅极和M9的漏极，M11的漏极接M4的漏极，并作为第二放大器的输出端。

这里，第四偏置电压VB4由电流检测电路产生，电流检测电路包括PMOS管MS和NMOS管M21，其中，NMOS管M21源极接地，M21的漏极和M21的栅极相连，MS的源极接外部的输入电源V_IN，PMOS管MS的漏极接M21的漏极，MS的栅极与功率调整管M0的栅极相连。

电流减法器可以采用如图4所示的一种方式，具体包括PMOS管M19、M20，NMOS管M18、M17、M13、M12，其中，M17的漏极作为电流减法器被减数端，M17的栅极接M17的漏极和M18的栅极，M17和M18的源极都接地。M18的漏极接M19的漏极，M19的栅极接M19的漏极和M20的栅极，M19和M20的源极都接外部的输入电源V_IN，M20的漏极接M13的漏极并作为电流减法器的输出端，M12的漏极作为电流减法器减数端，M12的栅极接M12的漏极和M13的栅极，M12的源极和M13的源极都接地。

G_mH主要是由接成电流镜接法的2个PMOS管M1，M2和接成电流镜接法的2个PMOS管M3，M14进行交叉耦合构成的。G_mL主要是由接成电流镜接法的2个PMOS管M9，M2和接成电流镜接法的2个PMOS管M3，M4进行交叉耦合构成的。通过交叉耦合的方式，G_mH可以在瞬态情况下向输出级功率调整管M0栅极注入更多电流，G_mL可以在瞬态情况下从输出级功率调整管M0栅极抽取更多电流。由于该LDO的增益带宽积主要由2个放大器的整体跨导G_m除以功率调整管栅极电容C_pass决定，因此可以通过增大2个放大器的整体跨导G_m以增大增益带宽积，使得该LDO可以获得更快的瞬态响应。上述2个放大器通过采用电流减法的正反馈方式，来提高放大器的跨导。在G_mH中，PMOS管M1的漏极电流减去经过电流镜M15和M16镜像的PMOS管M14的漏极电流，通过M17和M18构成的电流镜进行镜像，再通过M19和M20构成的电流镜进行镜像，可以实现对输出级功率调整管M0栅极的电流注入。在G_mL中，PMOS管M4的漏极电流减去经过电流镜M10和M11镜像的PMOS管M9的漏极电流，通过M12和M13构成的电流镜进行镜像，可以实现对输出级功率调整管M0栅极的电流抽取。V_OUT电压正向增量越大，则G_mH向M0栅极提供的注入电流越大；V_OUT电压负向增量越大，则G_mL向M0栅极提供的抽取电流越大。因此，通过电流减法实现了正反馈。本发明中将G_mH中PMOS电流镜M1和M2的宽长比之比设置为2/2，M3和M14的宽长比之比设置为2/1，将G_mL中PMOS电流镜M3和M4的宽长比之比设置为2/2，M2和M9的宽长比之比设置为2/1，可以实现将G_mH的跨导增大为M1跨导的1.5倍，将G_mL的跨导增大为M4跨导的1.5倍。由于该LDO的增益带宽积主要由2个放大器的整体跨导G_m除以功率调整管栅极电容C_pass决定，增大G_m可以增大增益带宽积，使得该LDO获得更快的瞬态响应。在负载较重的情况下，为了减少M0占用的芯片面积，M0被设计工作在线性区，此时，漏极电流与柵源电压是线性关系，不再像饱和区情况下是平方关系。在这种情况下，要使漏极电流变化，需要柵源电压有更大的变化。于是，上述放大器通过采用自适应偏置来实现重负载情况下的高速控制。其中，PMOS管MS可以实现对M0漏极电流的检测，并通过2个NMOS管M21和M6构成的电流镜，以及2个NMOS管M21和M7构成的电流镜将该检测电流反馈给G_mH和G_mL中的M2和M3。M1跨导的计算公式为：

$g_{m1}=\sqrt{2{\mathrm{\μ}}_p{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_1(I_{\mathrm{BB}}+I_{\mathrm{AB}})}$

其中，μ_p为空穴的迁移率，C_ox为单位面积氧化层电容，

为M1的宽长比，I_BB为M5的漏电流，I_AB为M6的漏电流。由上述公式可见，重负载情况下，偏置电流增大，跨导相应增大，使得放大器的带宽增大。轻负载情况下，反馈电流大小几乎可以忽略不计，可以获得较高的电流效率，延长电池的使用时间。

由于自适应偏置仅当功率调整管栅极电压下降时才会起作用，因此，当负载电流突然增大时，在功率调整管栅极电压下降之前会有一段由环路带宽决定的时间延迟存在，这将影响自适应偏置的效果。为了解决有限带宽的影响，减小输出电压尖峰以及进一步缩短恢复时间，可以将摆率增强电路与放大器并联以获得更好的稳压器电压输出。该摆率增强电路静态时彻底关断，仅在瞬态情况下提供动态电流对功率调整管栅电容进行充放电。

这里，提供的如图3所示的摆率增强电路是由电容C1及电阻R1构成之高通滤波器对输出电压V_OUT的快速瞬态变化进行检测。当V_OUT瞬时由低变到高时，电压变化通过该高通滤波器耦合到NMOS管M42的栅极，此时M42柵源电压的变化会产生相应的漏电流变化，其计算公式为：

${\mathrm{\ΔI}}_6\≈g_{m42}\mathrm{\ΔV}=\sqrt{{2b}_2{I}_B{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{M42}}\mathrm{\ΔV}$

其中，ΔI₆为M42漏电流瞬态增加量，b₂为M42与M35的宽长比之比，μ_n为电子迁移率，(W/L)_M42为M42的宽长比。此时PMOS管M44栅极会被拉低，为功率调整管M0栅极提供更多的注入电流。同理，当V_OUT瞬时由高变到低时，电压变化通过该高通滤波器耦合到NMOS管M35和M42的栅极，M35漏极电压相应增大，二极管接法NMOS管M37和NMOS管M38的栅极电压相应增大，二极管接法PMOS管M39和M40的栅极电压相应减小，使得NMOS管M45的栅极电压增大，为功率调整管M0栅极提供更多的抽取电流。通过合理设置M40和M39的宽长比之比，可以保证当M40和M41都处于饱和区时，M40漏电流小于M41漏电流。通过合理设置M42和M35的宽长比之比，可以保证当M42和M43都处于饱和区时，M42漏电流小于M43漏电流。这样可以保证在静态时彻底关断M44和M45。当线性稳压器输出电压尖峰输入到该摆率增强电路时，该电路的响应时间由驱动管M44和M45的开关时间决定。当线性稳压器输出端瞬态正向摆动时，M43由线性区进入饱和区，其响应时间计算公式为：

$t_{\mathrm{res},p}=\frac{\left(\right|V_{\mathrm{thp}}|-|V_{\mathrm{ov},M43}\left|\right)C_{p1}}{g_{m42}\mathrm{\ΔV}}$

其中，V_thp为PMOS管的阈值电压，V_ov，M43为M43的过驱动电压，C_p1为M44栅极的电容，g_m42为M42的跨导。同理，当输出端瞬态负向摆动时，M41由线性区进入饱和区，其响应时间计算公式为：

$t_{\mathrm{res},n}=\frac{\left(\right|V_{\mathrm{thn}}|-|V_{\mathrm{ov},M41}\left|\right)C_{p2}}{{b_{1}g}_{m35}\mathrm{\ΔV}}$

其中，V_thn为NMOS管的阈值电压，V_ov，M41为M41的过驱动电压，C_p2为M45栅极的电容，g_m35为M35的跨导，b₁为M40与M39的宽长比之比。

由于绝大多数的电压基准都不具备电流驱动能力，因此本发明采用一个不带频率补偿的缓冲驱动电路来为外部基准电压V_REF提供缓冲。具体如图5所示，包括PMOS管M25、M26、M27、M30，NMOS管M22、M23、M24、M28、M29，具体连接关系为：NMOS管M23的栅极作为所述缓冲驱动电路的输入端，NMOS管M23源极接NMOS管M24源极和NMOS管M22的漏极，M22的栅极接第五偏置电压VB5，M22的源极接地，M23的漏极接PMOS管M25的漏极和PMOS管M30的栅极，M24的漏极接PMOS管M26的漏极和PMOS管M27的栅极，M26的栅极接M26的漏极和M25的栅极，M30的源极、M25的源极、M26的源极和M27的源极都接外部的输入电源V_IN，M30的漏极与NMOS管M29的漏极相连并作为所述缓冲驱动电路的输出端V_Buffer，M27的漏极接NMOS管M28的漏极，M28的栅极接M28的漏极和M29的栅极，M29的源极和M28的源极都接地。

由于采用了自适应偏置，重负载时提供给放大器的电流会增大，由缓冲驱动电路提供的驱动电流也需要相应增大。对于本领域普通技术人员来说，可以通过合理设计PMOS管M30的宽长比，使得M30的过驱动电压绝不会超过LDO最大压差，并且为放大器提供足够的驱动电流。否则，当V_IN和V_OUT的压差较小时，M30将会进入线性区，这样会为电源电压噪声和2个放大器的输入端之间提供一条低阻通道，极大影响电源电压抑制比。

本发明中LDO的输出端与低阻节点即6个NMOS管M1、M9、M2、M3、M14、M4的源极同时相接，使得输出极点p₂成为次主极点，而主极点则位于功率调整管的栅极。为了能够在负载电流变化范围很大的情况下实现极点分离，同时减小芯片面积，LDO中补偿电容C2采用了有源电容倍增技术。总的等效补偿电容C_C的容值为k*C₂，k＝(S₁₈/S₁₇)*(S₂₀/S₁₉)，其中S_i为第i个晶体管的宽长比，C₂为电容C2的容值。

设p₁为功率调整管栅极出极点，G_m1为第一级的等效跨导，R_o1为第一级的输出电阻，g_mo为功率调整管M0的跨导，C_pass为功率调整管M0的栅电容，C_load为负载电容，R_out为整体LDO电路的输出电阻，C_C为等效米勒电容，I_load为负载电流，下面给出LDO的频率响应计算公式。

p₁＝1/[(C_pass+C_cg_moR_out)R_o1]

$p_2=(g_{\mathrm{mo}}+1/R_{\mathrm{out}})/(C_{\mathrm{load}}+C_{\mathrm{pass}})\∝\sqrt{I_{\mathrm{load}}}$

$\mathrm{GBW}=g_{\mathrm{mo}}/[C_{\mathrm{pass}}/\left(G_{m1}{R}_{\mathrm{out}}\right)+C_c{g}_{\mathrm{mo}}/G_{m1}]\∝\sqrt{I_{\mathrm{load}}}$

由于采用了自适应偏置，各极点和增益带宽积在不同负载条件下都会随负载电流发生变化。为了得到一个大于45℃的相位裕度，p₂必须大于增益带宽积，以确定总的等效补偿电容C_C的大小。

$C_c>\frac{G_{m1}{R}_{\mathrm{out}}}{1+g_{\mathrm{mo}}{R}_{\mathrm{out}}}(C_{\mathrm{load}}+C_{\mathrm{pass}})-\frac{C_{\mathrm{pass}}}{g_{\mathrm{mo}}{R}_{\mathrm{out}}};\frac{G_{m1}{C}_{\mathrm{load}}}{g_{\mathrm{mo}}}$

其中，LDO的输出电阻R_out主要由2个放大器的整体输入电阻1/G_m决定，又由于通常g_moR_out都足够大，因此不需要使用任何大容值的片上补偿电容。采用有源电容倍增会引入1个左半平面的零点，本发明将该零点放到增益带宽积附近，增加了相位裕度，优化了频率补偿。

本发明可应用于任何需要提高LDO瞬态响应的设计中，通过采用自适应偏置和摆率增强技术，可以在保证传统LDO低静态电流的情况下，大大提高LDO的瞬态响应速度和精度。在本发明的设计中，通过采用有源电容倍增技术，在保证LDO环路稳定性的同时节约了芯片面积，降低了成本。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (6)

1.一种集成摆率增强电路的低压差线性稳压器，包括功率调整管、第一放大器、第二放大器、缓冲驱动电路和补偿电容，其中，缓冲驱动电路的同相输入端接基准电压源，反相输入端和缓冲驱动电路的输出端相接；第一放大器同相输入端接线性稳压器的输出，反相输入端接缓冲驱动电路输出端；第二放大器同相输入端接缓冲驱动电路输出端，反相输入端接接线性稳压器的输出；电流减法器的被减数端接第一放大器的输出端，减数端接第二放大器的输出端，电流减法器的输出端与功率调整管的栅极相连，功率调整管源极接外部的输入电源，漏极接线性稳压器的输出，补偿电容一端接线性稳压器的输出，另一端与电流减法器的被减数端相连，

其特征在于，还包括摆率增强电路，摆率增强电路的输入端接线性稳压器的输出，输出端接功率调整管的栅极。

2.根据权利要求1所述的低压差线性稳压器，其特征在于，所述的摆率增强电路包括PMOS管M32、M33、M36、M39、M40、M43、M44、M47，NMOS管M34、M35、M37、M38、M41、M42、M45、M46，偏置电流源IB，电阻R1和电容C1，其中，电容C1一端作为所述摆率增强电路的输入端，接线性稳压器的输出，电容C1另一端接电阻R1一端、NMOS管M35的栅极和NMOS管M42的栅极，电阻R1的另一端接NMOS管M34的栅极和漏极；M34的栅极接PMOS管M33的漏极，PMOS管M32栅极接M32的漏极和M33的栅极，M32的源极和M33的源极都接外部的输入电源，M32的漏极接PMOS管M36的栅极和偏置电流源的一端，偏置电流源的另一端接地，NMOS管M34和M35的源极都接地，NMOS管M35的漏极接M36的漏极和NMOS管M37的漏极，PMOS管M36的源极接外部的输入电源，NMOS管M37的栅极接M37的漏极和NMOS管M38的栅极，M37和M38的源极都接地，M38的漏极接PMOS管M39的漏极，M39的栅极接M39的漏极和PMOS管M40的栅极，PMOS管M39和M40的源极都接外部的输入电源，PMOS管M40的漏极接NMOS管M41的漏极和NMOS管M45的栅极，NMOS管M41的栅极接第一偏置电压，M41的源极接地，M42的源极接地，M42的漏极接PMOS管M43的漏极和PMOS管M44的栅极，M43的栅极接第二偏置电压，PMOS管M43的源极接外部的输入电源，PMOS管M44的源极接外部的输入电源，M44的漏极接PMOS管M47的源极，M47的栅极接地，PMOS管M47的漏极接NMOS管M46的漏极并作为所述摆率增强电路的输出端，NMOS管M46的栅极接外部的输入电源，M46的源极接NMOS管M45的漏极，M45的源极接地。

3.根据权利要求1或2所述的低压差线性稳压器，其特征在于，所述的第一放大器包括PMOS管M1、M2、M3、M14和NMOS管M5、M6、M7、M8、M15、M16，第二放大器包括PMOS管M9、M2、M3、M4和NMOS管M5、M6、M7、M8、M10、M11；

其中，MOS管M2、M3、M5、M6、M7和M8为第一放大器和第二放大器共用，

具体连接关系为：PMOS管M1的栅极和PMOS管M2的栅极相接，PMOS管M3的栅极和PMOS管M14的栅极相接，M1的源极和M3的源极相连作为第一放大器同相输入端，M2的源极和M14的源极相连作为第一放大器反相输入端，M2的栅极接M2的漏极、NMOS管M5的漏极和NMOS管M6的漏极，M3的栅极接M3的漏极、NMOS管M7的漏极和NMOS管M8的漏极，M5、M6、M7、M8的源极都接地，M5的栅极和M8的栅极都接第三偏置电压，PMOS管M9的栅极和M2的栅极相接，M3的栅极和PMOS管M4的栅极相接，M9的源极和M3的源极相连并作为第二放大器的反相输入端，M2的源极和M4的源极相连作为第二放大器同相输入端，M6、M7的栅极与第四偏置电压相连，NMOS管M16的源极和NMOS管M15的源极都接地，M16的栅极和M15的栅极相接，M16的漏极和M1的漏极相接，并作为第一放大器的输出端，M15的漏极接M15的栅极和M14的漏极，NMOS管M10的源极和NMOS管M11的源极接地，M10的栅极和M11的栅极相接，M10的漏极接M10的栅极和M9的漏极，M11的漏极接M4的漏极，并作为第二放大器的输出端。

4.根据权利要求3所述的低压差线性稳压器，其特征在于，所述第四偏置电压由电流检测电路产生，所述电流检测电路包括PMOS管MS和NMOS管M21，其中，NMOS管M21源极接地，M21的漏极和M21的栅极相连，MS的源极接外部的输入电源，PMOS管MS的漏极接M21的漏极，MS的栅极与功率调整管的栅极相连。

5.根据权利要求3所述的低压差线性稳压器，其特征在于，所述电流减法器包括PMOS管M19、M20，NMOS管M18、M17、M13、M12，其中，M17的漏极作为电流减法器被减数端，M17的栅极接M17的漏极和M18的栅极，M17和M18的源极都接地。M18的漏极接M19的漏极，M19的栅极接M19的漏极和M20的栅极，M19和M20的源极都接外部的输入电源，M20的漏极接M13的漏极并作为电流减法器的输出端，M12的漏极作为电流减法器减数端，M12的栅极接M12的漏极和M13的栅极，M12的源极和M13的源极都接地。

6.根据权利要求4或5所述的低压差线性稳压器，其特征在于，所述缓冲驱动电路包括PMOS管M25、M26、M27、M30，NMOS管M22、M23、M24、M28、M29，具体连接关系为：NMOS管M23的栅极作为所述缓冲驱动电路的输入端，NMOS管M23源极接NMOS管M24源极和NMOS管M22的漏极，M22的栅极接第五偏置电压，M22的源极接地，M23的漏极接PMOS管M25的漏极和PMOS管M30的栅极，M24的漏极接PMOS管M26的漏极和PMOS管M27的栅极，M26的栅极接M26的漏极和M25的栅极，M30的源极、M25的源极、M26的源极和M27的源极都接外部的输入电源，M30的漏极与NMOS管M29的漏极相连并作为所述缓冲驱动电路的输出端，M27的漏极接NMOS管M28的漏极，M28的栅极接M28的漏极和M29的栅极，M29的源极和M28的源极都接地。

Images