CN104076854B - 一种无电容低压差线性稳压器 - Google Patents

Abstract

本发明涉及电子电路技术领域，具体的说是涉及一种无电容低压差线性稳压器。本发明包括PMOS管MP、电容C2、电阻R2、缓冲器、误差放大器和动态跨导增强电路；其中，缓冲器的同相输入端接外部基准电压Vref，其反相输入端与输出端互连，其输出端接误差放大器的反相输入端；误差放大器的同相输入端接低压差线性稳压器的输出端，其输出端接动态跨导增强电路的输出端；动态跨导增强电路的第一偏置端VB1接误差放大器的第一偏置端，其第二偏置端VB2接误差放大器的第二偏置端，其输出端接MP的栅极。本发明的有益效果为，提高了其在SoC应用中的瞬态响应，DTE电路可以提供额外电流。本发明尤其适用于低压差线性稳压器。

Description

一种无电容低压差线性稳压器

技术领域

本发明属于电子电路技术领域，具体的说是涉及一种无电容低压差线性稳压器(LDO，LowDropoutRegulator)。

背景技术

复杂SoC(SystemonChip)需要多电压和低噪声电源供电，集成整个电源管理系统有利于简化电源网络布局布线，节约系统成本。低压差线性稳压器是电源管理集成电路的一个重要研究领域，高频电源抑制能力和负载瞬态响应性能的衰减是其集成化进程中面临的主要问题，期待采取新的技术予以突破。

为了得到一个具有快速瞬态响应和低噪声的输出电压，片上无电容LDO需被集成到SoC系统。无需体积大的片外电容节省了引脚数目和电路板空间，降低了由焊线引入的噪声，而且焊盘的数量减少使得芯片面积减小。然而，稳定性、调整精度、环路带宽、静态电流和瞬态响应之间的折衷使得超高速无电容LDO的设计面临更严峻的挑战。

通常，LDO的瞬态响应主要受环路增益带宽和功率晶体管栅极的摆率控制，低静态电流不可避免地降低了LDO的瞬态响应。传统采用外部电容和大的偏置电流来优化瞬态响应的方法也不再适用于SoC设计中面积受限和节能的要求。

目前，用来有效提高瞬态响应的偏置技术主要有两种，一种是自适应偏置，根据负载电流的大小来增加偏置电流；第二种为非静态偏置，主要是基于电容耦合的高通滤波器，用来增加误差放大器瞬变时的偏置电流，另外也可构建一个包含具有快速开启和自动关闭功能的电流提升电路的电压缓冲器，或者用来改进带宽和摆率的微分器。摆率可以通过监测内部节点或者输出来检测。关键是当电容耦合电路被触发时，其他控制回路将被嵌入，稳定性问题变得更加复杂，因此，确保电路工作的可靠性非常重要。传统摆率增强电路是非线性的，容易震荡。

发明内容

本发明的目的，就是针对上述传统LDO存在的问题，提出一种采用动态跨导增强(DTE，DynamicTransconductanceEnhancement)技术的无电容低压差线性稳压器。

本发明的技术方案是，一种无电容低压差线性稳压器，其特征在于，包括PMOS管MP、电容C2、电阻R2、缓冲器、误差放大器和动态跨导增强电路；其中，缓冲器的同相输入端接外部基准电压Vref，其反相输入端与输出端互连，其输出端接误差放大器的反相输入端；误差放大器的同相输入端接低压差线性稳压器的输出端，其输出端接动态跨导增强电路的输出端；动态跨导增强电路的第一偏置端VB1接误差放大器的第一偏置端，其第二偏置端VB2接误差放大器的第二偏置端，其输出端接MP的栅极；MP的源极接电源VIN，其栅极依次通过C2、R2接其漏极，其漏极接低压差线性稳压器的输出端。

具体的，所述动态跨导增强电路由PMOS管M34、M35、M37、M41、M42、M45、M46、M47，NMOS管M33、M36、M38、M39、M40、M43、M44、M48和M49，电阻R₁和电容C₁构成；其中，M34的源极接输入电源，其栅极与漏极互连，其漏极接M37的栅极和M33的漏极；M33的栅极接外部偏置电压VB，其源极接地GND；M34的栅极、M35的栅极和M45的栅极互连；M35的源极接输入电源，其漏极接M36的漏极；M36的漏极和栅极互连，其栅极通过R1接M38的栅极，其源极接地GND；M37的源极接输入电源，其栅极接M34的漏极，其漏极接M38的漏极和M39的漏极；M38的栅极与R1的连接点通过C1接低压差线性稳压器的输出端，其源极接地GND；M39的漏极和栅极互连，其栅极接M40的栅极，其源极接地GND；M41的源极接输入电源，其栅极与漏极互连，其栅极接M42的栅极，其漏极接M40的漏极；M40的源极接地GND；M42的源极接输入电源，其漏极接M43的漏极和M48的栅极；M43的栅极接M38与R1的连接点，其源极接地GND；M45的源极接输入电源，其漏极接M47的栅极和M44的漏极；M44的栅极接M43的栅极，其源极接地GND；M46的源极接输入电源，其栅极接第一偏置端，其漏极接M47的源极；M47的漏极与M48的漏极的连接点为动态跨导增强电路的输出端；M48的源极接M49的漏极；M49的栅极接第二偏置端，其源极接地GND。

本发明的有益效果为，本发明的无电容LDO采用自适应电流偏置共栅放大器与DTE技术，提高了其在SoC应用中的瞬态响应，DTE电路可以提供额外电流，其大小与AB类运算放大器的输出电流成正比，进而在瞬态过程中得到所需的摆率，而且，DTE电路在稳态下为常关状态，并不影响小信号响应，同时简化了环路稳定性设计。

附图说明

图1为本发明的无电容LDO电路拓扑结构；

图2为本发明中的误差放大器的电路图；

图3为本发明中提出的动态跨导增强电路的电路图；

图4为本发明中提出的采用DTE技术的LDO在瞬态过程中的增益提升效果图；

图5为本发明中对环路带宽改进的示意图；

图6为本发明中Buffer的电路图；

图7为本发明中提出的LDO的小信号近似模型；

图8为本发明中提出的LDO负载电流从100μA变化到100mA时负载响应的仿真结果；

图9为本发明中提出的DTE电路的瞬态响应下冲减小示意图；

图10为本发明中提出的DTE电路的瞬态响应上冲减小示意图；

图11为本发明中提出的LDO输出外挂100pF片外电容与无片外电容时，输入电源V_IN从1.7V变化到2V时线性瞬态响应的仿真结果示意图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述

本发明的采用动态跨导增强技术的无电容低压差线性稳压器电路拓扑结构如图1所示，包括功率管M_p，缓冲器Buffer，误差放大器EA，动态跨导增强电路DTE，密勒补偿电容C₂和调零电阻R₂。缓冲器Buffer的同相输入端接外部的基准电压源V_REF作为LDO的参考电压源信号的输入端，反相输入端接缓冲器的输出；误差放大器EA的同相输入端接LDO的输出，反相输入端接Buffer的输出；DTE电路的输入端接LDO的输出，第一、二偏置端均与EA相连，输出端与EA的输出、功率管M_p的栅极、密勒补偿电容C₂的一端相连接，功率管M_p的源极接输入电源V_IN，密勒补偿电容C₂的另一端与调零电阻R₂的一端相连，R₂的另一端与功率管M_p的漏极相连作为LDO的输出V_OUT。

本发明中的误差放大器EA采用自适应电流偏置的共栅误差放大器，其电路结构如图2所示，由PMOS管M15、M16、MS、M19、M20、M1、M2、M3、M4，NMOS管M14、M13、M18、M21、M22、M10、M9、M5、M6、M7、M8、M11、M12、M17构成。尽管这种自适应电流偏置的误差放大器能够通过提高瞬态改变时的偏置电流有效地解决SR受限的问题，但是却限制了输入共模范围和环路带宽。因此，在低偏置电流下快速变化的输出电压尖峰不能有效地被放大器检测到。当给SoC设计提供自适应供电时，V_OUT通常比较小，这种方法并不适用。本发明的DTE电路就是针对上述问题而展开，提供一个高通路径使功率管瞬间得到调整。

由于误差放大器的SR增强，LDO的瞬态特性显著提高。但是，自适应偏置仅在功率管的栅电压V_G下降时才被激活。如果负载电流在轻载下突然增大，V_G降低之前还需要一段时间(时间由反馈环路的带宽决定)，而自适应偏置还未被激活，这段延时会大大降低自适应偏置的有效性。对于数字和高速混合信号电路，负载电流变化基本上是由于逻辑门的开关，特别是启动，因此自适应偏置的LDO应避免大的过冲电压。基于无电容结构，为了使负反馈环路的相位裕度在轻载下大于60°，图2中由M14和M13构成的电流镜与由M18和M17构成电流镜应采用小的镜像比例系数k，以避免密勒电容面积过大。因此，尽管SR通过AB类运算放大器得到改善，但是仍受到限制。

如图3所示，DTE电路用来进一步提高瞬态下的带宽和摆率、减小输出电压的变化量，包括采样电路与驱动电路。其中，由M9-M12管构成的两个电流比较器与电容C₁和电阻R₁构成的高通滤波器用来检测瞬态期间输出电压V_OUT的过冲与下冲。R₁、C₁耦合网络实际上是电流镜M36-M38的变形，用来改变晶体管瞬态期间的偏置电流。当输出电压V_OUT发生过冲ΔV时，快速响应将会直接耦合到M44管的栅极。当C₁>C_gs36+C_gs38+C_gs44时，V_gs44立即被耦合信号主导并瞬间增大，瞬态电流增加量ΔI₄可以表达如下：

${\mathrm{\ΔI}}_4=g_{m44}\mathrm{\ΔV}=\sqrt{{2b}_2{I}_B{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{44}}\mathrm{\ΔV}---\left(1\right)$

其中，g_m44为M44管的跨导，b₂为M43管与M38管的宽长比的比例系数，I_B为M33管的漏极电流，μ_n为电子迁移率，C_OX为栅氧化物单位面积电容，(W/L)₄₄为M44管的宽长比。

基于电流镜适当的比例，M45与M44应设计满足以下条件：如果两个管子均工作在饱和区，那它们的漏电流必须满足I₃>I₄的关系。因此，M45工作在三极管区使得节点电压V_P被拉高，迫使M47管子在稳态下关断。一旦负载电流很快减小，将会产生一个很大的过冲，产生瞬态电流增加量ΔI₄将节点电压V_P拉低。M47管很大程度上开启，允许k₁I_oH为功率管的栅电容快速充电，开启速度主要由ΔI₄的大小决定。电流镜M36-M44的大的宽长比可注入更多的瞬态电流，有助于提高ΔI₄，但是会增加稳态下的静态电流。因此，M44的尺寸应在两者之间折衷考虑。当V_OUT调整至其预期的稳定电压，I₄减小，电压V_P平稳的复位到高电平，关断M47管。

类似的，开关M48可以通过将节点电压V_N拉高，产生放电电流k₂I_oL而开启。不像过冲检测电路，由电容耦合引起的最大电流增加量ΔI₂被限制。为了在电流受限条件下使得开启速度最大化，M42-M43构成互补电流比较器。在电流减法器的帮助下，I₁和I₂两个电流被反方向改变，且增强了最大驱动电流。因为由电流镜M39-M40与M41-M42引入的寄生极点位于高频，可避免用于改变I₁的附加时延。与此同时，由互补电流比较器产生的寄生电容相当小。因此，偏置电流I_B可以非常小，且具有更快速的响应时间。该方法易实现更小的芯片面积和更好的PSRR。

假定M44和M45在饱和区流过相同的电流，可以推导出正触发电压ΔV_trig+如下：

$b_1{I}_B=\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}}{2}{(W/L)}_{44}{(V_{\mathrm{ov}44}+{\mathrm{\ΔV}}_{\mathrm{trig}+})}^2---\left(2\right)$

${\mathrm{\ΔV}}_{\mathrm{trig}+}=(\sqrt{b_1}-1)V_{\mathrm{ov}44}---\left(3\right)$

其中，b₁是M45管与M34管的宽长比的比例系数，V_ov44是在电流偏置I_B下M44管的过驱动电压。

同理，负触发电压ΔV_trig可表达如下：

${\mathrm{\ΔV}}_{\mathrm{trig}-}=(1-\sqrt{\frac{2}{1+b_2}})V_{\mathrm{ov}38}---\left(4\right)$

其中，V_ov38是在电流偏置I_B下M38管的过驱动电压。ΔV_trig是保持DTE电路工作期间对噪声非敏感的适当电压。

在稳态下，C₁是开路的，导致电流提升电路自动关断。由于RC滤波器的高通特性，耦合效应与V_OUT的直流值无关，适合检测任意输出电压的电平范围，从而适当提高误差放大器的输入共模电压范围ICMR。

驱动电路由开关管M47、M48构成，偏置电压V_B1、V_B2分别控制M46、M49管的栅极构成电流源。这种结构在被触发后，相当于误差放大器的跨导增强。因此，由DTE电路传递的附加电流由反馈环路控制，可实现更好的环路稳定性。而且，当V_OUT接近最终值时，瞬态电流减小。因此，通过适当设计，在V_OUT达到指定值之前驱动电路可以完全关断。

基于上面的分析，除了SR增强，环路增益在瞬态期间也会通过DTE方案提高。因为耦合路径是高通的，环路带宽是低通的且受限的，R₁、C₁的值可设定为其构成的高通滤波器的截止频率(1/R₁C₁)略小于LDO的单位增益带宽GBW，从而拓宽LDO的环路带宽，确保DTE电路仅在高频下工作。反馈环路的增益提升效果如图4所示。本发明的LDO对带宽改进的示意图如图5所示，以证明其优越性。DTE技术专注于超越环路带宽的高频电压调整，所有这些都将在低功耗条件下产生更快的瞬态响应。

电阻R₁、电容C₁的值分别设定为500kΩ、3pF，所构成的高通滤波器的截止频率设定为100kHz。为了保证放大器具有快速响应和大的电压增益，除功率管M_p以外的所有晶体管的沟道长度设计为最小特征尺寸的5倍，使所有的寄生极点都位于高频。

通常，自适应偏置可以通过一个电流镜和一个采样管M_s来实现。然而，因为在不同的压差情况下采样管M_s与功率管M_p的源漏电压V_sd不同，所以将工作在不同的区域。为了确保电流采样功能的精度，一种低功耗的四晶体管(M19-M22)电压镜已被用来保证M_s和M_p管的V_sd总是相等的。由于误差放大器的偏置电流在重载下会增加，一个由缓冲器Buffer提供的增强驱动电流是必要的。否则，在V_REF1下大的电压下降可能会恶化负载调整。所以自适应电流偏置也被应用到Buffer。(W/L)_M32设计应该保证其过驱动电压V_ov32在重载下总小于dropout电压。否则，当电压差V_IN-V_OUT比较小时，M32将会进入线性区，大大降低PSRR。

由于LDO的输出与一个低电阻节点连接，使得位于功率管M_p栅极的主极点和输出极点被推到高频的非主极点。采用本发明的DTE电路，瞬态下电压提高，稳态下相位裕度降低，所以在轻载下的环路稳定性设计非常重要。完整的小信号近似模型如图7所示，其中G_m、R_o分别是第一级的等效跨导、输出电阻，g_mA是减小过冲的DTE电路的增强跨导，g_mo是功率管的跨导，C_pass是功率管M_P的栅电容，R_out是总的输出电阻，C_load为负载电容，电压增益V_g(s)/V_in(s)可表达如下：

$\frac{V_g}{V_{\mathrm{in}}}=\frac{G_m{R}_o[1+(1+g_{\mathrm{mA}}/G_m)R_1{C}_{1}s]}{(1+{\mathrm{sR}}_1{C}_1)[1+{\mathrm{sR}}_o(C_{\mathrm{pass}}+C_2{g}_{\mathrm{mo}}{R}_{\mathrm{out}})]}---\left(5\right)$

典型应用下，由于C_load远大于C₁，输出V_out的阻抗表达如下：

$Z_{\mathrm{out}}\left(s\right)=R_{\mathrm{ort}}\left|\right|\frac{1}{{\mathrm{sC}}_{\mathrm{load}}}\left|\right|\frac{1+{\mathrm{sR}}_1{C}_1}{{\mathrm{sC}}_1}$

$=\frac{R_{\mathrm{out}}(1+{\mathrm{sR}}_1{C}_1)}{1+(R_1{C}_1+R_{\mathrm{out}}{C}_{\mathrm{load}}+R_{\mathrm{out}}{C}_1)s+R_1{C}_1{R}_{\mathrm{out}}{C}_{\mathrm{load}}{s}^2}$

$\≈\frac{R_{\mathrm{out}}}{(1+R_{\mathrm{out}}{C}_{\mathrm{load}}s)}$

从(8)式可以看出，输出阻抗中R₁C₁网络的负载效应可被近似忽略，所以LDO的完整环路增益如下：

$T\left(s\right)=\frac{G_m{R}_o{g}_{\mathrm{mo}}{R}_{\mathrm{out}}(1+s/z_1)(1+s/z_1)}{(1+s/p_1)(1+s/p_2)(1+s/p_3)}---\left(7\right)$

其中

$z_1=-\frac{1}{(1+g_{\mathrm{mA}}/G_m)R_1{C}_1}---\left(8\right)$

$z_2=-\frac{1}{(R_2-1/g_{\mathrm{mo}})C_2}---\left(9\right)$

$p_1=-\frac{1}{R_o(C_{\mathrm{pass}}+C_2{g}_{\mathrm{mo}}{R}_{\mathrm{out}})}---\left(10\right)$

$p_2=-\frac{1}{R_1{C}_1}---\left(11\right)$

$p_3=-\frac{g_{\mathrm{mo}}+1/R_{\mathrm{out}}}{C_{\mathrm{load}}+C_{\mathrm{pass}}}\∝\sqrt{I_{\mathrm{load}}}---\left(12\right)$

其中，I_load为负载电流。

此处，AB误差放大器的输入电阻1/G_m主要决定了R_out，使跨导g_mA增强至k₁G_m。在传输函数中有两个零点和三个极点。z₂用来补偿由输出极点p₃引起的相位滞后，当瞬态下发生环路扩展时确保良好的环路稳定性。DTE电路触发前后的增益带宽积如下所示：

$\mathrm{GBW}=g_{\mathrm{mo}}{G}_m/(C_{\mathrm{pass}}/R_{\mathrm{out}}+g_{\mathrm{mo}}{C}_2)\∝\sqrt{I_{\mathrm{load}}}---\left(13\right)$

${\mathrm{GBW}}^{\′}\≈G_m{R}_o{g}_{\mathrm{mo}}{R}_{\mathrm{out}}{p}_1\·\frac{p_2}{z_1}=(1+g_{\mathrm{mA}}/G_m)\·\mathrm{GBW}---\left(14\right)$

动态跨导g_mA更大，环路带宽将会更宽。由于采用了自适应偏置，极点p₃和GBW在不同的负载下会改变，轻载下环路稳定性更差。为了使相位裕度大于45°，瞬态响应更好，p₃必须大于GBW，由此来确定密勒电容C₂的大小：

$C_2>\frac{(G_m+g_{\mathrm{mA}})R_{\mathrm{out}}}{1+g_{\mathrm{mo}}{R}_{\mathrm{out}}}\·(C_{\mathrm{load}}+C_{\mathrm{pass}})-\frac{C_{\mathrm{pass}}}{g_{\mathrm{mo}}{R}_{\mathrm{out}}}\≈\frac{(1+k_1)G_m}{g_{\mathrm{mo}}}{C}_{\mathrm{load}}+\frac{k_1{G}_m}{g_{\mathrm{mo}}}{C}_{\mathrm{pass}}---\left(15\right)$

为了保证稳定性LDO的最小负载电流是100μA。通常，将参数g_mR_out或g_mo/G_m设置得足够大使其在无大片外补偿电容的情况下实现补偿。动态跨导g_mA应精心设计，在SR改进与由密勒电容造成的芯片面积消耗之间做折衷。由于重载下输出极点P₃现位于更高频处，采用更大的系数k₂来进一步提高SR和带宽。

图8为本发明LDO的负载调整率，输入电源V_IN的大小为1.7V，负载电流I_load在100μA和100mA之间瞬态切换，证明了DTE电路使得瞬态性能提升。可以看出，本发明LDO的输出电压都能在1μs内得到调节，而且电压尖峰小于250mV，仿真结果显示LDO环路具有很好的稳定性。与未采用DTE技术的电路相比，调节时间减小了将近3倍。DTE电路的瞬态响应下冲减小示意图如图9所示。通过将节点电压V_N拉高，DTE电路提供一个高达40μA的电流对Mp管的栅电容进行放电，而总的静态电流仅为15μA。DTE电路的瞬态响应下冲减小示意图如图10所示，考虑到稳定性，将动态电流I_M46设置的比较小。

包含100pF片外输出电容与无片外电容时的线性瞬态响应结果如图11所示，Vin从1.7V变化到2V，I_load为100μA。结果表明输出电压在2μs内完全恢复，最大的电压尖峰为80mV。所有的仿真结果表明本发明的LDO环路具有很好的稳定性。

本发明采用先进的DTE技术，基于电容耦合，低功耗的DTE电路检测快速变化的输出电压尖峰，提供一个额外的充、放电路径，优化了共栅误差放大器的输入电压共模范围、环路带宽和功率管栅端的摆率，以此设计了一种高速的自适应偏置的无电容低压差线性稳压器，在负载瞬态响应方面实现了显著的改进。

Claims (1)

1.一种无电容低压差线性稳压器，其特征在于，包括PMOS管MP、电容C2、电阻R2、缓冲器、误差放大器和动态跨导增强电路；其中，缓冲器的同相输入端接外部基准电压Vref，其反相输入端与输出端互连，其输出端接误差放大器的反相输入端；误差放大器的同相输入端接低压差线性稳压器的输出端，其输出端接动态跨导增强电路的输出端；动态跨导增强电路的第一偏置端VB1接误差放大器的第一偏置端，其第二偏置端VB2接误差放大器的第二偏置端，其输出端接MP的栅极；MP的源极接电源VIN，其栅极依次通过电容C2、电阻R2接其漏极，其漏极接低压差线性稳压器的输出端；所述动态跨导增强电路由PMOS管M34、M35、M37、M41、M42、M45、M46、M47，NMOS管M33、M36、M38、M39、M40、M43、M44、M48和M49，电阻R1和电容C1构成；其中，M34的源极接输入电源，其栅极与漏极互连，其漏极接M37的栅极和M33的漏极；M33的栅极接外部偏置电压VB，其源极接地GND；M34的栅极、M35的栅极和M45的栅极互连；M35的源极接输入电源，其漏极接M36的漏极；M36的漏极和栅极互连，其栅极通过电阻R1接M38的栅极，其源极接地GND；M37的源极接输入电源，其栅极接M34的漏极，其漏极接M38的漏极和M39的漏极；M38的栅极与电阻R1的连接点通过电容C1接低压差线性稳压器的输出端，其源极接地GND；M39的漏极和栅极互连，其栅极接M40的栅极，其源极接地GND；M41的源极接输入电源，其栅极与漏极互连，其栅极接M42的栅极，其漏极接M40的漏极；M40的源极接地GND；M42的源极接输入电源，其漏极接M43的漏极和M48的栅极；M43的栅极接M38的栅极，其源极接地GND；M45的源极接输入电源，其漏极接M47的栅极和M44的漏极；M44的栅极接M43的栅极，其源极接地GND；M46的源极接输入电源，其栅极接误差放大器的第一偏置端，其漏极接M47的源极；M47的漏极与M48的漏极的连接点为动态跨导增强电路的输出端；M48的源极接M49的漏极；M49的栅极接误差放大器的第二偏置端，其源极接地GND。