CN105425888A - 适用于电源管理的q值调节的低输出电流ldo电路 - Google Patents

适用于电源管理的q值调节的低输出电流ldo电路 Download PDF

Info

Publication number
CN105425888A
CN105425888A CN201511024508.6A CN201511024508A CN105425888A CN 105425888 A CN105425888 A CN 105425888A CN 201511024508 A CN201511024508 A CN 201511024508A CN 105425888 A CN105425888 A CN 105425888A
Authority
CN
China
Prior art keywords
nmos pass
pass transistor
nmos
transistor
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511024508.6A
Other languages
English (en)
Inventor
肖夏
张庚宇
徐江涛
聂凯明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201511024508.6A priority Critical patent/CN105425888A/zh
Publication of CN105425888A publication Critical patent/CN105425888A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种适用于电源管理的Q值调节的低输出电流LDO电路：第一跨导增益输入级、宽带放大级、第二跨导增益输入级和功率晶体管回路分别连接电源电压VDD，第一跨导增益输入级的输入端连接基准电压Vref和电阻反馈回路，第一跨导增益输入级的输出端依次通过电流镜缓冲级和宽带放大级连接第二跨导增益输入级的输入端，第二跨导增益输入级的输出端连接功率晶体管回路，第一跨导增益输入级的输出端通过第一频率补偿电容连接功率晶体管回路，通过第二频率补偿电容至输出端Vout，功率晶体管回路的输出端至电压输出端Vout，电压输出端Vout通过第五电阻Resr和输出电容Cout接地，通过第六电阻RL接地。本发明具有较好的电压调整率和负载调整率。

Description

适用于电源管理的Q值调节的低输出电流LDO电路
技术领域
本发明涉及一种线性稳压器。特别是涉及一种适用于电源管理的Q值调节的低输出电流LDO。
背景技术
现代高速发展的便携式电子设备(手机、Ipad、笔记本等)的许多个功能模块需要电源管理单元来供电。电源管理芯片可以在电源和电子设备之间实现起对电能的变换、分配、检测以及稳压、降噪的功能。而近年来电源管理芯片(DC-DC、AC-DC、LDO等)的增长需求的大部分来源于高容量电池供电的便携式电子设备，如手机、数字音乐播放器、数码相机、手持医疗仪器和测试仪器等。名目繁多的电子产品对电源的要求也各不相同。例如：手机及通信系统要求电源具有低噪声和低纹波的特性；并且由于系统集成的需要，还要求占用PCB板面积小，外围电路简单的特性。那么低压差线性稳压器(LDO)是最恰当的选择。因为LDO芯片具有以下几个技术特点：精密的电压基准，低静态电流，低压降调整管，高性能低噪音的运放，以及稳定而快速的环路响应。所以基于这些特性，可以根据不同的应用环境设计出具有针对性地LDO芯片。
一般采用撕裂零极点方法来维持LDO开环响应的稳定性，即：提高功率晶体管MP的跨导，这会提高LDO的输出电流，从而环路的共轭非主极点远高于单位增益带宽积(GBW)，使得LDO稳定。但是随着输出电流降低，LDO的功率晶体管的跨导就会变小，即：LDO的共轭非主极点慢慢接近GBW，这时环路有较高的Q值，最终使得环路不稳定。为了维持环路的稳定性，需要更大的片上补偿电容，这就占据了很大的芯片面积。为了克服这个不足，本发明可以提出一款超低静态电流、调节Q值的小输出电流LDO。该LDO采用调节Q值技术可以在宽范围的负载情况下保持LDO稳定，具有低的输出电流和较小的芯片面积。
发明内容
本发明所要解决的技术问题是，提供一种在宽范围的负载情况下保持LDO稳定，具有低的输出电流和较小芯片面积的适用于电源管理的Q值调节的低输出电流LDO电路。
本发明所采用的技术方案是：一种适用于电源管理的Q值调节的低输出电流LDO电路，包括有：由第一跨导增益输入级构成的第一增益放大级，由第二跨导增益级构成的第二益放大级，宽带放大级，电流镜缓冲级，功率晶体管回路，电阻反馈回路，以及第一频率补偿电容和第二频率补偿电容，其中，所述的第一跨导增益输入级、宽带放大级、第二跨导增益输入级和功率晶体管回路分别连接电源电压VDD，所述的第一跨导增益输入级的输入端分别连接基准电压Vref和电阻反馈回路，第一跨导增益输入级的输出端依次通过电流镜缓冲级和宽带放大级连接第二跨导增益输入级的输入端，第二跨导增益输入级的输出端连接功率晶体管回路，所述的第一跨导增益输入级的输出端还分别通过第一频率补偿电容连接功率晶体管回路，以及通过第二频率补偿电容至输出端Vout，功率晶体管回路的输出端至电压输出端Vout，所述的电压输出端Vout还依次通过第五电阻Resr和输出电容Cout接地，以及通过第六电阻RL接地。
所述的第一跨导增益输入级是由输入端连接基准电压Vref的第一跨导增益和输入端连接电阻反馈回路R的第二跨导增益构成；所述电流镜缓冲级包括有第一电流镜缓冲级和第二电流镜缓冲级；其中，所述第一跨导增益的输出端依次通过第一电流镜缓冲级和宽带放大级连接第二跨导增益输入级的输入端，以及通过第一频率补偿电容Cm1连接功率晶体管回路；所述第二跨导增益的输出端依次通过第二电流镜缓冲级和宽带放大级连接第二跨导增益的输入端，以及通过第二频率补偿电容Cm2至电压输出端Vout。
所述的第一跨导增益是由第六PMOS晶体管M12实现，所述第二跨导增益是由第五PMOS晶体管M11实现，其中，所述第六PMOS晶体管M12的栅极接第一基准电压Vref，第五PMOS晶体管M11的栅极接电阻反馈回路R，第六PMOS晶体管M12的漏极接第一电流镜缓冲级，以及通过第一频率补偿电容Cm1连接功率晶体管回路，第五PMOS晶体管M11的漏极接第二电流镜缓冲级，以及通过第二频率补偿电容Cm2至电压输出端Vout，所述第六NMOS晶体管M12和第五NMOS晶体管M11的源极通过第一PMOS晶体管M10连接电源电压VDD，第一PMOS晶体管M10的栅极接第一偏置电压Vb1。
所述的第一电流镜缓冲级是由第十一NMOS晶体管M14和第十二NMOS晶体管M141实现，其中，所述第十一NMOS晶体管M14和第十二NMOS晶体管M141的栅极相互连接，第十一NMOS晶体管M14和第十二NMOS晶体管M141的源极接地，第十一NMOS晶体管M14的漏极构成第一电流镜缓冲级的输入端连接用于实现第一跨导增益的第六PMOS晶体管M12的漏极，第十一NMOS晶体管M14的漏极和栅极相互连接，第十二NMOS晶体管M141的漏极构成第一电流镜缓冲级的输出端连接宽带放大级；所述第二电流镜缓冲级是由第十三NMOS晶体M13和第十四NMOS晶体M131实现，第十三NMOS晶体M13的栅极和漏极相互连接，第十三NMOS晶体M13和第十四NMOS晶体M131的栅极相互连接，第十三NMOS晶体M13和第十四NMOS晶体M131的源极接地，第十三NMOS晶体M13的漏极构成第二电流镜缓冲级的输入端连接用于实现第二跨导增益的第五PMOS晶体管M11的漏极，第十四NMOS晶体M131的漏极构成第二电流镜缓冲级的输出端连接宽带放大级。
所述的第十一NMOS晶体管M14与第十二NMOS晶体管M141的宽长比k1为2～5；所述第十三NMOS晶体M13和第十四NMOS晶体M131的宽长比k2为2～5。
所述的宽带放大级包括有第七NMOS晶体管M15、第八NMOS晶体管M16、第九NMOS晶体管M151和第十NMOS晶体管M161，以及第一电阻Rb1和第二电阻Rb2，其中，第七NMOS晶体管M15的栅极和第九NMOS晶体管M151的漏极连接第一电阻Rb1的一端，第八NMOS晶体管M16的栅极和第十NMOS晶体管M161的漏极连接第二电阻Rb2的一端，第一电阻Rb1和第二电阻Rb2的另一端通过第二PMOS晶体管M101接电源电压VDD，第七NMOS晶体管M15的源极和第九NMOS晶体管M151的栅极构成宽带放大级的一个输入端连接第二电流镜缓冲级的输出端，第八NMOS晶体管M16的源极和第十NMOS晶体管M161的栅极构成宽带放大级的又一个输入端连接第一电流镜缓冲级的输出端，第七NMOS晶体管M15的漏极通过第三PMOS晶体管M17接电源电压VDD，第三PMOS晶体管M17的栅极和漏极相互连接，第八NMOS晶体管M16的漏极通过第四PMOS晶体管M18接电源电压VDD，第八NMOS晶体管M16的漏极还构成宽带放大级的输出端连接用于实现第二跨导增益输入级的第十五PMOS晶体管M19，所述第二PMOS晶体管M101的栅极接第一偏置电压Vb1，第三PMOS晶体管M17和第四PMOS晶体管M18的栅极相互连接，第十五PMOS晶体管M19的源极接电源电压VDD，第十五PMOS晶体管M19的漏极构成输出端和第十六NMOS晶体管M20的漏极共同接功率晶体管回路，第十六NMOS晶体管M20的栅极连接第八NMOS晶体管M16的栅极，第十六NMOS晶体管M20的源极通过一个第十七NMOS晶体管M21接地，第十七NMOS晶体管M21的栅极接第二偏置电压Vb2。
所述的功率晶体管回路包括有第十八PMOS晶体管MP和反馈电容Cm3，其中，第十八PMOS晶体管MP的栅极作为输入端分别连接用于实现第二跨导增益输入级的第十五PMOS晶体管M19的输出端即漏极，以及连接第一频率补偿电容Cm1，第十八PMOS晶体管MP的栅极还连接反馈电容Cm3的一端，第十八PMOS晶体管MP的源极接电源电压VDD，第十八PMOS晶体管MP的漏极和反馈电容Cm3的另一端共同至电压输出端Vout。
所述的电阻反馈回路R是由第三电阻Rf1和第四电阻Rf2串联构成，其中，第三电阻Rf1和第四电阻Rf2的连接点作为反馈端连接用于实现构成第一跨导增益输入级的第二跨导增益的第五NMOS晶体管M11的栅极，所述第三电阻Rf1的另一端至电压输出端Vout，所述第四电阻Rf2的另一端接地。
本发明的适用于电源管理的Q值调节的低输出电流LDO电路，在宽范围的负载情况下保持LDO稳定，具有低的输出电流和较小的芯片面积。具有较好的电压调整率和负载调整率。
附图说明
图1是本发明适用于电源管理的Q值调节的低输出电流LDO电路的原理框图；
图2是图1的电路原理图。
具体实施方式
下面结合实施例和附图对本发明的适用于电源管理的Q值调节的低输出电流LDO电路做出详细说明。
本发明的适用于电源管理的Q值调节的低输出电流LDO电路，是由两个增益放大级、一个宽带放大级、两个电流镜缓冲级、一个功率晶体管回路、一个电阻反馈回路和两个频率补偿回路组成。两个增益放大级分别是：第一跨导增益输入级包括gm11和gm12；第二跨导增益输入级gm2。两个电流镜缓冲级包括：第一电流镜缓冲级和第二电流镜缓冲级。一个宽带放大级。一个功率晶体管回路。一个电阻反馈回路。两个频率补偿电容Cm1和Cm2。
如图1所示，本发明的适用于电源管理的Q值调节的低输出电流LDO电路，包括有：由第一跨导增益输入级gm11、gm12构成的第一增益放大级，由第二跨导增益输入级gm2构成的第二益放大级，宽带放大级F，电流镜缓冲级D，功率晶体管回路B，电阻反馈回路R，以及第一频率补偿电容Cm1和第二频率补偿电容Cm2，其中，所述的第一跨导增益输入级gm11、gm12、宽带放大级F、第二跨导增益输入级gm2和功率晶体管回路B分别连接电源电压VDD，所述的第一跨导增益输入级gm11、gm12的输入端分别连接基准电压Vref和电阻反馈回路R，第一跨导增益输入级gm11、gm12的输出端依次通过电流镜缓冲级D和宽带放大级F连接第二跨导增益输入级gm2的输入端，第二跨导增益输入级gm2的输出端连接功率晶体管回路B，所述的第一跨导增益输入级gm11、gm12的输出端还分别通过第一频率补偿电容Cm1连接功率晶体管回路B，以及通过第二频率补偿电容Cm2至电压输出端Vout，功率晶体管回路B的输出端至电压输出端Vout，所述的电压输出端Vout还依次通过第五电阻Resr和输出电容Cout接地，以及通过第六电阻RL接地。
所述的第一跨导增益输入级是由输入端连接基准电压Vref的第一跨导增益gm11和输入端连接电阻反馈回路R的第二跨导增益gm12构成；所述电流镜缓冲级D包括有第一电流镜缓冲级D1和第二电流镜缓冲级D2；其中，所述第一跨导增益gm11的输出端依次通过第一电流镜缓冲级D1和宽带放大级F连接第二跨导增益输入级gm2的输入端，以及通过第一频率补偿电容Cm1连接功率晶体管回路B；所述第二跨导增益gm12的输出端依次通过第二电流镜缓冲级D2和宽带放大级F连接第二跨导增益gm12的输入端，以及通过第二频率补偿电容Cm2至电压输出端Vout。
本发明的适用于电源管理的Q值调节的低输出电流LDO电路的具体构成如图2所示，具体如下：
所述的第一跨导增益gm11是由第六NMOS晶体管M12实现，所述第二跨导增益gm12是由第五NMOS晶体管M11实现，其中，所述第六NMOS晶体管M12的栅极接第一基准电压Vref，第五NMOS晶体管M11的栅极接电阻反馈回路R，第六NMOS晶体管M12的漏极接第一电流镜缓冲级D1，以及通过第一频率补偿电容Cm1连接功率晶体管回路B，第五NMOS晶体管M11的漏极接第二电流镜缓冲级D2，以及通过第二频率补偿电容Cm2至电压输出端Vout，所述第六NMOS晶体管M12和第五NMOS晶体管M11的源极通过第一PMOS晶体管M10连接电源电压VDD，第一PMOS晶体管M10的栅极接第一偏置电压Vb1。
所述的第一电流镜缓冲级D1是由第十一NMOS晶体管M14和第十二NMOS晶体管M141实现，其中，所述第十一NMOS晶体管M14和第十二NMOS晶体管M141的栅极相互连接，第十一NMOS晶体管M14和第十二NMOS晶体管M141的源极接地，第十一NMOS晶体管M14的漏极构成第一电流镜缓冲级D1的输入端连接用于实现第一跨导增益gm11的第六NMOS晶体管M12的漏极，第十一NMOS晶体管M14的漏极和栅极相互连接，第十二NMOS晶体管M141的漏极构成第一电流镜缓冲级D1的输出端连接宽带放大级F；所述第二电流镜缓冲级D2是由第十三NMOS晶体M13和第十四NMOS晶体M131实现，第十三NMOS晶体M13的栅极和漏极相互连接，第十三NMOS晶体M13和第十四NMOS晶体M131的栅极相互连接，第十三NMOS晶体M13和第十四NMOS晶体M131的源极接地，第十三NMOS晶体M13的漏极构成第二电流镜缓冲级D2的输入端连接用于实现第二跨导增益gm12的第五NMOS晶体管M11的漏极，第十四NMOS晶体M131的漏极构成第二电流镜缓冲级D2的输出端连接宽带放大级F。
所述的第十一NMOS晶体管M14与第十二NMOS晶体管M141的宽长比k1为2～5；所述第十三NMOS晶体M13和第十四NMOS晶体M131的宽长比k2为2～5。
所述的宽带放大级F包括有第七NMOS晶体管M15、第八NMOS晶体管M16、第九NMOS晶体管M151和第十NMOS晶体管M161，以及第一电阻Rb1和第二电阻Rb2，其中，第七NMOS晶体管M15的栅极和第九NMOS晶体管M151的漏极连接第一电阻Rb1的一端，第八NMOS晶体管M16的栅极和第十NMOS晶体管M161的漏极连接第二电阻Rb2的一端，第一电阻Rb1和第二电阻Rb2的另一端通过第二PMOS晶体管M101接电源电压VDD，第七NMOS晶体管M15的源极和第九NMOS晶体管M151的栅极构成宽带放大级F的一个输入端连接第二电流镜缓冲级D2的输出端，第八NMOS晶体管M16的源极和第十NMOS晶体管M161的栅极构成宽带放大级F的又一个输入端连接第一电流镜缓冲级D1的输出端，第七NMOS晶体管M15的漏极通过第三PMOS晶体管M17接电源电压VDD，第三PMOS晶体管M17的栅极和漏极相互连接，第八NMOS晶体管M16的漏极通过第四PMOS晶体管M18接电源电压VDD，第八NMOS晶体管M16的漏极还构成宽带放大级F的输出端连接用于实现第二跨导增益输入级gm2的第十五PMOS晶体管M19，所述第二PMOS晶体管M101的栅极接第一偏置电压Vb1，第三PMOS晶体管M17和第四PMOS晶体管M18的栅极相互连接，第十五PMOS晶体管M19的源极接电源电压VDD，第十五PMOS晶体管M19的漏极构成输出端和第十六NMOS晶体管M20的漏极共同接功率晶体管回路B，第十六NMOS晶体管M20的栅极连接第八NMOS晶体管M16的栅极，第十六NMOS晶体管M20的源极通过一个第十七NMOS晶体管M21接地，第十七NMOS晶体管M21的栅极接第二偏置电压Vb2。
所述的功率晶体管回路B包括有第十八PMOS晶体管MP和反馈电容Cm3，其中，第十八PMOS晶体管MP的栅极作为输入端分别连接用于实现第二跨导增益输入级gm2的第十五PMOS晶体管M19的输出端即漏极，以及连接第一频率补偿电容Cm1，第十八PMOS晶体管MP的栅极还连接反馈电容Cm3的一端，第十八PMOS晶体管MP的源极接电源电压VDD，第十八PMOS晶体管MP的漏极和反馈电容Cm3的另一端共同至电压输出端Vout。
所述的电阻反馈回路R是由第三电阻Rf1和第四电阻Rf2串联构成，其中，第三电阻Rf1和第四电阻Rf2的连接点作为反馈端连接用于实现构成第一跨导增益输入级的第二跨导增益gm12的第五NMOS晶体管M11的栅极，所述第三电阻Rf1的另一端至电压输出端Vout，所述第四电阻Rf2的另一端接地。
本发明的适用于电源管理的Q值调节的低输出电流LDO电路，选取第六NMOS晶体管M12作为基准电压输入端、第五NMOS晶体管M11作为信号反馈输入端。然后信号经过电流镜缓冲级实现电流的倍增，然后经过宽带放大器级、第二增益级和功率晶体管MP，最终到达电压输出端Vout。同时经过Rf1和Rf2的反馈，以及两个补偿电容Cm1和Cm2的反馈，实现调节环路的Q值。信号经过两条路径：一路是频率补偿路径，一路是反馈路径到达电压输出端Vout。至此信号完成了环路内的反馈比较和放大。在LDO的输出端加载电阻和负载电容可以测试LDO的小信号交流响应和大信号的阶跃响应。结果表明本款低输出电流LDO能够在较低输出电流和较小的芯片面积条件下维持环路的稳定性。

Claims (8)

1.一种适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，包括有：由第一跨导增益输入级(gm11、gm12)构成的第一增益放大级，由第二跨导增益级(gm2)构成的第二益放大级，宽带放大级(F)，电流镜缓冲级(D)，功率晶体管回路(B)，电阻反馈回路(R)，以及第一频率补偿电容(Cm1)和第二频率补偿电容(Cm2)，其中，所述的第一跨导增益输入级(gm11、gm12)、宽带放大级(F)、第二跨导增益输入级(gm2)和功率晶体管回路(B)分别连接电源电压(VDD)，所述的第一跨导增益输入级(gm11、gm12)的输入端分别连接基准电压(Vref)和电阻反馈回路(R)，第一跨导增益输入级(gm11、gm12)的输出端依次通过电流镜缓冲级(D)和宽带放大级(F)连接第二跨导增益输入级(gm2)的输入端，第二跨导增益输入级(gm2)的输出端连接功率晶体管回路(B)，所述的第一跨导增益输入级(gm11、gm12)的输出端还分别通过第一频率补偿电容(Cm1)连接功率晶体管回路(B)，以及通过第二频率补偿电容(Cm2)至电压输出端(Vout)，功率晶体管回路(B)的输出端至电压输出端(Vout)，所述的电压输出端(Vout)还依次通过第五电阻(Resr)和输出电容(Cout)接地，以及通过第六电阻(RL)接地。
2.根据权利要求1所述的适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，所述的第一跨导增益输入级是由输入端连接基准电压(Vref)的第一跨导增益(gm11)和输入端连接电阻反馈回路(R)的第二跨导增益(gm12)构成；所述电流镜缓冲级(D)包括有第一电流镜缓冲级(D1)和第二电流镜缓冲级(D2)；其中，所述第一跨导增益(gm11)的输出端依次通过第一电流镜缓冲级(D1)和宽带放大级(F)连接第二跨导增益输入级(gm2)的输入端，以及通过第一频率补偿电容(Cm1)连接功率晶体管回路(B)；所述第二跨导增益(gm12)的输出端依次通过第二电流镜缓冲级(D2)和宽带放大级(F)连接第二跨导增益(gm12)的输入端，以及通过第二频率补偿电容(Cm2)至电压输出端(Vout)。
3.根据权利要求2所述的适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，所述的第一跨导增益(gm11)是由第六PMOS晶体管(M12)实现，所述第二跨导增益(gm12)是由第五PMOS晶体管(M11)实现，其中，所述第六PMOS晶体管(M12)的栅极接第一基准电压(Vref)，第五PMOS晶体管(M11)的栅极接电阻反馈回路(R)，第六PMOS晶体管(M12)的漏极接第一电流镜缓冲级(D1)，以及通过第一频率补偿电容(Cm1)连接功率晶体管回路(B)，第五PMOS晶体管(M11)的漏极接第二电流镜缓冲级(D2)，以及通过第二频率补偿电容(Cm2)至电压输出端(Vout)，所述第六NMOS晶体管(M12)和第五NMOS晶体管(M11)的源极通过第一PMOS晶体管(M10)连接电源电压(VDD)，第一PMOS晶体管(M10)的栅极接第一偏置电压(Vb1)。
4.根据权利要求2所述的适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，所述的第一电流镜缓冲级(D1)是由第十一NMOS晶体管(M14)和第十二NMOS晶体管(M141)实现，其中，所述第十一NMOS晶体管(M14)和第十二NMOS晶体管(M141)的栅极相互连接，第十一NMOS晶体管(M14)和第十二NMOS晶体管(M141)的源极接地，第十一NMOS晶体管(M14)的漏极构成第一电流镜缓冲级(D1)的输入端连接用于实现第一跨导增益(gm11)的第六PMOS晶体管(M12)的漏极，第十一NMOS晶体管(M14)的漏极和栅极相互连接，第十二NMOS晶体管(M141)的漏极构成第一电流镜缓冲级(D1)的输出端连接宽带放大级(F)；所述第二电流镜缓冲级(D2)是由第十三NMOS晶体(M13)和第十四NMOS晶体(M131)实现，第十三NMOS晶体(M13)的栅极和漏极相互连接，第十三NMOS晶体(M13)和第十四NMOS晶体(M131)的栅极相互连接，第十三NMOS晶体(M13)和第十四NMOS晶体(M131)的源极接地，第十三NMOS晶体(M13)的漏极构成第二电流镜缓冲级(D2)的输入端连接用于实现第二跨导增益(gm12)的第五PMOS晶体管(M11)的漏极，第十四NMOS晶体(M131)的漏极构成第二电流镜缓冲级(D2)的输出端连接宽带放大级(F)。
5.根据权利要求4所述的适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，所述的第十一NMOS晶体管(M14)与第十二NMOS晶体管(M141)的宽长比k1为2～5；所述第十三NMOS晶体(M13)和第十四NMOS晶体(M131)的宽长比k2为2～5。
6.根据权利要求1或2或3或4所述的适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，所述的宽带放大级(F)包括有第七NMOS晶体管(M15)、第八NMOS晶体管(M16)、第九NMOS晶体管(M151)和第十NMOS晶体管(M161)，以及第一电阻(Rb1)和第二电阻(Rb2)，其中，第七NMOS晶体管(M15)的栅极和第九NMOS晶体管(M151)的漏极连接第一电阻(Rb1)的一端，第八NMOS晶体管(M16)的栅极和第十NMOS晶体管(M161)的漏极连接第二电阻(Rb2)的一端，第一电阻(Rb1)和第二电阻(Rb2)的另一端通过第二PMOS晶体管(M101)接电源电压(VDD)，第七NMOS晶体管(M15)的源极和第九NMOS晶体管(M151)的栅极构成宽带放大级(F)的一个输入端连接第二电流镜缓冲级(D2)的输出端，第八NMOS晶体管(M16)的源极和第十NMOS晶体管(M161)的栅极构成宽带放大级(F)的又一个输入端连接第一电流镜缓冲级(D1)的输出端，第七NMOS晶体管(M15)的漏极通过第三PMOS晶体管(M17)接电源电压(VDD)，第三PMOS晶体管(M17)的栅极和漏极相互连接，第八NMOS晶体管(M16)的漏极通过第四PMOS晶体管(M18)接电源电压(VDD)，第八NMOS晶体管(M16)的漏极还构成宽带放大级(F)的输出端连接用于实现第二跨导增益输入级(gm2)的第十五PMOS晶体管(M19)，所述第二PMOS晶体管(M101)的栅极接第一偏置电压(Vb1)，第三PMOS晶体管(M17)和第四PMOS晶体管(M18)的栅极相互连接，第十五PMOS晶体管(M19)的源极接电源电压(VDD)，第十五PMOS晶体管(M19)的漏极构成输出端和第十六NMOS晶体管(M20)的漏极共同接功率晶体管回路(B)，第十六NMOS晶体管(M20)的栅极连接第八NMOS晶体管(M16)的栅极，第十六NMOS晶体管(M20)的源极通过一个第十七NMOS晶体管(M21)接地，第十七NMOS晶体管(M21)的栅极接第二偏置电压(Vb2)。
7.根据权利要求1所述的适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，所述的功率晶体管回路(B)包括有第十八PMOS晶体管(MP)和反馈电容(Cm3)，其中，第十八PMOS晶体管(MP)的栅极作为输入端分别连接用于实现第二跨导增益输入级(gm2)的第十五PMOS晶体管(M19)的输出端即漏极，以及连接第一频率补偿电容(Cm1)，第十八PMOS晶体管(MP)的栅极还连接反馈电容(Cm3)的一端，第十八PMOS晶体管(MP)的源极接电源电压(VDD)，第十八PMOS晶体管(MP)的漏极和反馈电容(Cm3)的另一端共同至电压输出端(Vout)。
8.根据权利要求1所述的适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，所述的电阻反馈回路(R)是由第三电阻(Rf1)和第四电阻(Rf2)串联构成，其中，第三电阻(Rf1)和第四电阻(Rf2)的连接点作为反馈端连接用于实现构成第一跨导增益输入级的第二跨导增益(gm12)的第五NMOS晶体管(M11)的栅极，所述第三电阻(Rf1)的另一端至电压输出端(Vout)，所述第四电阻(Rf2)的另一端接地。
CN201511024508.6A 2015-12-29 2015-12-29 适用于电源管理的q值调节的低输出电流ldo电路 Pending CN105425888A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511024508.6A CN105425888A (zh) 2015-12-29 2015-12-29 适用于电源管理的q值调节的低输出电流ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511024508.6A CN105425888A (zh) 2015-12-29 2015-12-29 适用于电源管理的q值调节的低输出电流ldo电路

Publications (1)

Publication Number Publication Date
CN105425888A true CN105425888A (zh) 2016-03-23

Family

ID=55504155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511024508.6A Pending CN105425888A (zh) 2015-12-29 2015-12-29 适用于电源管理的q值调节的低输出电流ldo电路

Country Status (1)

Country Link
CN (1) CN105425888A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106253870A (zh) * 2016-07-19 2016-12-21 电子科技大学 一种带有自动增益控制的高增益跨阻放大器
CN108062139A (zh) * 2018-02-06 2018-05-22 上海毅栈半导体科技有限公司 一种超低静态功耗的ldo电路及驱动大负载的超低静态功耗的ldo电路
CN111522385A (zh) * 2020-06-23 2020-08-11 上海安路信息科技有限公司 Pmos输出功率管的低压差稳压器
CN113050737A (zh) * 2019-12-27 2021-06-29 立锜科技股份有限公司 快速瞬态响应线性稳压电路及信号放大电路
US20230025012A1 (en) * 2021-07-23 2023-01-26 Media Tek Singapore Pte. Ltd. Continuous time linear equalizer with a plurality of signal paths
WO2023123721A1 (zh) * 2021-12-31 2023-07-06 深圳飞骧科技股份有限公司 Ldo电源电路及功率放大器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100066320A1 (en) * 2008-09-15 2010-03-18 Uday Dasgupta Integrated LDO with Variable Resistive Load
CN102331807A (zh) * 2011-09-30 2012-01-25 电子科技大学 一种集成摆率增强电路的低压差线性稳压器
CN102385408A (zh) * 2011-09-21 2012-03-21 电子科技大学 一种低压差线性稳压器
CN102707757A (zh) * 2012-06-05 2012-10-03 电子科技大学 一种动态电荷放电电路以及集成该电路的ldo
CN102830741A (zh) * 2012-09-03 2012-12-19 电子科技大学 双环路低压差线性稳压器
CN102906660A (zh) * 2010-04-29 2013-01-30 高通股份有限公司 具有质量因数控制的芯片上低电压无电容器低压差调节器
CN202995525U (zh) * 2012-11-23 2013-06-12 无锡中星微电子有限公司 包括多级放大级和嵌套式米勒补偿的电路和低压差稳压器
CN104656733A (zh) * 2015-02-12 2015-05-27 天津大学 自适应输出超低静态电流的低压差线性稳压器
CN104679088A (zh) * 2013-12-03 2015-06-03 深圳市国微电子有限公司 一种低压差线性稳压器及其频率补偿电路
CN205375256U (zh) * 2015-12-29 2016-07-06 天津大学 适用于电源管理的q值调节的低输出电流ldo电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100066320A1 (en) * 2008-09-15 2010-03-18 Uday Dasgupta Integrated LDO with Variable Resistive Load
CN102906660A (zh) * 2010-04-29 2013-01-30 高通股份有限公司 具有质量因数控制的芯片上低电压无电容器低压差调节器
CN102385408A (zh) * 2011-09-21 2012-03-21 电子科技大学 一种低压差线性稳压器
CN102331807A (zh) * 2011-09-30 2012-01-25 电子科技大学 一种集成摆率增强电路的低压差线性稳压器
CN102707757A (zh) * 2012-06-05 2012-10-03 电子科技大学 一种动态电荷放电电路以及集成该电路的ldo
CN102830741A (zh) * 2012-09-03 2012-12-19 电子科技大学 双环路低压差线性稳压器
CN202995525U (zh) * 2012-11-23 2013-06-12 无锡中星微电子有限公司 包括多级放大级和嵌套式米勒补偿的电路和低压差稳压器
CN104679088A (zh) * 2013-12-03 2015-06-03 深圳市国微电子有限公司 一种低压差线性稳压器及其频率补偿电路
CN104656733A (zh) * 2015-02-12 2015-05-27 天津大学 自适应输出超低静态电流的低压差线性稳压器
CN205375256U (zh) * 2015-12-29 2016-07-06 天津大学 适用于电源管理的q值调节的低输出电流ldo电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106253870A (zh) * 2016-07-19 2016-12-21 电子科技大学 一种带有自动增益控制的高增益跨阻放大器
CN106253870B (zh) * 2016-07-19 2018-09-21 电子科技大学 一种带有自动增益控制的高增益跨阻放大器
CN108062139A (zh) * 2018-02-06 2018-05-22 上海毅栈半导体科技有限公司 一种超低静态功耗的ldo电路及驱动大负载的超低静态功耗的ldo电路
CN113050737A (zh) * 2019-12-27 2021-06-29 立锜科技股份有限公司 快速瞬态响应线性稳压电路及信号放大电路
CN111522385A (zh) * 2020-06-23 2020-08-11 上海安路信息科技有限公司 Pmos输出功率管的低压差稳压器
US20230025012A1 (en) * 2021-07-23 2023-01-26 Media Tek Singapore Pte. Ltd. Continuous time linear equalizer with a plurality of signal paths
US11894956B2 (en) * 2021-07-23 2024-02-06 Mediatek Singapore Pte. Ltd. Continuous time linear equalizer with a plurality of signal paths
WO2023123721A1 (zh) * 2021-12-31 2023-07-06 深圳飞骧科技股份有限公司 Ldo电源电路及功率放大器

Similar Documents

Publication Publication Date Title
CN105425888A (zh) 适用于电源管理的q值调节的低输出电流ldo电路
CN101271344B (zh) 一种高电源噪声抑制的低压差电压调节器
CN101714817B (zh) 带线损补偿的电压转换器
CN205375256U (zh) 适用于电源管理的q值调节的低输出电流ldo电路
CN102880219B (zh) 一种具有动态补偿特性的线性稳压器
CN104793672B (zh) 一种高电源抑制比的低压差线性稳压器
CN104750148B (zh) 一种低压差线性稳压器
CN111522389A (zh) 宽输入低压差线性稳压电路
CN103760943B (zh) 一种应用于ldo的摆率增强电路
CN104679088A (zh) 一种低压差线性稳压器及其频率补偿电路
CN103036509A (zh) 适用于低噪声放大器的偏置电路
CN103838287A (zh) 一种补偿零点动态调整的线性稳压器
CN102722207A (zh) 一种低压差线性稳压器
CN104242830B (zh) 基于有源电感的可重配置超宽带低噪声放大器
CN211878488U (zh) 宽输入低压差线性稳压电路
CN110212866A (zh) 一种可驱动大负载电容的低功耗三级运算放大器
CN205263698U (zh) 适用于电源管理的低静态电流和驱动大负载的ldo电路
CN103176494B (zh) 压控零点补偿电路
Shi et al. A 0.1-3.4 GHz LNA with multiple feedback and current-reuse technique based on 0.13-μm SOI CMOS
CN208351365U (zh) 一种可选接片外电容的低压差线性稳压器
CN201708696U (zh) 一种适用于输出电源电压连续变化的Buck变换器电路
CN1988378A (zh) 一种倍增电容实现方法及其电路
CN106020306B (zh) 一种阻抗衰减缓冲器及低压差线性稳压器
CN213634248U (zh) 适用于ldo电路的增强型缓冲器及其ldo电路
CN105786071B (zh) 一种低压差线性稳压电路和低压差线性稳压装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160323

RJ01 Rejection of invention patent application after publication