CN102385408A - 一种低压差线性稳压器 - Google Patents

Abstract

本发明电源管理技术领域，公开了一种低压差线性稳压器，包括功率管，缓冲器，第一跨导放大器，第二跨导放大器，电流减法器和密勒补偿电容。本发明的低压差线性稳压器通过自适应电流偏置、电流减法器和电容耦合式动态充放电三种技术，能够显著提高共栅型误差放大器的压摆率和带宽，增大其输入共模电压范围，从而极大地提高了线性稳压器的瞬态响应速度，减小了输出电压尖峰的幅度，同时保证环路具有很好的稳定性。

Description

一种低压差线性稳压器

技术领域

本发明属于电源管理技术领域，具体涉及一种低压差线性稳压器(LDO，Low DropoutRegulator)的设计。

背景技术

低压差线性稳压器能够为模拟电路和射频电路等噪声敏感提供低输出纹波的电源，而且结构相对简单，外围元器件少，因而被广泛应用于片上系统芯片中。多数应用中，需要给每个电路模块的旁边放一个不挂载有输出电容的LDO，这样对每个电路模块电源供电的优化能够带来系统整体性能的提高。

对于便携式设备，电源效率是延长其电池使用时间的关键指标，因此低静态电流和低输入输出电压压差显得尤为重要。然而由于误差放大器的尾电流限制了对功率管栅电容充放电电流的幅值，那么低静态电流不可避免的降低了功率管的栅极处的压摆率。另一方面，压差的减小需要功率管的尺寸足够大，但这会使得LDO的瞬态响应变差。所以设计出一种不以增加静态电流为代价，而增强其瞬态响应的LDO具有较大的应用意义。

在文献“A High Slew-Rate Push-Pull Output Amplifier for Low-Quiescent CurrentLow-Dropout Regulators With Transient-Response Improvement”(IEEE Trans.Circuits Syst.II，Exp.Briefs，vol.54，no.9，pp.755-759，Sep.2007)提出了一种低压差线性稳压器，这种稳压器由两个差分共栅跨导放大器、电流求和电路和电压缓冲器组成。两个跨导放大器单元由一对匹配的晶体管构成一个电流镜，然后连接成交叉耦合式而形成一个推挽输出级，从而在瞬态响应时增大拉电流和灌电流，最大输出电流I_omax不再像传统具有尾电流源的放大器受恒定电流源IB的限制。尽管这种稳压器显著解决了压摆率受限的问题，但是这种差分式共栅误差放大器具有有限的输入共模电压范围，其跨导和单位增益带宽无法在低偏置电流下响应快速的负载瞬态切换。

发明内容

本发明的目的是为了解决现有的低压差线性稳压器存在的上述问题，提出了一种低压差线性稳压器。

本发明的技术方案是：一种低压差线性稳压器，包括功率管，缓冲器，第一跨导放大器，第二跨导放大器，电流减法器和密勒补偿电容，其中，缓冲器的同相输入端接接外部的基准电压源，反相输入端接缓冲器的输出；第一跨导放大器的同相输入端接线性稳压器的输出，反相输入端接缓冲器的输出；第二跨导放大器的同相输入端接缓冲器的输出，反相输入端接线性稳压器的输出；电流减法器的被减数端接第一跨导放大器的输出，减数端接第二跨导放大器的输出，电流减法器的输出端与功率管的栅极相连，功率管的源极接输入电源，密勒补偿电容一端接功率管的栅极，另一端与功率管的漏极相连作为线性稳压器的输出，其特征在于，

所述的第一跨导放大器包括PMOS管MS、M1、M2、M3、M4和M12，NMOS管M5、M6、M7、M17、M18、M19、M20和M21，电阻R2与电容C2；

所述第二跨导放大器包括PMOS管MS、M2、M3、M4、M11和M12，NMOS管M13、M14、M15、M17、M18、M19、M20和M21，电阻R1与电容C1；

其中，MS、M2、M3、M4、M12、M17、M18、M19、M20和M21为第一跨导放大器和第二跨导放大器共用，具体连接关系为：PMOS管MS的源极和衬底相连接输入电源，漏极接M21的漏极，栅极接功率管的栅极，M21的栅极和漏极短接，源极和衬底相连接地；PMOS管M2栅极和漏极短接，PMOS管M3栅极和漏极短接，PMOS管M1、M2、M3、M4、M11和M12的源极均与其衬底短接，PMOS管M1、M12和M3的源极相连，PMOS管M2、M4和M11的源极相连，PMOS管M1、M2和M12的栅极相连，PMOS管M3、M4和M11的栅极相连；NMOS管M17和M18的漏极接M2的漏极，M19和M20的漏极接M3的漏极，M17、M18、M19和M20的源极和衬底相连均接地，M17和M20的栅极相连接镜像外部的第一偏置电流，NMOS管M18和M19的栅极相连接M21的栅极，NMOS管M5、M6和M14的源极和衬底相连均接地，M14的漏极接M11的漏极，M6的漏极接M1的漏极，M5的栅极和漏极相连接M6的栅极，M5的漏极接M4的漏极；M13的栅极和漏极相连接M12的漏极；电容C1和电容C2的一端相连接稳压器的输出，电容C1的另一端接电阻R1的一端，电容C2的另一端接电阻R2的一端和M14的栅极，电阻R1的另一端接M7的栅极，电阻R2的另一端接M13的栅极；M7的栅极和漏极相连接M6的漏极，M7的源极和衬底相连接地；M15的栅极和漏极相连接M14的漏极，M15的源极和衬底相连接地。

进一步的，所述缓冲器包括包PMOS管M25、M26、M27和M30，NMOS管M22、M23、M24、M28和M29，其中，NMOS管M23、M24的衬底均接地；NMOS管M22的栅极接镜像外部的第二偏置电流，漏极和M23、M24的源极，M22的源极和衬底相连接地，2个PMOS管M25、M26漏极分别接M23、M24的漏极，M26的栅极和漏极短接；PMOS管M30、M27栅极分别接M23、M24的漏极；NMOS管M28、M29漏极分别接PMOS管M27、M30的漏极，M26的栅极和漏极短接，PMOS管M25、M26、M27和M30的源端和衬底相连接输入电源，NMOS管M28、M29的源端和衬底相连接地，NMOS管M23的栅极接外部的基准电压源，NMOS管M24的栅极、NMOS管M29的漏极和PMOS管M30的漏极相连作为缓冲器的输出端。

进一步的，所述电流减法器包括NMOS管M16和M8，PMOS管M9和M10，其中，M8的栅极接所述第二跨导放大器中R1和C1有共同连接的一端，M8的源极和衬底相连接地，漏极接M9的漏极，M9的栅极和漏极短接，M9的栅极接M10的栅极，M9和M10的源极和衬底相连接输入电源，M10的漏极接M16的漏极，M16的源极和衬底相连接地，M16的栅极接M15的栅极，M10的栅极接所述功率管的栅极。

本发明的有益效果是：本发明的低压差线性稳压器通过自适应电流偏置、电流减法器和电容耦合式动态充放电三种技术，能够显著提高共栅型误差放大器的压摆率和带宽，增大其输入共模电压范围，从而极大地提高了LDO的瞬态响应速度，减小了输出电压尖峰的幅度，同时保证环路具有很好的稳定性。

附图说明

图1本发明提出的LDO设计原理框图。

图2本发明提出的LDO的第一跨导放大器的原理示意图。

图3本发明提出的LDO的一种电路实现方式。

图4本发明提出的LDO负载电流从50μA变化到100mA时负载调整率的测试结果(无片外电容时)。

图5本发明提出的LDO无片外电容时输出电流瞬态切换100mA的负载响应测试结果。

图6本发明提出的LDO输出挂载100pF片外电容时输出电流瞬态切换100mA的负载响应测试结果。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的阐述。

本发明的低压差线性稳压器结构示意图如图1所示，包括功率管M0，缓冲器Buffer，第一跨导放大器GmH，第二跨导放大器GmL，电流减法器∑和密勒补偿电容C3。缓冲器Buffer的同相输入端接接外部的基准电压源V_REF，反相输入端接缓冲器的输出。第一跨导放大器GmH的同相输入端接LDO的输出V_OUT，反相输入端接Buffer的输出。第二跨导放大器GmL的同相输入端接Buffer的输出，反相输入端接LDO的输出V_OUT。电流减法器的被减数端接GmH的输出，减数端接GmL的输出，电流减法器的输出端接功率管M0的栅极。功率管M0的源极接输入电源V_IN，漏极接LDO的输出V_OUT。密勒补偿电容C3一端接功率管M0的栅极，一端接LDO的输出V_OUT。需要说明的是，在图1中C_pass表示功率管M0的栅电容。

如图3所示，第一跨导放大器GmH和第二跨导放大器GmL包括14个MOS管；其中，2个PMOS管M2、M12组成差分输入对管，M2栅极和漏极短接，M2的源端和衬底相连，并接缓冲器Buffer的输出，M12的栅极接M2的栅极，M12的源极接LDO的输出V_OUT；2个PMOS管M3、M4组成差分输入对管，M3栅极和漏极短接，M3的源端和衬底相连，并接LDO的输出V_OUT，M4的栅极接M3的栅极，M4的源极接缓冲器Buffer的输出；PMOS管MS作为采样管采样功率管M0的电流，MS的栅极接功率管M0的栅极，MS、M0的源极和衬底相连接输入电源V_IN；NMOS管M21栅极和漏极相连形成二极管连接，将MS采样到的功率管电流信息，镜像给NMOS管M18和M19，M21的源极和衬底相连接地，M21的栅极接M18和M19的栅极，M18和M19的源极和衬底相连接地，M18与M19的漏极分别接M2与M3的漏极；NMOS管M17和M20镜像外部的第一偏置电流VB1，分别为M2、M3提供固定的电流偏置，M17和M20的源极和衬底相连接地，M17和M20的漏极分别接M2与M3的漏极；NMOS管M13、M14组成电流镜镜像M12的电流，M13栅极和漏极相连接M12的漏极，M13和M14的源极和衬底相连接地；PMOS管M11的栅极接M3的栅极，镜像了M3的电流，M11的源极和衬底相连，并接缓冲器Buffer的输出，M11的漏极接M14的漏极；NMOS管M5、M6组成电流镜镜像M4的电流，M5栅极和漏极相连接M4的漏极，M5和M6的源极和衬底相连接地；PMOS管M1的栅极接M2的栅极，镜像了M2的电流，M1的源极和衬底相连，并接LDO的输出V_OUT，M1的漏极接M6的漏极；第一跨导放大器GmH和第二跨导放大器GmL共用了很多MOS管，M6的漏极作为GmH的输出，M14的漏极GmL的输出。电容C1、C2分别与电阻R1、R2构成高通滤波器，耦合V_OUT的尖峰。电容C1接在V_OUT和M8的栅极之间，R1接在M8的栅极和M7的栅极之间。电容C2接在VOUT和M14的栅极之间，R2接在M13的栅极和M14的栅极之间。

这里，缓冲器Buffer包括9个MOS管。具体连接关系如下：2个NMOS管M23、M24组成差分对，其衬底均接地GND；NMOS管M22镜像外部的第二偏置电流VB2，为差分对提供尾电流源，2个PMOS管M25、M26组成电流镜，其漏极分别接M23、M24的漏极，为M23、M24提供电流负载；2个PMOS管M30、M27作为Buffer的第二级，其栅极分别接M23、M24的漏极；2个NMOS管M28、M29组成电流镜，其漏极分别接M27、M30的漏极，为M27、M30提供电流负载，M28的栅极和漏极短接；PMOS管M25、M26、M27和M30的源端和衬底相连接输入电源V_IN，NMOS管M28、M29的源端和衬底相连接地，以消除衬偏效应。M23的栅极接外部的基准电压源V_REF，M24的栅极、M29的漏极和M30的漏极接Buffer的输出。

这里，所述电流减法器包括NMOS管M16和M8，PMOS管M9和M10，其中，M8的栅极接所述第二跨导放大器中R1和C1有共同连接的一端，M8的源极和衬底相连接地，漏极接M9的漏极，M9的栅极和漏极短接，M9的栅极接M10的栅极，M9和M10的源极和衬底相连接输入电源，M10的漏极接M16的漏极，M16的源极和衬底相连接地，M16的栅极接M15的栅极，M10的栅极接所述功率管M0的栅极。

这里，密勒补偿电容C3和电阻R3组成密勒补偿电路，其中，C3接在输出电压V_OUT和R3之间，R3的另一端接功率管M0的栅极。对LDO进行频率补偿，保证在不同负载条件下，LDO都能够有良好的稳定性。

对于一个动态特性要求苛刻的LDO设计来说，其瞬态响应和闭环稳定性、环路带宽和功率管栅端的压摆率等参数密切相关，而输出电压尖峰和输出电压恢复时间都会影响LDO的输出精度。

本发明的LDO的基本设计理念主要侧重于给跨导放大器提供动态偏置，跨导放大器的偏置电流仅在负载电流瞬态改变时增加一股偏置电流来提高跨导放大器的带宽。如图1所示，两个跨导放大器GmH和GmL由一对匹配的晶体管(M_a和M_b)构成一个电流镜，连接成交叉耦合形式来形成一个推挽输出级，在瞬态响应时提供拉电流和灌电流完成对功率管栅电容放电和充电。由于构成跨导放大器的所有晶体管都工作在饱和区，其输出电流I_o和输入电压差遵循平方律关系，最大的输出电流I_omax不像传统跨导放大器一样受限于其恒定尾电流的值，在改善其瞬态响应的同时能实现高压摆率和降低功耗。

尽管这种改进的共栅型误差放大器能够有效解决SR受限的问题，但是却限制了输入共模电压范围。图1中输入共模电压范围的最低值为电流源I_B过驱动电压与晶体管M_a的V_gs之和。当给低功耗的SOC设计提供供电方案时，V_OUT通常比较小，这种方法则不适用。第二个涉及到由G_m/C_pass确定的有限跨导和可拓展带宽等小信号特性，以至于跨导放大器在低偏置电流下无法有效地响应快速变化的输出电压尖峰。本发明的GmH和GmL就是针对上述问题而展开。GmH和GmL结构类似，这里仅对GmH做详细介绍。

传统优化跨导放大器输入跨导的方案有几个难点需要解决。比如，大的偏置电流源IB增大了输入共模电压范围的最低值，恶化ICMR(Input Common Mode Range)；同时增大输入晶体管的镜像比例在偏置电流比较小时会使其进入弱反型区。然而可以采用电流模的设计思想解决这个问题。如图2所示，引入了共栅放大器(M3-M4)，与M1-M2接成交叉耦合形式形成GmH。M4的输出电流I₂通过晶体管M5-M6反馈到结点C。唯一区别是M3和M4的比例设置成2∶1，来保证GmH的最终输出电流I_push设置在一个正常的偏置点。随着正端输入电压V₊增加，M1的漏电流I₁会紧跟着变大，而I₂会减小。电压尖峰ΔV₊越大，跟单独只有M3-M4相比，I_push会增大。这样结点C处形成了正反馈，而跨导也增加为原来的1.5k倍，为：

g_m＝k(g_m1+g_m4)＝1.5kg_m1               式(1)

其中，k为M8和M7的镜像比例。这种结构与采用增大I_B的方法起到了一样的效果，但是优化了ICMR。

鉴于LDO重载情况下其功率管可以工作于线性区，这样可以减小芯片的面积。功率管工作在饱和区时，其漏电流I_d和V_gs是平方根关系，而线性区，二者是线性关系，则同等程度的I_d变化量会要求V_gs有更大的变化量。因此，对于相同的负载变化，就需要更高的带宽和更大的SR来对功率管的栅电容进行充放电，自适应偏置可以解决这个问题。

如图2所示，共栅放大器的小信号响应速度主要由晶体管M1和功率管M0的栅电容决定，该放大器最大的响应速度为1.5kg_m1/C_pass，就需要更多的功耗来提高跨导g_m1，从而达到显著改善瞬态响应的目的，可以通过一个电流镜和一个采样MOSFET来完成，而且节省芯片面积。除了有固定的偏置电流I_B外，和I_load相关的反馈电流I_AB二者一起流过晶体管M2的漏极来控制不同负载条件下的V_gs2。因为直流工作点下V_gs1等于V_gs2，M1的跨导g_m1可以表示为：

$g_{m1}=\sqrt{{2\mathrm{\μ}}_p{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_1(I_B+I_{\mathrm{AB}})}$ 式(2)

其中，μ_p为空穴的迁移率，C_ox为单位面积氧化层电容，

为M1的宽长比，这样重载情况下会产生更大的偏置电流来提高输入对管的跨导，从而增大跨导放大器的带宽。而轻载情况下，反馈电流I_AB很小，可以忽略，从而提高电流效率。

这里需要合理设置I_AB或者不同负载情况下采样管MS和功率管M0之间的反馈比例因子β的值，β太小体现不出自适应偏置的优势；但是由于M2接成了二极管形式，理想情况下输入端V-是一个稳定的参考电压，β太大会使反馈电流I_AB很大，输入级会迫使M2的栅电压V_B减小，当输出电压V_OUT很小时，导致连接电流源I_B和I_AB的晶体管进入线性区。如果重载条件下发生这种现象，V_B和地电位之间没有隔离效果，地噪声很容易通过输入对管的栅极进入电路中，会降低放大器的性能。最大的输出电流为100mA时，I_load/I_AB的比例因子选为10000/1，最大的反馈电流约为10μA。

但是自适应偏置仅在功率管的栅电压下降的过程中才会被激活，假如负载电流陡增，V_G(功率管M0栅电压)降低之前还需要一段时间，而自适应偏置还没来得及被激活，这段延时会大大降低自适应偏置的效率，同时必须控制最大的反馈电流值I_AB来减小功耗，保证放大器能正常工作。

为了摆脱有限带宽对于瞬态响应的限制，进一步减小负载快速变化时输出电压尖峰的幅度和输出电压的恢复时间，采用电容耦合技术构造了一个简单的输出电压尖峰检测电路。如图3所示，在电流镜M7-M8之间接了一个电容C1和电阻R1构成的高通滤波器，建立了一条负载电流的直接采样路径。这条耦合路径(直接采样路径)与跨导放大器形成的路径并联，可以跳过M1和M4那条带宽有限的路径而通过电容C1直接检测输出电压尖峰。以负载电流从I_load(max)变化到0为例，由于没有输出滤波电容，V_OUT会急速增加。输出电压的动态改变会通过电容C1直接耦合到M8的栅极，从而增加I_push，对C_pass放电。

这条耦合路径对放大器的小信号响应影响很小，如图2所示，第一级的输出结点V_C加上了由电容C1耦合来的输出电压的变化。为了保证M7和M8通过电流镜得到很好的隔离，必须加大两个晶体管栅极之间的电阻R1。由叠加原理知，总和电压V₁(M8的栅电压)为：

$V_1=V_{\mathrm{OUT}}\frac{{\mathrm{sR}}_1{C}_1}{1+{\mathrm{sR}}_1{C}_1}+V_C\frac{1}{1+{\mathrm{sR}}_1{C}_1}=V_{\mathrm{OUT}}\frac{1.5g_{m1}}{g_{m7}}\frac{1+s(g_{m7}{R}_1{C}_1/1.5g_{m1})}{1+{\mathrm{sR}}_1{C}_1}$ 式(3)

其中，R₁为R1的阻值，C₁为C1的容值，g_m7为M7的跨导，由式3知，利用动态充电技术在放大器的频率响应中引入了一个零极点对。合理设置M1、M4和M7的尺寸，可以使得1.5kg_m1/g_m7设定为1，从而实现零极点精确抵消，使得耦合路径不会改变跨导放大器的单极点特性，对负反馈环路的稳定性影响很小。

对于耦合路径，必须控制瞬态电流的范围。电容C1值的选取要远大于M7和M8的栅电容总和，快速响应时M8的栅电压主要由C1耦合的电压决定。若V_OUT瞬态时急速增加一个ΔV值，瞬态增加量ΔI_push可以表示为：

${\mathrm{\ΔI}}_{\mathrm{push}}={\mathrm{\ΔI}}_{M8}\≈\sqrt{3(I_B+I_{\mathrm{AB}}){\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_8\mathrm{\ΔV}}$ 式(4)

其中，ΔI_M8为M8漏电流瞬态增加量，μ_n为电子迁移率，

为M8的宽长比，从式(4)可知：大的电流镜比例因子可以提高瞬态电流ΔI_M8的值，但是会增加稳态下的静态电流，因此M8的尺寸应在两者之间折中考虑。

可以看出，电容耦合技术和动态充电技术可以改善电路的响应速度，同时保持低静态功耗。R1和C1的值可以设定为其构成的高通滤波器的截止频率(1/R₁C₁)略小于LDO的单位增益带宽，从而保证跨导放大器和耦合路径能够有效的响应V_OUT的小信号变化。同时由于C1的高通特性，耦合路径独立于V_OUT的直流路径，适合于检测任意输出电压的电平范围，相当于改善了放大器的输入共模电压范围ICMR。

电阻R1(R2)和电容C1(C2)分别为500kΩ和3pF，所设定的截止频率为100kHz。电流镜M9-M10和M16用来构成电流求和电路。为了保证放大器具有快速响应和大的电压增益，除功率管M0之外所有的晶体管的沟道长度设计为特征尺寸的5倍以上，可以使得镜像延迟相对于电容耦合路径来说很小，所有相关的极点都位于高频。

考虑到大多数电压基准没有输出电流驱动能力，本发明引入了一个无需频率补偿的缓冲器Buffer。因为放大器采用了自适应技术，重载下偏置电流会增加，要求缓冲器能够增加驱动电流I_driver始终小于压差，因此，M30的宽长比(W/L)₃₁值的设定必须能够满足最大驱动能力下其过驱动电压不会太大，否则当输入输出电压之间电压差很小时，M30会进入线性区，这样会给电源噪声提供一条低阻路径到跨导放大器，从而大大降低电源纹波抑制比(Power Supply Rejection Ratio，PSRR)。

在图3中，由于LDO的输出连接了由M1和M3源极构成的低阻结点，因此主极点p₁就会落在功率管M0的栅极处，而LDO的输出为次级点p₂。此结构中输出电容C_load的来源由三部分构成，包括功率管M0的漏区和衬底之间的结电容C_db，GmH和GmL的的输入电容C_in，还有片上功率管金属布线的寄生电容C_par，其值通常在10-100pF范围内，而电流减法器和耦合电容的引入会进一步增大GmH和GmL的输入点的电容。为了实现在输出电流在几十个毫安到几个微安都有很好的极点分裂效果，增加了密勒电容C3，R3用来引入一个左半平面零点增加相位裕度，优化频率补偿。

这里用G_m1和R_O1分别表示LDO第一级的等效跨导和输出电阻，g_m0和C_pass分别表示功率管的跨导和栅电容，R_out表示输出电阻，C₃表示C3的容值，那么频率响应可以表示为

$p_1=\frac{1}{(C_{\mathrm{pass}}+C_3{g}_{\mathrm{mo}}{R}_{\mathrm{out}})R_{O1}}$ 式(5)

$p_2=\frac{(g_{\mathrm{mo}}+1/R_{\mathrm{out}})}{C_{\mathrm{load}}+C_{\mathrm{pass}}}\∝\sqrt{I_{\mathrm{load}}}$ 式(6)

$\mathrm{GBW}=\frac{g_{\mathrm{mo}}}{C_{\mathrm{pass}}/\left(G_{m1}{R}_{\mathrm{out}}\right)+g_{\mathrm{mo}}{C}_3/G_{m1}}\∝\sqrt{I_{\mathrm{load}}}$ 式(7)

此处，放大器的输入阻抗1/G_m1主要决定了输出电阻R_out。由于采用了自适应偏置，根据式(6)和式(7)，极点和单位增益带宽在不同负载条件下而所有改变。为了保证相位裕度至少有45°，p₂必须大于GBW，由此来确定密勒电容C3的大小C₃：

$C_3>\frac{G_{m1}{R}_{\mathrm{out}}}{1+g_{\mathrm{mo}}{R}_{\mathrm{out}}}(C_{\mathrm{load}}+C_{\mathrm{pass}})-\frac{C_{\mathrm{pass}}}{g_{\mathrm{mo}}{R}_{\mathrm{out}}}\≈\frac{G_{m1}{C}_{\mathrm{load}}}{g_{\mathrm{mo}}}$ 式(8)

LDO要在最小的负载电流50μA下保证稳定性，通常情况下g_moR_out或者g_mo/G_m1足够大，从而不需要任何片外补偿电容，所需的C3的容值为1.5pF，R3的阻值为230kΩ。

本发明在0.35μm下做了验证，并进行了测试。除去负载电流，LDO的静态电流为7μA，整个LDO在3.3V输出电压的情况下能够提供100mA的负载驱动电流能力，压差为150mV，功率管的(W/L)_M0设定为15000μm/0.35μm，其阈值电压|V_thp|约为0.66V，总有效芯片面积为0.064mm²。

图4为本发明LDO不同负载条件下V_OUT的变化趋势，V_OUT在I_load从1mA到100mA范围内仅变化了大约1.5mV，通过测量LDO负载调整率和线性调整率来评估其瞬态响应特性，用一个100pF的片外电容来模拟芯片内部应用本发明时金属布线的寄生电容。图5和图6分别显示了包含此片外电容和无此片外电容时的负载调整率，输入电源V_IN的大小为2.5V，负载电流I_load在50μA和100mA之间瞬态切换。可以看出，本发明LDO的输出都能在0.15μS得到调节，而且电压尖峰小于243mV，测试结果显示出LDO环路具有很好的稳定性。

本发明采用了3种低功耗技术，包括自适应电流偏置、电流减法器和电容耦合式动态充放电，三种技术优化了高压摆率共栅型误差放大器，即跨导放大器的输入电压共模范围和带宽，以此设计了一种低压差线性稳压器，大大减少了其输出电压尖峰和环路响应时间，在全负载变化范围内都能保证很好的环路稳定性。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种低压差线性稳压器，包括功率管，缓冲器，第一跨导放大器，第二跨导放大器，电流减法器和密勒补偿电容，其中，缓冲器的同相输入端接外部的基准电压源，反相输入端接缓冲器的输出；第一跨导放大器的同相输入端接线性稳压器的输出，反相输入端接缓冲器的输出；第二跨导放大器的同相输入端接缓冲器的输出，反相输入端接线性稳压器的输出；电流减法器的被减数端接第一跨导放大器的输出，减数端接第二跨导放大器的输出，电流减法器的输出端与功率管的栅极相连，功率管的源极接输入电源，密勒补偿电容一端接功率管的栅极，另一端与功率管的漏极相连作为线性稳压器的输出，其特征在于，

所述的第一跨导放大器包括PMOS管MS、M1、M2、M3、M4和M12，NMOS管M5、M6、M7、M17、M18、M19、M20和M21，电阻R2与电容C2；

所述第二跨导放大器包括PMOS管MS、M2、M3、M4、M11和M12，NMOS管M13、M14、M15、M17、M18、M19、M20和M21，电阻R1与电容C1；

其中，MS、M2、M3、M4、M12、M17、M18、M19、M20和M21为第一跨导放大器和第二跨导放大器共用，具体连接关系为：PMOS管MS的源极和衬底相连接输入电源，漏极接M21的漏极，栅极接功率管的栅极，M21的栅极和漏极短接，源极和衬底相连接地；PMOS管M2栅极和漏极短接，PMOS管M3栅极和漏极短接，PMOS管M1、M2、M3、M4、M11和M12的源极均与其衬底短接，PMOS管M1、M12和M3的源极相连，PMOS管M2、M4和M11的源极相连，PMOS管M1、M2和M12的栅极相连，PMOS管M3、M4和M11的栅极相连；NMOS管M17和M18的漏极接M2的漏极，M19和M20的漏极接M3的漏极，M17、M18、M19和M20的源极和衬底相连均接地，M17和M20的栅极相连接镜像外部的第一偏置电流，NMOS管M18和M19的栅极相连接M21的栅极，NMOS管M5、M6和M14的源极和衬底相连均接地，M14的漏极接M11的漏极，M6的漏极接M1的漏极，M5的栅极和漏极相连接M6的栅极，M5的漏极接M4的漏极；M13的栅极和漏极相连接M12的漏极；电容C1和电容C2的一端相连接稳压器的输出，电容C1的另一端接电阻R1的一端，电容C2的另一端接电阻R2的一端和M14的栅极，电阻R1的另一端接M7的栅极，电阻R2的另一端接M13的栅极；M7的栅极和漏极相连接M6的漏极，M7的源极和衬底相连接地；M15的栅极和漏极相连接M14的漏极，M15的源极和衬底相连接地。

2.根据权利要求1所述的低压差线性稳压器，其特征在于，所述缓冲器包括包PMOS管M25、M26、M27和M30，NMOS管M22、M23、M24、M28和M29，其中，NMOS管M23、M24的衬底均接地；NMOS管M22的栅极接镜像外部的第二偏置电流，漏极和M23、M24的源极，M22的源极和衬底相连接地，2个PMOS管M25、M26漏极分别接M23、M24的漏极，M26的栅极和漏极短接；PMOS管M30、M27栅极分别接M23、M24的漏极；NMOS管M28、M29漏极分别接PMOS管M27、M30的漏极，M26的栅极和漏极短接，PMOS管M25、M26、M27和M30的源端和衬底相连接输入电源，NMOS管M28、M29的源端和衬底相连接地，NMOS管M23的栅极接外部的基准电压源，NMOS管M24的栅极、NMOS管M29的漏极和PMOS管M30的漏极相连作为缓冲器的输出端。

3.根据权利要求1或2所述的低压差线性稳压器，其特征在于，所述电流减法器包括NMOS管M16和M8，PMOS管M9和M10，其中，M8的栅极接所述第二跨导放大器中R1和C1有共同连接的一端，M8的源极和衬底相连接地，漏极接M9的漏极，M9的栅极和漏极短接，M9的栅极接M10的栅极，M9和M10的源极和衬底相连接输入电源，M10的漏极接M16的漏极，M16的源极和衬底相连接地，M16的栅极接M15的栅极，M10的栅极接所述功率管的栅极。

Images