CN111200369A - 低压降整流器 - Google Patents
低压降整流器 Download PDFInfo
- Publication number
- CN111200369A CN111200369A CN201911126085.7A CN201911126085A CN111200369A CN 111200369 A CN111200369 A CN 111200369A CN 201911126085 A CN201911126085 A CN 201911126085A CN 111200369 A CN111200369 A CN 111200369A
- Authority
- CN
- China
- Prior art keywords
- coupled
- transistor
- node
- current electrode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
提供了一种低压降整流器。所述整流器包括二极管,所述二极管具有耦合在输入节点处的第一端和耦合在输出节点处的第二端。第一晶体管具有耦合在所述输入节点处的第一电流电极和耦合在所述输出节点处的第二电流电极。比较器具有耦合在所述输入节点处的第一输入、耦合在所述输出节点处的第二输入,以及耦合到所述第一晶体管的控制电极的输出。偏置电路耦合到比较器电路,并被配置成在所述比较器中产生偏置电流。
Description
技术领域
本公开大体上涉及电子电路,且更具体地说,涉及低压降整流器。
背景技术
当今,诸如移动设备和其它小型设备的许多电子产品结合了单线通信系统,以在主机和从属设备之间协商命令。这些设备和/或单线通信电缆需要自供电,特别是在目标设备具有无电电池的情况下。然而,这样的单线系统可能是低效的并且容易遭受显著的功率损耗。因此,需要一种提高效率并减少损耗的单线系统。
发明内容
根据本发明的第一方面,提供一种整流器电路,包括:
二极管,所述二极管具有耦合在输入节点处的第一端和耦合在输出节点处的第二端;
第一晶体管,所述第一晶体管具有耦合在所述输入节点处的第一电流电极和耦合在所述输出节点处的第二电流电极;
比较器电路,所述比较器电路具有耦合在所述输入节点处的第一输入、耦合在所述输出节点处的第二输入,以及耦合到所述第一晶体管的控制电极的输出;以及
偏置电路,所述偏置电路耦合到所述比较器电路,所述偏置电路被配置成在所述比较器电路中产生偏置电流。
在一个或多个实施例中,所述电路进一步包括电阻器,所述电阻器具有耦合在所述输入节点处的第一端和耦合到所述偏置电路的第二端。
在一个或多个实施例中,所述电路进一步包括电容器,所述电容器具有耦合在所述输入节点处的第一端和耦合到所述偏置电路的第二端。
在一个或多个实施例中,所述第一晶体管表征为P沟道MOS场效应晶体管。
在一个或多个实施例中,所述比较器电路包括:
第二晶体管,所述第二晶体管具有耦合在所述输入节点处的第一电流电极;
第三晶体管,所述第三晶体管具有在第一节点处耦合到所述第二晶体管的第二电流电极和控制电极的第一电流电极;
第四晶体管,所述第四晶体管具有耦合在所述输出节点处的第一电流电极和耦合在所述第一节点处的控制电极;以及
第五晶体管,所述第五晶体管具有在第二节点处耦合到所述第四晶体管的第二电流电极和所述第一晶体管的控制电极的第一电流电极。
在一个或多个实施例中,所述偏置电路包括以电流镜配置耦合到所述第三晶体管和所述第五晶体管的第六晶体管,所述第六晶体管具有在第三节点处耦合到所述第三晶体管和所述第五晶体管的控制电极的第一电流电极和控制电极。
在一个或多个实施例中,所述第三晶体管、第五晶体管和第六晶体管被配置成具有大约相同的宽度尺寸。
在一个或多个实施例中,所述电路进一步包括耦合在所述输出节点和第一电压源之间的外部电容器。
在一个或多个实施例中,所述电路进一步包括电阻器,所述电阻器具有耦合在所述输出节点处的第一端和耦合到所述外部电容器的第一端的第二端。
根据本发明的第二方面,提供一种整流器电路,包括:
二极管,所述二极管具有耦合在输入节点处的阳极端和耦合在输出节点处的阴极端;
第一晶体管,所述第一晶体管具有耦合在所述输入节点处的第一电流电极和耦合在所述输出节点处的第二电流电极;
比较器电路,所述比较器电路具有耦合在所述输入节点处的第一输入、耦合在所述输出节点处的第二输入,以及耦合到所述第一晶体管的控制电极的输出;以及
偏置电路,所述偏置电路耦合到所述比较器电路,所述偏置电路被配置成在所述比较器电路中产生偏置电流。
在一个或多个实施例中,所述比较器电路包括:
第二晶体管,所述第二晶体管具有耦合在所述输入节点处的第一电流电极;
第三晶体管,所述第三晶体管具有在第一节点处耦合到所述第二晶体管的第二电流电极和控制电极的第一电流电极;
第四晶体管,所述第四晶体管具有耦合在所述输出节点处的第一电流电极和耦合在所述第一节点处的控制电极;以及
第五晶体管,所述第五晶体管具有在第二节点处耦合到所述第四晶体管的第二电流电极和所述第一晶体管的控制电极的第一电流电极。
在一个或多个实施例中,所述比较器电路被配置成两级比较器,所述两级比较器的第一级包括:
第二晶体管,所述第二晶体管具有耦合在所述输入节点处的第一电流电极;
第三晶体管,所述第三晶体管具有在第一节点处耦合到所述第二晶体管的第二电流电极的第一电流电极,以及耦合在第一电压源处的第二电流电极;
第四晶体管,所述第四晶体管具有耦合在所述输出节点处的第一电流电极,以及在第二节点处耦合到所述第二晶体管的控制电极的第二电流电极和控制电极;以及
第五晶体管,所述第五晶体管具有在所述第二节点处耦合到所述第四晶体管的第二电流电极的第一电流电极,以及耦合在所述第一电压源处的第二电流电极。
在一个或多个实施例中,所述偏置电路包括以电流镜配置耦合到所述第三晶体管和第五晶体管的第六晶体管,所述第六晶体管具有在第三节点处耦合到所述第三晶体管和第五晶体管的控制电极的第一电流电极和控制电极,以及耦合在所述第一电压源处的第二电流电极。
在一个或多个实施例中,所述两级比较器的第二级包括:
第六晶体管,所述第六晶体管具有耦合在所述输出节点处的第一电流电极和耦合在所述第一节点处的控制电极;以及
第七晶体管,所述第七晶体管具有耦合到所述第六晶体管的第二电流电极和所述第一晶体管的控制电极的第一电流电极、耦合到所述第三晶体管和第五晶体管的控制电极的控制电极,以及耦合在所述第一电压源处的第二电流电极。
在一个或多个实施例中,所述电路进一步包括耦合在所述输出节点和第一电压源之间的外部电容器。
在一个或多个实施例中,所述电路进一步包括电阻器,所述电阻器具有耦合在所述输出节点处的第一端和耦合到所述外部电容器的第一端的第二端。
在一个或多个实施例中,所述电路进一步包括电容器,所述电容器具有耦合在所述输入节点处的第一端和耦合到所述偏置电路的第二端。
根据本发明的第三方面,提供一种整流器电路,包括:
二极管,所述二极管具有耦合在输入节点处的阳极端和耦合在输出节点处的阴极端;
第一晶体管,所述第一晶体管具有耦合在所述输入节点处的第一电流电极和耦合在所述输出节点处的第二电流电极;
第二晶体管,所述第二晶体管具有在第一节点处耦合在一起的第一电流电极和控制电极,以及耦合在第一电压源处的第二电流电极;以及
比较器电路,所述比较器电路耦合到所述第一节点,所述比较器电路具有耦合在所述输入节点处的第一输入、耦合在所述输出节点处的第二输入以及耦合到所述第一晶体管的控制电极的输出。
在一个或多个实施例中,所述比较器电路包括:
第三晶体管,所述第三晶体管具有耦合在所述输入节点处的第一电流电极;
第四晶体管,所述第四晶体管具有耦合到所述第三晶体管的第二电流电极和控制电极的第一电流电极,以及耦合在所述第一节点处的控制电极;
第五晶体管,所述第五晶体管具有耦合在所述输出节点处的第一电流电极和在第二节点处耦合到所述第三晶体管的控制电极的控制电极;以及
第六晶体管,所述第六晶体管具有在第三节点处耦合到所述第五晶体管的第二电流电极和所述第一晶体管的控制电极的第一电流电极,以及耦合在所述第一节点处的控制电极。
在一个或多个实施例中,所述电路进一步包括电容器,所述电容器具有耦合在所述输入节点处的第一端和耦合在所述第一节点处的第二端。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见,且参考这些实施例予以阐明。
附图说明
本发明以例子的方式来说明并且不由附图所限制,在附图中相同的标记表示相似的元件。附图中的元件是为了简单明了而示出的,并且不一定按比例绘制。
图1以简化的示意图的形式示出了现有技术中的整流器电路。
图2以简化的示意图的形式示出了根据一个实施例的示例低压降整流器。
图3以简化的示意图的形式示出了根据一个实施例的低压降整流器的示例实施方案。
图4以简化的示意图的形式示出了根据一个实施例的低压降整流器的另一示例实施方案。
图5以曲线图的形式示出了根据一个实施例的低压降整流器实施方案的示例模拟结果。
具体实施方式
通常,提供一种低压降整流器,其能够为单线通信系统的设备提供整流电源。低压整流器被配置成实际上从任何切换信号有效地产生电力。比较器控制与整流二极管并联布置的传输晶体管。当整流器的输出电压高于输入电压时,比较器立即截止传输晶体管,防止反向电流并提高效率。
图1以简化的示意图的形式示出了现有技术的整流器电路100。电路包括分别标记为IN和OUT的输入端和输出端。二极管102具有连接在IN节点处的阳极端和连接在OUT节点处的阴极端。第一P沟道晶体管104与二极管102并联连接。晶体管104的第一电流电极连接在IN节点处,晶体管104的第二电流电极连接在OUT节点处。第二P沟道晶体管106具有连接在OUT节点处的第一电流电极和在标记为V2的节点处连接到晶体管104的控制电极的第二电流电极和控制电极。第一N沟道晶体管108具有在标记为V1的节点处连接在一起的第一电流电极和控制电极,以及接地(GND)的第二电流电极。第二N沟道晶体管110具有连接在节点V2处的第一电流电极、连接在节点V1处的控制电极以及接地的第二电流电极。电阻器112具有连接在IN节点处的第一端和连接在节点V1处的第二端。电容器114具有连接在OUT节点处的第一端和接地的第二端。
图2以简化的示意图的形式示出了根据一个实施例的示例低压降整流器200。整流器200形成为集成电路(IC),并且包括二极管202、P沟道传输晶体管204、电压比较器206、N沟道晶体管208-210、电阻器212和216、内部电容器214以及外部(例如,片外)存储电容器218。
二极管202的阳极端在标记为IN的输入节点处耦合到晶体管204的第一电流电极。二极管202的阴极端在标记为OUT的输出节点处耦合到晶体管204的第二电流电极。比较器206的反相输入耦合在IN节点处,比较器206的非反相输入耦合在OUT节点处。比较器206的输出在标记为VS的节点处耦合到晶体管204的控制电极。比较器206被配置成将IN节点处的输入电压与OUT节点处的输出电压进行比较。在比较器206的输出处所得的输出电压信号被施加到晶体管204的控制电极,以控制晶体管204的接通和截止状态。例如,当输入电压高于输出电压时,比较器206的输出电压信号被配置成使晶体管204接通(例如,导电状态)。当输入电压不高于输出电压时,比较器206的输出电压信号被配置成使晶体管204立即截止(例如,防止反向电流并提高整体效率的非导电状态)。
在晶体管208和晶体管210的电流镜配置中形成偏置电路。晶体管208的第一电流电极耦合到标记为GND的电压源端。晶体管208的第二电流电极和控制电极在标记为V1的节点处耦合在一起。GND端也可称为接地电压源端。晶体管210的第一电流电极耦合在GND端处,晶体管210的控制电极耦合在节点V1处。耦合晶体管210的第二电流电极以在比较器206中产生偏置电流。
第一电阻器212耦合在IN节点与晶体管208之间,且被配置成限制或调整偏置电流。电阻器212的第一端耦合在IN节点处,电阻器212的第二端耦合在节点V1处。第一电容器214耦合在输入IN节点与晶体管208之间。电容器214被配置成在IN节点处耦合输入电压信号的上升沿,以加速晶体管204的接通。电容器214的第一端耦合在IN节点处,电容器214的第二端耦合在节点V1处。
第二电阻器216耦合在OUT节点和标记为EXT1的第一外部端之间。第二电阻器216被配置成限制或调整到第二电容器218的涌入电流。电阻器216的第一端耦合在OUT节点处,电阻器216的第二端耦合在EXT1端处。第二电容器218耦合在EXT1端和接地电压源端之间。电容器218位于IC外部(例如,片外)且被配置成用作存储电容器。电容器218的第一端耦合在EXT1处,电容器218的第二端耦合在标记为EXT2的第二外部端处。在这个实施例中,EXT2端提供到GND端的电连接。
图3以简化的示意图的形式示出了根据一个实施例的低压降整流器300的示例实施方案。整流器300形成为IC并且包括二极管302、P沟道传输晶体管304、电压比较器电路306、N沟道偏置晶体管308、电阻器312和316、内部电容器314以及外部存储电容器318。
二极管302的阳极端在标记为IN的输入节点处耦合到晶体管304的第一电流电极。二极管302的阴极端在标记为OUT的输出节点处耦合到晶体管304的第二电流电极。比较器电路306包括P沟道晶体管322-324和N沟道晶体管310和320。晶体管322的第一电流电极耦合在IN节点处并用作比较器电路306的反相输入。晶体管322的第二电流电极在标记为V2的节点处耦合到晶体管310的第一电流电极和晶体管322和324的控制电极。晶体管324的第一电流电极耦合在OUT节点处并用作比较器电路306的非反相输入。晶体管324的第二电流电极在标记为VS的比较器电路306的输出节点处耦合到晶体管320的第一电流电极和晶体管304的控制电极。晶体管310的第二电流电极和晶体管320的第二电流电极耦合到标记为GND的电压源端。GND端也可称为接地电压源端。
偏置晶体管308和晶体管310、320被配置成形成电流镜并在比较器电路306中产生偏置电流。晶体管308的第一电流电极耦合到GND端。晶体管308的第二电流电极和控制电极在标记为V1的节点处耦合到晶体管310、320的控制电极。在这个配置中,当晶体管308、310和320都具有相似的尺寸时,相同的电流将流经晶体管308、310和320中的每一个。
第一电阻器312耦合在IN节点与晶体管308之间,且被配置成限制或调整偏置电流。电阻器312的第一端耦合在IN节点处,电阻器312的第二端耦合在节点V1处。第一电容器314耦合在输入IN节点与晶体管308之间。电容器314被配置成在IN节点耦合输入电压信号的上升沿,以加速晶体管304的接通。电容器314的第一端耦合在IN节点处,电容器314的第二端耦合在节点V1处。
第二电阻器316耦合在OUT节点和标记为EXT1的第一外部端之间。第二电阻器316被配置成限制或调整到第二电容器318的涌入电流。电阻器316的第一端耦合在OUT节点处,电阻器316的第二端耦合在EXT1端处。第二电容器318耦合在EXT1端与接地电压源端之间。电容器318位于IC外部,并被配置成用作电压存储电容器。电容器318的第一端耦合在EXT1处,电容器318的第二端耦合在标记为EXT2的第二外部端处。在这个实施例中,EXT2端提供到GND端的电连接。
在这个实施例中,比较器电路306被配置成将在IN节点处的输入电压与在OUT节点处的输出电压进行比较。在比较器306的输出处所得的输出电压信号被施加到晶体管304的控制电极,以控制晶体管304的导电状态。例如,当输入电压高于输出电压时,比较器306的输出电压信号被配置成使晶体管304接通(例如,导电状态),而当输入电压不高于输出电压时,比较器306的输出电压信号被配置成使晶体管304截止(例如,非导电状态)。
图4以简化的示意图的形式示出了根据一个实施例的低压降整流器400的另一示例实施方案。整流器400形成为IC并且包括二极管402、P沟道传输晶体管404、两级电压比较器电路406、N沟道偏置晶体管408、电阻器412和416、内部电容器414以及外部存储电容器418。
二极管402的阳极端在标记为IN的输入节点处耦合到晶体管404的第一电流电极。二极管402的阴极端在标记为OUT的输出节点处耦合到晶体管404的第二电流电极。比较器电路406的第一级包括P沟道晶体管422-424以及N沟道晶体管410和420。晶体管422的第一电流电极耦合在IN节点处并用作比较器电路406的非反相输入。晶体管422的第二电流电极在标记为V3的第一级输出节点处耦合到晶体管410的第一电流电极和晶体管426的控制电极。晶体管424的第一电流电极耦合在OUT节点处并用作比较器电路406的反相输入。晶体管424的第二电流电极和控制电极在标记为V2的节点处耦合到晶体管420的第一电流电极和晶体管422的控制电极。晶体管410的第二电流电极和晶体管420的第二电流电极耦合到标记为GND的电压源端。GND端也可称为接地电压源端。
比较器电路406的第二级包括P沟道晶体管426和N沟道晶体管428。晶体管426的第一电流电极耦合在OUT节点处,晶体管426的第二电流电极在标记为VS的比较器电路406的输出节点处耦合到晶体管428的第一电流电极和晶体管404的控制电极。晶体管428的第二电流电极耦合到GND端。
偏置晶体管408被配置成与晶体管410、420和428中的每一个一起形成电流镜,以在比较器电路406中产生偏置电流。晶体管408的第一电流电极耦合到GND端。晶体管408的第二电流电极和控制电极在标记为V1的节点处耦合到晶体管410、420和428的控制电极。在这个配置中,当晶体管408、410、420和428都具有相似的尺寸时,相同的电流将流经晶体管408、410、420和428中的每一个。
第一电阻器412耦合在IN节点与晶体管408之间,且被配置成限制或调整偏置电流。电阻器412的第一端耦合在IN节点处,电阻器412的第二端耦合在节点V1处。第一电容器414耦合在输入IN节点与晶体管408之间。电容器414被配置成在IN节点耦合输入电压信号的上升沿,以加速晶体管404的接通。电容器414的第一端耦合在IN节点处,电容器414的第二端耦合在节点V1处。
第二电阻器416耦合在OUT节点和标记为EXT1的第一外部端之间。第二电阻器416被配置成限制或调整到第二电容器418的涌入电流。电阻器416的第一端耦合在OUT节点处,电阻器416的第二端耦合在EXT1端处。第二电容器418耦合在EXT1端与接地电压源端之间。电容器418位于IC外部,并被配置成用作电压存储电容器。电容器418的第一端耦合在EXT1处,电容器418的第二端耦合在标记为EXT2的第二外部端处。在这个实施例中,EXT2端提供到GND端的电连接。
在这个实施例中,比较器电路406被配置成将IN节点处的输入电压与OUT节点处的输出电压进行比较并提供较高增益。将比较器406的输出处的所得输出电压信号施加到晶体管404的控制电极,以控制晶体管404的导电状态。例如,当输入电压高于输出电压时,比较器406的输出电压信号被配置成使晶体管404接通(例如,导电状态),而当输入电压不高于输出电压时,比较器406的输出电压信号被配置成使晶体管404截止(例如,非导电状态)。
图5以曲线图的形式示出了根据一个实施例的图3的低压降整流器300的示例模拟结果。曲线图500包括对应于IN节点处的模拟刺激电压信号的输入电压信号IN波形502、描述OUT节点处的模拟响应电压信号的输出电压信号OUT波形504,以及描述晶体管304的控制电极(例如,VS节点)处的模拟响应电压信号的控制电压信号VS波形506。IN波形和模拟响应波形OUT和VS示出为在X轴上具有以微秒(μS)计的时间值,在Y轴上具有以伏特计的电压值。作为例子,下面描述整流器300的操作。
例如,在这个实施例中,整流器300基于在3.0伏和0.0伏之间摆动的IN信号而自供电。IN信号在大约200μS处开始从高电平(例如,~3.0伏)转变到低电平(例如,~0.0伏)。OUT信号又开始衰减。当OUT节点处的电压高于IN节点处的电压时,VS节点处的比较器输出信号处于逻辑高电平,从而截止传输晶体管304。
在曲线图500的大约206μS处,IN信号开始从低电平(例如,~0.0伏)转变到高电平(例如,~3.0伏)。因为OUT节点处的电压衰减(例如,~100毫伏)到低于IN节点处的电压(例如,~3.0伏)的电压电平,所以VS节点处的所得比较器输出信号接通传输晶体管304并对存储电容器进行充电。当IN节点处的电压高于OUT节点处的电压时,VS信号足以使传输晶体管304保持导电。
在曲线图500的大约210μS处,所述循环随着IN信号再次从高电平(例如,~3.0伏)转变到低电平(例如,~0.0伏)重复。此时,OUT信号处于比IN信号高的电压电平。当IN节点处的电压低于OUT节点处的电压时,VS信号足以使传输晶体管304保持非导电。
总体而言,提供了一种整流器电路,所述整流器电路包括二极管,所述二极管具有耦合在输入节点处的第一端和耦合在输出节点处的第二端;第一晶体管,所述第一晶体管具有耦合在输入节点处的第一电流电极和耦合在输出节点处的第二电流电极;比较器电路,所述比较器电路具有耦合在输入节点处的第一输入、耦合在输出节点处的第二输入,以及耦合到第一晶体管的控制电极的输出;以及耦合到比较器电路的偏置电路,所述偏置电路被配置成在比较器电路中产生偏置电流。所述电路还可包括电阻器,所述电阻器具有耦合在输入节点处的第一端和耦合到偏置电路的第二端。所述电路还可包括电容器,所述电容器具有耦合在输入节点处的第一端和耦合到偏置电路的第二端。所述晶体管可表征为P沟道MOS场效应晶体管。比较器电路可包括第二晶体管,所述第二晶体管具有耦合在输入节点处的第一电流电极;第三晶体管,所述第三晶体管具有在第一节点处耦合到第二晶体管的控制电极和第二电流电极的第一电流电极;第四晶体管,所述第四晶体管具有耦合在输出节点处的第一电流电极和在第一节点处耦合的控制电极;以及第五晶体管,所述第五晶体管具有在第二节点处耦合到第四晶体管的第二电流电极和第一晶体管的控制电极的第一电流电极。偏置电路可包括以电流镜配置耦合到第三和第五晶体管的第六晶体管,所述第六晶体管具有在第三节点处耦合到第三和第五晶体管的控制电极的第一电流电极和控制电极。第三、第五和第六晶体管可被配置成具有大约相同的宽度尺寸。所述电路还可包括耦合在输出节点和第一电压源之间的外部电容器。所述电路还可包括电阻器,所述电阻器具有耦合在输出节点处的第一端和耦合到外部电容器的第一端的第二端。
在另一实施例中,提供了一种整流器电路,所述整流器电路包括二极管,所述二极管具有耦合在输入节点处的阳极端和耦合在输出节点处的阴极端;第一晶体管,所述第一晶体管具有耦合在输入节点处的第一电流电极和耦合在输出节点处的第二电流电极;比较器电路,所述比较器电路具有耦合在输入节点处的第一输入、耦合在输出节点处的第二输入,以及耦合到第一晶体管的控制电极的输出;以及耦合到比较器电路的偏置电路,所述偏置电路被配置成在比较器电路中产生偏置电流。比较器电路可包括第二晶体管,所述第二晶体管具有耦合在输入节点处的第一电流电极;第三晶体管,所述第三晶体管具有在第一节点处耦合到第二晶体管的第二电流电极和控制电极的第一电流电极;第四晶体管,所述第四晶体管具有耦合在输出节点处的第一电流电极和耦合在第一节点处的控制电极;以及第五晶体管,所述第五晶体管具有在第二节点处耦合到第四晶体管的第二电流电极和第一晶体管的控制电极的第一电流电极。比较器电路可被配置成两级比较器,所述两级比较器的第一级可包括第二晶体管,所述第二晶体管具有耦合在输入节点处的第一电流电极;第三晶体管,所述第三晶体管具有在第一节点处耦合到第二晶体管的第二电流电极的第一电流电极,以及耦合在第一电压源处的第二电流电极;第四晶体管,所述第四晶体管具有耦合在输出节点处的第一电流电极,以及在第二节点处耦合到第二晶体管的控制电极的第二电流电极和控制电极;以及第五晶体管,所述第五晶体管具有在第二节点处耦合到第四晶体管的第二电流电极的第一电流电极,以及耦合在第一电压源处的第二电流电极。偏置电路可包括以电流镜配置耦合到第三和第五晶体管的第六晶体管,所述第六晶体管具有在第三节点处耦合到第三和第五晶体管的控制电极的第一电流电极和控制电极,以及耦合在第一电压源处的第二电流电极。两级比较器的第二级可包括第六晶体管,所述第六晶体管具有耦合在输出节点处的第一电流电极和耦合在第一节点处的控制电极;以及第七晶体管,所述第七晶体管具有在第六晶体管的第二电流电极和第一晶体管的控制电极处耦合的第一电流电极、耦合到第三和第五晶体管的控制电极的控制电极,以及耦合在第一电压源处的第二电流电极。所述电路还可包括外部电容器,所述外部电容器耦合在输出节点和第一电压源之间。所述电路还可包括电阻器,所述电阻器具有耦合在输出节点处的第一端和耦合到外部电容器的第一端的第二端。所述电路还可包括电容器,所述电容器具有耦合在输入节点处的第一端和耦合到偏置电路的第二端。
在又一实施例中,提供了一种整流器电路,所述整流器电路包括二极管,所述二极管具有耦合在输入节点处的阳极端和耦合在输出节点处的阴极端;第一晶体管,所述第一晶体管具有耦合在输入节点处的第一电流电极和耦合在输出节点处的第二电流电极;第二晶体管,所述第二晶体管具有在第一节点处耦合在一起的第一电流电极和控制电极,以及耦合在第一电压源处的第二电流电极;以及比较器电路,所述比较器电路耦合到第一节点,并具有耦合在输入节点处的第一输入、耦合在输出节点处的第二输入,以及耦合到第一晶体管的控制电极的输出。比较器电路可包括第三晶体管,所述第三晶体管具有耦合在输入节点处的第一电流电极;第四晶体管,所述第四晶体管具有耦合到第三晶体管的第二电流电极和控制电极的第一电流电极,以及在第一节点处耦合的控制电极;第五晶体管,所述第五晶体管具有耦合在输出节点处的第一电流电极和在第二节点处耦合到第三晶体管的控制电极的控制电极;以及第六晶体管,所述第六晶体管具有在第三节点处耦合到第五晶体管的第二电流电极和第一晶体管的控制电极的第一电流电极,以及耦合在第一节点处的控制电极。所述电路还可包括电容器,所述电容器具有耦合在输入节点处的第一端和耦合在第一节点处的第二端。
至此,应当理解,已经提供了一种低压降整流器,所述低压降整流器能够为单线通信系统的设备提供整流电源。低压整流器被配置成实际上从任何切换信号有效地产生电力。比较器控制与整流二极管并联布置的传输晶体管。当整流器的输出电压高于输入电压时,比较器立即截止传输晶体管,防止反向电流并提高效率。
因为实现本发明的装置绝大部分由本领域技术人员所知的电子部件和电路组成,如上的说明被认为已经是必要的程度,为了便于对本发明的基础概念的理解和认识以及为了不扰乱或分散本发明的教导,将不再更大程度地解释电路细节。
尽管本文参考特定实施例描述了本发明,但是在不脱离如下的权利要求中阐述的本发明的范围的情况下,可以进行各种修改和改变。因此,说明书和附图被认为是说明性的而不是限制性的,并且旨在将所有这样的修改包括在本发明的范围内。本文关于具体实施例描述的任何益处、优点或问题的解决方案并不旨在被解释为是任何或所有权利要求的关键、必需或必要的特征或要素。
此外,本文中使用的术语“一(a)”或“一(an)”被限定为一个或多个。另外,权利要求中前导短语,例如“至少一个”和“一个或多个”的用法不应当解释为暗示由不定冠词“一(a)”或“一(an)”引导的另一权利要求要素将包含所述引入的权利要求要素的任何特定权利要求限制为仅包含一个所述要素的发明,即使当相同的权利要求包括前导短语“一个或多个”或者“至少一个”和诸如“一(a)”或“一(an)”的不定冠词时也是如此。定冠词的使用也是如此。
除非另有说明,否则诸如“第一”和“第二”的术语用于任意区分这些术语所描述的元件。因此,这些术语不一定旨在表示这些元件的时间或其它优先性。
Claims (10)
1.一种整流器电路,其特征在于,包括:
二极管,所述二极管具有耦合在输入节点处的第一端和耦合在输出节点处的第二端;
第一晶体管,所述第一晶体管具有耦合在所述输入节点处的第一电流电极和耦合在所述输出节点处的第二电流电极;
比较器电路,所述比较器电路具有耦合在所述输入节点处的第一输入、耦合在所述输出节点处的第二输入,以及耦合到所述第一晶体管的控制电极的输出;以及
偏置电路,所述偏置电路耦合到所述比较器电路,所述偏置电路被配置成在所述比较器电路中产生偏置电流。
2.根据权利要求1所述的电路,其特征在于,进一步包括电阻器,所述电阻器具有耦合在所述输入节点处的第一端和耦合到所述偏置电路的第二端。
3.根据权利要求1所述的电路,其特征在于,进一步包括电容器,所述电容器具有耦合在所述输入节点处的第一端和耦合到所述偏置电路的第二端。
4.根据权利要求1所述的电路,其特征在于,所述第一晶体管表征为P沟道MOS场效应晶体管。
5.根据权利要求1所述的电路,其特征在于,所述比较器电路包括:
第二晶体管,所述第二晶体管具有耦合在所述输入节点处的第一电流电极;
第三晶体管,所述第三晶体管具有在第一节点处耦合到所述第二晶体管的第二电流电极和控制电极的第一电流电极;
第四晶体管,所述第四晶体管具有耦合在所述输出节点处的第一电流电极和耦合在所述第一节点处的控制电极;以及
第五晶体管,所述第五晶体管具有在第二节点处耦合到所述第四晶体管的第二电流电极和所述第一晶体管的控制电极的第一电流电极。
6.根据权利要求5所述的电路,其特征在于,所述偏置电路包括以电流镜配置耦合到所述第三晶体管和所述第五晶体管的第六晶体管,所述第六晶体管具有在第三节点处耦合到所述第三晶体管和所述第五晶体管的控制电极的第一电流电极和控制电极。
7.根据权利要求6所述的电路,其特征在于,所述第三晶体管、第五晶体管和第六晶体管被配置成具有大约相同的宽度尺寸。
8.根据权利要求1所述的电路,其特征在于,进一步包括耦合在所述输出节点和第一电压源之间的外部电容器。
9.一种整流器电路,其特征在于,包括:
二极管,所述二极管具有耦合在输入节点处的阳极端和耦合在输出节点处的阴极端;
第一晶体管,所述第一晶体管具有耦合在所述输入节点处的第一电流电极和耦合在所述输出节点处的第二电流电极;
比较器电路,所述比较器电路具有耦合在所述输入节点处的第一输入、耦合在所述输出节点处的第二输入,以及耦合到所述第一晶体管的控制电极的输出;以及
偏置电路,所述偏置电路耦合到所述比较器电路,所述偏置电路被配置成在所述比较器电路中产生偏置电流。
10.一种整流器电路,其特征在于,包括:
二极管,所述二极管具有耦合在输入节点处的阳极端和耦合在输出节点处的阴极端;
第一晶体管,所述第一晶体管具有耦合在所述输入节点处的第一电流电极和耦合在所述输出节点处的第二电流电极;
第二晶体管,所述第二晶体管具有在第一节点处耦合在一起的第一电流电极和控制电极,以及耦合在第一电压源处的第二电流电极;以及
比较器电路,所述比较器电路耦合到所述第一节点,所述比较器电路具有耦合在所述输入节点处的第一输入、耦合在所述输出节点处的第二输入以及耦合到所述第一晶体管的控制电极的输出。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/193,199 | 2018-11-16 | ||
US16/193,199 US20200161986A1 (en) | 2018-11-16 | 2018-11-16 | Low voltage drop rectifier |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111200369A true CN111200369A (zh) | 2020-05-26 |
CN111200369B CN111200369B (zh) | 2023-03-10 |
Family
ID=68468593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911126085.7A Active CN111200369B (zh) | 2018-11-16 | 2019-11-15 | 低压降整流器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20200161986A1 (zh) |
EP (1) | EP3654530B1 (zh) |
CN (1) | CN111200369B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2918064A1 (de) * | 1978-05-08 | 1979-11-22 | Ebauches Sa | Vorrichtung zum laden eines akkumulators durch eine quelle elektrischer energie, insbesondere fuer eine elektronische uhr |
CN101188411A (zh) * | 2006-11-16 | 2008-05-28 | 圆创科技股份有限公司 | 用于差动输入级的偏置电流补偿电路 |
CN102385408A (zh) * | 2011-09-21 | 2012-03-21 | 电子科技大学 | 一种低压差线性稳压器 |
CN104242629A (zh) * | 2014-05-22 | 2014-12-24 | 西安电子科技大学 | 一种具有斜坡补偿功能的低压低功耗 pwm 比较器 |
CN105092937A (zh) * | 2015-09-02 | 2015-11-25 | 西安电子科技大学 | 一种全周期电流检测电路 |
CN205753623U (zh) * | 2016-06-16 | 2016-11-30 | 苏州微控智芯半导体科技有限公司 | 一种电源切换电路 |
CN108717158A (zh) * | 2018-08-29 | 2018-10-30 | 电子科技大学 | 一种适用于死区时间控制的负压检测电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9013898B2 (en) * | 2012-09-21 | 2015-04-21 | Semiconductor Components Industries, Llc | Synchronous rectifier controller, power converter using same, and method therefor |
US9991810B2 (en) * | 2016-02-22 | 2018-06-05 | Fairchild Semiconductor Corporation | Gate pre-positioning for fast turn-off of synchronous rectifier |
-
2018
- 2018-11-16 US US16/193,199 patent/US20200161986A1/en not_active Abandoned
-
2019
- 2019-11-05 EP EP19207072.0A patent/EP3654530B1/en active Active
- 2019-11-15 CN CN201911126085.7A patent/CN111200369B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2918064A1 (de) * | 1978-05-08 | 1979-11-22 | Ebauches Sa | Vorrichtung zum laden eines akkumulators durch eine quelle elektrischer energie, insbesondere fuer eine elektronische uhr |
CN101188411A (zh) * | 2006-11-16 | 2008-05-28 | 圆创科技股份有限公司 | 用于差动输入级的偏置电流补偿电路 |
CN102385408A (zh) * | 2011-09-21 | 2012-03-21 | 电子科技大学 | 一种低压差线性稳压器 |
CN104242629A (zh) * | 2014-05-22 | 2014-12-24 | 西安电子科技大学 | 一种具有斜坡补偿功能的低压低功耗 pwm 比较器 |
CN105092937A (zh) * | 2015-09-02 | 2015-11-25 | 西安电子科技大学 | 一种全周期电流检测电路 |
CN205753623U (zh) * | 2016-06-16 | 2016-11-30 | 苏州微控智芯半导体科技有限公司 | 一种电源切换电路 |
CN108717158A (zh) * | 2018-08-29 | 2018-10-30 | 电子科技大学 | 一种适用于死区时间控制的负压检测电路 |
Also Published As
Publication number | Publication date |
---|---|
EP3654530B1 (en) | 2021-11-24 |
US20200161986A1 (en) | 2020-05-21 |
EP3654530A1 (en) | 2020-05-20 |
CN111200369B (zh) | 2023-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11545824B2 (en) | USB short circuit protection | |
US8531851B2 (en) | Start-up circuit and method thereof | |
CN107872212B (zh) | 控制方法、功率开关装置和开关装置 | |
US20140085756A1 (en) | Protection circuit and electronic device using the same | |
US9018798B2 (en) | Power supply circuit | |
US20150357864A1 (en) | Power source switching apparatus and methods for dual-powered electronic devices | |
US8836380B2 (en) | Bootstrap circuit | |
US9356471B2 (en) | Power supply circuit | |
US8917136B1 (en) | Charge pump system and method of operation | |
US9471122B2 (en) | Power supply circuit for operating a first and second power circuits for supplying power to a CPU when the computer is turned on and does not operate the second power circuit when the computer is in a standby mode | |
CN107402595B (zh) | 补偿电路 | |
EP2738768B1 (en) | Systems and methods for controlling power in semiconductor circuits | |
CN101582628B (zh) | 定电流控制的高压启动电路 | |
US6691239B1 (en) | Voltage sequencing circuit | |
US10141925B1 (en) | Circuits and methods for strengthening load transient response compensation | |
CN111200369B (zh) | 低压降整流器 | |
CN106058798A (zh) | 电压保护装置、方法及可穿戴设备 | |
CN111628649B (zh) | 电源电路以及电源装置 | |
CN111813211B (zh) | 电压监控装置 | |
CN113746076A (zh) | 浪涌电流限制器和包括该浪涌电流限制器的系统 | |
JP2022103616A (ja) | スイッチング電源用回路及びスイッチング電源装置 | |
US9088148B2 (en) | Protection circuit for central processing unit | |
US11646733B2 (en) | Digital output driver circuit and method | |
US10389228B1 (en) | Power supply circuit with surge-supression | |
CN107425715B (zh) | 电源供应电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |