JP2022103616A - スイッチング電源用回路及びスイッチング電源装置 - Google Patents

Abstract

【課題】スイッチング電源用回路において過度の発熱を抑制する。【解決手段】入力電圧（Ｖｉｎ）に基づき出力電圧（Ｖｏｕｔ）を生成するスイッチング電源装置用の電源ＩＣ（１０）は、入力電圧が加わる入力端子（ＩＮ）とスイッチ端子（ＳＷ）との間に配置されるハイサイドトランジスタと、スイッチ端子とグランド端子（ＧＮＤ）との間に配置されるローサイドトランジスタを備え、出力電圧に応じたフィードバック電圧に基づき、それらトランジスタをオン又はオフとするフィードバック制御を行う。保護回路（１４０）は、スイッチ端子におけるスイッチ電圧と入力電圧とに基づき、グランド端子からスイッチ端子に向かう逆流電流に基づき、又は、入力電圧と所定の判定電圧とに基づき、ハイサイドトランジスタ又はローサイドトランジスタをフィードバック制御に依らずオンさせる保護動作を実行可能である。【選択図】図１

Description

本開示は、スイッチング電源用回路及びスイッチング電源装置に関する。

或る種のスイッチング電源装置では、ハイサイドトランジスタ及びローサイドトランジスタの直列回路を備えて、当該直列回路に直流の入力電圧を印加する。入力電圧は入力コンデンサにより保持される。そして、ハイサイドトランジスタ及びローサイドトランジスタを交互にオン、オフすることで得た矩形波状の電圧をコイル及び出力コンデンサにて整流及び平滑化する。これにより、入力電圧を降圧した直流の出力電圧を得ることができる。

特開２０２０－０７８２０３号公報

このようなスイッチング電源装置において、入力コンデンサが短絡破損等すると、入力電圧が急激に０Ｖに低下する。この際、ＭＯＳＦＥＴとして構成されたハイサイドトランジスタの寄生ダイオードを通じ、出力コンデンサの蓄積電荷が放電され、大きな発熱が生じるおそれがある。また、コイルに大電流が流れている状態で保護シャットダウン動作（サーマルシャットダウン等）によりハイサイドトランジスタ及びローサイドトランジスタが共にオフとされると、ローサイドトランジスタの寄生ダイオードに大電流が流れ、大きな発熱が生じるおそれがある。

本開示は、過度の発熱を抑制するスイッチング電源用回路及びスイッチング電源装置を提供することを目的とする。

本開示に係るスイッチング電源用回路は、入力電圧に基づき出力電圧を生成するスイッチング電源装置を構成するためのスイッチング電源用回路であって、前記入力電圧を受けるべき入力端子と、スイッチ端子と、グランド端子と、前記入力端子と前記スイッチ端子との間に配置されるハイサイドトランジスタと、前記スイッチ端子と前記グランド端子との間に配置されるローサイドトランジスタと、前記ハイサイドトランジスタ及び前記ローサイドトランジスタの各ゲートを駆動するゲートドライバと、前記出力電圧に応じたフィードバック電圧に基づき前記ゲートドライバを用いて前記ハイサイドトランジスタ及び前記ローサイドトランジスタをオン又はオフとするフィードバック制御を行う制御回路と、前記スイッチ端子におけるスイッチ電圧と前記入力電圧とに基づき、前記グランド端子から前記スイッチ端子に向かう逆流電流に基づき、又は、前記入力電圧と所定の判定電圧とに基づき、前記ハイサイドトランジスタ又は前記ローサイドトランジスタを前記フィードバック制御に依らずオンさせる保護動作を実行可能な保護回路と、を備える構成（第１の構成）である。

上記第１の構成に係るスイッチング電源用回路において、前記保護回路は、前記スイッチ電圧が前記入力電圧よりも高いときに、前記保護動作を実行する構成（第２の構成）であっても良い。

上記第２の構成に係るスイッチング電源用回路において、前記保護回路は、前記スイッチ電圧と前記入力電圧を比較する比較器を有し、前記スイッチ電圧が前記入力電圧よりも高いことを示す信号が前記比較器から出力されるとき、前記保護動作を実行する構成（第３の構成）であっても良い。

上記第２の構成に係るスイッチング電源用回路において、前記スイッチ端子とコンデンサを介して接続されるべきブート端子を更に備え、前記フィードバック制御により前記ハイサイドトランジスタ及び前記ローサイドトランジスタが交互にオン、オフされることで前記ブート端子に前記入力電圧よりも高いブート電圧が生じ、前記保護回路は、前記スイッチ電圧が前記入力電圧よりも高いとき、前記スイッチ電圧及び前記入力電圧間の差に応じてオンする保護用トランジスタを有し、前記保護用トランジスタのオン期間において前記保護動作を実行し、その保護動作において前記ブート電圧に基づき前記ハイサイドトランジスタをオンさせる構成（第４の構成）であっても良い。

上記第２の構成に係るスイッチング電源用回路において、前記保護回路は、前記スイッチ電圧が前記入力電圧よりも高いとき、前記スイッチ電圧及び前記入力電圧間の差に応じてオンする保護用トランジスタを有し、前記保護用トランジスタのオン期間において前記保護動作を実行し、その保護動作において前記スイッチ電圧に基づき前記ローサイドトランジスタをオンさせる構成（第５の構成）であっても良い。

上記第１の構成に係るスイッチング電源用回路において、前記保護回路は、前記フィードバック制御が停止されるシャットダウン状態において前記逆流電流を検出し、前記逆流電流の検出結果に基づき前記ローサイドトランジスタをオンさせる前記保護動作を実行する構成（第６の構成）であっても良い。

上記第１の構成に係るスイッチング電源用回路において、前記入力電圧が前記判定電圧より低下したときに所定のＵＶＬＯ信号を出力するＵＶＬＯ検出回路を更に備え、前記保護回路は、前記ＵＶＬＯ信号の出力を受けて前記保護動作を実行する構成（第７の構成）であっても良い。

本開示に係るスイッチング電源装置は、上記第１～第７の構成の何れかに係るスイッチング電源用回路と、前記フィードバック制御により前記ハイサイドトランジスタ及び前記ローサイドトランジスタを交互にオン、オフすることで前記スイッチ端子に生じる前記スイッチ電圧を整流及び平滑化し、これよって前記出力電圧を生成する整流平滑回路と、前記出力電圧に応じた前記フィードバック電圧を生成するフィードバック回路と、を備えた構成（第８の構成）である。

本開示によれば、過度の発熱を抑制するスイッチング電源用回路及びスイッチング電源装置を提供することが可能となる。

本開示の実施形態に係るスイッチング電源装置１の全体構成図である。 本開示の実施形態に係る電源ＩＣの外観斜視図である。 本開示の実施形態に係り、入力電圧と他の信号との関係を示す図である。 本開示の実施形態に係り、入力電圧の低下時における内部電源電圧の変化を説明するための図である。 本開示の実施形態に係り、特定保護回路の信号出力の様子を示す図である。 本開示の実施形態に係り、特定保護回路の信号出力の様子を示す図である。 本開示の実施形態に係り、特定保護回路の信号出力の様子を示す図である。 本開示の実施形態に係り、特定保護回路の信号出力の様子を示す図である。 本開示の実施形態に属する実施例ＥＸ＿１Ａに係り、特定保護回路に設けられる比較器を示す図である。 本開示の実施形態に属する実施例ＥＸ＿１Ｂに係り、当該実施例の構成の要部を示す図である。 本開示の実施形態に属する実施例ＥＸ＿１Ｃに係り、当該実施例の構成の要部を示す図である。 本開示の実施形態に属する実施例ＥＸ＿２に係り、当該実施例の構成の要部を示す図である。 本開示の実施形態に属する実施例ＥＸ＿２に係り、当該実施例の構成の要部を示す図である。 本開示の実施形態に属する実施例ＥＸ＿３に係り、当該実施例の構成の要部を示す図である。

以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“１１１Ｈ”によって参照されるハイサイドトランジスタは（図１参照）、ハイサイドトランジスタ１１１Ｈと表記されることもあるし、トランジスタ１１１Ｈと略記されることもあり得るが、それらは全て同じものを指す。

まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。ＩＣとは集積回路（Integrated Circuit）の略称である。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する基準導電部を指す又は０Ｖの電位そのものを指す。基準導電部は金属等の導体にて形成される。０Ｖの電位、０Ｖの電圧を、グランド電位、グランド電圧と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の注目した信号又は電圧について、信号又は電圧がハイレベルにあるとは厳密には信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは厳密には信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。

ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。

ＭＯＳＦＥＴの電気的特性にはゲート閾電圧が含まれる。Ｎチャネル型且つエンハンスメント型のＭＯＳＦＥＴである任意のトランジスタについて、当該トランジスタのゲート電位が当該トランジスタのソース電位よりも高く、且つ、当該トランジスタのゲート－ソース間電圧（ソース電位から見たゲート電位）の大きさが当該トランジスタのゲート閾電圧以上であるとき、当該トランジスタはオン状態となり、そうでないとき、当該トランジスタはオフ状態となる。Ｐチャネル型且つエンハンスメント型のＭＯＳＦＥＴである任意のトランジスタについて、当該トランジスタのゲート電位が当該トランジスタのソース電位よりも低く、且つ、当該トランジスタのゲート－ソース間電圧（ソース電位から見たゲート電位）の大きさが当該トランジスタのゲート閾電圧以上であるとき、当該トランジスタはオン状態となり、そうでないとき、当該トランジスタはオフ状態となる。

任意のスイッチを１以上のＦＥＴ（電界効果トランジスタ）にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。また、任意のトランジスタ又はスイッチについて、トランジスタ又はスイッチがオン状態となっている期間をオン期間と称することがあり、トランジスタ又はスイッチがオフ状態となっている期間をオフ期間と称することがある。

ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる期間をハイレベル期間と称し、当該信号のレベルがローレベルとなる期間をローレベル期間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。任意の回路素子、配線、ノードなど、回路を形成する複数の部位間についての接続とは、特に記述なき限り、電気的な接続を意味する。

図１に本開示の実施形態に係るスイッチング電源装置１の全体構成を示す。スイッチング電源装置１は、直流の入力電圧Ｖｉｎから直流の出力電圧Ｖｏｕｔを生成する降圧型のＤＣ／ＤＣコンバータである。スイッチング電源装置１は、スイッチング電源装置１を構成するためのスイッチング電源用回路の例である電源ＩＣ１０と、整流平滑回路２０と、フィードバック回路３０と、ブートスラップ用のコンデンサＣｂｔと、入力コンデンサＣｉｎと、を備える。整流平滑回路２０、フィードバック回路３０、コンデンサＣｂｔ及び入力コンデンサＣｉｎは、電源ＩＣ１０の外部に設けられる。尚、入力コンデンサＣｉｎはスイッチング電源装置１の構成要素に含まれない、と考えても良い。整流平滑回路２０は、コイルＬ１と、コンデンサ（出力コンデンサ）Ｃ１を有する。フィードバック回路３０は抵抗Ｒ１及びＲ２を有する。

図２に電源ＩＣ１０の外観の例を示す。電源ＩＣ１０は、半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品（半導体装置）であり、電源ＩＣ１０を構成する各回路が半導体にて集積化されている。電源ＩＣ１０としての電子部品の筐体には、電源ＩＣ１０の外部に対し筐体から露出した外部端子が複数設けられている。尚、図２に示される外部端子の数及び筐体の種類は例に過ぎず、それらは様々に変形され得る。電源ＩＣ１０に設けられる複数の外部端子の一部として、図１には、ブート端子ＢＴ、入力端子ＩＮ、スイッチ端子ＳＷ、グランド端子ＧＮＤ及びフィードバック端子ＦＢが示されている。これら以外の外部端子も電源ＩＣ１０に設けられる。

入力端子ＩＮは、電源ＩＣ１０の外部において入力電圧Ｖｉｎの印加端６０（即ち、入力電圧Ｖｉｎが印加される端子）に接続される。このため、入力端子ＩＮには入力電圧Ｖｉｎが加わる。電源ＩＣ１０の外部において、入力端子Ｖｉｎの印可端６０とグランドとの間に入力コンデンサＣｉｎが挿入される。入力電圧Ｖｉｎは原則として正の直流電圧である。但し、後述されるように、特殊な状況下において入力電圧Ｖｉｎは０Ｖ（ゼロボルト）になり得る。入力電圧Ｖｉｎが０Ｖになる状況については後に説明するものとし、ここでは、まず、入力電圧Ｖｉｎが正の所定の標準入力電圧値（例えば１２Ｖ）を有していると考えて、スイッチング電源装置１の構成及び動作を説明する。

電源ＩＣ１０は、ハイサイドトランジスタ１１１Ｈ、ローサイドトランジスタ１１１Ｌ、ハイサイドドライバ１１２Ｈ、ローサイドドライバ１１２Ｌ、制御回路１１３、レベルシフタ１１４、内部電源回路１２０、ＵＶＬＯ回路１３０、特定保護回路１４０、及び、ブートスラップ用のダイオードＤｂｔを備える。トランジスタ１１１Ｈ及び１１１Ｌは、Ｎチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。ハイサイドドライバ１１２Ｈ及びローサイドドライバ１１２Ｌにより、トランジスタ１１１Ｈ及び１１１Ｌの各ゲートを駆動するゲートドライバが形成される。レベルシフタ１１４もゲートドライバの構成要素に含まれると解しても良い。

トランジスタ１１１Ｈのドレインは、入力端子ＩＮに接続される。トランジスタ１１１Ｈのソースとトランジスタ１１１Ｌのドレインはスイッチ端子ＳＷにて互いに共通接続される。トランジスタ１１１Ｌのソースはグランド端子ＧＮＤに接続される。グランド端子ＧＮＤはグランドに接続される。

コンデンサＣｂｔの一端はスイッチ端子ＳＷに接続され、コンデンサＣｂｔの他端はブート端子ＢＴに接続される。ダイオードＤｂｔのアノードは内部電源電圧Ｖｒｅｇの印加端（即ち内部電源電圧Ｖｒｅｇが印加される端子）に接続され、ダイオードＤｂｔのカソードはブート端子ＢＴに接続される。コイルＬ１の一端はスイッチ端子ＳＷに接続され、コイルＬ１の他端は出力ノードＯＵＴに接続される。コンデンサＣ１は出力ノードＯＵＴとグランドとの間に設けられる。出力ノードＯＵＴに出力電圧Ｖｏｕｔが生じる。また、出力ノードＯＵＴはフィードバック回路３０にも接続される。フィードバック回路３０は出力電圧Ｖｏｕｔに応じたフィードバック電圧Ｖｆｂを生成及び出力する。図１の構成例において、フィードバック回路３０は抵抗Ｒ１及びＲ２の直列回路から成る。抵抗Ｒ１の一端は出力ノードＯＵＴに接続され、抵抗Ｒ１の他端は抵抗Ｒ２を介してグランドに接続される。抵抗Ｒ１及びＲ２間の接続ノードに、出力電圧Ｖｏｕｔの分圧がフィードバック電圧Ｖｆｂとして生成される。フィードバック電圧Ｖｆｂはフィードバック端子ＦＢに入力される。

制御回路１１３は、フィードバック端子ＦＢにおける電圧に基づいて、即ちフィードバック電圧Ｖｆｂに基づいて、ハイサイドドライバ１１２Ｈに対するハイサイド制御信号ＳＨ及びローサイドドライバ１１２Ｌに対するローサイド制御信号ＳＬを生成及び出力する。制御信号ＳＨ及びＳＬは夫々ハイレベル又はローレベルをとる二値化信号である。制御回路１１３は、内部電源電圧Ｖｒｅｇを高電位側の電源電圧として且つグランド電圧を低電位側の電源電圧として用いて、制御信号ＳＨ及びＳＬを生成する。このため、制御信号ＳＨ及びＳＬの夫々において、ハイレベルは内部電源電圧Ｖｒｅｇの電位レベルに相当し、ローレベルはグランドの電位レベルに相当する。レベルシフタ１１４に対し、内部電源電圧Ｖｒｅｇが印加される端子とグランドが接続され、且つ、端子ＢＴ及びＳＷが接続される。レベルシフタ１１４は、供給される内部電源電圧Ｖｒｅｇと端子ＢＴ及びＳＷ間の電圧とに基づき、制御信号ＳＨのレベルをシフトしてシフト後のハイサイド制御信号ＳＨ’を生成する。ハイサイド制御信号ＳＨ’も、ハイサイド制御信号ＳＨと同様にハイレベル又はローレベルをとる二値化信号である。但し、ハイサイド制御信号ＳＨ’におけるハイレベルはブート端子ＢＴの電位レベルに相当し、ハイサイド制御信号ＳＨ’におけるローレベルはスイッチ端子ＳＷの電位レベルに相当する。制御信号ＳＨがハイレベル、ローレベルであるとき、制御信号ＳＨ’も夫々ハイレベル、ローレベルとなる。以下、ブート端子ＢＴに加わる電圧をブート電圧Ｖｂｔと称することがあり、スイッチ端子ＳＷに加わる電圧をスイッチ電圧Ｖｓｗと称することがある。

ハイサイドドライバ１１２Ｈは、配線Ｗ_ＨＧを通じてトランジスタ１１１Ｈのゲートに接続され、ハイサイド制御信号ＳＨ’に基づきトランジスタ１１１Ｈのゲートを駆動する。配線Ｗ_ＨＧの一端がドライバ１１２Ｈの出力端に接続され、配線Ｗ_ＨＧの他端がトランジスタ１１１Ｈのゲートに接続される。トランジスタ１１１Ｈのゲートにおける電圧をゲート電圧ＨＧと称する。詳細にはハイサイドドライバ１１２Ｈは、ブート電圧Ｖｂｔを高電位側の電源電圧として且つスイッチ電圧Ｖｓｗを低電位側の電源電圧として動作し、ハイサイド制御信号ＳＨ’に応じたゲート電圧ＨＧをトランジスタ１１１Ｈのゲートに供給することでトランジスタ１１１Ｈの状態を制御する。ハイサイドドライバ１１２Ｈは、ハイサイド制御信号ＳＨ’のレベルがハイレベル、ローレベルであるとき、ゲート電圧ＨＧのレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧ＨＧにおけるハイレベルはブート電圧Ｖｂｔのレベルに相当し、ゲート電圧ＨＧにおけるローレベルはスイッチ電圧Ｖｓｗのレベルに相当する。トランジスタ１１１Ｈは、ゲート電圧ＨＧがハイレベルであるときにオン状態となり、ゲート電圧ＨＧがローレベルであるときにオフ状態となる。

ローサイドドライバ１１２Ｌは、配線Ｗ_ＬＧを通じてトランジスタ１１１Ｌのゲートに接続され、ローサイド制御信号ＳＬに基づきトランジスタ１１１Ｌのゲートを駆動する。配線Ｗ_ＬＧの一端がドライバ１１２Ｌの出力端に接続され、配線Ｗ_ＬＧの他端がトランジスタ１１１Ｌのゲートに接続される。トランジスタ１１１Ｌのゲートにおける電圧をゲート電圧ＬＧと称する。詳細にはローサイドドライバ１１２Ｌは、内部電源電圧Ｖｒｅｇを高電位側の電源電圧として且つグランドを低電位側の電源電圧として動作し、ローサイド制御信号ＳＬに応じたゲート電圧ＬＧをトランジスタ１１１Ｌのゲートに供給することでトランジスタ１１１Ｌの状態を制御する。ローサイドドライバ１１２Ｌは、ローサイド制御信号ＳＬのレベルがハイレベル、ローレベルであるとき、ゲート電圧ＬＧのレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧ＬＧにおけるハイレベルは内部電源電圧Ｖｒｅｇの電位レベルに相当し、ゲート電圧ＬＧにおけるローレベルはグランドの電位レベルに相当する。トランジスタ１１１Ｌは、ゲート電圧ＬＧがハイレベルであるときにオン状態となり、ゲート電圧ＬＧがローレベルであるときにオフ状態となる。

内部電源回路１２０は、入力端子ＩＮに加わる入力電圧Ｖｉｎに基づき内部電源電圧Ｖｒｅｇを生成する。内部電源電圧Ｖｒｅｇは、入力電圧Ｖｉｎが一定電圧（例えば後述の判定電圧Ｖ_{ＵＶＬＯ１}；図３参照）以上であるとき、正の所定の直流電圧値（例えば５.０Ｖ）を有する。内部電源回路１２０は、互いに異なる電圧値を有する複数の内部電源電圧Ｖｒｅｇを生成するようにしても良い。以下では、１つの内部電源電圧Ｖｒｅｇにのみ注目する。

電源装置１及び電源ＩＣ１０では、出力電圧Ｖｏｕｔに対して目標電圧Ｖｔｇが設定されている。目標電圧Ｖｔｇは所定の正の直流電圧値（例えば５Ｖ）を有する。入力電圧Ｖｉｎは原則として目標電圧Ｖｔｇよりも高い。入力電圧Ｖｉｎが目標電圧Ｖｔｇ（例えば５Ｖ）よりも高い電圧値（例えば上述の標準入力電圧値）を有している状態を、以下、便宜上、通常入力状態と称する。

通常入力状態において制御回路１１３はフィードバック制御を行う。フィードバック制御において、制御回路１１３は、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇにて安定化されるように（従って、出力電圧Ｖｏｕｔ及び目標電圧Ｖｔｇ間の差を減ずるように）、フィードバック電圧Ｖｆｂに基づき、制御信号ＳＨ及びＳＬを生成及び出力を通じてトランジスタ１１１Ｈ及び１１１Ｌのオン／オフ状態を制御する。フィードバック制御では、トランジスタ１１１Ｈがオン且つトランジスタ１１１Ｌがオフとされる出力ハイ状態と、トランジスタ１１１Ｈがオフ且つトランジスタ１１１Ｌがオンとされる出力ロー状態とが交互に実現され、この際、フィードバック電圧Ｖｆｂに基づき、出力ハイ状態とされる期間の長さと出力ロー状態とされる期間の長さの比が調整される。この調整は、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇと一致するように（従って、出力電圧Ｖｏｕｔ及び目標電圧Ｖｔｇ間の差を減ずるように）行われる。制御回路１１３は、フィードバック電圧Ｖｆｂに基づき、パルス幅変調やパルス周波数変調を利用して上記調整を行うことができる。

通常入力状態では、出力ハイ状態にて入力端子ＩＮからトランジスタ１１１Ｈを通じてコイルＬ１に電流が流れてコイルＬ１にエネルギが蓄積され、その後の出力ロー状態にて、コイルＬ１の蓄積エネルギに基づく電流がトランジスタ１１１Ｌを通じてコイルＬ１に流れる。出力ハイ状態及び出力ロー状態が交互で繰り返されることにより、入力電圧Ｖｉｎの電位レベルとグランドの電位レベルとで電位レベルが変化する矩形波状のスイッチング電圧がスイッチ端子ＳＷに生じる。スイッチ端子ＳＷに生じるスイッチング電圧が整流平滑回路２０により整流及び平滑化されることで直流の出力電圧Ｖｏｕｔが得られる。尚、トランジスタ１１１Ｈ及び１１１Ｌ間の貫通電流の発生を防止するべく、出力ハイ状態とされる期間と出力ロー状態とされる期間との間に、トランジスタ１１１Ｈ及び１１１Ｌの双方がオフとされるデッドタイム期間が適宜挿入されて良い。

電源装置１では、コンデンサＣｂｔ及びダイオードＤｂｔによりブートストラップ回路が形成されており、ブートストラップ回路を用いてトランジスタ１１１Ｈのゲート駆動が可能となる。即ち、出力ハイ状態及び出力ロー状態が交互で繰り返される過程において、トランジスタ１１１Ｌがオンされる出力ロー状態であるとき（即ち、スイッチ端子ＳＷの電圧が実質的に０Ｖであるとき）ブート端子ＢＴを高電位側にしてダイオードＤｂｔを通じ内部電源電圧ＶｒｅｇによりコンデンサＣｂｔが充電される。その後、出力ハイ状態に切り替わると、コンデンサＣｂｔの端子間電圧が内部電源電圧Ｖｒｅｇにて維持されたままスイッチ端子ＳＷの電圧が実質的に入力電圧Ｖｉｎに上昇するため、ブート電圧Ｖｂｔは実質的に電圧（Ｖｒｅｇ＋Ｖｉｎ）となる（ここでは説明の便宜上、ダイオードＤｂｔの順方向電圧を無視）。つまり、出力ハイ状態及び出力ロー状態が交互で繰り返される期間において、端子ＢＴ及びＳＷ間の電圧（Ｖｂｔ－Ｖｓｗ）は常に内部電源電圧Ｖｒｅｇと実質的に同じとなり、故にドライバ１１２Ｈによってトランジスタ１１１Ｈをオン、オフすることが可能となる。

ＵＶＬＯ回路１３０は、入力電圧Ｖｉｎが低すぎる状態であるＵＶＬＯ状態を検出し、検出結果を示す信号Ｓ_ＵＶＬＯを出力する。ＵＶＬＯ回路１３０は内部電源電圧Ｖｒｅｇに基づいて動作する。図３を参照してＵＶＬＯ回路１３０の動作を説明する。ＵＶＬＯ回路１３０において、内部電源電圧Ｖｒｅｇに基づき生成された所定の判定電圧Ｖ_{ＵＶＬＯ１}及びＶ_{ＵＶＬＯ２}が、夫々に、入力電圧Ｖｉｎと比較される。判定電圧Ｖ_{ＵＶＬＯ２}は判定電圧Ｖ_{ＵＶＬＯ１}よりも所定のヒステリシス電圧（例えば０．１Ｖ）だけ高い。上述の標準入力電圧値は判定電圧Ｖ_{ＵＶＬＯ２}の値よりも大きい。入力電圧Ｖｉｎが十分に高く上記フィードバック制御が実行されている状態を起点に入力電圧Ｖｉｎが低下することを考える。ＵＶＬＯ回路１３０は、起点の状態では信号Ｓ_ＵＶＬＯをハイレベルとする。入力電圧Ｖｉｎの低下により入力電圧Ｖｉｎが判定電圧Ｖ_{ＵＶＬＯ１}を下回ると、ＵＶＬＯ回路１３０は、信号Ｓ_ＵＶＬＯをハイレベルからローレベルに切り替える。その後、入力電圧Ｖｉｎが判定電圧Ｖ_{ＵＶＬＯ２}を上回るまで信号Ｓ_ＵＶＬＯはローレベルに維持され、入力電圧Ｖｉｎが判定電圧Ｖ_{ＵＶＬＯ２}を上回ると、ＵＶＬＯ回路１３０は信号Ｓ_ＵＶＬＯをローレベルからハイレベルに切り替える。ローレベルの信号Ｓ_ＵＶＬＯはアクティブな信号（ＵＶＬＯ信号）であって、ＵＶＬＯ状態を表す。ハイレベルの信号Ｓ_ＵＶＬＯはノンアクティブな信号であって、ＵＶＬＯ状態を表さない。

信号Ｓ_ＵＶＬＯのローレベル期間において電源ＩＣ１０はシャットダウン状態とされる。電源ＩＣ１０のシャットダウン状態において上記フィードバック制御は停止される。信号Ｓ_ＵＶＬＯのハイレベルからローレベルへの切り替わりが生じたとき、制御回路１１３の制御の下でドライバ１１２Ｈ及び１１２Ｌによりトランジスタ１１１Ｈ及び１１１Ｌの各ゲートから正の電荷が引き抜かれることでゲート電圧ＨＧ及びＬＧがローレベルとなる。以後、フィードバック制御が停止される期間ではトランジスタ１１１Ｈ及び１１１Ｌは共にオフ状態で固定される。但し、特定保護回路１４０の機能により、フィードバック制御が停止される期間において（従ってシャットダウン状態において）一時的にトランジスタ１１１Ｈ又は１１１Ｌがオンとされることがある（詳細は後述）。ＵＶＬＯ回路１３０により、入力電圧Ｖｉｎが低すぎることにより生じ得る誤動作等が抑制される。

図４に信号Ｓ_ＵＶＬＯと内部電源電圧Ｖｒｅｇの関係を示す。入力電圧Ｖｉｎが十分に高く（即ち判定電圧Ｖ_{ＵＶＬＯ１}及びＶ_{ＵＶＬＯ２}よりも高く）、故に信号Ｓ_ＵＶＬＯがハイレベルであるとき、内部電源回路１２０は、内部電源電圧Ｖｒｅｇが所定且つ一定の正の電圧値Ｖｒｅｇ＿ＶＡＬ（例えば５．０Ｖ）を持つよう、内部電源電圧Ｖｒｅｇを生成及び安定化させる。信号Ｓ_ＵＶＬＯがハイレベルからローレベルに切り替わると、内部電源回路１２０による内部電源電圧Ｖｒｅｇの生成動作が停止される。但し、内部電源回路１２０において、内部電源電圧Ｖｒｅｇが加わる出力コンデンサ（不図示）が設けられており、内部電源電圧Ｖｒｅｇの生成動作が停止しても直ちに内部電源電圧Ｖｒｅｇは０Ｖとならない。即ち、信号Ｓ_ＵＶＬＯのハイレベルからローレベルへの切り替わりを契機に内部電源電圧Ｖｒｅｇの生成動作が停止されると、その切り替わりタイミングを起点に、内部電源電圧Ｖｒｅｇの値は、電圧値Ｖｒｅｇ＿ＶＡＬから０Ｖに向けて徐々に低下してゆく。

入力電圧Ｖｉｎの値が標準入力電圧値（例えば１２Ｖ）から緩やかに０Ｖに向けて低下する場合には特に問題は生じない。しかしながら、コンデンサＣ１に正の電荷が蓄えられている状態において（即ち“Ｖｏｕｔ＞０”の状態において）、入力電圧Ｖｉｎの印加端６０がグランドに短絡されるケース（以下、第１ケースと称する）も想定される。例えば、入力電圧Ｖｉｎが加わる入力コンデンサＣｉｎが、突然、短絡破損されるケースが第１ケースに相当する。第１ケースでは、ハイサイドトランジスタ１１１Ｈの寄生ダイオードを通じて瞬間的に大電流が流れる（但し、特定保護回路１４０が無いと仮定）。トランジスタ１１１Ｈの寄生ダイオードは、トランジスタ１１１ＨをＭＯＳＦＥＴにて構成したときにトランジスタ１１１Ｈに付加されるダイオードであって、トランジスタ１１１Ｈのソースからドレインに向かう向きに順方向を持つ。大電流がハイサイドトランジスタ１１１Ｈの寄生ダイオードに流れたとき、当該寄生ダイオードで大きな熱が発生し、電源ＩＣ１０に悪影響が生じ得る。

また、スイッチ端子ＳＷから出力ノードＯＵＴへ大電流が流れている状態で、保護シャットダウン動作によりトランジスタ１１１Ｈ及び１１１Ｌが共にオフ状態とされるケース（以下、第２ケースと称する）も想定される。第２ケースでは、ローサイドトランジスタ１１１Ｌの寄生ダイオードに大電流が流れる（但し、特定保護回路１４０が無いと仮定）。トランジスタ１１１Ｌの寄生ダイオードは、トランジスタ１１１ＬをＭＯＳＦＥＴにて構成したときにトランジスタ１１１Ｌに付加されるダイオードであって、トランジスタ１１１Ｌのソースからドレインに向かう向きに順方向を持つ。大電流がローサイドトランジスタ１１１Ｌの寄生ダイオードに流れたとき、当該寄生ダイオードで大きな熱が発生し、電源ＩＣ１０に悪影響が生じ得る。尚、保護シャットダウン動作とは、電源ＩＣ１０を保護するために電源ＩＣ１０をシャットダウン状態とする動作である。例えば、電源ＩＣ１０内の温度が所定のシャットダウン温度以上であるか否かを検出するＴＳＤ回路（不図示）が電源ＩＣ１０に設けられ、ＴＳＤ回路により電源ＩＣ１０内の温度がシャットダウン温度以上であると検出されたとき、保護シャットダウン動作が行われる。また、ローレベルの信号Ｓ_ＵＶＬＯの出力に基づき電源ＩＣ１０がシャットダウン状態とされる動作も、保護シャットダウン動作の一種である。

特定保護回路１４０は、上述の第１ケース又は第２ケースにおいて電源ＩＣ１０の発熱を低く抑え、電源ＩＣ１０に悪影響が生じることを抑制するための保護動作を実行する。特定保護回路１４０にて実行される保護動作を、以下、特に、特定保護動作と称する。特定保護動作において、特定保護回路１４０は、上記フィードバック制御に依らず（換言すればフィードバック電圧Ｖｆｂに関係なく）、ハイサイドトランジスタ１１１Ｈ又はローサイドトランジスタ１１１Ｌをオンさせる。

ハイサイドトランジスタ１１１Ｈをオンさせる特定保護動作は、トランジスタ１１１Ｈをフルオンさせる特定保護動作Ｈ_{ＯＮ＿ＦＬ}であっても良い。トランジスタ１１１Ｈをフルオンさせるとは、トランジスタ１１１Ｈを継続的にオン状態に維持する動作を指す。特定保護動作Ｈ_{ＯＮ＿ＦＬ}は、所定時間だけ実行されるものであっても良いし、トランジスタ１１１Ｈをオンさせるために必要な電源電圧の低下によりトランジスタ１１１Ｈのオン状態が保てなくなるまで実行されるものであっても良い。

ハイサイドトランジスタ１１１Ｈをオンさせる特定保護動作は、トランジスタ１１１Ｈをパルスオンさせる特定保護動作Ｈ_{ＯＮ＿ＰＬＳ}であっても良い。トランジスタ１１１Ｈをパルスオンさせるとは、トランジスタ１１１Ｈを周期的に交互にオン、オフさせる動作を指す。この際、トランジスタ１１１Ｈのデューティは任意且つ所定値であって良い。特定保護動作Ｈ_{ＯＮ＿ＰＬＳ}は、所定時間だけ実行されるものであっても良いし、トランジスタ１１１Ｈをオンさせるために必要な電源電圧の低下によりトランジスタ１１１Ｈのパルスオンが不能になるまで実行されるものであっても良い。

ローサイドトランジスタ１１１Ｌをオンさせる特定保護動作は、トランジスタ１１１Ｌをフルオンさせる特定保護動作Ｌ_{ＯＮ＿ＦＬ}であっても良い。トランジスタ１１１Ｌをフルオンさせるとは、トランジスタ１１１Ｌを継続的にオン状態に維持する動作を指す。特定保護動作Ｌ_{ＯＮ＿ＦＬ}は、所定時間だけ実行されるものであっても良いし、トランジスタ１１１Ｌをオンさせるために必要な電源電圧の低下によりトランジスタ１１１Ｌのオン状態が保てなくなるまで実行されるものであっても良い。

ローサイドトランジスタ１１１Ｌをオンさせる特定保護動作は、トランジスタ１１１Ｌをパルスオンさせる特定保護動作Ｌ_{ＯＮ＿ＰＬＳ}であっても良い。トランジスタ１１１Ｌをパルスオンさせるとは、トランジスタ１１１Ｌを周期的に交互にオン、オフさせる動作を指す。この際、トランジスタ１１１Ｌのデューティは任意且つ所定値であって良い。特定保護動作Ｌ_{ＯＮ＿ＰＬＳ}は、所定時間だけ実行されるものであっても良いし、トランジスタ１１１Ｌをオンさせるために必要な電源電圧の低下によりトランジスタ１１１Ｌのパルスオンが不能になるまで実行されるものであっても良い。

上記第１ケースにおいて、特定保護動作Ｈ_{ＯＮ＿ＦＬ}又はＨ_{ＯＮ＿ＰＬＳ}を実行することにより、スイッチ端子ＳＷから入力端子ＩＮに電流が流れることによる電源ＩＣ１０内の発熱量が低下し（トランジスタ１１１Ｈの寄生ダイオードにのみ当該電流が流れる場合と比べて電源ＩＣ１０内の発熱量が低下し）、発熱に関わる懸念が解消又は低減される。スイッチ端子ＳＷから入力端子ＩＮへの電流とトランジスタ１１１Ｈのオン抵抗との積による電圧降下は、トランジスタ１１１Ｈの寄生ダイオードの順方向電圧よりも低いことが見込まれるからである。第１ケースにおいて、特定保護動作Ｌ_{ＯＮ＿ＦＬ}又はＬ_{ＯＮ＿ＰＬＳ}を実行することでも、発熱に関わる懸念が解消又は低減される。第１ケースにおいて特定保護動作Ｌ_{ＯＮ＿ＦＬ}又はＬ_{ＯＮ＿ＰＬＳ}を実行したときには、スイッチ端子ＳＷからローサイドトランジスタ１１１Ｌのチャネルを通じて電流が流れ、トランジスタ１１１Ｌの寄生ダイオードに電流が流れるよりは発熱量が低減する。

上記第２ケースに対しては、保護特定動作として特定保護動作Ｌ_{ＯＮ＿ＦＬ}又はＬ_{ＯＮ＿ＰＬＳ}を実行することで、発熱に関わる懸念が解消又は低減される。第２ケースにおいて特定保護動作Ｌ_{ＯＮ＿ＦＬ}又はＬ_{ＯＮ＿ＰＬＳ}を実行したときには、グランドからローサイドトランジスタ１１１Ｌのチャネルを通じて電流が流れ、トランジスタ１１１Ｌの寄生ダイオードに電流が流れるよりは発熱量が低減する。

ハイサイドトランジスタ１１１Ｈをオンさせる特定保護動作Ｈ_{ＯＮ＿ＦＬ}又はＨ_{ＯＮ＿ＰＬＳ}は、図５に示す如く、特定保護回路１４０がハイサイドドライバ１１２Ｈに対して所定の保護制御信号Ｓ_ＰＲＴ１を出力することで実現されて良い。ハイサイドドライバ１１２Ｈは、保護制御信号Ｓ_ＰＲＴ１を受けたとき、制御信号ＳＨ及びＳＨ’に優先して（換言すれば制御信号ＳＨ及びＳＨ’に依存することなく）保護制御信号Ｓ_ＰＲＴ１に基づき、トランジスタ１１１Ｈのフルオン又はパルスオンが実現されるようゲート電圧ＨＧを制御する。この制御は電源ＩＣ１０がシャットダウン状態であったとしても実行される。

或いは、ハイサイドトランジスタ１１１Ｈをオンさせる特定保護動作Ｈ_{ＯＮ＿ＦＬ}又はＨ_{ＯＮ＿ＰＬＳ}は、図６に示す如く、特定保護回路１４０が制御回路１１３に対して所定の保護制御信号Ｓ_ＰＲＴ２を出力することで実現されても良い。制御回路１１３は、保護制御信号Ｓ_ＰＲＴ２を受けたとき、フィードバック電圧Ｖｆｂに関係なく且つ電源ＩＣ１０がシャットダウン状態であったとしても、トランジスタ１１１Ｈのフルオン又はパルスオンが実現されるようハイサイド制御信号ＳＨを出力する。この際、ハイサイドドライバ１１２Ｈはシャットダウン状態であっても、ハイサイド制御信号ＳＨ（詳細にはＳＨ’）に従いゲート電圧ＨＧを制御し、これによってハイサイドトランジスタ１１１Ｈをフルオン又はパルスオンさせる。

ローサイドトランジスタ１１１Ｌをオンさせる特定保護動作Ｌ_{ＯＮ＿ＦＬ}又はＬ_{ＯＮ＿ＰＬＳ}は、図７に示す如く、特定保護回路１４０がローサイドドライバ１１２Ｌに対して所定の保護制御信号Ｓ_ＰＲＴ３を出力することで実現されて良い。ローサイドドライバ１１２Ｌは、保護制御信号Ｓ_ＰＲＴ３を受けたとき、制御信号ＳＬに優先して（換言すれば制御信号ＳＬに依存することなく）保護制御信号Ｓ_ＰＲＴ３に基づき、トランジスタ１１１Ｌのフルオン又はパルスオンが実現されるようゲート電圧ＬＧを制御する。この制御は電源ＩＣ１０がシャットダウン状態であったとしても実行される。

或いは、ローサイドトランジスタ１１１Ｌをオンさせる特定保護動作Ｌ_{ＯＮ＿ＦＬ}又はＬ_{ＯＮ＿ＰＬＳ}は、図８に示す如く、特定保護回路１４０が制御回路１１３に対して所定の保護制御信号Ｓ_ＰＲＴ４を出力することで実現されても良い。制御回路１１３は、保護制御信号Ｓ_ＰＲＴ４を受けたとき、フィードバック電圧Ｖｆｂに関係なく且つ電源ＩＣ１０がシャットダウン状態であったとしても、トランジスタ１１１Ｌのフルオン又はパルスオンが実現されるようローサイド制御信号ＳＬを出力する。この際、ローサイドドライバ１１２Ｌはシャットダウン状態であっても、ローサイド制御信号ＳＬに従いゲート電圧ＬＧを制御し、これによってローサイドトランジスタ１１１Ｌをフルオン又はパルスオンさせる。

尚、特定保護回路１４０は、内部電源電圧Ｖｒｅｇに基づいて動作する回路であっても良いし、出力電圧Ｖｏｕｔを受ける外部端子（不図示）が電源ＩＣ１０に設けられている場合には出力電圧Ｖｏｕｔに基づいて動作する回路であっても良い。

以下、複数の実施例の中で、特定保護回路１４０の構成及び動作例、並びに、電源装置１に関する応用技術及び変形技術等を説明する。本実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の各実施例に適用される。各実施例において、上述の事項と矛盾する事項がある場合には、各実施例での記載が優先されて良い。また矛盾無き限り、以下に示す複数の実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。

＜＜実施例ＥＸ＿１Ａ＞＞
実施例ＥＸ＿１Ａを説明する。実施例ＥＸ＿１Ａでは、上記第１ケースに対して有益な特定保護回路１４０の構成及び動作を説明する。実施例ＥＸ＿１Ａに係る特定保護回路１４０は、図９に示す比較器ＣＭＰを備える。比較器ＣＭＰは、入力端子ＩＮにおける入力電圧Ｖｉｎと、スイッチ端子ＳＷにおけるスイッチ端子Ｖｓｗとを比較し、その比較結果に応じた信号ＣＭＰｏｕｔを出力する。信号ＣＭＰｏｕｔはハイレベル又はローレベルの信号レベルをとる二値化信号である。比較器ＣＭＰの正側の電源電圧は内部電源電圧Ｖｒｅｇであり、比較器ＣＭＰの負側の電源電圧はグランドである。従って、信号ＣＭＰｏｕｔのハイレベルは実質的に内部電源電圧Ｖｒｅｇのレベルと同じであり、信号ＣＭＰｏｕｔのローレベルは実質的にグランドのレベルと同じである。

ここでは、比較器ＣＭＰの反転入力端子に入力電圧Ｖｉｎが入力され、比較器ＣＭＰの非反転入力端子にスイッチ電圧Ｖｓｗが入力されているものとする。このため、スイッチ電圧Ｖｓｗが入力電圧Ｖｉｎより高いときに限り信号ＣＭＰｏｕｔはハイレベルとなり、それ以外のときには信号ＣＭＰｏｕｔはローレベルとなる。通常は、スイッチ電圧Ｖｓｗが入力電圧Ｖｉｎより高くなることはないが、フィードバック制御の実行を経て、突然、入力コンデンサＣｉｎの短絡破損等が生じると、一時的にスイッチ電圧Ｖｓｗが入力電圧Ｖｉｎより高くなる。これは上記第１ケースに対応する。

入力コンデンサＣｉｎの短絡破損等が生じることで入力電圧Ｖｉｎが０Ｖに向けて低下すると信号Ｓ_ＵＶＬＯがハイレベルからローレベルに切り替わり、内部電源電圧Ｖｒｅｇも低下してゆく（図４参照）。しかしながら、信号Ｓ_ＵＶＬＯがローレベルに切り替わった後も、或る程度の時間（例えば数１０マイクロ秒）の間は、内部電源電圧Ｖｒｅｇは正の電圧値を持ち続けるため、比較器ＣＭＰは正しく動作可能であり、また内部電源電圧Ｖｒｅｇ又はブート電圧Ｖｂｔを用いて動作する他の回路（１１３、１１４、１１２Ｈ及び１１２Ｌを含む）も正しく動作可能である。

比較器ＣＭＰ及び他の回路が正しく動作可能な期間であって且つ比較器ＣＭＰからハイレベルの信号ＣＭＰｏｕｔが出力される期間において、上述の特定保護動作が実行される。

具体的には例えば、ハイレベルの信号ＣＭＰｏｕｔを上記保護制御信号Ｓ_ＰＲＴ１として機能させて良い(図５参照)。この場合、信号ＣＭＰｏｕｔのハイレベル期間において、ハイサイドドライバ１１２Ｈを用い、ハイサイドトランジスタ１１１Ｈをフルオン又はパルスオンさせる特定保護動作Ｈ_{ＯＮ＿ＦＬ}又はＨ_{ＯＮ＿ＰＬＳ}が実行される。信号ＣＭＰｏｕｔのハイレベル期間において特定保護動作Ｈ_{ＯＮ＿ＰＬＳ}を実行する場合には、信号ＣＭＰｏｕｔのハイレベル期間において所定の矩形波信号を発生する回路（不図示）を特定保護回路１４０に設けておいても良い。そして、その矩形波信号を保護制御信号Ｓ_ＰＲＴ１としてハイサイドドライバ１１２Ｈに供給することによりハイサイドトランジスタ１１１Ｈのパルスオンを実現するようにしても良い。

或いは例えば、ハイレベルの信号ＣＭＰｏｕｔを上記保護制御信号Ｓ_ＰＲＴ２として機能させても良い(図６参照)。この場合、保護制御信号Ｓ_ＰＲＴ２を受けた制御回路１１３において、ハイサイドトランジスタ１１１Ｈをフルオン又はパルスオンさせるためのハイサイド制御信号ＳＨを生成すれば良い。これにより、信号ＣＭＰｏｕｔのハイレベル期間において、制御回路１１３、レベルシフタ１１４及びハイサイドドライバ１１２Ｈを用い、ハイサイドトランジスタ１１１Ｈをフルオン又はパルスオンさせる特定保護動作Ｈ_{ＯＮ＿ＦＬ}又はＨ_{ＯＮ＿ＰＬＳ}が実行される。

或いは例えば、ハイレベルの信号ＣＭＰｏｕｔを上記保護制御信号Ｓ_ＰＲＴ３として機能させて良い(図７参照)。この場合、信号ＣＭＰｏｕｔのハイレベル期間において、ローサイドドライバ１１２Ｌを用い、ローサイドトランジスタ１１１Ｌをフルオン又はパルスオンさせる特定保護動作Ｌ_{ＯＮ＿ＦＬ}又はＬ_{ＯＮ＿ＰＬＳ}が実行される。信号ＣＭＰｏｕｔのハイレベル期間において特定保護動作Ｌ_{ＯＮ＿ＰＬＳ}を実行する場合には、信号ＣＭＰｏｕｔのハイレベル期間において所定の矩形波信号を発生する回路（不図示）を特定保護回路１４０に設けておいても良い。そして、その矩形波信号を保護制御信号Ｓ_ＰＲＴ３としてローサイドドライバ１１２Ｌに供給することによりローサイドトランジスタ１１１Ｌのパルスオンを実現するようにしても良い。

或いは例えば、ハイレベルの信号ＣＭＰｏｕｔを上記保護制御信号Ｓ_ＰＲＴ４として機能させても良い(図８参照)。この場合、保護制御信号Ｓ_ＰＲＴ４を受けた制御回路１１３において、ローサイドトランジスタ１１１Ｌをフルオン又はパルスオンさせるためのローサイド制御信号ＳＬを生成すれば良い。これにより、信号ＣＭＰｏｕｔのハイレベル期間において、制御回路１１３及びローサイドドライバ１１２Ｌを用い、ローサイドトランジスタ１１１Ｌをフルオン又はパルスオンさせる特定保護動作Ｌ_{ＯＮ＿ＦＬ}又はＬ_{ＯＮ＿ＰＬＳ}が実行される。

＜＜実施例ＥＸ＿１Ｂ＞＞
実施例ＥＸ＿１Ｂを説明する。実施例ＥＸ＿１Ｂでも、上記第１ケースに対して有益な特定保護回路１４０の構成及び動作を説明する。図１０に、実施例ＥＸ＿１Ｂに関わる構成の要部を示す。実施例ＥＸ＿１Ｂに係る特定保護回路１４０は、保護用トランジスタ２２１、抵抗２２２及びスイッチ２２３を備える。保護用トランジスタ２２１はＰチャネル型のＭＯＳＦＥＴである。

保護用トランジスタ２２１において、ソースにはスイッチ電圧Ｖｓｗが加わり、ゲートには入力電圧Ｖｉｎが加わる。保護用トランジスタ２２１のドレインは抵抗２２２の一端とノード２２４にて接続され、抵抗２２２の他端はグランドに接続される。ノード２２４はスイッチ２２３の制御端子に接続される。スイッチ２２３の一端は、ブート端子ＢＴとダイオードＤｂｔのカソードとを接続する配線Ｗ_ｂｔに接続される。故に、スイッチ２２３の一端にはブート電圧Ｖｂｔが加わる。スイッチ２２３の他端は配線Ｗ_ＨＧに接続される。

スイッチ２２３は、自身の制御端子に加わる電圧に応じて、即ちノード２２４の電圧に応じて、オン又はオフとなる。ノード２２４において、抵抗２２２の電圧降下分の電圧が発生する。入力コンデンサＣｉｎの短絡破損等により、スイッチ電圧Ｖｓｗが入力電圧Ｖｉｎより高くなり、且つ、スイッチ電圧Ｖｓｗ及び入力電圧Ｖｉｎの差の大きさが保護用トランジスタ２２１のゲート閾電圧の大きさよりも大きくなると、保護用トランジスタ２２１がオンする。保護用トランジスタ２２１のオン状態ではスイッチ端子ＳＷから保護用トランジスタ２２１及び抵抗２２２を通じグランドに向けて電流が流れ、この電流によりノード２２４の電圧が上昇する。スイッチ２２３は、ノード２２４における電圧が正の所定電圧であればオン状態となり、それ以外ではオフ状態となる。

抵抗２２２の電圧降下に基づきスイッチ２２３がオンとなると、ブート電圧Ｖｂｔがスイッチ２２３を通じて配線Ｗ_ＨＧに加わることでハイサイドトランジスタ１１１Ｈがオンする。ハイサイドトランジスタ１１１Ｈがオンすることで電圧Ｖｓｗ及びＶｉｎ間の差の大きさが保護用トランジスタ２２１のゲート閾電圧の大きさよりも小さくなった場合には保護用トランジスタ２２１がオフする。保護用トランジスタ２２１がオフとなることでハイサイドトランジスタ１１１Ｈがオフしたとしても、この後、再び電圧Ｖｓｗ及びＶｉｎ間の差が増大すると保護用トランジスタ２２１がオンして、ハイサイドトランジスタ１１１Ｈが再びオンとなる。

尚、実施例ＥＸ＿１Ｂにおいては、入力コンデンサＣｉｎの短絡破損等により信号Ｓ_ＵＶＬＯがローレベルとなって電源ＩＣ１０がシャットダウン状態とされているとき、配線Ｗ_ＨＧから見たハイサイドドライバ１１２Ｈの出力端への入力インピーダンスは十分に高くなるものとする（即ちブート端子ＢＴを通じて配線Ｗ_ＨＧに供給される正の電荷のドライバ１１２Ｈによる吸い込みは無いものとする）。但し、配線Ｗ_ＨＧが完全にフローティング状態となることを防止すべく、配線Ｗ_ＨＧとグランドとの間に十分に高い抵抗値を持つ抵抗（不図示）を挿入しても良い。

このように、実施例ＥＸ＿１Ｂでは、保護用トランジスタ２２１のオン期間においてハイサイドトランジスタ１１１Ｈをオンさせる特定保護動作が実現され、この特定保護動作では、ブート電圧Ｖｂｔに基づき（即ち配線Ｗ_ｂｔから正の電荷が配線Ｗ_ＨＧに供給されることにより）ハイサイドトランジスタ１１１Ｈがオンとされる。ハイサイドトランジスタ１１１Ｈのオンにより、コンデンサＣ１の蓄積電荷が安全に放電される。

保護用トランジスタ２２１はＰＮＰバイポーラトランジスタであっても良い。この場合、保護用トランジスタ２２１について上述したソース、ドレイン、ゲートは、夫々、エミッタ、コレクタ、ベースに読み替えられる。また、抵抗２２２は保護用トランジスタ２２１に流れる電流を検出するための素子として機能するが、この機能を実現するための素子として、抵抗２２２の代わりにＭＯＳＦＥＴ又はコンデンサを用いても構わない。

＜＜実施例ＥＸ＿１Ｃ＞＞
実施例ＥＸ＿１Ｃを説明する。実施例ＥＸ＿１Ｃでも、上記第１ケースに対して有益な特定保護回路１４０の構成及び動作を説明する。図１１に、実施例ＥＸ＿１Ｃに関わる構成の要部を示す。実施例ＥＸ＿１Ｃに係る特定保護回路１４０は、保護用トランジスタ２３１及び抵抗２３２を備える。保護用トランジスタ２３１はＰチャネル型のＭＯＳＦＥＴである。

保護用トランジスタ２３１において、ソースにはスイッチ電圧Ｖｓｗが加わり、ゲートには入力電圧Ｖｉｎが加わる。保護用トランジスタ２３１のドレインは抵抗２３２の一端とノード２３４にて接続され、抵抗２３２の他端はグランドに接続される。ノード２３４は配線Ｗ_ＬＧに接続される。

ノード２３４において、抵抗２３２の電圧降下分の電圧が発生する。入力コンデンサＣｉｎの短絡破損等により、スイッチ電圧Ｖｓｗが入力電圧Ｖｉｎより高くなり、且つ、スイッチ電圧Ｖｓｗ及び入力電圧Ｖｉｎの差の大きさが保護用トランジスタ２３１のゲート閾電圧の大きさよりも大きくなると、保護用トランジスタ２３１がオンする。保護用トランジスタ２３１のオン状態では、スイッチ端子ＳＷから保護用トランジスタ２３１及び抵抗２３２を通じグランドに向けて電流が流れ、この電流によりノード２３４の電圧が上昇する。

また、保護用トランジスタ２３１のオン状態では、スイッチ端子ＳＷから保護用トランジスタ２３１を通じて配線Ｗ_ＬＧに正の電荷が注入され、これによってゲート電圧ＬＧがトランジスタ１１１Ｌのゲート閾電圧以上となるとローサイドトランジスタ１１１Ｌがオンする。ローサイドトランジスタ１１１Ｌがオンすることで電圧Ｖｓｗ及びＶｉｎ間の差の大きさが保護用トランジスタ２３１のゲート閾電圧の大きさよりも小さくなった場合には保護用トランジスタ２３１がオフし、続いてローサイドトランジスタ１１１Ｌがオフする。しかし、この後、再び電圧Ｖｓｗ及びＶｉｎ間の差が増大すると保護用トランジスタ２３１がオンして、ローサイドトランジスタ１１１Ｌが再びオンとなる。このようなオン、オフの繰り返しにより、コンデンサＣ１の蓄積電荷が安全に放電される。

尚、実施例ＥＸ＿１Ｃにおいては、入力コンデンサＣｉｎの短絡破損等により信号Ｓ_ＵＶＬＯがローレベルとなって電源ＩＣ１０がシャットダウン状態とされているとき、配線Ｗ_ＬＧから見たローサイドドライバ１１２Ｌの出力端への入力インピーダンスは十分に高くなるものとする（即ち保護用トランジスタ２３１を通じて配線Ｗ_ＬＧに供給される正の電荷のドライバ１１２Ｌによる吸い込みは無いものとする）。

このように、実施例ＥＸ＿１Ｃでは、保護用トランジスタ２３１のオン期間においてローサイドトランジスタ１１１Ｌをオンさせる特定保護動作が実現され、この特定保護動作では、スイッチ電圧Ｖｓｗに基づき（即ちスイッチ端子ＳＷから正の電荷が配線Ｗ_ＬＧに供給されることにより）ローサイドトランジスタ１１１Ｌがオンとされる。ローサイドトランジスタ１１１Ｌのオンにより、コンデンサＣ１の蓄積電荷が安全に放電される。

保護用トランジスタ２３１はＰＮＰバイポーラトランジスタであっても良い。この場合、保護用トランジスタ２３１について上述したソース、ドレイン、ゲートは、夫々、エミッタ、コレクタ、ベースに読み替えられる。また、抵抗２３２は保護用トランジスタ２３１に流れる電流を検出するための素子として機能するが、この機能を実現するための素子として、抵抗２３２の代わりにＭＯＳＦＥＴ又はコンデンサを用いても構わない。

＜＜実施例ＥＸ＿２＞＞
実施例ＥＸ＿２を説明する。実施例ＥＸ＿２では、上記第２ケースに対して有益な特定保護回路１４０の構成及び動作を説明する。

実施例ＥＸ＿２に係る特定保護回路１４０は、保護シャットダウン動作の実行により移行する電源ＩＣ１０のシャットダウン状態において、グランド端子ＧＮＤからスイッチ電圧ＳＷに向かう電流（以下、逆流電流と称する）を検出し、逆流電流の検出結果に基づきローサイドトランジスタ１１１Ｌをフルオン又はパルスオンさせる特定保護動作Ｌ_{ＯＮ＿ＦＬ}又はＬ_{ＯＮ＿ＰＬＳ}を実行する。

具体的には例えば、図１２に示す如く、ローサイドトランジスタ１１１Ｌのソースとグランド端子ＧＮＤとの間にセンス抵抗Ｒ_ＳＮＳを挿入しておき、センス抵抗Ｒ_ＳＮＳの両端間電圧を表すセンス信号Ｓ_ＳＮＳを特定保護回路１４０に与える。図１２では、センス抵抗Ｒ_ＳＮＳが電源ＩＣ１０に内蔵されていることを想定しているが、センス抵抗Ｒ_ＳＮＳは電源ＩＣ１０の外部に設けられていても良い。或いは、図１３に示す如く、センス抵抗Ｒ_ＳＮＳを設けずにローサイドトランジスタ１１１Ｌのソース及びドレイン間の電圧をセンス信号Ｓ_ＳＮＳとして特定保護回路１４０に与えるようにしても良い。

特定保護回路１４０はセンス信号Ｓ_ＳＮＳに基づき逆流電流の有無を検出する。ローサイドトランジスタ１１１Ｌがオフであるときの逆流電流は、ローサイドトランジスタ１１１Ｌの寄生ダイオードを通じて流れる。特定保護回路１４０は、シャットダウン状態において逆流電流が有ると検出されたとき、保護制御信号Ｓ_ＰＲＴ３をローサイドドライバ１１２Ｌに出力する（図７参照）又は保護制御信号Ｓ_ＰＲＴ４を制御回路１１３に出力する（図８参照）。上述したように、ローサイドドライバ１１２Ｌは、シャットダウン状態であっても、保護制御信号Ｓ_ＰＲＴ３を受けると、トランジスタ１１１Ｌのフルオン又はパルスオンが実現されるようゲート電圧ＬＧを制御する。制御回路１１３は、シャットダウン状態であっても、保護制御信号Ｓ_ＰＲＴ４を受けると、トランジスタ１１１Ｌのフルオン又はパルスオンが実現されるようローサイド制御信号ＳＬを出力する。

図１２に示す回路とは異なる回路を用いて逆流電流の有無を検出するようにしても良い。シャットダウン状態においてスイッチ電圧Ｖｓｗが所定の負の電圧（例えば－０．５Ｖ）より低いときに所定信号を出力する回路（不図示）を特定保護回路１４０に設けておいても良い。この場合、その所定信号が出力されるときに、特定保護回路１４０は、逆流電流が有ると検出して、保護制御信号Ｓ_ＰＲＴ３をローサイドドライバ１１２Ｌに出力する（図７参照）又は保護制御信号Ｓ_ＰＲＴ４を制御回路１１３に出力すると良い（図８参照）。

＜＜実施例ＥＸ＿３＞＞
実施例ＥＸ＿３を説明する。実施例ＥＸ＿３では、上記第１ケースに対して有益な特定保護回路１４０の構成及び動作を説明する。実施例ＥＸ＿３に係る特定保護回路１４０は、ＵＶＬＯ回路１３０の出力信号Ｓ_ＵＶＬＯに基づいて特定保護動作を実行する（図１４参照）。即ち、特定保護回路１４０は、信号Ｓ_ＵＶＬＯがハイレベルからローレベルに切り替わったとき、ローレベルの信号Ｓ_ＵＶＬＯ（ＵＶＬＯ信号）の出力を受けて特定保護動作を実行する。換言すれば、信号Ｓ_ＵＶＬＯのハイレベルからローレベルへの切り替わりを契機に特定保護動作を実行する。

実施例ＥＸ＿３において、ローレベルの信号Ｓ_ＵＶＬＯ（ＵＶＬＯ信号）に基づき実行される特定保護動作は、特定保護動作Ｈ_{ＯＮ＿ＦＬ}、Ｈ_{ＯＮ＿ＰＬＳ}、Ｌ_{ＯＮ＿ＦＬ}及びＬ_{ＯＮ＿ＰＬＳ}の何れであっても良い。即ち、実施例ＥＸ＿３に係る特定保護動作において、トランジスタ１１１Ｈ又は１１１Ｌがフルオン又はパルスオンされることでコンデンサＣ１の蓄積電荷が放電されて良い。特定保護動作Ｈ_{ＯＮ＿ＦＬ}、Ｈ_{ＯＮ＿ＰＬＳ}、Ｌ_{ＯＮ＿ＦＬ}又はＬ_{ＯＮ＿ＰＬＳ}を実行するために、特定保護回路１４０は、保護制御信号Ｓ_ＰＲＴ１、Ｓ_ＰＲＴ２、Ｓ_ＰＲＴ３又はＳ_ＰＲＴ４を出力すれば良い（図５～図８参照）。尚、実施例ＥＸ＿３に係る特定保護回路１４０は、内部電源電圧Ｖｒｅｇに基づいて動作する回路であっても良いし、出力電圧Ｖｏｕｔを受ける外部端子（不図示）が電源ＩＣ１０に設けられている場合には出力電圧Ｖｏｕｔに基づいて動作する回路であっても良い。

＜＜実施例ＥＸ＿４＞＞
実施例ＥＸ＿４を説明する。実施例ＥＸ＿４では、上述の任意の事項に対して適用可能な幾つかの変形例等を説明する。

任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係は上述したものの逆とされ得る。

各実施形態に示されたＦＥＴ（電界効果トランジスタ）のチャネルの種類は例示であり、Ｎチャネル型のＦＥＴがＰチャネル型のＦＥＴに変更されるように、或いは、Ｐチャネル型のＦＥＴがＮチャネル型のＦＥＴに変更されるように、ＦＥＴを含む回路の構成は変形され得る。

不都合が生じない限り、上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタを、不都合が生じない限り、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。

本開示に係るスイッチング電源用回路について付記を設ける。本開示の一側面に係るスイッチング電源用回路は、入力電圧（Ｖｉｎ）に基づき出力電圧（Ｖｏｕｔ）を生成するスイッチング電源装置（１）を構成するためのスイッチング電源用回路（１０）であって、前記入力電圧を受けるべき入力端子（ＩＮ）と、スイッチ端子（ＳＷ）と、グランド端子（ＧＮＤ）と、前記入力端子と前記スイッチ端子との間に配置されるハイサイドトランジスタ（１１１Ｈ）と、前記スイッチ端子と前記グランド端子との間に配置されるローサイドトランジスタ（１１１Ｌ）と、前記ハイサイドトランジスタ及び前記ローサイドトランジスタの各ゲートを駆動するゲートドライバ（１１２Ｈ、１１２Ｌ）と、前記出力電圧に応じたフィードバック電圧（Ｖｆｂ）に基づき前記ゲートドライバを用いて前記ハイサイドトランジスタ及び前記ローサイドトランジスタをオン又はオフとするフィードバック制御を行う制御回路（１１３）と、前記スイッチ端子におけるスイッチ電圧と前記入力電圧とに基づき（例えば図９～図１１、実施例ＥＸ＿１Ａ～１Ｃ参照）、前記グランド端子から前記スイッチ端子に向かう逆流電流に基づき（例えば図１２及び図１３、実施例ＥＸ＿２参照）、又は、前記入力電圧と所定の判定電圧とに基づき（例えば図３及び図１４、実施例ＥＸ＿３参照）、前記ハイサイドトランジスタ又は前記ローサイドトランジスタを前記フィードバック制御に依らずオンさせる保護動作を実行可能な保護回路（１４０）と、を備える。

本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

１ スイッチング電源装置
１０ 電源ＩＣ（スイッチング電源用回路）
２０ 整流平滑回路
３０ フィードバック回路
１１１Ｈ ハイサイドトランジスタ
１１１Ｌ ローサイドトランジスタ
１１２Ｈ ハイサイドドライバ
１１２Ｌ ローサイドドライバ
１１３ 制御回路
１１４ レベルシフタ
１２０ 内部電源回路
１３０ ＵＶＬＯ回路
１４０ 特定保護回路
ＩＮ 入力端子
ＳＷ スイッチ端子
ＧＮＤ グランド端子
ＢＴ ブート端子
ＦＢ フィードバック端子

Claims (8)

1. 入力電圧に基づき出力電圧を生成するスイッチング電源装置を構成するためのスイッチング電源用回路であって、
   前記入力電圧を受けるべき入力端子と、
   スイッチ端子と、
   グランド端子と、
   前記入力端子と前記スイッチ端子との間に配置されるハイサイドトランジスタと、
   前記スイッチ端子と前記グランド端子との間に配置されるローサイドトランジスタと、
   前記ハイサイドトランジスタ及び前記ローサイドトランジスタの各ゲートを駆動するゲートドライバと、
   前記出力電圧に応じたフィードバック電圧に基づき前記ゲートドライバを用いて前記ハイサイドトランジスタ及び前記ローサイドトランジスタをオン又はオフとするフィードバック制御を行う制御回路と、
   前記スイッチ端子におけるスイッチ電圧と前記入力電圧とに基づき、前記グランド端子から前記スイッチ端子に向かう逆流電流に基づき、又は、前記入力電圧と所定の判定電圧とに基づき、前記ハイサイドトランジスタ又は前記ローサイドトランジスタを前記フィードバック制御に依らずオンさせる保護動作を実行可能な保護回路と、を備える
   、スイッチング電源用回路。
2. 前記保護回路は、前記スイッチ電圧が前記入力電圧よりも高いときに、前記保護動作を実行する
   、請求項１に記載のスイッチング電源用回路。
3. 前記保護回路は、前記スイッチ電圧と前記入力電圧を比較する比較器を有し、前記スイッチ電圧が前記入力電圧よりも高いことを示す信号が前記比較器から出力されるとき、前記保護動作を実行する
   、請求項２に記載のスイッチング電源用回路。
4. 前記スイッチ端子とコンデンサを介して接続されるべきブート端子を更に備え、
   前記フィードバック制御により前記ハイサイドトランジスタ及び前記ローサイドトランジスタが交互にオン、オフされることで前記ブート端子に前記入力電圧よりも高いブート電圧が生じ、
   前記保護回路は、前記スイッチ電圧が前記入力電圧よりも高いとき、前記スイッチ電圧及び前記入力電圧間の差に応じてオンする保護用トランジスタを有し、前記保護用トランジスタのオン期間において前記保護動作を実行し、その保護動作において前記ブート電圧に基づき前記ハイサイドトランジスタをオンさせる
   、請求項２に記載のスイッチング電源用回路。
5. 前記保護回路は、前記スイッチ電圧が前記入力電圧よりも高いとき、前記スイッチ電圧及び前記入力電圧間の差に応じてオンする保護用トランジスタを有し、前記保護用トランジスタのオン期間において前記保護動作を実行し、その保護動作において前記スイッチ電圧に基づき前記ローサイドトランジスタをオンさせる
   、請求項２に記載のスイッチング電源用回路。
6. 前記保護回路は、前記フィードバック制御が停止されるシャットダウン状態において前記逆流電流を検出し、前記逆流電流の検出結果に基づき前記ローサイドトランジスタをオンさせる前記保護動作を実行する
   、請求項１に記載のスイッチング電源用回路。
7. 前記入力電圧が前記判定電圧より低下したときに所定のＵＶＬＯ信号を出力するＵＶＬＯ検出回路を更に備え、
   前記保護回路は、前記ＵＶＬＯ信号の出力を受けて前記保護動作を実行する
   、請求項１に記載のスイッチング電源用回路。
8. 請求項１～７の何れかに記載のスイッチング電源用回路と、
   前記フィードバック制御により前記ハイサイドトランジスタ及び前記ローサイドトランジスタを交互にオン、オフすることで前記スイッチ端子に生じる前記スイッチ電圧を整流及び平滑化し、これよって前記出力電圧を生成する整流平滑回路と、
   前記出力電圧に応じた前記フィードバック電圧を生成するフィードバック回路と、を備えた
   、スイッチング電源装置。

Images