以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量又は部材等の名称を省略又は略記することがある。例えば、後述の“111H”によって参照されるハイサイドトランジスタは(図1参照)、ハイサイドトランジスタ111Hと表記されることもあるし、トランジスタ111Hと略記されることもあり得るが、それらは全て同じものを指す。
まず、本実施形態の記述にて用いられる幾つかの用語について説明を設ける。
グランドとは、0V(ゼロボルト)の基準電位を有する導電部を指す又は基準電位そのものを指す。各実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。
FET(電界効果トランジスタ)として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態(遮断状態)となっていることを指す。任意のスイッチを1以上のFET(電界効果トランジスタ)にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。
<<第1実施形態>>
本発明の第1実施形態を説明する。図1は本発明の第1実施形態に係る電源回路100の全体構成図である。電源回路100は、降圧コンバータ110及び120、並びに、スイッチ回路130を備える。降圧コンバータ110は、所定の入力電圧Vinから出力電圧Vout1を得る降圧型のDC/DCコンバータ(直流-直流変換器)であり、降圧コンバータ120は、所定の入力電圧Vinから出力電圧Vout2を得る降圧型のDC/DCコンバータである。降圧コンバータ110及び120への入力電圧Vinは互いに共通である。入力電圧Vin並びに出力電圧Vout1及びVout2は正の直流電圧である。
[降圧コンバータ110]
まず降圧コンバータ110について説明する。降圧コンバータ110は、ハイサイドトランジスタ111H、ローサイドトランジスタ111L、ハイサイドドライバ112H、ローサイドドライバ112L、制御回路113、レベルシフタ114、帰還回路115、ブートストラップ用ダイオードD1、ブートストラップ用コンデンサC1、インダクタL1、及び、出力コンデンサCout1を備えて構成される。トランジスタ111H及び111Lは、Nチャネル型のMOSFET(metal-oxide-semiconductor field-effect transistor)として構成されている。
トランジスタ111Hのドレインは、入力電圧Vinが加わる端子151(入力電圧印加端子)に接続され、トランジスタ111Hのソースとトランジスタ111LのドレインはスイッチノードSW1にて互いに共通接続され、トランジスタ111Lのソースはグランドに接続される。即ち、トランジスタ111H及び111Lの直列回路に対して入力電圧Vinが印加される。
コンデンサC1の一端はスイッチノードSW1に接続され、コンデンサC1の他端はブートノードBT1に接続される。ダイオードD1のアノードは所定の正の直流電圧Vregが印加される端子152に接続され、ダイオードD1のカソードはブートノードBT1に接続される。インダクタL1の一端はスイッチノードSW1に接続され、インダクタL1の他端は出力ノードOUT1に接続される。コンデンサCout1は出力ノードOUT1とグランドとの間に設けられる。出力ノードOUT1に出力電圧Vout1が生じる。出力電圧Vout1が加わるべき端子153(出力電圧印加端子)に出力ノードOUT1が接続される(両者は同じものであると解しても良い)。また、出力ノードOUT1は帰還回路115にも接続される。帰還回路115は出力電圧Vout1に応じた帰還信号Vfb1を制御回路113に出力する。例えば、帰還回路115は複数の分圧抵抗を有し、複数の分圧抵抗による出力電圧Vout1の分圧示す信号を帰還信号Vfb1として生成する。
制御回路113は、帰還信号Vfb1に基づいて、ハイサイドドライバ112Hに対するハイサイド制御信号S1H及びローサイドドライバ112Lに対するローサイド制御信号S1Lを生成及び出力する。制御信号S1H及びS1Lは夫々ハイレベル又はローレベルをとるデジタル信号である。制御信号S1H及びS1Lの夫々において、ハイレベルは直流電圧Vregの電位レベルに相当し、ローレベルはグランドの電位レベルに相当する。レベルシフタ114に対し、直流電圧Vregが印加される端子とグランドが接続され、且つ、ノードBT1及びSW1が接続される。レベルシフタ114は、供給される直流電圧VregとノードBT1及びSW1間の電圧とに基づき、制御信号S1Hのレベルをシフトしてシフト後のハイサイド制御信号S1H’を生成する。ハイサイド制御信号S1H’も、ハイサイド制御信号S1Hと同様にハイレベル又はローレベルをとるデジタル信号である。但し、ハイサイド制御信号S1H’におけるハイレベルはブートノードBT1の電位レベルに相当し、ハイサイド制御信号S1H’におけるローレベルはスイッチノードSW1の電位レベルに相当する。制御信号S1Hがハイレベル、ローレベルであるとき、制御信号S1H’も夫々ハイレベル、ローレベルとなる。以下、ブートノードBT1に加わる電圧をブート電圧Vbt1にて表すことがあり、スイッチノードSW1に加わる電圧をスイッチ電圧Vsw1にて表すことがある。
ゲートドライバ112Hは、トランジスタ111Hのゲートに接続されてトランジスタ111Hのゲートを駆動する。詳細にはゲートドライバ112Hは、ブート電圧Vbt1を高電位側の電源電圧として且つスイッチ電圧Vsw1を低電位側の電源電圧として動作し、ハイサイド制御信号S1H’に応じたゲート電圧HG1をトランジスタ111Hのゲートに供給することでトランジスタ111Hの状態を制御する。ゲートドライバ112Hは、ハイサイド制御信号S1H’のレベルがハイレベル、ローレベルであるとき、ゲート電圧HG1のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧HG1におけるハイレベルはブート電圧Vbt1のレベルに相当し、ゲート電圧HG1におけるローレベルはスイッチ電圧Vsw1のレベルに相当する。トランジスタ111Hは、ゲート電圧HG1がハイレベルであるときにオン状態となり、ゲート電圧HG1がローレベルであるときにオフ状態となる。但し、ノードSW1及びBT1間の電位差がトランジスタ111Hのゲート閾値電圧未満となるとゲート電圧HG1がハイレベルであってもトランジスタ111Hはオン状態とならない。また、上記電位差がトランジスタ111Hのゲート閾値電圧以上であっても上記電位差が比較的小さいときには、トランジスタ111Hのオン抵抗が相応に大きくなる。
ゲートドライバ112Lは、トランジスタ111Lのゲートに接続されてトランジスタ111Lのゲートを駆動する。詳細にはゲートドライバ112Lは、直流電圧Vregを高電位側の電源電圧として且つグランドを低電位側の電源電圧として動作し、ローサイド制御信号S1Lに応じたゲート電圧LG1をトランジスタ111Lのゲートに供給することでトランジスタ111Lの状態を制御する。ゲートドライバ112Lは、ローサイド制御信号S1Lのレベルがハイレベル、ローレベルであるとき、ゲート電圧LG1のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧LG1におけるハイレベルは直流電圧Vregの電位レベルに相当し、ゲート電圧LG1におけるローレベルはグランドの電位レベルに相当する。トランジスタ111Lは、ゲート電圧LG1がハイレベルであるときにオン状態となり、ゲート電圧LG1がローレベルであるときにオフ状態となる。
降圧コンバータ110では、出力電圧Vout1に対して目標電圧Vtg1が設定されている。目標電圧Vtg1は所定の正の直流電圧値(例えば5V)を有する。制御回路113は、出力電圧Vout1が目標電圧Vtg1と一致するように(従って、出力電圧Vout1及び目標電圧Vtg1間の差を減ずるように)、帰還信号Vfb1に基づき、制御信号S1H及びS1Lの生成及び出力を通じてトランジスタ111H及び111Lのオン/オフ状態を制御する。
入力電圧Vinが目標電圧Vtg1よりも高い場合、制御回路113は、トランジスタ111H及び111Lを交互にオン、オフとする降圧スイッチング制御SC1を行う。制御回路113による降圧スイッチング制御SC1では、トランジスタ111Hがオン且つトランジスタ111Lがオフとされる出力ハイ状態と、トランジスタ111Hがオフ且つトランジスタ111Lがオンとされる出力ロー状態とが交互に実現され、この際、帰還信号Vfb1に基づき、出力ハイ状態とされる区間の長さと出力ロー状態とされる区間の長さの比が調整される。この調整は、出力電圧Vout1が目標電圧Vtg1と一致するように(従って、出力電圧Vout1及び目標電圧Vtg1間の差を減ずるように)行われる。制御回路113は、帰還信号Vfb1に基づき、パルス幅変調やパルス周波数変調を利用して上記調整を行うことができるが、ここでは、パルス幅変調を利用して降圧コンバータ110の出力デューティが調整されるものとする。降圧コンバータ110において、出力デューティとは、出力ハイ状態とされる区間と出力ロー状態とされる区間との和に対する、出力ハイ状態とされる区間の比を表す(他の任意の降圧コンバータ及び昇圧コンバータについても同様)。
降圧スイッチング制御SC1では、周知の如く、出力ハイ状態にて入力電圧Vinの印加端子151からトランジスタ111Hを通じてインダクタL1に電流が流れてインダクタL1にエネルギが蓄積され、その後の出力ロー状態にて、インダクタL1の蓄積エネルギに基づく電流がトランジスタ111Lを通じてインダクタL1に流れる。降圧コンバータ110において、出力ハイ状態及び出力ロー状態の繰り返しにより、入力電圧Vinの電位レベルとグランドの電位レベルとで電位レベルが変化する矩形波状のスイッチング電圧がスイッチノードSW1に生じるが、このスイッチング電圧がインダクタL1及びコンデンサCout1にて平滑化されることで直流の出力電圧Vout1が得られる。尚、降圧スイッチング制御SC1において、トランジスタ111H及び111L間の貫通電流の発生を防止するべく、出力ハイ状態とされる区間と出力ロー状態とされる区間との間に、トランジスタ111H及び111Lの双方がオフとされるデッドタイム区間が適宜挿入されて良い(他の任意の降圧スイッチング制御及び昇圧スイッチング制御についても同様)。
降圧コンバータ110では、コンデンサC1及びダイオードD1によりブートストラップ回路BC1が形成されており、ブートストラップ回路BC1を用いてトランジスタ111Hのゲート駆動が可能となる。即ち、降圧コンバータ110において、降圧スイッチング制御SC1が実行される場合、トランジスタ111Lがオンされる出力ロー状態であるときに(即ち、スイッチノードSW1の電圧が実質的に0Vであるときに)ブートノードBT1を高電位側にしてダイオードD1を通じ直流電圧VregによりコンデンサC1が充電され、その後、出力ハイ状態に切り替わると、コンデンサC1の端子間電圧が直流電圧Vregにて維持されたままスイッチノードSW1の電圧が実質的に入力電圧Vinに上昇するため、ブート電圧Vbt1は実質的に電圧(Vreg+Vin)となる(ここでは説明の便宜上、ダイオードD1の順方向電圧を無視)。つまり、図2(a)に示す如く、ノードBT1及びSW1間の電圧(Vbt1-Vsw1)は常に直流電圧Vregと実質的に同じとなり、故にドライバ112Hによってトランジスタ111Hをオン、オフすることが可能となる。
降圧コンバータ110において、基本的には入力電圧Vinは目標電圧Vtg1よりも高いのであるが、入力電圧Vinが目標電圧Vtg1以下である場合には、制御回路113はハイサイド固定オン制御を行う。制御回路113によるハイサイド固定オン制御では、トランジスタ111H、111Lが、夫々、オン、オフに維持されるよう、制御信号S1H、S1Lが夫々ハイレベル、ローレベルに固定される。例えば、図3(a)に示す如く、入力電圧Vinが目標電圧Vtg1よりも高く制御回路113により降圧スイッチング制御SC1が行われている状態を起点として、入力電圧Vinが目標電圧Vtg1に向けて低下してくると、降圧コンバータ110の出力デューティが100%に向けて高まってゆき(高まる様子は図3(a)にて省略)、入力電圧Vinが目標電圧Vtg1以下となると出力デューティが100%に固定される状態に至る。この出力デューティが100%に固定される制御がハイサイド固定オン制御に相当する。その後、入力電圧Vinが上昇して目標電圧Vtg1を上回れば降圧スイッチング制御SC1が再開される。尚、図面の簡略化のため、図3(a)では、出力デューティが変調される様子及びスイッチ電圧Vsw1の振幅変動の様子の図示が省略されている(後述の図3(b)及び図8でも同様)。
[降圧コンバータ120]
次に降圧コンバータ120について説明する。降圧コンバータ120の構成要素、構成要素間の接続関係及び各構成要素の機能は、降圧コンバータ110のそれらと同様であるが、以下に降圧コンバータ120の詳細説明を設けておく。降圧コンバータ120は、ハイサイドトランジスタ121H、ローサイドトランジスタ121L、ハイサイドドライバ122H、ローサイドドライバ122L、制御回路123、レベルシフタ124、帰還回路125、ブートストラップ用ダイオードD2、ブートストラップ用コンデンサC2、インダクタL2、及び、出力コンデンサCout2を備えて構成される。トランジスタ121H及び121Lは、Nチャネル型のMOSFET(metal-oxide-semiconductor field-effect transistor)として構成されている。
トランジスタ121Hのドレインは、入力電圧Vinが加わる端子151(入力電圧印加端子)に接続され、トランジスタ121Hのソースとトランジスタ121LのドレインはスイッチノードSW2にて互いに共通接続され、トランジスタ121Lのソースはグランドに接続される。即ち、トランジスタ121H及び121Lの直列回路に対して入力電圧Vinが印加される。
コンデンサC2の一端はスイッチノードSW2に接続され、コンデンサC2の他端はブートノードBT2に接続される。ダイオードD2のアノードは所定の正の直流電圧Vregが印加される端子152に接続され、ダイオードD2のカソードはブートノードBT2に接続される。インダクタL2の一端はスイッチノードSW2に接続され、インダクタL2の他端は出力ノードOUT2に接続される。コンデンサCout2は出力ノードOUT2とグランドとの間に設けられる。出力ノードOUT2に出力電圧Vout2が生じ、出力電圧Vout2が加わるべき端子154(出力電圧印加端子)に出力ノードOUT2が接続される。また、出力ノードOUT2は帰還回路125にも接続される。帰還回路125は出力電圧Vout2に応じた帰還信号Vfb2を制御回路123に出力する。例えば、帰還回路125は複数の分圧抵抗を有し、複数の分圧抵抗による出力電圧Vout2の分圧を示す信号を帰還信号Vfb2として生成する。
制御回路123は、帰還信号Vfb2に基づいて、ハイサイドドライバ122Hに対するハイサイド制御信号S2H及びローサイドドライバ122Lに対するローサイド制御信号S2Lを生成及び出力する。制御信号S2H及びS2Lは夫々ハイレベル又はローレベルをとるデジタル信号である。制御信号S2H及びS2Lの夫々において、ハイレベルは直流電圧Vregの電位レベルに相当し、ローレベルはグランドの電位レベルに相当する。レベルシフタ124に対し、直流電圧Vregが印加される端子とグランドが接続され、且つ、ノードBT2及びSW2が接続される。レベルシフタ124は、供給される直流電圧VregとノードBT2及びSW2間の電圧とに基づき、制御信号S2Hのレベルをシフトしてシフト後のハイサイド制御信号S2H’を生成する。ハイサイド制御信号S2H’も、ハイサイド制御信号S2Hと同様にハイレベル又はローレベルをとるデジタル信号である。但し、ハイサイド制御信号S2H’におけるハイレベルはブートノードBT2の電位レベルに相当し、ハイサイド制御信号S2H’におけるローレベルはスイッチノードSW2の電位レベルに相当する。制御信号S2Hがハイレベル、ローレベルであるとき、制御信号S2H’も夫々ハイレベル、ローレベルとなる。以下、ブートノードBT2に加わる電圧をブート電圧Vbt2にて表すことがあり、スイッチノードSW2に加わる電圧をスイッチ電圧Vsw2にて表すことがある。
ゲートドライバ122Hは、トランジスタ121Hのゲートに接続されてトランジスタ121Hのゲートを駆動する。詳細にはゲートドライバ122Hは、ブート電圧Vbt2を高電位側の電源電圧として且つスイッチ電圧Vsw2を低電位側の電源電圧として動作し、ハイサイド制御信号S2H’に応じたゲート電圧HG2をトランジスタ121Hのゲートに供給することでトランジスタ121Hの状態を制御する。ゲートドライバ122Hは、ハイサイド制御信号S2H’のレベルがハイレベル、ローレベルであるとき、ゲート電圧HG2のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧HG2におけるハイレベルはブート電圧Vbt2のレベルに相当し、ゲート電圧HG2におけるローレベルはスイッチ電圧Vsw2のレベルに相当する。トランジスタ121Hは、ゲート電圧HG2がハイレベルであるときにオン状態となり、ゲート電圧HG2がローレベルであるときにオフ状態となる。但し、ノードSW2及びBT2間の電位差がトランジスタ121Hのゲート閾値電圧未満となるとゲート電圧HG2がハイレベルであってもトランジスタ121Hはオン状態とならない。また、上記電位差がトランジスタ121Hのゲート閾値電圧以上であっても上記電位差が比較的小さいときには、トランジスタ121Hのオン抵抗が相応に大きくなる。
ゲートドライバ122Lは、トランジスタ121Lのゲートに接続されてトランジスタ121Lのゲートを駆動する。詳細にはゲートドライバ122Lは、直流電圧Vregを高電位側の電源電圧として且つグランドを低電位側の電源電圧として動作し、ローサイド制御信号S2Lに応じたゲート電圧LG2をトランジスタ121Lのゲートに供給することでトランジスタ121Lの状態を制御する。ゲートドライバ122Lは、ローサイド制御信号S2Lのレベルがハイレベル、ローレベルであるとき、ゲート電圧LG2のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧LG2におけるハイレベルは直流電圧Vregの電位レベルに相当し、ゲート電圧LG2におけるローレベルはグランドの電位レベルに相当する。トランジスタ121Lは、ゲート電圧LG2がハイレベルであるときにオン状態となり、ゲート電圧LG2がローレベルであるときにオフ状態となる。
降圧コンバータ120では、出力電圧Vout2に対して目標電圧Vtg2が設定されている。目標電圧Vtg2は所定の正の直流電圧値(例えば3V)を有する。制御回路123は、出力電圧Vout2が目標電圧Vtg2と一致するように(従って、出力電圧Vout2及び目標電圧Vtg2間の差を減ずるように)、帰還信号Vfb2に基づき、制御信号S2H及びS2Lの生成及び出力を通じてトランジスタ121H及び121Lのオン/オフ状態を制御する。
入力電圧Vinが目標電圧Vtg2よりも高い場合、制御回路123は、トランジスタ121H及び121Lを交互にオン、オフとする降圧スイッチング制御SC2を行う。制御回路123による降圧スイッチング制御SC2では、トランジスタ121Hがオン且つトランジスタ121Lがオフとされる出力ハイ状態と、トランジスタ121Hがオフ且つトランジスタ121Lがオンとされる出力ロー状態とが交互に実現され、この際、帰還信号Vfb2に基づき、出力ハイ状態とされる区間の長さと出力ロー状態とされる区間の長さの比が調整される。この調整は、出力電圧Vout2が目標電圧Vtg2と一致するように(従って、出力電圧Vout2及び目標電圧Vtg2間の差を減ずるように)行われる。制御回路123は、帰還信号Vfb2に基づき、パルス幅変調やパルス周波数変調を利用して上記調整を行うことができるが、ここでは、パルス幅変調を利用して降圧コンバータ120の出力デューティが調整されるものとする。
降圧スイッチング制御SC2では、周知の如く、出力ハイ状態にて入力電圧Vinの印加端子151からトランジスタ121Hを通じてインダクタL2に電流が流れてインダクタL2にエネルギが蓄積され、その後の出力ロー状態にて、インダクタL2の蓄積エネルギに基づく電流がトランジスタ121Lを通じてインダクタL2に流れる。降圧コンバータ120において、出力ハイ状態及び出力ロー状態の繰り返しにより、入力電圧Vinの電位レベルとグランドの電位レベルとで電位レベルが変化する矩形波状のスイッチング電圧がスイッチノードSW2に生じるが、このスイッチング電圧がインダクタL2及びコンデンサCout2にて平滑化されることで直流の出力電圧Vout2が得られる。
降圧コンバータ120では、コンデンサC2及びダイオードD2によりブートストラップ回路BC2が形成されており、ブートストラップ回路BC2を用いてトランジスタ121Hのゲート駆動が可能となる。即ち、降圧コンバータ120において、降圧スイッチング制御SC2が実行される場合、トランジスタ121Lがオンされる出力ロー状態であるときに(即ち、スイッチノードSW2の電圧が実質的に0Vであるときに)ブートノードBT2を高電位側にしてダイオードD2を通じ直流電圧VregによりコンデンサC2が充電され、その後、出力ハイ状態に切り替わると、コンデンサC2の端子間電圧が直流電圧Vregにて維持されたままスイッチノードSW2の電圧が実質的に入力電圧Vinに上昇するため、ブート電圧Vbt2は実質的に電圧(Vreg+Vin)となる(ここでは説明の便宜上、ダイオードD2の順方向電圧を無視)。つまり、図2(b)に示す如く、ノードBT2及びSW2間の電圧(Vbt2-Vsw2)は常に直流電圧Vregと実質的に同じとなり、故にドライバ122Hによってトランジスタ121Hをオン、オフすることが可能となる。
降圧コンバータ120において、基本的には入力電圧Vinは目標電圧Vtg2よりも高いのであるが、入力電圧Vinが目標電圧Vtg2以下である場合には、制御回路123はハイサイド固定オン制御を行う。制御回路123によるハイサイド固定オン制御では、トランジスタ121H、121Lが、夫々、オン、オフに維持されるよう、制御信号S2H、S2Lが夫々ハイレベル、ローレベルに固定される。例えば、図3(b)に示す如く、入力電圧Vinが目標電圧Vtg2よりも高く制御回路123により降圧スイッチング制御SC2が行われている状態を起点として、入力電圧Vinが目標電圧Vtg2に向けて低下してくると、降圧コンバータ120の出力デューティが100%に向けて高まってゆき(高まる様子は図3(b)にて省略)、入力電圧Vinが目標電圧Vtg2以下となると出力デューティが100%に固定される状態に至る。この出力デューティが100%に固定される制御がハイサイド固定オン制御に相当する。その後、入力電圧Vinが上昇して目標電圧Vtg2を上回れば降圧スイッチング制御SC2が再開される。
[スイッチ回路130]
降圧コンバータ110について注目すると、理想的には、上述の如く(図2(a)参照)、ブート電圧Vbt1は常にスイッチ電圧Vsw1よりも直流電圧Vregだけ高くなるが、実際には、図4に示す如く、ハイサイドトランジスタ111Hがオンしている間、ハイサイドドライバ112Hに流れる電流(ドライバ112の消費電流であって、ブートノードBT1からドライバ112Hを通じてスイッチノードSW1に流れる電流)によって、ブート電圧Vbt1は時間の経過と共に低下してゆく。
仮に、降圧コンバータ110にて十分に高いスイッチング周波数にて継続的に降圧スイッチング制御SC1が行われるのであれば、ハイサイドトランジスタ111Hをオンにすることができない程度にブート電圧Vbt1が低下する前にローサイドトランジスタ111Lがオンとなり、再度コンデンサC1を充電することができるため、問題は生じない。
しかしながら、図1の電源回路100からスイッチ回路130を削除した仮想電源回路(不図示)において、入力電圧Vinが目標電圧Vtg1以下であるために制御信号S1Hがハイレベルに維持される場合には、制御信号S1Hがハイレベルであってもブート電圧Vbt1の低下により、ハイサイドトランジスタ111Hをオンに維持することができなくなり、結果、出力電圧Vout1が目標電圧Vtg1から大きくかけ離れたものとなる。降圧コンバータ110に注目して仮想電源回路の挙動を説明したが、降圧コンバータ120についても同様のことが言える。
本実施形態に係る電源回路100では、スイッチ回路130の機能により、ハイサイドトランジスタ111H及び121Hをオン、オフするための駆動電圧が以下のように確保される。
即ち、スイッチ回路130は、ブートノードBT1及びBT2間に設けられ、ハイサイドトランジスタ111H及び121Hの双方がオンとされる両オン区間においてブートノードBT1及びBT2間を導通させ、且つ、それ以外の区間において、ブートノードBT1及びBT2間を非導通とさせる。ブートノードBT1及びBT2間を導通させるタイミングは制御回路113及び123により制御される。当該制御のために、ハイサイド制御信号S1H及びS2H又はそれらに基づく信号(例えばゲート電圧HG1及びHG2)をスイッチ回路130に供給すれば良い。図5に示す如く、ハイサイド制御信号S1H及びS2Hが共にハイレベルである区間やゲート電圧HG1及びHG2が共にハイレベルである区間が、ハイサイドトランジスタ111H及び121Hの双方がオンとされる両オン区間に相当するが、両オン区間の全部においてブートノードBT1及びBT2間を導通させる構成を採用しても良いし、両オン区間の一部においてのみブートノードBT1及びBT2間を導通させる構成を採用しても良い。
図1では、互いに直列接続されたスイッチQ1及びQ2にてスイッチ回路130が構成される例が示されている。スイッチQ1は、ハイサイド制御信号S1H又はゲート電圧HG1がハイレベル、ローレベルであるときに(即ちハイサイドトランジスタ111Hがオン、オフとされるときに)、夫々、オン、オフとなるスイッチであって良く、スイッチQ2は、ハイサイド制御信号S2H又はゲート電圧HG2がハイレベル、ローレベルであるときに(即ちハイサイドトランジスタ121Hがオン、オフとされるときに)、夫々、オン、オフとなるスイッチであって良い。そうすると、ハイサイド制御信号S1H及びS2Hが共にハイレベルである区間又はゲート電圧HG1及びHG2が共にハイレベルである区間においてのみ(即ちトランジスタ111H及び121Hの両オン区間においてのみ)、スイッチQ1及びQ2を通じてブートノードBT1及びBT2間が導通することになる。
図6に、ケースCS1における電源回路100内の各部電圧波形とスイッチQ1及びQ2の状態との関係を示す。ケースCS1では、“Vin>Vtg1”且つ“Vin>Vtg2”であるが故に、降圧コンバータ110及び120の夫々においてスイッチング制御(降圧スイッチング制御SC1及びSC2)が行われている。降圧コンバータ110による入力電圧Vinから出力電圧Vout1を生成する動作と、降圧コンバータ120による入力電圧Vinから出力電圧Vout2を生成する動作とは互いに独立しており、いつ両オン区間が発生するのかは不明である。図6に示す如く、ハイサイドトランジスタ111H及び121Hが同時にオンするタイミングが発生しなければ、スイッチ回路130に電流は流れず、電源回路100は上記仮想電源回路と等価となる。但し、各降圧コンバータにてスイッチング制御が行われているのであれば、スイッチングごとにブートストラップ用コンデンサ(C1、C2)の充電が行われるので問題は無い。また、ハイサイドトランジスタ111H及び121Hが同時にオンするタイミングが発生したとしても、ブートノードBT1及びBT2の電位は実質的に同電位であることが想定されるため特段の問題は生じない。
図7に、ケースCS2における電源回路100内の各部電圧波形とスイッチQ1及びQ2の状態との関係を示す。ケースCS2では、降圧コンバータ110において“Vin<Vtg1”であるが故にハイサイド固定オン制御(図3(a)参照)が実行される一方、降圧コンバータ120において“Vin>Vtg2”であるが故に降圧スイッチング制御SC2(図3(b)参照)が実行されている。このとき、降圧コンバータ110のブートストラップ回路BC1が機能しなくなるため、スイッチQ2がオフであれば、ドライバ112Hの回路電流によりブート電圧Vbt1が徐々に低下してゆく。但し、スイッチQ1が常にオンとされているため、スイッチQ2がオンとされるタイミングにてノードBT1及びBT2間が導通して電荷の受け渡しが行われる。スイッチQ2は、ハイサイドトランジスタ121Hがオンであるタイミング、つまり“Vbt2=Vin+Vreg”となっているタイミングにてオンとされるため、ブート電圧Vbt1はスイッチQ2がオンとなる度に“Vin+Vreg”のレベルまで引き上げられ、“Vin+Vreg”のレベル近辺に保たれることになる(但し、ここではダイオードD2の順方向電圧を無視)。故に、ケースCS2において、降圧コンバータ110はハイサイドトランジスタ111Hのオン状態を維持することが可能となる。
特に図示しないが、降圧コンバータ110において“Vin>Vtg1”であるが故に降圧スイッチング制御SC1(図3(a)参照)が実行される一方、降圧コンバータ120において“Vin<Vtg2”であるが故にハイサイド固定オン制御(図3(b)参照)が実行されるケースCS3においても同様である。
スイッチ回路130を利用した上述の動作が有効となるのは、降圧コンバータ110及び120の内、何れか一方において常に降圧スイッチング制御が行われるケースである。故に例えば、図8に示す如く、入力電圧Vinの変動により入力電圧Vinが降圧コンバータ110の目標電圧Vtg1より高くなったり低くなったりしうるケースでは、入力電圧Vinの変動範囲の下限より小さな電圧を降圧コンバータ120の目標電圧Vtg2に設定しておくことで、降圧コンバータ120にて常に降圧スイッチング制御SC2が行われるようにしておくことが望ましい。入力電圧Vinに対する目標電圧Vtg1及びVtg2の関係が逆である場合も同様である。
或いは、ハイサイドトランジスタ111Hがオンとなるデューティ(即ち降圧コンバータ110の出力デューティ)に100%未満の上限を設けることで降圧コンバータ110にて常に降圧スイッチング制御SC1が行われるようにしておく方法MT1、又は、ハイサイドトランジスタ121Hがオンとなるデューティ(即ち降圧コンバータ120の出力デューティ)に100%未満の上限を設けることで降圧コンバータ120にて常に降圧スイッチング制御SC2が行われるようにしておく方法MT2を採用しても良い。入力電圧Vinの変動により入力電圧Vinが降圧コンバータ110の目標電圧Vtg1より高くなったり低くなったりしうるケースだけでなく、それ以外のケースでも、方法MT1又はMT2が採用され得て良い。
説明の具体化のため、方法MT1及びMT2の内、方法MT2に注目して説明を加える。図3(b)では、降圧コンバータ120にてハイサイド固定オン制御が実行され得ることを想定しているが、方法MT2を採用する場合、入力電圧Vinが目標電圧Vtg2以下となっても降圧コンバータ120にてハイサイド固定オン制御は実行されずに降圧スイッチング制御SC2が実行される。即ち、制御回路123は、帰還信号Vfb2に基づき降圧コンバータ120の出力デューティを調整することになるが、方法MT2を採用する場合、降圧コンバータ120の出力デューティに対して100%未満の上限デューティ(例えば90%)が設定され、入力電圧Vinが目標電圧Vtg2以下となっても降圧コンバータ120の出力デューティの上昇は上限デューティ(例えば90%)までに制限される。この結果、降圧コンバータ120の出力電圧Vout2は入力電圧Vinよりも低くはなるが、降圧スイッチング制御SC2の常時実行が確保される。例えば、入力電圧Vinが10V~4Vの間で変動しうるケースにおいて、目標電圧Vtg1、Vtg2が夫々7V、5Vであったとすると、“Vin=4V”のときには、降圧コンバータ110にてハイサイド固定オン動作が実行される一方で降圧コンバータ120の出力デューティは上限デューティ(例えば90%)まで上昇して固定され、出力電圧Vout1は入力電圧Vinと同等となる一方で、出力電圧Vout2は“入力電圧Vinと上限デューティとの積”程度になる。
[ブートストラップ回路の変形]
ブートストラップ回路BC1及びBC2の夫々において、ブートストラップ用ダイオード(D1、D2)をブートストラップ用スイッチに置換する変形を適用して良い。この際、変形後のブートストラップ回路BC1におけるブートストラップ用スイッチは、降圧コンバータ110の出力ハイ状態においてオフとされ、降圧コンバータ110の出力ロー状態においてオンとされる。同様に、変形後のブートストラップ回路BC2におけるブートストラップ用スイッチは、降圧コンバータ120の出力ハイ状態においてオフとされ、降圧コンバータ120の出力ロー状態においてオンとされる。
より具体的には、ブートストラップ回路BC1を図9(a)に示すブートストラップ回路BC1’に変形しても良い。ブートストラップ回路BC1’は、ノードBT1及びSW1間に接続されるブートストラップ用コンデンサC1と、ブートストラップ用スイッチとしてのブートストラップ用トランジスタM1と、から成る。トランジスタM1はPチャネル型のMOSFETとして構成される。トランジスタM1のドレインは直流電圧Vregの印加端子152に接続され、トランジスタM1のソースはノードBT1に接続される。そして、降圧コンバータ110の出力ハイ状態においてトランジスタM1をオフとし且つ降圧コンバータ110の出力ロー状態においてトランジスタM1をオンとするための回路(不図示;制御回路113であっても良い)を降圧コンバータ110に含めておけば良い。
同様に、ブートストラップ回路BC2を図9(b)に示すブートストラップ回路BC2’に変形しても良い。ブートストラップ回路BC2’は、ノードBT2及びSW2間に接続されるブートストラップ用コンデンサC2と、ブートストラップ用スイッチとしてのブートストラップ用トランジスタM2と、から成る。トランジスタM2はPチャネル型のMOSFETとして構成される。トランジスタM2のドレインは直流電圧Vregの印加端子152に接続され、トランジスタM2のソースはノードBT2に接続される。そして、降圧コンバータ120の出力ハイ状態においてトランジスタM2をオフとし且つ降圧コンバータ120の出力ロー状態においてトランジスタM2をオンとするための回路(不図示;制御回路123であっても良い)を降圧コンバータ120に含めておけば良い。
ブートストラップ用ダイオード(D1、D2)及びブートストラップ用スイッチ(M1、M2)は、ブートストラップ用コンデンサ(C1、C2)を充電するための充電用素子として機能する。充電用素子としてブートストラップ用スイッチを用いれば、ブートストラップ用ダイオードを用いる場合と比べて、ブートストラップ用ダイオードの順方向電圧分だけブートノード(BT1、BT2)の電位を高めることができ、また充電用素子に電流を流す際の電力損失を低減することができる。
<<第2実施形態>>
本発明の第2実施形態を説明する。図10は本発明の第2実施形態に係る電源回路200の全体構成図である。電源回路200は、昇圧コンバータ210、降圧コンバータ220及びスイッチ回路230を備える。昇圧コンバータ210は、所定の入力電圧Vinaから出力電圧Voutaを得る昇圧型のDC/DCコンバータであり、降圧コンバータ220は、出力電圧Voutaを入力電圧Vinbとして受けて入力電圧Vinbから出力電圧Voutbを得る降圧型のDC/DCコンバータである。入力電圧Vina及びVinb並びに出力電圧Vouta及びVoutbは正の直流電圧である。
[昇圧コンバータ210]
まず昇圧コンバータ210について説明する。昇圧コンバータ210は、ハイサイドトランジスタ211H、ローサイドトランジスタ211L、ハイサイドドライバ212H、ローサイドドライバ212L、制御回路213、レベルシフタ214、帰還回路215、ブートストラップ用ダイオードDa、ブートストラップ用コンデンサCa、インダクタLa、及び、出力コンデンサCoutaを備えて構成される。トランジスタ211H及び211Lは、Nチャネル型のMOSFET(metal-oxide-semiconductor field-effect transistor)として構成されている。
トランジスタ211Hのドレインは、出力電圧Voutaが加わる出力ノードOUTaに接続され、トランジスタ211Hのソースとトランジスタ211LのドレインはスイッチノードSWaにて互いに共通接続され、トランジスタ211Lのソースはグランドに接続される。即ち、トランジスタ211H及び211Lの直列回路に対して出力電圧Voutaが加わることになる。
コンデンサCaの一端はスイッチノードSWaに接続され、コンデンサCaの他端はブートノードBTaに接続される。ダイオードDaのアノードは所定の正の直流電圧Vregが印加される端子252に接続され、ダイオードDaのカソードはブートノードBTaに接続される。インダクタLaの一端は入力電圧Vinaが加わる端子251(入力電圧印加端子)に接続され、インダクタLaの他端はスイッチノードSWaに接続される。コンデンサCoutaは出力ノードOUTaとグランドとの間に設けられる。出力ノードOUTaに出力電圧Voutaが生じる。また出力ノードOUTaは帰還回路215にも接続される。帰還回路215は出力電圧Voutaに応じた帰還信号Vfbaを制御回路213に出力する。例えば、帰還回路215は複数の分圧抵抗を有し、複数の分圧抵抗による出力電圧Voutaの分圧示す信号を帰還信号Vfbaとして生成する。
制御回路213は、帰還信号Vfbaに基づいて、ハイサイドドライバ212Hに対するハイサイド制御信号SaH及びローサイドドライバ212Lに対するローサイド制御信号SaLを生成及び出力する。制御信号SaH及びSaLは夫々ハイレベル又はローレベルをとるデジタル信号である。制御信号SaH及びSaLの夫々において、ハイレベルは直流電圧Vregの電位レベルに相当し、ローレベルはグランドの電位レベルに相当する。レベルシフタ214に対し、直流電圧Vregが印加される端子とグランドが接続され、且つ、ノードBTa及びSWaが接続される。レベルシフタ214は、供給される直流電圧VregとノードBTa及びSWa間の電圧とに基づき、制御信号SaHのレベルをシフトしてシフト後のハイサイド制御信号SaH’を生成する。ハイサイド制御信号SaH’も、ハイサイド制御信号SaHと同様にハイレベル又はローレベルをとるデジタル信号である。但し、ハイサイド制御信号SaH’におけるハイレベルはブートノードBTaの電位レベルに相当し、ハイサイド制御信号SaH’におけるローレベルはスイッチノードSWaの電位レベルに相当する。制御信号SaHがハイレベル、ローレベルであるとき、制御信号SaH’も夫々ハイレベル、ローレベルとなる。以下、ブートノードBTaに加わる電圧をブート電圧Vbtaにて表すことがあり、スイッチノードSWaに加わる電圧をスイッチ電圧Vswaにて表すことがある。
ゲートドライバ212Hは、トランジスタ211Hのゲートに接続されてトランジスタ211Hのゲートを駆動する。詳細にはゲートドライバ212Hは、ブート電圧Vbtaを高電位側の電源電圧として且つスイッチ電圧Vswaを低電位側の電源電圧として動作し、ハイサイド制御信号SaH’に応じたゲート電圧HGaをトランジスタ211Hのゲートに供給することでトランジスタ211Hの状態を制御する。ゲートドライバ212Hは、ハイサイド制御信号SaH’のレベルがハイレベル、ローレベルであるとき、ゲート電圧HGaのレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧HGaにおけるハイレベルはブート電圧Vbtaのレベルに相当し、ゲート電圧HGaにおけるローレベルはスイッチ電圧Vswaのレベルに相当する。トランジスタ211Hは、ゲート電圧HGaがハイレベルであるときにオン状態となり、ゲート電圧HGaがローレベルであるときにオフ状態となる。但し、ノードSWa及びBTa間の電位差がトランジスタ211Hのゲート閾値電圧未満となるとゲート電圧HGaがハイレベルであってもトランジスタ211Hはオン状態とならない。また、上記電位差がトランジスタ211Hのゲート閾値電圧以上であっても上記電位差が比較的小さいときには、トランジスタ211Hのオン抵抗が大きくなる。
ゲートドライバ212Lは、トランジスタ211Lのゲートに接続されてトランジスタ211Lのゲートを駆動する。詳細にはゲートドライバ212Lは、直流電圧Vregを高電位側の電源電圧として且つグランドを低電位側の電源電圧として動作し、ローサイド制御信号SaLに応じたゲート電圧LGaをトランジスタ211Lのゲートに供給することでトランジスタ211Lの状態を制御する。ゲートドライバ212Lは、ローサイド制御信号SaLのレベルがハイレベル、ローレベルであるとき、ゲート電圧LGaのレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧LGaにおけるハイレベルは直流電圧Vregの電位レベルに相当し、ゲート電圧LGaにおけるローレベルはグランドの電位レベルに相当する。トランジスタ211Lは、ゲート電圧LGaがハイレベルであるときにオン状態となり、ゲート電圧LGaがローレベルであるときにオフ状態となる。
昇圧コンバータ210では、出力電圧Voutaに対して目標電圧Vtgaが設定されている。目標電圧Vtgaは所定の正の直流電圧値(例えば8.5V)を有する。制御回路213は、出力電圧Voutaが目標電圧Vtgaと一致するように(従って、出力電圧Vouta及び目標電圧Vtga間の差を減ずるように)、帰還信号Vfbaに基づき、制御信号SaH及びSaLの生成及び出力を通じてトランジスタ211H及び211Lのオン/オフ状態を制御する。
入力電圧Vinaが目標電圧Vtgaよりも低い場合、制御回路213は、トランジスタ211H及び211Lを交互にオン、オフとする昇圧スイッチング制御SC3を行う。制御回路213による昇圧スイッチング制御SC3では、トランジスタ211Hがオン且つトランジスタ211Lがオフとされる出力ハイ状態と、トランジスタ211Hがオフ且つトランジスタ211Lがオンとされる出力ロー状態とが交互に実現され、この際、帰還信号Vfbaに基づき、出力ハイ状態とされる区間の長さと出力ロー状態とされる区間の長さの比が調整される。この調整は、出力電圧Voutaが目標電圧Vtgaと一致するように(従って、出力電圧Vouta及び目標電圧Vtga間の差を減ずるように)行われる。制御回路213は、帰還信号Vfbaに基づき、パルス幅変調やパルス周波数変調を利用して上記調整を行うことができるが、ここでは、パルス幅変調を利用して昇圧コンバータ210の出力デューティが調整されるものとする。
昇圧スイッチング制御SC3では、周知の如く、出力ロー状態にて入力電圧Vinaの印加端子251からインダクタLa及びトランジスタ211Lを通じて電流が流れてインダクタLaにエネルギが蓄積され、その後の出力ハイ状態にて、インダクタLaの蓄積エネルギに基づく電流がトランジスタ211Hを通じ出力ノードOUTaに向けて流れる。この電流による電荷が出力コンデンサCoutaに蓄積されることで出力電圧Voutaが得られる。
昇圧コンバータ210では、コンデンサCa及びダイオードDaによりブートストラップ回路BCaが形成されており、ブートストラップ回路BCaを用いてトランジスタ211Hのゲート駆動が可能となる。即ち、昇圧コンバータ210において、昇圧スイッチング制御SC3が実行される場合、トランジスタ211Lがオンされる出力ロー状態であるときに(即ち、スイッチノードSWaの電圧が実質的に0Vであるときに)ブートノードBTaを高電位側にしてダイオードDaを通じ直流電圧VregによりコンデンサCaが充電され、その後、出力ハイ状態に切り替わると、コンデンサCaの端子間電圧が直流電圧Vregにて維持されたままスイッチノードSWaの電圧が実質的に出力電圧Voutaに上昇するため、ブート電圧Vbtaは実質的に電圧(Vreg+Vouta)となる(ここでは説明の便宜上、ダイオードDaの順方向電圧を無視)。つまり、図11(a)に示す如く、ノードBTa及びSWa間の電圧(Vbta-Vswa)は常に直流電圧Vregと実質的に同じとなり、故にドライバ212Hによってトランジスタ211Hをオン、オフすることが可能となる。
昇圧コンバータ210の本来の昇圧機能は、入力電圧Vinaが目標電圧Vtgaよりも低いときに実現されるのであるが、入力電圧Vinaが目標電圧Vtga以上となる場合もあり、入力電圧Vinaが目標電圧Vtga以上である場合には、制御回路213はハイサイド固定オン制御を行う。制御回路213によるハイサイド固定オン制御では、トランジスタ211H、211Lが、夫々、オン、オフに維持されるよう、制御信号SaH、SaLが夫々ハイレベル、ローレベルに固定される。図12に昇圧コンバータ210における各電圧と実行される制御との関係を示す。図面の簡略化のため、図12では、出力デューティが変調される様子及びスイッチ電圧Vswaの振幅変動の様子の図示が省略されている。
[降圧コンバータ220]
次に降圧コンバータ220について説明する。降圧コンバータ220と図1の降圧コンバータ120との間では割り当てられる符号が相違するだけであって、降圧コンバータ220は図1の降圧コンバータ120と同等のものであるが、昇圧コンバータ210との関係を明確にするべく、以下に降圧コンバータ220の詳細説明を設けておく。降圧コンバータ220は、ハイサイドトランジスタ221H、ローサイドトランジスタ221L、ハイサイドドライバ222H、ローサイドドライバ222L、制御回路223、レベルシフタ224、帰還回路225、ブートストラップ用ダイオードDb、ブートストラップ用コンデンサCb、インダクタLb、及び、出力コンデンサCoutbを備えて構成される。トランジスタ221H及び221Lは、Nチャネル型のMOSFET(metal-oxide-semiconductor field-effect transistor)として構成されている。
トランジスタ221Hのドレインは、昇圧コンバータ210の出力ノードOUTaに接続される。つまり、トランジスタ221Hのドレインには、昇圧コンバータ210の出力電圧Voutaが入力電圧Vinbとして加わる。トランジスタ221Hのソースとトランジスタ221LのドレインはスイッチノードSWbにて互いに共通接続され、トランジスタ221Lのソースはグランドに接続される。このように、トランジスタ221H及び221Lの直列回路に対して入力電圧Vinbが印加される。
コンデンサCbの一端はスイッチノードSWbに接続され、コンデンサCbの他端はブートノードBTbに接続される。ダイオードDbのアノードは所定の正の直流電圧Vregが印加される端子252に接続され、ダイオードDbのカソードはブートノードBTbに接続される。インダクタLbの一端はスイッチノードSWbに接続され、インダクタLbの他端は出力ノードOUTbに接続される。コンデンサCoutbは出力ノードOUTbとグランドとの間に設けられる。出力ノードOUTbに出力電圧Voutbが生じる。出力電圧Voutbが加わるべき端子253(出力電圧印加端子)に出力ノードOUTbが接続される(両者は同じものであると解しても良い)。また、出力ノードOUTbは帰還回路225にも接続される。帰還回路225は出力電圧Voutbに応じた帰還信号Vfbbを制御回路223に出力する。例えば、帰還回路225は複数の分圧抵抗を有し、複数の分圧抵抗による出力電圧Voutbの分圧を示す信号を帰還信号Vfbbとして生成する。
制御回路223は、帰還信号Vfbbに基づいて、ハイサイドドライバ222Hに対するハイサイド制御信号SbH及びローサイドドライバ222Lに対するローサイド制御信号SbLを生成及び出力する。制御信号SbH及びSbLは夫々ハイレベル又はローレベルをとるデジタル信号である。制御信号SbH及びSbLの夫々において、ハイレベルは直流電圧Vregの電位レベルに相当し、ローレベルはグランドの電位レベルに相当する。レベルシフタ224に対し、直流電圧Vregが印加される端子とグランドが接続され、且つ、ノードBTb及びSWbが接続される。レベルシフタ224は、供給される直流電圧VregとノードBTb及びSWb間の電圧とに基づき、制御信号SbHのレベルをシフトしてシフト後のハイサイド制御信号SbH’を生成する。ハイサイド制御信号SbH’も、ハイサイド制御信号SbHと同様にハイレベル又はローレベルをとるデジタル信号である。但し、ハイサイド制御信号SbH’におけるハイレベルはブートノードBTbの電位レベルに相当し、ハイサイド制御信号SbH’におけるローレベルはスイッチノードSWbの電位レベルに相当する。制御信号SbHがハイレベル、ローレベルであるとき、制御信号SbH’も夫々ハイレベル、ローレベルとなる。以下、ブートノードBTbに加わる電圧をブート電圧Vbtbにて表すことがあり、スイッチノードSWbに加わる電圧をスイッチ電圧Vswbにて表すことがある。
ゲートドライバ222Hは、トランジスタ221Hのゲートに接続されてトランジスタ221Hのゲートを駆動する。詳細にはゲートドライバ222Hは、ブート電圧Vbtbを高電位側の電源電圧として且つスイッチ電圧Vswbを低電位側の電源電圧として動作し、ハイサイド制御信号SbH’に応じたゲート電圧HGbをトランジスタ221Hのゲートに供給することでトランジスタ221Hの状態を制御する。ゲートドライバ222Hは、ハイサイド制御信号SbH’のレベルがハイレベル、ローレベルであるとき、ゲート電圧HGbのレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧HGbにおけるハイレベルはブート電圧Vbtbのレベルに相当し、ゲート電圧HGbにおけるローレベルはスイッチ電圧Vswbのレベルに相当する。トランジスタ221Hは、ゲート電圧HGbがハイレベルであるときにオン状態となり、ゲート電圧HGbがローレベルであるときにオフ状態となる。但し、ノードSWb及びBTb間の電位差がトランジスタ221Hのゲート閾値電圧未満となるとゲート電圧HGbがハイレベルであってもトランジスタ221Hはオン状態とならない。また、上記電位差がトランジスタ221Hのゲート閾値電圧以上であっても上記電位差が比較的小さいときには、トランジスタ221Hのオン抵抗が大きくなる。
ゲートドライバ222Lは、トランジスタ221Lのゲートに接続されてトランジスタ221Lのゲートを駆動する。詳細にはゲートドライバ222Lは、直流電圧Vregを高電位側の電源電圧として且つグランドを低電位側の電源電圧として動作し、ローサイド制御信号SbLに応じたゲート電圧LGbをトランジスタ221Lのゲートに供給することでトランジスタ221Lの状態を制御する。ゲートドライバ222Lは、ローサイド制御信号SbLのレベルがハイレベル、ローレベルであるとき、ゲート電圧LGbのレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧LGbにおけるハイレベルは直流電圧Vregの電位レベルに相当し、ゲート電圧LGbにおけるローレベルはグランドの電位レベルに相当する。トランジスタ221Lは、ゲート電圧LGbがハイレベルであるときにオン状態となり、ゲート電圧LGbがローレベルであるときにオフ状態となる。
降圧コンバータ220では、出力電圧Voutbに対して目標電圧Vtgbが設定されている。目標電圧Vtgbは所定の正の直流電圧値(例えば5V)を有する。制御回路223は、出力電圧Voutbが目標電圧Vtgbと一致するように(従って、出力電圧Voutb及び目標電圧Vtgb間の差を減ずるように)、帰還信号Vfbbに基づき、制御信号SbH及びSbLの生成及び出力を通じてトランジスタ221H及び221Lのオン/オフ状態を制御する。
入力電圧Vinbが目標電圧Vtgbよりも高い場合、制御回路223は、トランジスタ221H及び221Lを交互にオン、オフとする降圧スイッチング制御SC4を行う。制御回路223による降圧スイッチング制御SC4では、トランジスタ221Hがオン且つトランジスタ221Lがオフとされる出力ハイ状態と、トランジスタ221Hがオフ且つトランジスタ221Lがオンとされる出力ロー状態とが交互に実現され、この際、帰還信号Vfbbに基づき、出力ハイ状態とされる区間の長さと出力ロー状態とされる区間の長さの比が調整される。この調整は、出力電圧Voutbが目標電圧Vtgbと一致するように(従って、出力電圧Voutb及び目標電圧Vtgb間の差を減ずるように)行われる。制御回路223は、帰還信号Vfbbに基づき、パルス幅変調やパルス周波数変調を利用して上記調整を行うことができるが、ここでは、パルス幅変調を利用して降圧コンバータ220の出力デューティが調整されるものとする。
降圧スイッチング制御SC4では、周知の如く、出力ハイ状態にて入力電圧Vinbが加わるノード(出力ノードOUTa)からトランジスタ221Hを通じてインダクタLbに電流が流れてインダクタLbにエネルギが蓄積され、その後の出力ロー状態にて、インダクタLbの蓄積エネルギに基づく電流がトランジスタ221Lを通じてインダクタLbに流れる。降圧コンバータ220において、出力ハイ状態及び出力ロー状態の繰り返しにより、入力電圧Vinbの電位レベルとグランドの電位レベルとで電位レベルが変化する矩形波状のスイッチング電圧がスイッチノードSWbに生じるが、このスイッチング電圧がインダクタLb及びコンデンサCoutbにて平滑化されることで直流の出力電圧Voutbが得られる。
降圧コンバータ220では、コンデンサCb及びダイオードDbによりブートストラップ回路BCbが形成されており、ブートストラップ回路BCbを用いてトランジスタ221Hのゲート駆動が可能となる。即ち、降圧コンバータ220において、降圧スイッチング制御SC4が実行される場合、トランジスタ221Lがオンされる出力ロー状態であるときに(即ち、スイッチノードSWbの電圧が実質的に0Vであるときに)ブートノードBTbを高電位側にしてダイオードDbを通じ直流電圧VregによりコンデンサCbが充電され、その後、出力ハイ状態に切り替わると、コンデンサCbの端子間電圧が直流電圧Vregにて維持されたままスイッチノードSWbの電圧が実質的に入力電圧Vinbに上昇するため、ブート電圧Vbtbは実質的に電圧(Vreg+Vinb)となる(ここでは説明の便宜上、ダイオードDbの順方向電圧を無視)。つまり、図11(b)に示す如く、ノードBTb及びSWb間の電圧(Vbtb-Vswb)は常に直流電圧Vregと実質的に同じとなり、故にドライバ222Hによってトランジスタ221Hをオン、オフすることが可能となる。
降圧コンバータ220において、入力電圧Vinbが目標電圧Vtgb以下となることは基本的に想定されないが、入力電圧Vinbが目標電圧Vtgb以下である場合には、制御回路223はハイサイド固定オン制御を行うことができる。制御回路223によるハイサイド固定オン制御では、トランジスタ221H、221Lが、夫々、オン、オフに維持されるよう、制御信号SbH、SbLが夫々ハイレベル、ローレベルに固定される。
[スイッチ回路230]
昇圧コンバータ210について、理想的には上述の如く(図11(a)参照)、ブート電圧Vbtaは常にスイッチ電圧Vswaよりも直流電圧Vregだけ高くなるが、実際には、図13に示す如く、ハイサイドトランジスタ211Hがオンしている間、ハイサイドドライバ212Hに流れる電流(ドライバ212の消費電流であって、ブートノードBTaからドライバ212Hを通じてスイッチノードSWaに流れる電流)によって、ブートノードBTaでの電圧は時間の経過と共に低下してゆく。
仮に、昇圧コンバータ210にて十分に高いスイッチング周波数にて継続的に昇圧スイッチング制御SC3が行われるのであれば、ハイサイドトランジスタ211Hをオンにすることができない程度にブート電圧Vbtaが低下する前にローサイドトランジスタ211Lがオンとなり、再度コンデンサCaを充電することができるため、問題は生じない。
しかしながら、図10の電源回路200からスイッチ回路230を削除した仮想電源回路(不図示)において、入力電圧Vinbが目標電圧Vtga以上であるために制御信号SaHがハイレベルに維持される場合には、制御信号SaHがハイレベルであってもブート電圧Vbtaの低下により、ハイサイドトランジスタ211Hをオンに維持することができなくなる。結果、ハイサイドトランジスタ211Hに流れる電流は当該トランジスタ211Hのボディダイオードを通り、故に出力電圧Voutaは入力電圧Vinaよりボディダイオードの順方向電圧分だけ電圧が降下した電圧となる。またハイサイドトランジスタ211Hでの電圧降下により電力損失が発生する。
本実施形態に係る電源回路200では、スイッチ回路230の機能により、ハイサイドトランジスタ211Hを制御するための駆動電圧が以下のように確保される。
即ち、スイッチ回路230は、ブートノードBTa及びBTb間に設けられ、ハイサイドトランジスタ211H及び221Hの双方がオンとされる両オン区間においてブートノードBTa及びBTb間を導通させ、且つ、それ以外の区間において、ブートノードBTa及びBTb間を非導通とさせる。ブートノードBTa及びBTb間を導通させるタイミングは制御回路213及び223により制御される。当該制御のために、ハイサイド制御信号SaH及びSbH又はそれらに基づく信号(例えばゲート電圧HGa及びHGb)をスイッチ回路230に供給すれば良い。図14に示す如く、ハイサイド制御信号SaH及びSbHが共にハイレベルである区間やゲート電圧HGa及びHGbが共にハイレベルである区間が、ハイサイドトランジスタ211H及び221Hの双方がオンとされる両オン区間に相当するが、両オン区間の全部においてブートノードBTa及びBTb間を導通させる構成を採用しても良いし、両オン区間の一部においてのみブートノードBTa及びBTb間を導通させる構成を採用しても良い。
図10では、互いに直列接続されたスイッチQa及びQbにてスイッチ回路230が構成される例が示されている。スイッチQaは、ハイサイド制御信号SaH又はゲート電圧HGaがハイレベル、ローレベルであるときに(即ちハイサイドトランジスタ211Hがオン、オフとされるときに)、夫々、オン、オフとなるスイッチであって良く、スイッチQbは、ハイサイド制御信号SbH又はゲート電圧HGbがハイレベル、ローレベルであるときに(即ちハイサイドトランジスタ221Hがオン、オフとされるときに)、夫々、オン、オフとなるスイッチであって良い。そうすると、ハイサイド制御信号SaH及びSbHが共にハイレベルである区間又はゲート電圧HGa及びHGbが共にハイレベルである区間においてのみ(即ちトランジスタ211H及び221Hの両オン区間においてのみ)、スイッチQa及びQbを通じてブートノードBTa及びBTb間が導通することになる。
昇圧コンバータ210による入力電圧Vinaから出力電圧Voutaを生成する動作と、降圧コンバータ220による入力電圧Vinbから出力電圧Voutbを生成する動作とは互いに独立しており、いつ両オン区間が発生するのかは不明である。ハイサイドトランジスタ211H及び221Hが同時にオンするタイミングが発生しなければ、スイッチ回路230に電流は流れず、電源回路200は上記仮想電源回路と等価となる。図6のケースCS1に類似して、昇圧コンバータ210及び降圧コンバータ220の夫々にてスイッチング制御が行われているのであれば、スイッチングごとにブートストラップ用コンデンサ(Ca、Cb)の充電が行われ、またハイサイドトランジスタ211H及び221Hが同時にオンするタイミングが発生したとしても、ブートノードBTa及びBTbの電位は実質的に同電位であることが想定されるため特段の問題は生じない。
図7に、ケースCSbにおける電源回路200内の各部電圧波形とスイッチQa及びQbの状態との関係を示す。ケースCSbでは、昇圧コンバータ210において“Vina≧Vtga”であるが故にハイサイド固定オン制御が実行される一方、降圧コンバータ220において“Vinb>Vtgb”であるが故に降圧スイッチング制御SC4が実行される。このとき、昇圧コンバータ210のブートストラップ回路BCaが機能しなくなるため、スイッチQbがオフであれば、ドライバ212Hの回路電流によりブート電圧Vbtaが徐々に低下してゆく。但し、スイッチQaが常にオンとされているため、スイッチQbがオンとされるタイミングにてノードBTa及びBTb間が導通してノードBTbからノードBTaへ電力が供給されることになる。スイッチQbは、ハイサイドトランジスタ221Hがオンであるタイミング、つまり“Vbtb=Vinb+Vreg”となっているタイミングにてオンとされるため、ブート電圧VbtaはスイッチQbがオンとなる度に“Vinb+Vreg”のレベルまで引き上げられ、概ね“Vinb+Vreg”のレベルに維持される(但し、ここではダイオードDbの順方向電圧を無視)。昇圧コンバータ210にてハイサイド固定オン制御が実行されているとき、実質的に“Vswa=Vinb=Vouta”であるから、ケースCSbでもブート電圧Vbtaを“Vswa+Vreg”のレベル近辺に保つことができ、結果、ハイサイドトランジスタ211Hのオン状態を維持することが可能となる。
スイッチ回路230を利用した上述の動作が有効となるのは、降圧コンバータ220にて常に降圧スイッチング制御SC4が行われるケースである。故に、入力電圧Vinaの変動により入力電圧Vinaが昇圧コンバータ210の目標電圧Vtgaより高くなったり低くなったりしうるケースでは、昇圧コンバータ210の目標電圧Vtgaよりも小さな電圧を降圧コンバータ220の目標電圧Vtgbに設定しておくことで、降圧コンバータ220にて常に降圧スイッチング制御SC4が行われるようにしておくことが望ましい。
或いは、ハイサイドトランジスタ221Hがオンとなるデューティ(即ち降圧コンバータ220の出力デューティ)に100%未満の上限を設けることで降圧コンバータ220にて常に降圧スイッチング制御SC4が行われるようにしておく方法MT4を採用しても良い。入力電圧Vinaの変動により入力電圧Vinaが昇圧コンバータ210の目標電圧Vtgaより高くなったり低くなったりしうるケースだけでなく、それ以外のケースでも、方法MT4が採用され得て良い。
降圧コンバータ220にてハイサイド固定オン制御が実行され得ることを上述したが、方法MT4を採用する場合、入力電圧Vinbが目標電圧Vtgb以下となっても降圧コンバータ220にてハイサイド固定オン制御は実行されずに降圧スイッチング制御SC4が実行される。即ち、制御回路223は、帰還信号Vfbbに基づき降圧コンバータ220の出力デューティを調整することになるが、方法MT4を採用する場合、降圧コンバータ220の出力デューティに対して100%未満の上限デューティ(例えば90%)が設定され、入力電圧Vinbが目標電圧Vtgb以下となっても降圧コンバータ220の出力デューティの上昇は上限デューティ(例えば90%)までに制限される。この結果、降圧コンバータ220の出力電圧Voutbは入力電圧Vinbよりも低くはなるが、降圧スイッチング制御SC4の常時実行が確保される。
[ブートストラップ回路の変形]
ブートストラップ回路BCa及びBCbの夫々において、ブートストラップ用ダイオード(Da、Db)をブートストラップ用スイッチに置換する変形を適用して良い。この際、変形後のブートストラップ回路BCaにおけるブートストラップ用スイッチは、昇圧コンバータ210の出力ハイ状態においてオフとされ、昇圧コンバータ210の出力ロー状態においてオンとされる。同様に、変形後のブートストラップ回路BCbにおけるブートストラップ用スイッチは、降圧コンバータ220の出力ハイ状態においてオフとされ、降圧コンバータ220の出力ロー状態においてオンとされる。
より具体的には、ブートストラップ回路BCaを図16(a)に示すブートストラップ回路BCa’に変形しても良い。ブートストラップ回路BCa’は、ノードBTa及びSWa間に接続されるブートストラップ用コンデンサCaと、ブートストラップ用スイッチとしてのブートストラップ用トランジスタMaと、から成る。トランジスタMaはPチャネル型のMOSFETとして構成される。トランジスタMaのドレインは直流電圧Vregの印加端子252に接続され、トランジスタMaのソースはノードBTaに接続される。そして、昇圧コンバータ210の出力ハイ状態においてトランジスタMaをオフとし且つ昇圧コンバータ210の出力ロー状態においてトランジスタMaをオンとするための回路(不図示;制御回路213であっても良い)を昇圧コンバータ210に含めておけば良い。
同様に、ブートストラップ回路BCbを図16(b)に示すブートストラップ回路BCb’に変形しても良い。ブートストラップ回路BCb’は、ノードBTb及びSWb間に接続されるブートストラップ用コンデンサCbと、ブートストラップ用スイッチとしてのブートストラップ用トランジスタMbと、から成る。トランジスタMbはPチャネル型のMOSFETとして構成される。トランジスタMbのドレインは直流電圧Vregの印加端子252に接続され、トランジスタMbのソースはノードBTbに接続される。そして、降圧コンバータ220の出力ハイ状態においてトランジスタMbをオフとし且つ降圧コンバータ220の出力ロー状態においてトランジスタMbをオンとするための回路(不図示;制御回路223であっても良い)を降圧コンバータ220に含めておけば良い。
ブートストラップ用ダイオード(Da、Db)及びブートストラップ用スイッチ(Ma、Mb)は、ブートストラップ用コンデンサ(Ca、Cb)を充電するための充電用素子として機能する。充電用素子としてブートストラップ用スイッチを用いれば、ブートストラップ用ダイオードを用いる場合と比べて、ブートストラップ用ダイオードの順方向電圧分だけブートノード(BTa、BTb)の電位を高めることができ、また充電用素子に電流を流す際の電力損失を低減することができる。
<<第3実施形態>>
本発明の第3実施形態を説明する。第3実施形態及び後述の第4~第7実施形態は第1又は第2実施形態を基礎とする実施形態であり、第3~第7実施形態において特に述べない事項に関しては、矛盾の無い限り、第1又は第2実施形態の記載が第3~第7実施形態にも適用される。第3実施形態の記載を解釈するにあたり、第1又は第2実施形態と矛盾する事項については第3実施形態の記載が優先されて良い(後述の第4~第7実施形態についても同様)。矛盾の無い限り、第1~第7実施形態の内、任意の複数の実施形態を組み合わせても良い。
第3実施形態では、スイッチ回路130及び230の構成例を説明する。この説明にあたり、図17に示すように用語及び符号を定義する。第1実施形態の電源回路100(図1参照)に対して第3実施形態を適用する場合、ブートノードBT_X及びBT_Y並びにゲート電圧HG_X及びHG_Yは、夫々、電源回路100におけるブートノードBT1及びBT2並びにゲート電圧HG1及びHG2に相当する。第2実施形態の電源回路200(図10参照)に対して第3実施形態を適用する場合、ブートノードBT_X及びBT_Y並びにゲート電圧HG_X及びHG_Yは、夫々、電源回路200におけるブートノードBTa及びBTb並びにゲート電圧HGa及びHGbに相当する。第1及び第2ハイサイドトランジスタは、第1実施形態の電源回路100(図1参照)では夫々トランジスタ111H及び121Hに相当し、第2実施形態の電源回路200(図10参照)では夫々トランジスタ211H及び221Hに相当する。
図1及び図10のスイッチ回路130及び230の構成例として、以下に構成例EX3_1~EX3_6を示す。尚、以下では、1つのDC/DCコンバータを用語“チャネル”に対応付けて表現することがある。例えば、図1の電源回路100は、2つのチャネルから成り、一方のチャネルが降圧コンバータ110であって且つ他方のチャネルが降圧コンバータ120であると考える。
[構成例EX3_1]
図18に構成例EX3_1に係るスイッチ回路310を示す。スイッチ回路310をスイッチ回路130又は230として用いることができる。スイッチ回路310は図1又は図10に示されたスイッチ回路130又は230と近似した回路である。即ち、スイッチ回路310は、ブートノードBT_X及びBT_Y間に設けられ且つ互いに直列に接続されたスイッチ(スイッチング素子)311及び312と、第1ハイサイドトランジスタのオン区間の全部又は一部においてスイッチ311をオン状態とし且つ第2ハイサイドトランジスタのオン区間の全部又は一部においてスイッチ312をオン状態とするスイッチ制御部313と、を備える。
スイッチ制御部313は、少なくとも第1ハイサイドトランジスタのオフ区間ではスイッチ311をオフ状態とし、少なくとも第2ハイサイドトランジスタのオフ区間ではスイッチ312をオフ状態とする。第1及び第2ハイサイドトランジスタを含む任意のトランジスタについて、当該トランジスタのオン区間とは当該トランジスタがオン状態となっている区間を指し、当該トランジスタのオフ区間とは当該トランジスタがオフ状態となっている区間を指す。
[構成例EX3_2]
図19に構成例EX3_2に係るスイッチ回路320を示す。スイッチ回路320をスイッチ回路130又は230として用いることができる。スイッチ回路320は図18のスイッチ回路310の例に相当する。スイッチ回路320は、図18のスイッチ311及び312の例としてのトランジスタ321及び322と、インバータ回路323及び324と、を備える。トランジスタ321及び332はPチャネル型のMOSFETとして構成されている。
トランジスタ321、322のドレインは、夫々、ブートノードBT_X、BT_Yに接続される。トランジスタ321及び322のソース同士は互いに共通接続される。インバータ回路323はゲート電圧HG_Xを反転した電圧信号をトランジスタ321のゲートに供給し、これによってゲート電圧HG_Xがハイレベル、ローレベルであるときにトランジスタ321を夫々オン状態、オフ状態とする。インバータ回路324はゲート電圧HG_Yを反転した電圧信号をトランジスタ322のゲートに供給し、これによってゲート電圧HG_Yがハイレベル、ローレベルであるときにトランジスタ322を夫々オン状態、オフ状態とする。
図18又は図19の構成を採用すれば、夫々のスイッチを対応するチャネルのブロック内に配置することが可能となり、スイッチ311及び312間の配線(トランジスタ321及び322の配線)のみが比較的長く引き回されるだけで足る。このため、配線スペースを小さくすることができ、チャネル間の干渉も殆ど無い。
[構成例EX3_3]
図20に構成例EX3_3に係るスイッチ回路330を示す。スイッチ回路330をスイッチ回路130又は230として用いることができる。スイッチ回路330は、ブートノードBT_X及びBT_Y間に設けられた単一のスイッチ(スイッチング素子)331と、第1及び第2ハイサイドトランジスタの両オン区間の全部又は一部においてスイッチ331をオン状態とするスイッチ制御部332と、を備える
第1及び第2ハイサイドトランジスタの両オン区間とは、第1及び第2ハイサイドトランジスタが共にオン状態となっている区間を指す。スイッチ制御部332は、第1及び第2ハイサイドトランジスタの内、少なくとも一方がオフ状態となっている区間では、スイッチ331をオフ状態とする。
[構成例EX3_4]
図21に構成例EX3_4に係るスイッチ回路340を示す。スイッチ回路340をスイッチ回路130又は230として用いることができる。スイッチ回路340は図20のスイッチ回路330の例に相当する。スイッチ回路340は、図20のスイッチ331の例としてのトランジスタ341と、図20のスイッチ制御部332の例としてのNAND回路(否定論理積回路)342と、を備える。
トランジスタ341は、バックゲートが開放されたPチャネル型のMOSFETとして構成されている。ダイオード341_D1及び341_D2はトランジスタ341の寄生ダイオードである。トランジスタ341のドレイン及びソースの内、一方はブートノードBT_Xに接続され、他方はブートノードBT_Yに接続される。ダイオード341_D1、341_D2のアノードは、夫々、ブートノードBT_X、BT_Yに接続される。ダイオード341_D1及び341_D2のカソード同士がトランジスタ341のバックゲートに接続されることになる。
NAND回路342にはゲート電圧HG_X及びHG_Yが入力され、NAND回路342は、ゲート電圧HG_X及びHG_Yが共にハイレベルであるときにのみローレベルのゲート信号をトランジスタ341のゲートに供給することでトランジスタ341をオンとする。NAND回路342は、ゲート電圧HG_X及びHG_Yの内、少なくとも一方がローレベルであるときにはハイレベルのゲート信号をトランジスタ341のゲートに供給することでトランジスタ341をオフとする。
図20又は図21の構成を採用すれば、必要なスイッチが1つとなるため、素子の配置スペースを小さくすることができるというメリットがある。但し、ブートノードBT_X及びスイッチ(331、341)間の配線やブートノードBT_Y及びスイッチ(331、341)間の配線が比較的長くなることが想定され、配線スペースが比較的多くなる。結果、図18及び図19の構成との比較において、チャネル間の干渉が大きくなりがちである。
図21の構成では、トランジスタ341の寄生ダイオード341_D1及び341_D2を経由してブートノードBT_X及びBT_Y間が導通しないよう、トランジスタ341のバックゲートを開放する必要がある。或いは、ブートノードBT_Xでの電圧及びブートノードBT_Yでの電圧の内、高い方の電圧に対応するブートノードに対し、常にトランジスタ341のバックゲートが接続されるよう、図21の構成を変形しても良い(この場合、それらの電圧を比較する比較器と、切り替えスイッチとを、スイッチ回路340に追加する必要がある)。
[構成例EX3_5]
上述の構成例EX3_1に係るスイッチ回路310(図18)において、ブートノードBT_X及びBT_Y間の電流の流れる向きが定まっている場合には、スイッチ311及び312の一方をダイオードに置換しても良い。当該置換が適用された、構成例EX3_5に係るスイッチ回路350を図22に示す。スイッチ回路350をスイッチ回路130又は230として用いることができる。スイッチ回路350は、ブートノードBT_Yを含むDC/DCコンバータにて常時スイッチング制御が行われる場合(即ち、図1の降圧コンバータ120にて常時降圧スイッチング制御SC2が行われる場合、又は、図10の降圧コンバータ220にて常時降圧スイッチング制御SC4が行われる場合)に、用いられる。
スイッチ回路350は、ブートノードBT_X及びBT_Y間に設けられ且つ互いに直列に接続されたスイッチ(スイッチング素子)351及びダイオード352と、第1ハイサイドトランジスタのオン区間の全部又は一部においてスイッチ351をオン状態とするスイッチ制御部353と、を備える。スイッチ制御部353は、少なくとも第1ハイサイドトランジスタのオフ区間ではスイッチ351をオフ状態とする。
ダイオード352は、スイッチ351がオンであるときにブートノードBT_YからブートノードBT_Xに向けて電流が流れ得るように、ノードBT_X及びBT_Y間に挿入される。図22では、ダイオード352のアノードがノードBT_Yに接続され且つダイオード352のカソードとノードBT_Xとの間にスイッチ351が挿入されているが、スイッチ351とダイオード352との配置位置を逆にしても良い。何れにせよ、スイッチ351がオンであるときに、ノードBT_YからノードBT_Xに向けてスイッチ351を介し電力が供給されることになる。
[構成例EX3_6]
図23に構成例EX3_6に係るスイッチ回路360を示す。スイッチ回路360をスイッチ回路130又は230として用いることができる。スイッチ回路360は図22のスイッチ回路350の例に相当する。スイッチ回路360は、図22のスイッチ351、ダイオード352及びスイッチ制御部353の例としてのトランジスタ361、ダイオード362及びインバータ回路363を備える。トランジスタ361はPチャネル型のMOSFETとして構成されている。
トランジスタ361のドレインはブートノードBT_Xに接続され、トランジスタ361のソースはダイオード362のカソードに接続され、ダイオード362のアノードはブートノードBT_Yに接続される。インバータ回路363はゲート電圧HG_Xを反転した電圧信号をトランジスタ361のゲートに供給し、これによってゲート電圧HG_Xがハイレベル、ローレベルであるときにトランジスタ361を夫々オン状態、オフ状態とする。
<<第4実施形態>>
本発明の第4実施形態を説明する。電源回路内に2つのDC/DCコンバータを設ける例を上述したが、本発明に係る電源回路内に3以上のDC/DCコンバータが設けられていても良く、この場合であっても、上述のスイッチ回路を用いたブートノード間の導通/非導通制御が行われて良い。
2以上の任意の整数nを用いて一般化すると、以下のような構成が採用されて良い。電源回路内の第1~第nチャネルのDC/DCコンバータの夫々が、図1の降圧コンバータ110若しくは120又は図10の昇圧コンバータ210又は降圧コンバータ220と同等の構成を有しているものとする。この場合、第1~第nチャネルのDC/DCコンバータにおけるn個のブートノードをスイッチ回路を介して接続しておき、第1~第nチャネルのDC/DCコンバータにおけるハイサイドトランジスタが全てオン状態となる区間の全部又は一部において当該スイッチ回路を介しn個のブートノード間を導通させると良い。但し、これは、ブートノードの電圧を第1~第nチャネルのDC/DCコンバータ間で共有できる場合に限られる。即ち、各チャネルのDC/DCコンバータでは出力ロー状態から出力ハイ状態に切り替わった直後にてブートノードの電圧が最大となるが、その最大の電圧値が、第1~第nチャネルのDC/DCコンバータ間で実質的に互いに共通であるという第1条件を満たす必要がある。また、第1~第nチャネルのDC/DCコンバータの内、1以上のDC/DCコンバータは常にスイッチング制御(昇圧スイッチング制御又は降圧スイッチング制御)を行っているという第2条件を満たす必要もある。
例えば、図10の昇圧コンバータ210、図1の降圧コンバータ110、図1の降圧コンバータ120を、第1~第3チャネルのDC/DCコンバータとして備えた、図24の電源回路400を構成しても良い。電源回路400においては、昇圧コンバータ210の出力電圧Voutaが降圧コンバータ110及び120の入力電圧Vinとして共通に入力される。電源回路400に対して図19の構成を準用すれば図25のスイッチ回路430が形成され、スイッチ回路430を電源回路400に設けておくことができる。
図25のスイッチ回路430は、Pチャネル型のMOSFETにて形成されたトランジスタ431~433と、インバータ回路434~436と、を備える。昇圧コンバータ210のブートノードBTa、降圧コンバータ110のブートノードBT1、降圧コンバータ120のブートノードBT2は、夫々、トランジスタ431、432、433のドレインに接続される(図1及び図10も適宜参照)。トランジスタ431~433の各ソースは互いに共通接続される。
インバータ回路434はゲート電圧HGa(図10参照)を反転した電圧信号をトランジスタ431のゲートに供給する。ゲート電圧HGaがハイレベル、ローレベルであるとき、トランジスタ431は夫々オン状態、オフ状態となる。インバータ回路435はゲート電圧HG1(図1参照)を反転した電圧信号をトランジスタ432のゲートに供給する。ゲート電圧HG1がハイレベル、ローレベルであるとき、トランジスタ432は夫々オン状態、オフ状態となる。インバータ回路436はゲート電圧HG2(図1参照)を反転した電圧信号をトランジスタ436のゲートに供給する。ゲート電圧HG2がハイレベル、ローレベルであるとき、トランジスタ433は夫々オン状態、オフ状態となる。故に、スイッチ回路430を含む電源回路400においては、昇圧コンバータ210並びに降圧コンバータ110及び120が全て出力ハイ状態であるときに限り(即ちハイサイドトランジスタ211H、111H及び121Hが全てオン状態であるときに限り;図10及び図1参照)、ブートノードBTa、BT1及びBT2間が導通することになる。
上述の第1条件及び第2条件を満たす限り、電源回路に3以上の降圧コンバータが含まれていても良いし、電源回路に2以上の昇圧コンバータが含まれていても良い。また上記“n”の値は4以上であっても良い。
<<第5実施形態>>
本発明の第5実施形態を説明する。上述の各実施形態に示された電源回路を、任意の装置に搭載することができ、任意の負荷に対する電源回路として利用できる。図26に、自動車等の車両CCに電源回路500を搭載する構成例を示す。車両CCには、所定の直流電圧を出力可能なバッテリBATが搭載されている。バッテリBATの出力電力を用いて、車両CCのエンジン(不図示)の始動が行われると共に車両CCに搭載された様々な電装品(ヘッドライト等)が駆動される。
電源回路500として、上述の何れかの実施形態に記載された電源回路を用いることができる。バッテリBATの出力電圧が電源回路500に対する入力電圧として用いられる。例えば、図10の電源回路200が電源回路500として用いられる場合を考える。この場合、バッテリBATの出力電圧が入力電圧Vinaとして電源回路500内の昇圧コンバータ210に入力され、電源回路500内の降圧コンバータ220の出力電圧Voutbを、車両CCに搭載される様々な負荷(例えば、エアーコンディショナ、ナビゲーション装置、表示機器、他の電源回路)に対して供給することができる。
例として、電源回路500において、昇圧コンバータ210の出力電圧Voutaに対する目標電圧Vtgaは8.5Vであって且つ降圧コンバータ220の出力電圧Voutbに対する目標電圧Vtgbは5.0Vであるとする。バッテリBATの出力電圧は基本的には12V程度であり、バッテリBATの出力電圧が12Vであるときには、昇圧コンバータ210にてハイサイド固定オン制御が行われ且つ降圧コンバータ220にて降圧スイッチング制御SC4が行われる。昇圧コンバータ210でのハイサイド固定オン制御を継続実行するためのブート電圧Vbtaの維持はスイッチ回路230を通じて実現される。一方、エンジンの始動時やアイドリングストップからの復帰時などにおいては、バッテリBATの出力電圧が一時的に例えば3V程度まで急激に低下することがあり、そのような低下が生じたときにも降圧コンバータ220の負荷に対する安定的な電圧供給が要望される。図10の電源回路200が電源回路500として用いれば、バッテリBATの出力電圧が3Vにまで低下したとき、昇圧コンバータ210にて昇圧スイッチング制御SC3が実行されて降圧コンバータ220の入力電圧Vinbが8.5V近辺に維持されるため、上記要望に応えることができる。
<<第6実施形態>>
本発明の第6実施形態を説明する。上述の任意の実施形態に示された電源回路(電源回路100、200、400及び500を含む)を半導体集積回路を用いて形成すると良く、当該半導体集積回路を収容した電子部品である電源IC610(電源用集積回路)の外観斜視図の例を、図27に示す。IC610は、上記半導体集積回路を樹脂にて構成された筐体(パッケージ)内に封入することで形成された電子部品(半導体装置)であり、電源回路を構成する各素子の一部又は全部がIC610内において半導体により集積化されている。IC610の筐体には、IC610の外部に対して露出した外部端子が複数設けられている。尚、図27に示される外部端子の数は例示に過ぎない(後述の図28でも同様)。
図28はIC610の概略平面図である。ここではIC610が、QFN(Dual Flatpack No-leaded)と称される筐体(パッケージ)を有している例を挙げる。この際、IC610は概略直方体形状の筐体を有し、当該筐体の裏面に相当する面の4辺の夫々に複数の外部端子が配列される(図28は裏面側から見た平面図である)。その4辺は、互いに対向し合う第1辺及び第2辺を含み、第1辺に沿って外部端子TBT1、THG1、TSW1、TLG1及びTGND1が設けられ、且つ、第2辺に沿って外部端子TBT2、THG2、TSW2、TLG2及びTGND2が設けられている。IC610は、これらの計10本の外部端子に加えて他の外部端子も有しうるが、以下では、特に必要の無い限り、これらの計10本の外部端子にのみ注目する。尚、IC610の筐体の形態はQFNに限定されず、DFN(Dual Flatpack No-leaded)やSOP(Small Outline Package)など、任意であって良い。
外部端子TBT1、THG1、TSW1、TLG1及びTGND1は第1辺及び第2辺に平行な所定方向DRに沿って、この順番で並んでおり、且つ、外部端子TBT2、THG2、TSW2、TLG2及びTGND2も所定方向DRに沿って、この順番で並んでいる。第1辺及び第2辺に平行な、IC610の中心軸AXを対し、外部端子TBT2、THG2、TSW2、TLG2、TGND2の配置位置は、夫々、外部端子TBT1、THG1、TSW1、TLG1、TGND1の配置位置と線対称の関係にある。尚、図28では、第1辺において、外部端子TBT1と外部端子TGND1との間に外部端子THG1、TSW1及びTLG1以外の外部端子が存在していないが、他の1以上の外部端子が存在していても良い。第2辺についても同様である。また、第1辺において、外部端子TBT1は第1辺の端部に配置されていても良いし、そうでなくても良い。外部端子TGND1についても同様であり、第2辺の外部端子TBT2及びTGND2についても同様である。
図1の電源回路100をIC610を用いて構成する場合、符号112H、112L、113、114及びD1並びに符号122H、122L、123、124及びD2によって参照される各素子とスイッチ回路130とがIC610内に形成される一方、符号111H、111L、115、C1、L1及びCout1並びに符号121H、121L、125、C2、L2及びCout2によって参照される各素子がIC610外に設けられてIC610に対し外付け接続される。この場合、ノードBT1、SW1、BT2、SW2が、夫々、外部端子TBT1、TSW1、TBT2、TSW2に接続され、ドライバ112H、112L、122H、122Lの出力電圧(HG1、LG1、HG2、LG2)が加わるノードが、夫々、外部端子THG1、TLG1、THG2、TLG2に接続され、電源回路100のグランド電位が外部端子TGND1及びTGND2に与えられる。尚、この際、IC610内において、ブートストラップ用ダイオードD1及びD2はブートストラップ用トランジスタM1及びM2に置換され得る(図9(a)及び(b)参照)。
図10の電源回路200をIC610を用いて構成する場合、符号212H、212L、213、214及びDa並びに符号222H、222L、223、224及びDbによって参照される各素子とスイッチ回路230とがIC610内に形成される一方、符号211H、211L、215、Ca、La及びCouta並びに符号221H、221L、225、Cb、Lb及びCoutbによって参照される各素子がIC610外に設けられてIC610に対し外付け接続される。この場合、ノードBTa、SWa、BTb、SWbが、夫々、外部端子TBT1、TSW1、TBT2、TSW2に接続され、ドライバ212H、212L、222H、222Lの出力電圧(HGa、LGa、HGb、LGb)が加わるノードが、夫々、外部端子THG1、TLG1、THG2、TLG2に接続され、電源回路200のグランド電位が外部端子TGND1及びTGND2に与えられる。尚、この際、IC610内において、ブートストラップ用ダイオードDa及びDbはブートストラップ用トランジスタMa及びMbに置換され得る(図16(a)及び(b)参照)。
図29にIC610におけるレイアウトの例を示す。IC610における半導体集積回路は、説明の簡略化のため二次元で考えると、概略長方形(正方形を含む)の外形内に分散配置されており、当該長方形における互いに対向し合う2つの辺の付近に外部端子に接続するためのパッドが形成されている。この2つの辺の内、一方は上記第1辺に対応し、他方は上記第2辺に対応する。第1辺の近傍に所定方向DRに沿ってパッドPADBT1、PADHG1、PADSW1、PADLG1及びPADGND1が、この順番で並んで配置され、第2辺の近傍に所定方向DRに沿ってパッドPADBT2、PADHG2、PADSW2、PADLG2及びPADGND2が、この順番で並んで配置される。パッドPADBT1、PADHG1、PADSW1、PADLG1及びPADGND1において、パッドPADBT1及びPADHG1間の間隔は、他の隣接する2つのパッド間の間隔よりも長くて良い。同様に、パッドPADBT2、PADHG2、PADSW2、PADLG2及びPADGND2において、パッドPADBT2及びPADHG2間の間隔は、他の隣接する2つのパッド間の間隔よりも長くて良い。所定方向DRに沿ったIC610の中心軸AXを対し、パッドPADBT1、PADHG1、PADSW1、PADLG1及びPADGND1の配置位置は、夫々、パッドPADBT2、PADHG2、PADSW2、PADLG2及びPADGND2の配置位置と線対称の関係にある。
パッドPADBT1、PADHG1、PADSW1、PADLG1、PADGND1、PADBT2、PADHG2、PADSW2、PADLG2、PADGND2が、夫々、ワイヤボンディングを利用して、外部端子TBT1、THG1、TSW1、TLG1、TGND1、TBT2、THG2、TSW2、TLG2、TGND2に接続される。
便宜上、パッドPADBT1、PADHG1、PADSW1、PADLG1及びPADGND1を第1パッド群と称し、パッドPADBT2、PADHG2、PADSW2、PADLG2及びPADGND2を第2パッド群と称する。図29において、領域631及び651は第1パッド群と中心軸AXとの間に位置する領域であり、領域632及び652は第2パッド群と中心軸AXとの間に位置する領域である。また、領域651は第1パッド群と領域631との間に位置し、領域652は第2パッド群と領域632との間に位置する。配線653は領域651及び652間を接続する配線である。
図1の電源回路100をIC610を用いて構成する場合、ドライバ112H及び112L、レベルシフタ114並びに制御回路113が第1パッド群と中心軸AXとの間に形成され、ドライバ122H及び122L、レベルシフタ124並びに制御回路123が第2パッド群と中心軸AXとの間に形成される。この場合において、領域631、632に、夫々、制御回路113、123が形成され、且つ、領域651、652に、夫々、スイッチQ1、Q2が形成され(より具体的には例えば、領域651、652に、夫々、図19のトランジスタ321、322が形成され)、スイッチQ1及びQ2が配線653にて接続されることになる。
図10の電源回路200をIC610を用いて構成する場合、ドライバ212H及び212L、レベルシフタ214並びに制御回路213が第1パッド群と中心軸AXとの間に形成され、ドライバ222H及び222L、レベルシフタ224並びに制御回路223が第2パッド群と中心軸AXとの間に形成される。この場合において、領域631、632に、夫々、制御回路213、223が形成され、且つ、領域651、652に、夫々、スイッチQa、Qbが形成され(より具体的には例えば、領域651、652に、夫々、図19のトランジスタ321、322が形成され)、スイッチQa及びQbが配線653にて接続されることになる。
<<第7実施形態>>
本発明の第7実施形態を説明する。第7実施形態では、第1~第6実施形態に対する幾つかの変形技術等を説明する。
IC610を用いて電源回路を構成する方法を上述したが、複数のディスクリート部品を用いてIC610内の回路と同等の回路を構成するようにしても良い。IC610内に含まれるものとして上述した任意の幾つかの素子(例えば充電用素子)は、IC610外に設けられてIC610に外付け接続されても良い。逆に、IC610外に設けられるものとして上述した幾つかの素子(例えばハイサイドトランジスタ及びローサイドトランジスタ)を、IC610内に設けるようにしても良い。
任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。
また、上述の主旨を損なわない形で、幾つかのFETの型をNチャネル型及びPチャネル型間で入れ替える変形も可能である。
上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、MOSFETとして上述されたトランジスタを、接合型FET、IGBT(Insulated Gate Bipolar Transistor)又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第1電極、第2電極及び制御電極を有する。FETにおいては、第1及び第2電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。IGBTにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。IGBTに属さないバイポーラトランジスタにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
<<発明の考察>>
上述の各実施形態にて具体化された本発明について考察する。
本発明の一側面に係る電源ICは(図1及び図10参照)、互いに直列接続された第1ハイサイドトランジスタ(111H、211H)及び第1ローサイドトランジスタ(111L、211L)を用いて直流-直流変換を行う第1コンバータ(110、210)と、互いに直列接続された第2ハイサイドトランジスタ(121H、221H)及び第2ローサイドトランジスタ(121L、221L)及を用いて直流-直流変換を行う第2コンバータ(120、220)と、を備えた電源回路を形成するための電源IC(610)であって、前記第1コンバータの構成要素として、前記第1ハイサイドトランジスタのゲートを駆動する第1ハイサイドドライバ(112H、212H)と、前記第1ローサイドトランジスタのゲートを駆動する第1ローサイドドライバ(112L、212L)と、前記第1ハイサイドドライバ及び前記第1ローサイドドライバを用いて前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタのオン/オフ状態を制御する第1制御回路(113、213)と、前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタ間の接続ノードである第1スイッチノードに対し第1コンデンサを介して接続され、前記第1ハイサイドドライバでの高電位側の電源電圧として機能する第1ブート電圧が加わる第1ブートノード(BT1、BTa)と、を備えるとともに、前記第2コンバータの構成要素として、前記第2ハイサイドトランジスタのゲートを駆動する第2ハイサイドドライバ(122H、222H)と、前記第2ローサイドトランジスタのゲートを駆動する第2ローサイドドライバ(122L、222L)と、前記第2ハイサイドドライバ及び前記第2ローサイドドライバを用いて前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタのオン/オフ状態を制御する第2制御回路(123、223)と、前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタ間の接続ノードである第2スイッチノードに対し第2コンデンサを介して接続され、前記第2ハイサイドドライバでの高電位側の電源電圧として機能する第2ブート電圧が加わる第2ブートノード(BT2、BTb)と、を備え、前記第1ハイサイドトランジスタ及び前記第2ハイサイドトランジスタの双方がオンとされる両オン区間の全部又は一部において、前記第1ブートノードと前記第2ブートノードとを導通させるスイッチ回路(130、230)を更に備えることを特徴とする。
これにより、第1及び第2ブートノードの内、一方の電位が低下してきたとしても、スイッチ回路を通じて他方のブートノードから一方のブートノードに向けて電力を供給することが可能となり、ハイサイドトランジスタのゲート駆動用電圧を確保することが可能となる。
具体的には例えば(図1参照)、前記電源ICにおいて、前記第1コンバータは、入力電圧(Vin)から第1出力電圧(Vout1)を得る第1降圧コンバータ(110)であって、前記第2コンバータは、前記入力電圧から第2出力電圧(Vout2)を得る第2降圧コンバータ(120)であり、前記第1スイッチノード(SW1)は、前記第1出力電圧が加わる第1出力電圧印加端子(153)に対し第1インダクタ(L1)を介して接続され、前記第2スイッチノード(SW2)は、前記第2出力電圧が加わる第2出力電圧印加端子(154)に対し第2インダクタ(L2)を介して接続され、前記第1ハイサイドトランジスタ(111H)及び前記第1ローサイドトランジスタ(111L)の直列回路、並びに、前記第2ハイサイドトランジスタ(121H)及び前記第2ローサイドトランジスタ(121L)の直列回路に対し、夫々、前記入力電圧が印加されて良い。
或いは例えば(図10参照)、前記電源ICにおいて、前記第1コンバータは、第1入力電圧(Vina)から第1出力電圧(Vouta)を得る昇圧コンバータ(210)であって、前記第2コンバータは、前記第1出力電圧を第2入力電圧(Vinb)として用いて前記第2入力電圧から第2出力電圧(Voutb)を得る降圧コンバータ(220)であり、前記第1スイッチノード(SWa)は、前記第1入力電圧が加わる第1入力電圧印加端子(251)に対し第1インダクタ(La)を介して接続され、前記第2スイッチノード(SWb)は、前記第2出力電圧が加わる第2出力電圧印加端子(253)に対し第2インダクタ(Lb)を介して接続され、前記第1ハイサイドトランジスタ(211H)は、前記第1出力電圧が生じる出力ノード(OUTa)と前記第1スイッチノード(SWa)との間に設けられ、前記第2ハイサイドトランジスタ(221H)は、前記出力ノードと前記第2スイッチノード(SWb)との間に設けられて良い。
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。