CN111181391B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111181391B
CN111181391B CN201911088045.8A CN201911088045A CN111181391B CN 111181391 B CN111181391 B CN 111181391B CN 201911088045 A CN201911088045 A CN 201911088045A CN 111181391 B CN111181391 B CN 111181391B
Authority
CN
China
Prior art keywords
voltage
signal
transistor
circuit
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911088045.8A
Other languages
English (en)
Other versions
CN111181391A (zh
Inventor
福岛瞬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018211244A external-priority patent/JP7265344B2/ja
Priority claimed from JP2019013985A external-priority patent/JP7245663B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN111181391A publication Critical patent/CN111181391A/zh
Application granted granted Critical
Publication of CN111181391B publication Critical patent/CN111181391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明的半导体装置具备：放大器，其具有输出端子，并从所述输出端子输出与所供给的输入信号对应的信号；信号配线，其与所述输出端子连接，并传输基于所述放大器的输出信号的对象电压信号；屏蔽配线，其与所述信号配线并列设置；以及屏蔽驱动电路，其基于所述对象电压信号来控制所述屏蔽配线的电压。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
参照图23，跨导放大器等放大器2020从输出端子2021输出对应于输入信号的信号。放大器2020被插入于例如开关电源装置的输出反馈环路。信号配线LL’与输出端子2021连接，并由信号配线LL’传输基于放大器2020的输出的电压信号。此时，会对信号配线LL’附加寄生电容2081。由于寄生电容2081的存在，有时应由信号配线LL’传输的电压信号钝化到不能忽视的程度。
也有被动元件与信号配线LL’连接的情形。在图24的例子中，作为被动元件的电阻2031与信号配线LL’连接，进一步地，在电阻2031与接地端之间连接有电容器2032。在图24中，为便于图示，电阻2031的形成区域用矩形区域表示。在电阻2031与接地端之间存在寄生电容。电阻2031与接地端之间的寄生电容存在于整个电阻2031的形成区域，可以考虑将该寄生电容示意性地划分为产生于电阻2031与放大器2020连接的端子的附近的寄生电容2082、产生于电阻2031与电容器2032连接的端子的附近的寄生电容2084、以及产生于电阻2031的中央附近的寄生电容2083。由于这些寄生电容的存在，有时应由信号配线LL’传输的电压信号钝化到不能忽视的程度。
专利文献1：日本特开2012-075295号公报
在图23或图24的结构中，若提高放大器2020的电流能力，则可以充分减小信号的钝化。然而，放大器2020的电流能力的增大会通过放大器2020内的电路电流的增大而导致功耗的增大。若在抑制信号钝化的同时，能够减少功耗则是有益的。
发明内容
本发明的目的在于，提供一种在抑制信号钝化的同时，能够实现功耗的减少的半导体装置。
本发明的半导体装置是如下结构(第一结构)，即，具备：放大器，其具有输出端子，并从所述输出端子输出与所供给的输入信号对应的信号；信号配线，其与所述输出端子连接，并传输基于所述放大器的输出信号的对象电压信号；屏蔽配线，其与所述信号配线并列设置；以及屏蔽驱动电路，其基于所述对象电压信号来控制所述屏蔽配线的电压。
具体地，例如，可以是如下结构(第二结构)，即，在第一结构的半导体装置中，所述屏蔽驱动电路响应于所述对象电压信号下的电压的上升、下降，使所述屏蔽配线的电压分别上升、下降。
更具体地，例如，可以是如下结构(第三结构)，即，在第二结构的半导体装置中，所述屏蔽驱动电路具备具有接收所述对象电压信号的栅极的晶体管和与所述晶体管串联连接的恒流电路，通过在所述晶体管和所述恒流电路之间的连接节点与所述屏蔽配线之间进行与所述对象电压信号对应的电荷的输入输出来控制所述屏蔽配线的电压。
进一步具体地，例如，可以是如下结构(第四结构)，即，在第三结构的半导体装置中，还具备应根据所述对象电压信号而动作的后级电路，所述晶体管与所述恒流电路之间的连接节点上的信号作为与所述对象电压信号对应的信号被供给至所述后级电路。
或者，例如，可以是如下结构(第五结构)，即，在第一至第三结构中的任一结构的半导体装置中，还具备应根据所述对象电压信号而动作的后级电路，从所述输出端子延伸的所述信号配线的一端与所述后级电路连接。
又例如，可以是如下结构(第六结构)，即，在第一至第五结构中的任一结构的半导体装置中，所述对象电压信号作为具有从预定的基准电位观察到的电压的信号而生成，所述屏蔽配线被配置于具有所述基准电位的基准电位部与所述信号配线之间。
此时，例如，可以是如下结构(第七结构)，即，在第六结构的半导体装置中，还具备与所述信号配线连接并接收所述对象电压信号的被动元件，在所述基准电位部与所述被动元件之间形成有屏蔽区域，对所述屏蔽区域施加与所述屏蔽配线的电压相同的电压。
本发明的另一半导体装置是如下结构(第八结构)，即，具备：放大器，其具有输出端子，并从所述输出端子输出与所供给的输入信号对应的信号；信号配线，其与所述输出端子连接，并传输基于所述放大器的输出信号的对象电压信号；被动元件，其与所述信号配线连接，并接收所述对象电压信号；以及屏蔽驱动电路，所述对象电压信号作为具有从预定的基准电位观察到的电压的信号而生成，在具有所述基准电位的基准电位部与所述被动元件之间形成有屏蔽区域，所述屏蔽驱动电路基于所述对象电压信号来控制所述屏蔽区域的电压。
具体地，例如，可以是如下结构(第九结构)，即，在第八结构的半导体装置中，所述屏蔽驱动电路响应于所述对象电压信号下的电压的上升、下降，使所述屏蔽区域的电压分别上升、下降。
更具体地，例如，可以是如下结构(第十结构)，即，在第九结构的半导体装置中，所述屏蔽驱动电路具备具有接收所述对象电压信号的栅极的晶体管和与所述晶体管串联连接的恒流电路，并通过在所述晶体管和所述恒流电路之间的连接节点与所述屏蔽区域之间进行与所述对象电压信号对应的电荷的输入输出来控制所述屏蔽区域的电压。
进一步具体地，例如，可以是如下结构(第十一结构)，即，在第十结构的半导体装置中，还具备应根据所述对象电压信号而动作的后级电路，所述晶体管与所述恒流电路之间的连接节点上的信号作为与所述对象电压信号对应的信号被供给至所述后级电路。
或者，例如，可以是如下结构(第十二结构)，即，在第八至第十结构中的任一结构的半导体装置中，还具备应根据所述对象电压信号而动作的后级电路，从所述输出端子延伸的所述信号配线的一端与所述后级电路连接。
又例如，可以是如下结构(第十三结构)，即，在第八至第十二结构中的任一结构的半导体装置中，该半导体装置包括采用半导体衬底的半导体集成电路，所述基准电位部包括所述半导体衬底，在所述半导体衬底上形成有所述屏蔽区域及所述被动元件，在所述半导体衬底与所述被动元件之间设有所述屏蔽区域。
又例如，可以是如下结构(第十四结构)，即，在第一至第十三结构中的任一结构的半导体装置中，所述放大器是将作为所述输入信号的电压信号转换成电流信号的跨导放大器，基于所述电流信号的电流从所述放大器通过所述输出端子被供给至所述信号配线或从所述信号配线通过所述输出端子被引进所述放大器，由此在所述信号配线生成所述对象电压信号。
或者，例如，可以是如下结构(第十五结构)，即，在第一至第十三结构中的任一结构的半导体装置中，该半导体装置具备对输入电压进行开关的输出级电路和基于与通过所述进行开关生成的输出电压对应的反馈电压来控制所述输出级电路的控制电路而形成用于开关电源装置的半导体集成电路，所述放大器包括在所述控制电路中，并且，所述放大器是将所述反馈电压作为所述输入信号来接收并将表示所述反馈电压的电压信号转换成电流信号的跨导放大器，基于所述电流信号的电流从所述放大器通过所述输出端子被供给至所述信号配线或从所述信号配线通过所述输出端子被引进所述放大器，由此在所述信号配线生成所述对象电压信号。
根据本发明，可以提供一种在抑制信号钝化的同时，能够减少功耗的半导体装置。
附图说明
图1是本发明的第一实施方式的开关电源装置的整体结构图。
图2是本发明的第一实施方式的开关电源IC的外观图。
图3是示出图1的栅极驱动器的内部结构例的图。
图4是本发明的第一实施方式的误差放大器的输出侧的信号配线的说明图。
图5是涉及参考结构的用于说明所生成的寄生电容的图。
图6是本发明的第一实施方式的信号配线屏蔽技术及被动元件屏蔽技术的概念图。
图7是参考实施例的半导体装置的纵剖视图。
图8A和图8B是属于本发明的第一实施方式的实施例EX1_1的被动元件屏蔽技术相关的对象电阻周边的纵剖视图。
图9是示出X轴、Y轴及Z轴与半导体衬底的关系的图。
图10是示出对图8A的纵构造的变形构造的图。
图11A和图11B是属于本发明的第一实施方式的实施例EX1_2的被动元件屏蔽技相关的对象电阻周边的纵剖视图。
图12是属于本发明的第一实施方式的实施例EX1_3的被动元件屏蔽技术相关的对象电阻周边的图像的图。
图13是属于本发明的第一实施方式的实施例EX1_4的信号配线屏蔽技术相关的平面布局图。
图14是属于本发明的第一实施方式的实施例EX1_4的信号配线屏蔽技术相关的剖视图。
图15是本发明的第二实施方式的开关电源IC的部分电路图。
图16是本发明的第二实施方式的信号配线屏蔽技术及被动元件屏蔽技术的概念图。
图17是本发明的第三实施方式的用于说明开关电源IC中的元件的布局的图。
图18A和图18B是本发明的第四实施方式的被动元件屏蔽技术相关的对象电阻周边的纵剖视图。
图19是示出本发明的第五实施方式的车辆的图。
图20是本发明的第六实施方式的半导体装置的部分电路图。
图21是本发明的第六实施方式的信号配线屏蔽技术及被动元件屏蔽技术的概念图。
图22A和图22B是本发明的第六实施方式的被动元件屏蔽技术相关的对象电阻周边的纵剖视图。
图23是参考技术的包括放大器的装置的部分电路图。
图24是参考技术的包括放大器的装置的部分电路图。
图25是本发明的第八实施方式的电源电路的结构图。
图26A和图26B是本发明的第八实施方式的输入电压、自举电压及开关电压的理想的关系图。
图27A和图27B是本发明的第八实施方式的降压开关控制及高侧固定导通控制的说明图。
图28是本发明的第八实施方式的输入电压、自举电压及开关电压的实际的关系图。
图29是本发明的第八实施方式的双导通区间的说明图。
图30是示出本发明的第八实施方式的对于两个降压转换器的多个电压与开关电路内的各开关的状态的关系的图(示例CS1)。
图31是示出本发明的第八实施方式的对于两个降压转换器的多个电压和开关电路内的各开关的状态的关系的图(示例CS2)。
图32是本发明的第八实施方式的对于两个降压转换器的多个电压的波形图。
图33A和图33B是示出本发明的第八实施方式的自举电路(bootstrap circuit)的变形结构的图。
图34是本发明的第九实施方式的电源电路的结构图。
图35A和图35B是本发明的第九实施方式的输出电压或输入电压、自举电压及开关电压的理想的关系图。
图36是本发明的第九实施方式的升压开关控制及高侧固定导通控制的说明图。
图37是本发明的第九实施方式的输出电压、自举电压及开关电压的实际的关系图。
图38是本发明的第九实施方式的双导通区间的说明图。
图39是本发明的第九实施方式的对于两个转换器的多个电压与开关电路内的各开关的状态的关系的图。
图40A和图40B是示出本发明的第九实施方式的自举电路的变形结构的图。
图41是在本发明的第十实施方式中所参照的符号及术语的说明图。
图42是示出本发明的第十实施方式的开关电路的第一结构例的图。
图43是示出本发明的第十实施方式的开关电路的第二结构例的图。
图44是示出本发明的第十实施方式的开关电路的第三结构例的图。
图45是示出本发明的第十实施方式的开关电路的第四结构例的图。
图46是示出本发明的第十实施方式的开关电路的第五结构例的图。
图47是示出本发明的第十实施方式的开关电路的第六结构例的图。
图48是本发明的第十一实施方式的电源电路的结构图。
图49是能够设于图48的电源电路的开关电路的结构图。
图50是本发明的第十二实施方式的装载有电源电路的车辆的结构图。
图51是本发明的第十三实施方式的电源IC的外观立体图。
图52是示出本发明的第十三实施方式的电源IC的外部端子的排列的图。
图53是本发明的第十三实施方式的形成电源IC的半导体集成电路的布局说明图。
图54是参考技术的降压转换器的结构图。
具体实施方式
下面参照附图对本发明的实施方式的例子进行具体说明。在所参照的各图中，对相同的部分赋予相同的符号，并以省略关于相同部分的重复的说明为原则。此外，在本说明书中，为简化描述，有时通过标记用于参照信息、信号、物理量、元件或部件等的记号或符号来省略或略写与该记号或符号对应的信息、信号、物理量、元件或部件等的名称。例如，后述的通过“1”参照的开关电源IC(参照图1)有时可能用开关电源IC1表示，有时也可能被略写为电源IC1或IC1，但其所指均相同。
首先，对发明的本实施方式的描述中所使用的若干术语进行说明。在本发的实施方式中，所谓的IC是集成电路(Integrated Circuit)的简称。所谓的接地端指具有0V(零伏)的基准电位的导电部，或指基准电位其本身。在本发明的实施方式中，未特别设定基准而示出的电压是从接地端观察到的电压。电平指电位的电平，对于任意的信号或电压，高电平具有高于低电平的电位。对于作为FET(场效应晶体管)构成的任意的晶体管，所谓的导通状态指该晶体管的漏极与源极之间成为导通状态，所谓的断开状态指该晶体管的漏极与源极之间成为非导通状态(切断状态)。任意的开关可以由1个以上的FET(场效应晶体管)构成，当某个开关为导通状态时，该开关的两端之间导通，而当某个开关为断开状态时，该开关的两端之间不导通。下文中，对于任意的晶体管或开关，也有时将导通状态、断开状态仅表述为导通、断开。
《第一实施方式》
下面对本发明的第一实施方式进行说明。图1是本发明的第一实施方式的开关电源装置SPS的整体结构图。图1的开关电源装置SPS具备作为包括用于开关电源装置的半导体集成电路的半导体装置的开关电源IC1及与开关电源IC1外接的多个分立器件，在该多个分立器件中包括电容器C1、线圈L1以及分压电阻R1、R2。开关电源装置SPS被构成为根据预定的输入电压Vin生成预定的输出电压Vout的降压型开关电源装置。在开关电源装置SPS的输出端子OUT出现输出电压Vout。输出电压Vout被供给至与输出端子OUT连接的负载LD。输入电压Vin及输出电压Vout是正的直流电压，输出电压Vout低于输入电压Vin。输入电压Vin例如是12V。通过调整分压电阻R1及分压电阻R2的电阻值，能够以低于12V的期望的正的电压值(例如，3.3V或5V)使输出电压Vout稳定化。此外，将通过输出端子OUT流经负载LD的电流称为输出电流Iout。
开关电源IC1是将如图2所示的半导体集成电路封入由树脂构成的壳体(封装package)而形成的电子器件。多个外部端子以露出电源IC1的壳体的方式而设置，该多个外部端子中包括图1所示的输入端子IN、开关端子SW、反馈端子FB及接地端子GND。除此之外的端子也可以包括在上述多个外部端子中。图2所示的电源IC1的外部端子的数量及电源IC1的外观只不过是例示。图2中列举了电源IC1具有称作TSSOP(Thin Shrink Small OutlinePackage，薄紧缩小型封装)的壳体(封装)的例子，但电源IC1的壳体的种类是任意的。此外，也有在电源IC1的壳体的底面设有散热焊盘的情形。
首先，对开关电源IC1的外部结构进行说明。由电源IC1的外部向输入端子IN供给输入电压Vin。线圈L1串联地介于开关端子SW与输出端子OUT之间。即，线圈L1的一端与开关端子SW连接，线圈L1的另一端与输出端子OUT连接。此外，输出端子OUT通过电容器C1与接地端连接。进一步地，输出端子OUT与分压电阻R1的一端连接，分压电阻R1的另一端通过分压电阻R2与接地端连接。分压电阻R1与R2之间的连接节点与反馈端子FB连接。
接下来，对开关电源IC1的内部结构进行说明。开关电源IC1具备输出级电路10、误差放大器20、相位补偿部30、屏蔽驱动电路40、电流检测部50、差动放大器60、振荡器70、PWM比较器80、栅极驱动器90、轻负载检测比较器100、箝位电路110、定时控制部120、以及电压生成电路130。电压生成电路130基于输入电压Vin来生成基准电压Vref1、基准电压Vref2及内部电源电压Vreg。基准电压Vref1、基准电压Vref2及内部电源电压Vreg是具有彼此不同的正的电压值的直流电压。电源IC1内的各电路(电压生成电路130除外)可以基于内部电源电压Vreg来驱动。
输出级电路10具备作为高侧晶体管的晶体管10H及作为低侧晶体管的晶体管10L。晶体管10H被构成为P沟道型MOSFET(Metal Oxide Semiconductor Field effecttransistor，金属氧化物半导体场效应晶体管)，晶体管10L被构成为N沟道型MOSFET。晶体管10H及晶体管10L是串联连接于输入端子IN与接地端子GND(换言之，接地端)之间的一对开关元件，通过对晶体管10H及晶体管10L进行开关驱动来对输入电压Vin进行开关，从而在开关端子SW出现矩形波状的开关电压Vsw。晶体管10H设于高侧，晶体管10L设于低侧。具体地，晶体管10H的源极与输入端子IN连接，晶体管10H及晶体管10L的各自漏极共同连接于开关端子SW，晶体管10L的源极与接地端连接。此外，也可以实施将晶体管10H构成为N沟道型MOSFET的变形，在这种情况下，晶体管10H的源极与漏极之间的关系与上述相反。
晶体管10H作为输出晶体管发挥功能，晶体管10L作为同步整流晶体管发挥功能。电感器L1和电容器C1构成对出现在开关端子SW的矩形波状的开关电压Vsw进行整流及平滑化来生成输出电压Vout的整流平滑电路。分压电阻R1、R2构成对输出电压Vout进行分压的分压电路。通过使分压电阻R1与R2之间的连接节点与反馈端子FB连接，出现在该连接节点的分压后的电压作为反馈电压Vfb被输入至反馈端子FB。
作为驱动信号，向晶体管10H、10L的栅极分别供给栅极信号G1、G2、晶体管10H及晶体管10L根据栅极信号G1和栅极信号G2被导通、断开。晶体管10H在被供给低电平、高电平的栅极信号G1时分别成为导通状态、断开状态。晶体管10L在被供给高电平、低电平的栅极信号G2时分别成为导通状态、断开状态。基本上，晶体管10H、10L被交替地导通、断开，但也有晶体管10H和晶体管10L同时断开的定时。
误差放大器20是电流输出型跨导放大器。向误差放大器20的反相输入端子供给被施加至反馈端子FB的电压(即，反馈电压Vfb)，向误差放大器20的非反相输入端子供给预定的基准电压Vref1。误差放大器20具有输出端子21，并从输出端子21输出作为与反馈电压Vfb和基准电压Vref1的差对应的误差电流信号的电流信号Ia。输出端子21与信号配线LL连接，并向信号配线LL输入或从信号配线LL输出基于电流信号Ia的电荷。具体地，当反馈电压Vfb低于基准电压Vref1时，误差放大器20通过输出端子21朝向信号配线LL输出基于电流信号Ia的电流，以使信号配线LL的电位上升，当反馈电压Vfb高于基准电压Vref1时，误差放大器20从信号配线LL通过输出端子21向误差放大器20引进基于电流信号Ia的电流，以使信号配线LL的电位下降。随着反馈电压Vfb与基准电压Vref1之间的差的绝对值增大，基于电流信号Ia的电流的大小也增大。这样，误差放大器20将表示自身的非反相输入端子与反相输入端子之间的电压(这里，是电压Vfb与Vref1之间的差值电压)的电压信号转换成电流信号Ia。
相位补偿部30设于信号配线LL与接地端之间，并接收电流信号Ia的输并生成作为误差电压信号的电压信号Vcmp。电压信号Vcmp表示信号配线LL上的电压(电位)。相位补偿部30包括电阻31及电容器32的串联电路，具体地，电阻31的一端与信号配线LL连接并接收电压信号Vcmp，电阻31的另一端通过电容器32与接地端连接。可以通过适当地设定电阻31的电阻值及电容器32的静电容量值，对电压信号Vcmp的相位进行补偿来防止输出反馈环路的振荡。由于误差放大器20将内部电源电压Vreg作为正侧的电源电压且将接地电位作为负侧的电源电压来驱动，因而电压信号Vcmp的电压不会为负，且不会高于内部电源电压Vreg。
屏蔽驱动电路40具备被构成为N沟道型MOSFET的晶体管41及与晶体管41串联连接的恒流电路42。晶体管41的栅极与信号配线LL连接。将晶体管41的栅极、电阻31的一端、误差放大器20的输出端子21相互连接的节点特别称为节点NDA。向晶体管41的漏极施加内部电源电压Vreg，在晶体管41的源极与接地端之间设有恒流电路42。此外，将晶体管41的源极与恒流电路42连接的节点称为屏蔽节点43。恒流电路42以使恒定电流(具有恒定的电流值的电流)从屏蔽节点43朝向接地端流动的方式进行动作。向屏蔽节点43施加与电压信号Vcmp对应的电压信号Vcmp’。电压信号Vcmp’下的电压成为比电压信号Vcmp下的电压低晶体管41的栅极—源极间电压的电压。因此，信号Vcmp’的电压也与信号Vcmp的电压的上升联动地上升，信号Vcmp’的电压也与信号Vcmp的电压的下降联动地下降。晶体管41的栅极—源极间电压可以被视为实质上恒定。关于屏蔽驱动电路40的存在意义，将在后面进行详述。
电流检测部50在由定时控制部120指定的定时对流经线圈L1的线圈电流IL的值进行抽样，并输出与被抽样后的值对应的电流检测信号Isns。定时控制部120可以将使晶体管10H导通的区间的任一定时或使晶体管10L导通的区间的任一定时指定为抽样定时。被抽样后的线圈电流IL的绝对值越大，电流检测信号Isns中的电压值越大。在图1的电路中，通过检测流经开关端子SW的电流来检测线圈电流IL，但也可以使电流检测部50通过检测流经晶体管10H或晶体管10L的电流来检测线圈电流IL。
差动放大器60的非反相输入端子与屏蔽节点43连接并接收电压信号Vcmp’。向差动放大器60的反相输入端子供给电流检测信号Isns。差动放大器60具有输出端子61，并从输出端子61输出与电压信号Vcmp’和电流检测信号Isns的差对应的电流信号Ib。差动放大器60也被构成为电流输出型跨导放大器。输出端子61与信号配线GG连接，向信号配线GG输入或从信号配线GG输出基于电流信号Ib的电荷。具体地，当电压信号Vcmp’的电压高于电流检测信号Isns的电压时，差动放大器60通过输出端子61朝向信号配线GG输出基于电流信号Ib的电流，以使信号配线GG的电位上升，当电压信号Vcmp’的电压低于电流检测信号Isns的电压时，差动放大器60从信号配线GG通过输出端子61向差动放大器60引进基于电流信号Ib的电流，以使信号配线GG的电位下降。随着信号Vcmp’与Isns之间的差的绝对值增大，基于电流信号Ib的电流的大小也增大。
此外，与将相位补偿部30连接于信号配线LL同样，也可以将与相位补偿部30相同的相位补偿部连接于信号配线GG。
振荡器70生成信号值(电压值)以预定的开关周期周期性地变化的斜坡信号Vr。斜坡信号Vr是具有三角波或锯齿波的形状的电压信号。
PWM比较器80的非反相输入端子与信号配线GG连接并接收被施加至信号配线GG的电压信号Vc，PWM比较器80的反相输入端子被供给斜坡信号Vr。PWM比较器80将电压信号Vc与斜坡信号Vr进行比较并输出表示比较结果的脉冲宽度调制信号Spwm。脉冲宽度调制信号Spwm在电压信号Vc高于斜坡信号Vr的区间成为高电平，且在电压信号Vc低于斜坡信号Vr的区间成为低电平。电压信号Vc越高，输出级电路10的占空比(即，占上述开关周期的晶体管10H成为导通状态的区间的比例)越大。
栅极驱动器90基于脉冲宽度调制信号Spwm进行使晶体管10H和晶体管10L交替地导通、断开的开关控制。由于通过误差放大器20以使反馈电压Vfb和基准电压Vref1相等的方式生成电流信号Ia，因此，通过上述开关控制，使输出电压Vout稳定在与基准电压Vref1和基于分压电阻R1、R2的分压比对应的预定的目标电压Vtg。输入电压Vin的值及针对输出电压Vout的目标电压Vtg的值是可选的(但是，Vin＞Vtg)，例如，输入电压Vin为12V或24V，目标电压Vtg为3.3V或5V。
更具体地，在上述开关控制中，在信号Spwm为高电平的区间，通过将低电平的栅极信号G1、低电平的栅极信号G2分别供给至晶体管10H、10L的栅极，晶体管10H导通且晶体管10L断开；在信号Spwm为低电平的区间，通过将高电平的栅极信号G1、高电平的栅极信号G2分别供给至晶体管10H、10L的栅极，晶体管10H断开且晶体管10L导通。此外，为了可靠地防止贯通电流的产生，可以在使晶体管10H成为导通状态的区间与使晶体管10L成为导通状态的区间之间插入使晶体管10H和晶体管10L同时成为断开状态的死区时间。
上述开关控制仅限从轻负载检测比较器100输出的休眠控制信号SLP的电平为高电平时执行，当休眠控制信号SLP的电平为低电平时，晶体管10H和晶体管10L同时被维持为断开状态。
图3示出栅极驱动器90的内部结构例。图3的栅极驱动器90具备作为高侧驱动器的NAND电路91和作为低侧驱动器的AND电路92，并基于脉冲宽度调制信号Spwm及休眠控制信号SLP来生成栅极信号G1及栅极信号G2。具体而言，NAND电路91将表示信号Spwm和信号SLP的与非的信号作为栅极信号G1来输出。AND电路92将表示信号Spwm的反相信号和信号SLP的逻辑与的信号作为栅极信号G2来输出。由此，当休眠控制信号SLP为高电平时，根据信号Spwm，晶体管10H和晶体管10L被交替地导通、断开，当休眠控制信号SLP为低电平时，不取决于信号Spwm地，栅极信号G1成为高电平且栅极信号G2成为低电平，其结果，晶体管11和晶体管12同时成为断开状态。
再次参照图1，轻负载检测比较器100将电压信号Vcmp’的电压与基准电压Vref2进行比较，若电压信号Vcmp’的电压为基准电压Vref2以上，则输出高电平的休眠控制信号SLP，而若电压信号Vcmp’的电压低于基准电压Vre2，则输出低电平的休眠控制信号SLP。电压信号Vcmp和Vcmp’的电压电平取决于输出电流Iout的大小(从而，取决于线圈电流IL的大小)，当线圈电流IL下降至该电压电平低于基准电压Vref2的电平时，休眠控制信号SLP成为低电平。由此，能够改善轻负载时的效率。此外，也可以向比较器100的非反相输入端子输入电压信号Vcmp，而不是输入电压信号Vcmp’，在这种情况下，基于电压信号Vcmp的电压与基准电压Vref2的比较结果来生成休眠控制信号SLP。
箝位电路110与信号配线LL连接，并通过对电压信号Vcmp设置上限和下限来对线圈电流IL设置上限和下限。即，箝位电路110通过将电压信号Vcmp的电压值限制为预定的上限值以下且预定的下限值以上的值来对线圈电流IL设置上限和下限。此外，也可以将箝位电路110连接于屏蔽节点43，而不是连接于信号配线LL。在这种情况下，通过对电压信号Vcmp’设置上限和下限来对线圈电流IL设置上限和下限。
如上述，在开关电源装置SPS中，采用基于输出电压Vout和线圈电流IL两者来进行输出反馈控制的电流模式控制方式。与线圈电流IL对应的电流检测信号Isns被反馈输入至差动放大器60，通过差动放大器60的作用，若电压信号Vcmp’随着电压信号Vcmp的上升而上升，则线圈电流IL增大，若电压信号Vcmp’随着电压信号Vcmp的下降而下降，则线圈电流IL减小。这样，可以根据电压信号Vcmp来控制线圈电流IL的大小。
下面对信号配线LL和由信号配线LL传输的信号加以说明。如从上述说明中可以理解，误差放大器20将表示自身的非反相输入端子与反相输入端子之间的电压(这里，电压Vfb与Vref1之间的差值电压)的电压信号作为输入信号来接收，并从输出端子21输出与输入信号对应的电流信号Ia。信号配线LL与误差放大器20的输出端子21连接，且是传输基于电流信号Ia的电压信号Vcmp(对象电压信号)的配线。信号配线LL设于误差放大器20的外部。电压信号Vcmp是具有从接地端(基准电位)观察到的电压的信号。
如图4所示，可以认为信号配线LL包括信号配线LL1和信号配线LL2而构成。信号配线LL1是连接输出端子21和晶体管41的栅极的配戏，信号配线LL2是连接输出端子21和电阻31的配线。图4中，信号配线LL1和信号配线LL2被示为以输出端子21为起点，信号配线LL1和信号配线LL2彼此仿佛完全分离(在后述图6中也同样如此)，但有时在输出端子21的附近，信号配线LL1和信号配线LL2部分重叠。信号配线LL也连接有箝位电路110，但是，这里可以认为信号配线LL1中包括输出端子21与箝位电路110之间的配线。
下面对图5所示的参考结构进行考察。图5的参考结构中的放大器20’、电阻31’、电容器32’、放大器60’分别是与图1的结构中的放大器20、电阻31、电容器32、放大器60对应的电路元件，在图5的参考结构中，未设有屏蔽驱动电路，放大器20’的输出端子21’通过信号配线LL’与放大器60’的非反相输入端子连接。在图5中，为便于图示，电阻31’的形成区域用矩形区域表示。
图5中示出在参考结构中产生的寄生电容Ca～Ce。寄生电容Ca产生于信号配线LL’中连接输出端子21’与放大器60’间的配线与接地端之间。寄生电容Cb产生于放大器60’的非反相输入端子与反相输入端子之间。电阻31’与接地端之间的寄生电容存在于整个电阻31’的形成区域，可以将该寄生电容示意性地划分为产生于电阻31’与放大器20’连接的端子的附近的寄生电容Cc、产生于电阻31’与电容器32’连接的端子的附近的寄生电容Ce、以及产生于电阻31’的中央附近的寄生电容Cd来考虑。
在图5的参考结构中，基于放大器20’的输出的信号配线LL’上的电压信号受寄生电容Ca～Ce的影响而钝化。若加大放大器20’的电流能力，则可以减少这种信号的钝化，但放大器20’的电流能力的增大会通过放大器20’内的电路电流的增大而导致功耗的增大。在本实施方式的结构中，即使是低功耗也能进行钝化较少的信号传输。为了实现该目的，对图1的电源IC1适用信号配线屏蔽技术和被动元件屏蔽技术。
图6是信号配线屏蔽技术及被动元件屏蔽技术的概念图。
[信号配线屏蔽技术]
首先，对信号配线屏蔽技术进行说明。在信号配线屏蔽技术中，通过针对信号配线LL并列设置屏蔽配线，并将屏蔽节点43连接于屏蔽配线，使屏蔽配线的电压与屏蔽节点43上的电压一致。当信号配线LL分为信号配线LL1和信号配线LL2来考虑时，屏蔽配线被大致分为针对信号配线LL1并列设置的屏蔽配线SHW1和与信号配线LL2并列设置的屏蔽配线SHW2。屏蔽配线SHW1和屏蔽配线SHW2同时与屏蔽节点43连接，屏蔽节点43上的电压被施加至屏蔽配线SHW1和屏蔽配线SHW2。在本实施方式中，在下文中，当仅记载为屏蔽配线时，解释为指屏蔽配线SHW1和屏蔽配线SHW2中的每一个。
屏蔽配线是配置于在电源IC1内具有接地端的电位的基准电位部与信号配线LL之间的导电体。作为屏蔽配线的导电体基本上可以是金属配线，但也可以由未被分类为金属的导电性材料构成屏蔽配线。通过屏蔽配线的设置，在信号配线LL与接地端(基准电位部)之间形成屏蔽，抑制信号配线LL与接地端(基准电位部)之间的寄生电容的形成。即，通过设置屏蔽配线，信号配线LL与接地端(基准电位部)之间不会产生直接的寄生电容，或者，在与未设有屏蔽配线的结构的比较中，信号配线LL与接地端之间的寄生电容变小。
另外，由于屏蔽节点43与屏蔽配线连接，因而向屏蔽配线施加与电压信号Vcmp联动的电压信号Vcmp’的电压。即，屏蔽驱动电路40以若由信号配线LL传输的电压信号Vcmp的电压上升则与之联动地使屏蔽配线的电压也上升，若由信号配线LL传输的电压信号Vcmp的电压下降则与之联动地使屏蔽配线的电压也下降的方式进行动作。
更具体地，当以电压信号Vcmp具有某一电压值的状态为基准，朝向电压信号Vcmp上升的方向输出电流信号Ia时，电压信号Vcmp’也将上升，但电压信号Vcmp’的上升伴有从屏蔽节点43朝向屏蔽配线的电荷(正的电荷)的供给。此时的电荷从晶体管41的源极通过屏蔽节点43被供给至屏蔽配线，供进行屏蔽配线与接地端之间的寄生电容(图6中，寄生电容210)的充电。
相反，当以电压信号Vcmp具有某一电压值的状态为基准，朝向电压信号Vcmp下降的方向输出电流信号Ia时，电压信号Vcmp’也将下降，但电压信号Vcmp’的下降伴有从屏蔽配线朝向屏蔽节点43的电荷(正的电荷)的转移。此时的电荷从屏蔽配线通过屏蔽节点43流向恒流电路42，供进行屏蔽配线与接地端之间的寄生电容(图6中，寄生电容210)的放电。
这样，屏蔽驱动电路40通过在屏蔽节点43与屏蔽配线之间进行对应于电压信号Vcmp的电荷的输入输出来控制屏蔽配线的电压。
根据信号配线屏蔽技术，不会产生相当于图5的寄生电容Ca的寄生电容。取而代之地，将在屏蔽配线与接地端之间产生寄生电容，该寄生电容的充放电由屏蔽驱动电路40进行。此外，虽然屏蔽配线与信号配线LL之间也产生寄生电容，但由于屏蔽驱动电路40与电压信号Vcmp的变化联动地改变电压信号Vcmp’，因而没有误差放大器20对屏蔽配线与信号配线LL之间的寄生电容的充放电的负担，或这种负担很小。其结果，即使误差放大器20的电流能力较低，仍能够生成钝化较少的电压信号Vcmp。即，在低功耗的同时，能够传输钝化较少的信号。进一步地，由于由屏蔽驱动电路40进行相当于图5的寄生电容Cb的寄生电容的充放电，相应地，将能够进一步降低误差放大器20的电流能力(其结果，可以进一步实现低功耗化)。
此外，在电压信号Vcmp的电压下降至0V附近的状况下，晶体管41断开，不会发生通过了晶体管41的电流的流动，但在电源IC1进行通常的动作时，不发生那样的状况，这里忽视该状况的存在。
[被动元件屏蔽技术]
下面对被动元件屏蔽技术进行说明。在被动元件屏蔽技术中，在与信号配线LL连接并接收电压信号Vcmp的被动元件与在电源IC1内具有接地端的电位的基准电位部之间设有屏蔽区域，并由屏蔽驱动电路40根据电压信号Vcmp来控制屏蔽区域的电压。在图6中，虚线SHR示意性表示屏蔽区域。本实施方式中，与信号配线LL连接并接收电压信号Vcmp的被动元件是电阻31。
屏蔽区域是形成于构成电源IC1的半导体衬底内的区域，关于其结构例，后面进行描述。通过屏蔽区域的设置，在上述被动元件与接地端(基准电位部)之间形成屏蔽，抑制上述被动元件与接地端(基准电位部)之间的寄生电容的形成。即，通过设置屏蔽区域，上述被动元件与接地端(基准电位部)之间不会产生直接的寄生电容，或者，在与未设有屏蔽区域的结构的比较中，被动元件与接地端之间的寄生电容变小。
另外，屏蔽节点43连接于屏蔽区域而向屏蔽区域施加与电压信号Vcmp联动的电压信号Vcmp’的电压。即，屏蔽驱动电路40以若由信号配线LL传输的电压信号Vcmp的电压上升则与之联动地使屏蔽区域的电压也上升，若由信号配线LL传输的电压信号Vcmp的电压下降则与之联动地使屏蔽区域的电压也下降的方式进行动作。
更具体地，当以电压信号Vcmp具有某一电压值的状态为基准，朝向电压信号Vcmp上升的方向输出电流信号Ia时，电压信号Vcmp’也将上升，但电压信号Vcmp’的上升伴有从屏蔽节点43朝向屏蔽区域的电荷(正的电荷)的供给。此时的电荷从晶体管41的源极通过屏蔽节点43被供给至屏蔽区域，供进行屏蔽区域与接地端之间的寄生电容(图6中，寄生电容220)的充电。
相反，当以电压信号Vcmp具有某一电压值的状态为基准，朝向电压信号Vcmp下降的方向输出电流信号Ia时，电压信号Vcmp’也将下降，但电压信号Vcmp’的下降伴有从屏蔽区域朝向屏蔽节点43的电荷(正的电荷)的转移。此时的电荷从屏蔽区域通过屏蔽节点43流向恒流电路42，供进行屏蔽区域与接地端之间的寄生电容(图6中，寄生电容220)的放电。
这样，屏蔽驱动电路40通过在屏蔽节点43与屏蔽区域之间进行与电压信号Vcmp对应的电荷的输入输出来控制屏蔽区域的电压。
根据被动元件屏蔽技术，不会产生相当于图5的寄生电容Cc、Cd、Ce的寄生电容。取而代之地，将在屏蔽区域与接地端之间产生寄生电容，该寄生电容的充放电由屏蔽驱动电路40进行。此外，虽然屏蔽区域与被动元件(这里为电阻31)之间也产生寄生电容，但由于屏蔽驱动电路40与电压信号Vcmp的变化联动地改变电压信号Vcmp’，因而没有误差放大器20对屏蔽区域与被动元件之间的寄生电容的充放电的负担，或这种负担很小。其结果，即使误差放大器20的电流能力较低，仍能够生成钝化较少的电压信号Vcmp。即，在低功耗的同时，能够传输钝化较少的信号。
第一实施方式包括以下实施例EX1_1至EX1＿5。除非另行描述且有矛盾，在第一实施方式中上述的事项适用于以下实施例EX1_1至EX1＿5，在各实施例中，关于与上述事项矛盾的事项，使各实施例中的记载优先即可。另外，除非有矛盾，也可以将实施例EX1_1至EX1＿5中任意的实施例所记载的事项适用于其他任意的实施例(即，也可以组合多个实施例中的任意两个以上的实施例)。
此外，在下文中，为便于说明，有时将成为被动元件屏蔽技术的对象的电阻(图1中为电阻31)称为对象电阻。
[参考实施例]
首先，说明供与后述实施例EX1_1等进行比较的参考实施例。图7是参考实施例相关的半导体装置的纵剖视图。图7的半导体装置具有P型半导体衬底2101。P型半导体衬底2101上形成有P型阱2102，在P型阱2102的上方经由氧化膜2103形成由多晶硅构成的电阻2104。在电阻2104的一端及另一端分别设有接触电极2105及接触电极2106。P型半导体衬底2101具有接地端的电位。图7的纵构造对应于图5的参考结构，电阻2104相当于图5的电阻31’。在图7的纵构造中，由于P型半导体衬底2101与P型阱2102导通，因而在电阻2104与P型半导体衬底2101之间相应地形成较大的寄生电容。
[实施例EX1_1]
下面对实施例EX1_1进行说明。图8A是实施例EX1_1的电源IC1中被动元件屏蔽技术相关的主要部分的纵剖视图。图8B是在图8A中附加了在实施例EX1_1的纵构造中形成的寄生电容及寄生二极管的图。实施例EX1_1的电源IC1具有P型半导体衬底301，在P型半导体衬底301上形成相当于对象电阻31的对象电阻304。在P型半导体衬底301上形成有构成电源IC1的各元件，但8A和图8B中省略了除了对象电阻304以外的元件(在后述图10中也同样如此)。符号CT_S、CT_R1及CT_R2表示设于实施例EX1_1的电源IC1的接触电极。
为了说明的清楚性，如图9所示定义由互相正交的X轴、Y轴及Z轴构成的三维正交坐标系。将平行于X轴及Y轴的平面称为XY面。P型半导体衬底301及后述任意的半导体衬底分别具有彼此相对的2个面，将该2个面中的一方称为主面，将另一方称为背面。图9中，作为半导体衬底的例子，示出了P型半导体衬底301。主面及背面平行于XY面。在主面侧形成有构成电源IC1的各元件。在半导体集成电路的纵构造中，将从背面朝向主面的方向视为朝上方向，将其反向视为朝下方向。
参照图8A，在P型半导体衬底301的主面侧(换言之，在P型半导体衬底301上方侧)形成作为N型半导体区域的N型阱302。在N型阱302的上方经由氧化膜303形成对象电阻304。即，通过在N型阱302与对象电阻304之间设置氧化膜303，N型阱302与对象电阻304彼此分离。氧化膜303可以是作为选择氧化膜的通过LOCOS(Local Oxidation of Silicon，硅的局部氧化)的氧化膜。电阻304例如是多晶硅电阻。
在XY面上，N型阱302的大小大于对象电阻304的大小，在整个对象电阻304，N型阱302介于对象电阻304与P型半导体衬底301之间。
在实施例EX1_1中，接触电极CT_S通过贯通氧化膜303的接触孔305与N型阱302连接。在接触孔305内，存在与构成N型阱302的N型半导体相同的N型半导体。接触孔305可以被解释为是N型阱302的一部分。参照图1，接触电极CT_S通过金属配线与屏蔽节点43连接(图8A和图8B中未图示金属配线)。因此，屏蔽节点43上的电压被施加至N型阱302。
在实施例EX1_1中，接触电极CT_R1与对象电阻304的一端连接，接触电极CT_R2与对象电阻304的另一端连接。参照图1，接触电极CT_R1与由金属配线构成的信号配线LL连接(换言之，通过该金属配线与节点NDA连接)，接触电极CT_R2通过金属配线与电容器32的一端连接(图8A和图8B中未图示金属配线及电容器32)。
P型半导体衬底301具有接地端的电位，相当于上述基准电位部。即，例如，通过使P型半导体衬底301的背面与接地端端子GND连接，向P型半导体衬底301施加接地端的电位。N型阱302相当于上述屏蔽区域。即，在实施例EX1_1的纵构造中，在与信号配线LL连接并接收电压信号Vcmp的被动元件304与具有接地端的电位的基准电位部301之间设有屏蔽区域302。
在图8A的P型半导体衬底301中，形成用于经过半导体集成化工艺而形成电源IC1的各种各样的元件(晶体管等)或阱(掺杂有杂质的区域)，可以认为P型半导体衬底301中具有接地端的电位的衬底部相当于基准电位部。在这种情况下，可以认为在P型半导体衬底301中的衬底部与形成在P型半导体衬底301上的对象电阻304之间设有N型阱302(屏蔽区域)。对于后述的其他任意的半导体衬底也同样如此。
如图8B所示，在实施例EX1_1的纵构造中，在N型阱302与P型半导体衬底301之间形成寄生二极管，由于与屏蔽节点43连接的N型阱302的电压不会为负，因而电流不会通过该寄生二极管流动。因此，确保P型半导体衬底301与N型阱302之间的绝缘。
在对象电阻304与N型阱302之间形成寄生电容的同时，在N型阱302与P型半导体衬底301之间也形成寄生电容，但在对象电阻304与P型半导体衬底301之间不会产生直接的寄生电容。由于对对象电阻304与N型阱302之间的寄生电容以及N型阱302与P型半导体衬底301之间的寄生电容的充放电由屏蔽驱动电路40(参照图1)来进行，因而误差放大器20自身的电流能力可以较低。
此外，在实施例EX1_1的电源IC1中，如图10所示，可以在N型阱302与P型半导体衬底301之间形成有N型半导体区域306。N型半导体区域306的杂质浓度高于或低于N型阱302的杂质浓度。在图10的构造中，由N型阱302和N型半导体区域306形成屏蔽区域。在图10的构造中，同样可以获得与图8A的构造同等的作用及效果(被动元件屏蔽技术相关的作用及效果)。
[实施例EX1_2]
下面对实施例EX1_2进行说明。图11A是实施例EX1_2的电源IC1中被动元件屏蔽技术相关的主要部分的纵剖视图。图11B是在图11A中附加了在实施例EX1_2的纵构造中形成的寄生电容及寄生二极管的图。实施例EX1_2的电源IC1具有P型半导体衬底321，在P型半导体衬底321上形成相当于对象电阻31的对象电阻324。在P型半导体衬底321上形成有构成电源IC1的各元件，但图11A和图11B中省略了对象电阻324以外的元件。符号CT_V、CT_S、CT_R1及CT_R2表示设于实施例EX1_2的电源IC1的接触电极。
参照图11A，在P型半导体衬底321的主面侧(换言之，在P型半导体衬底321的上方侧)形成作为N型半导体区域的N型阱326，进一步地，在N型阱326内形成作为P型半导体区域的P型阱322。在P型阱322的上方经由氧化膜323形成对象电阻324。即，通过在P型阱322与对象电阻324之间设置氧化膜323，P型阱322与对象电阻324彼此分离。氧化膜323可以是作为选择氧化膜的通过LOCOS的氧化膜。电阻324例如是多晶硅电阻。
在XY面上，P型阱322的大小大于对象电阻324的大小，在整个对象电阻324，P型阱322介于对象电阻324与P型半导体衬底321之间。此外，在XY面上，N型阱326的大小大于P型阱322的大小，在整个P型阱322，N型阱326介于P型阱322与P型半导体衬底321之间。P型阱322被N型阱326包围，P型阱322与P型半导体衬底321之间未导通。
在实施例EX1_2中，接触电极CT_S通过贯通氧化膜323的接触孔325与P型阱322连接。在接触孔325内，存在与构成P型阱322的P型半导体相同的P型半导体。接触孔325可以被解释为是P型阱322的一部分。参照图1，接触电极CT_S通过金属配线与屏蔽节点43连接(图11A和图11B中未图示金属配线)。因此，屏蔽节点43上的电压被施加至P型阱322。
在实施例EX1_2中，接触电极CT_R1与对象电阻324的一端连接、接触电极CT_R2与对象电阻324的另一端连接。参照图1，接触电极CT_R1与由金属配线构成的信号配线LL连接(换言之，通过该金属配线与节点NDA连接)，接触电极CT_R2通过金属配线与电容器32的一端连接(图11A和图11B中未图示金属配线及电容器32)。
在实施例EX1_2中，接触电极CT_V通过贯通氧化膜323的接触孔327与N型阱326连接。在接触孔327内，存在与构成N型阱326的N型半导体相同的N型半导体。接触孔327可以被解释为是N型阱326的一部分。通过金属配线向接触电极CT_V供给内部电源电压Vreg(图11A和图11B中未图示金属配线)。因此，内部电源电压Vreg被施加至N型阱326。
P型半导体衬底321具有接地端的电位，相当于上述基准电位部。即，例如，通过使P型半导体衬底321的背面与接地端端子GND连接，向P型半导体衬底321施加接地端的电位。P型阱322相当于上述屏蔽区域。即，在实施例EX1_2的纵构造中，在与信号配线LL连接并接收电压信号Vcmp的被动元件324与具有接地端的电位的基准电位部321之间设有屏蔽区域322。
如图11B所示，在实施例EX1_2的纵构造中，在P型阱322与N型阱326之间形成寄生二极管，但由于对N型阱326施加高于P型阱322的电压、因而确保阱322与阱326之间的绝缘。同样地，在N型阱326与P型半导体衬底321之间形成寄生二极管，但由于对N型阱326施加高于P型半导体衬底321的电压，因而确保N型阱326与P型半导体衬底321之间的绝缘。
在对象电阻324与P型阱322之间形成寄生电容的同时，P型阱322与N型阱326之间也形成寄生电容，但对象电阻324与P型半导体衬底321之间不会产生直接的寄生电容。由于对对象电阻324与P型阱322之间的寄生电容以及P型阱322与N型阱326之间的寄生电容的充放电由屏蔽驱动电路40(参照图1)来进行，因而误差放大器20自身的电流能力可以较低。向N型阱326与P型半导体衬底321之间的寄生电容施加直流电压(Vreg)，该寄生电容不影响信号传输。
[实施例EX1_3]
下面对实施例EX1_3进行说明。图12是实施例EX1_3的电源IC1中被动元件屏蔽技术相关的主要部分的图像图，是将构成该主要部分的对象电阻404、氧化膜403及N型阱402的配置关系与金属配线一并示出的图。对象电阻404、氧化膜403及N型阱402分别相当于实施例EX1_1的对象电阻304、氧化膜303及N型阱302(参照图8A等)。对象电阻404通过串联连接多个电阻体来构成。构成对象电阻404的电阻体的个数可以是任意个，这里，如图12所示，通过串联连接4个电阻体404[1]～404[4]来形成对象电阻404。
各电阻体具有平行于XY面的长方形的形状。多个电阻体可以具有彼此相同的形状。以使电阻体404[1]～404[4]的长边的方向平行于第一方向(例如，Y轴的方向)的方式，沿与第一方向正交的第二方向(例如，X轴的方向)排列配置电阻体404[1]～404[4]。此时，从节点NDA朝向电容器32，依次排列且依次串联连接电阻体404[1]、404[2]、404[3]及404[4]。
更具体地，金属配线411连接于电阻体404[1]的一端。用于确保电阻体404[1]的一端与金属配线411的导通的接触电极(图12中未图示)相当于上述接触电极CT_R1(参照图8A等)，该接触电极(CT_R1)通过构成信号配线LL的一部分的金属配线411与节点NDA连接。电阻体404[1]的另一端与电阻体404[2]的一端通过金属配线412连接，电阻体404[2]的另一端与电阻体404[3]的一端通过金属配线413连接，电阻体404[3]的另一端与电阻体404[4]的一端通过金属配线414连接，电阻体404[4]的另一端与金属配线415连接。用于确保电阻体404[4]的另一端与金属配线415的导通的接触电极(图12中未图示)相当于上述接触电极CT_R2(参照图8A等)，该接触电极(CT_R2)通过金属配线415与电容器32的一端(电容器32的两端中未与接地端连接的一侧的端部)连接。金属配线411～415可以是沿上述第二方向延伸的金属配线。金属配线411～415及包括后述金属配线421的任意的金属配线由铝或钨构成。
在对象电阻404的下方形成氧化膜403，在氧化膜403的更靠下方的位置设置N型阱402。
在N型阱402的预定位置连接金属配线421。设于该预定位置的用于确保N型阱402与金属配线421之间的导通的接触电极(图12中未图示)相当于上述接触电极CT_S(参照图8A等)。该接触电极(CT_S)通过金属配线421与屏蔽节点43连接。上述预定位置位于XY面上包含电阻体404[1]～404[4]的最小的矩形的外侧。
关注XY面上的形状，对对象电阻404、氧化膜403及N型阱402之间的位置关系及大小关系进行说明。当将XY面上包含电阻体404[1]～404[4]的最小的矩形投影至氧化膜403时，该矩形小于氧化膜403的外形，且该矩形的整体包含在氧化膜403的外形内。在图12中，XY面上的氧化膜403的外形形状为矩形，但其外形形状不限于矩形，可以包括曲线(对于电阻体404[1]～404[4]及N型阱402也同样如此)。同样地，当将XY面上包含电阻体404[1]～404[4]的最小的矩形投影至N型阱402时，该矩形小于N型阱402的外形，且该矩形的整体包含在N型阱402的外形内。因此，通过在整个对象电阻404使N型阱402介于对象电阻404与P型半导体衬底(相当于图8A等的P型半导体衬底301；图12中未图示)之间，有效地抑制对象电阻404与P型半导体衬底之间的寄生电容的产生。
此外，当将XY面上的氧化膜403的外形投影至N型阱402时，氧化膜403的外形可以小于N型阱402的外形，且可以包含在N型阱402的外形内(图12中，示出其样貌)。但是，XY面上的氧化膜403和N型阱402的大小关系不限于此，XY面上的氧化膜40和N型阱402的大小关系可以与上述相反。
在实施例EX1_3中，上述的事项也可以适用于实施例EX1_2的结构(图11A和图11B)。在这种情况下，可以在将上述N型阱402解读为P型阱402的基础上，解释为对象电阻404、氧化膜403及P型阱402分别相当于实施例EX1_2的对象电阻324、氧化膜323及P型阱322即可。
[实施例EX1_4]
下面对实施例EX1_4进行说明。在实施例EX1_4中，对信号配线屏蔽技术的配线的布局进行说明。图13是电源IC1中成为屏蔽的对象的信号配线LLa的周边的示意性平面图。信号配线LLa相当于图6的信号配线LL1或信号配线LL2。图14是沿图13的B-B’线的信号配线LLa的周边的剖视图。信号配线LLa延伸的方向与沿B-B’线的截面相互正交。电源IC1具备510及多个金属层，在半导体部510的上方配置多个金属层。多个金属层具备位于半导体部510的上方的第一金属层和位于第一金属层的更靠上方的位置的第二金属层。在各金属层的必要的位置设有由铝或又钨构成的金属配线。
半导体部510是包括半导体衬底、形成于半导体衬底上的屏蔽区域及对象电阻的部位。例如，对图10的结构而言，半导体部510包括P型半导体衬底301、形成于P型半导体衬底301上的N型半导体区域306、N型阱302、氧化膜303及对象电阻304。就图11的结构而言，半导体部510包括P型半导体衬底321、形成于P型半导体衬底321上的N型阱326、P型阱322、氧化膜323及对象电阻324。半导体部510进一步包括形成于P型半导体衬底301上的构成电源IC1的各元件(例如，误差放大器20、屏蔽驱动电路40及差动放大器60等)。
半导体部510中必要的位置通过接触电极(图14中未图示)与设于第一金属层的对应的金属配线连接。设于第一金属层的金属配线在必要的位置通过通孔与设于第二金属层的金属配线连接。
信号配线LLa以及屏蔽配线SHWa1和SHWa2是设于第二金属层的金属配线。在第二金属层，与信号配线LLa相邻地设有屏蔽配线SHWa1和屏蔽配线SHWa2。即，在第二金属层，在屏蔽配线SHWa1与屏蔽配线SHWa2之间配置信号配线LLa。在第二金属层，除了信号配线LLa以及屏蔽配线SHWa1和屏蔽配线SHWa2外，也配置有包括金属配线OW1～OW4的多个金属配线。在第二金属层中，信号配线LLa与屏蔽配线SHWa1之间可以不存在包括金属配线OW1～OW4的其他金属配线，且信号配线LLa与屏蔽配线SHWa2之间可以不存在包括金属配线OW1～OW4的其他金属配线。
屏蔽配线SHWa3是设于第一金属层的金属配线。屏蔽配线SHWa3设于信号配线LLa与半导体部510之间。即，以屏蔽配线SHWa3位于以最短距离连接信号配线LLa与半导体部510的线段上的方式形成屏蔽配线SHWa3。屏蔽配线SHWa3通过通孔与屏蔽配线SHWa1及SHWa2连接。屏蔽配线SHWa3可以在沿B-B’线的截面上具有屏蔽配线SHWa1与SHWa2之间的距离以上的长度，不仅信号配线LLa与半导体部510之间，而且屏蔽配线SHWa3也可以介于屏蔽配线SHWa1与半导体部510之间及屏蔽配线SHWa2与半导体部510之间。即，例如，可以在第一金属层内的区域且从屏蔽配线SHWa1的正下方的位置经由信号配线LLa的正下方的位置而达到屏蔽配线SHWa2的正下方的位置的区域512设置屏蔽配线SHWa3。可以在包括区域512且大于区域512的区域设有屏蔽配线SHWa3。
在第一金属层，除了屏蔽配线SHWa3外，还配置有包括金属配线OW5～OW8的多个金属配线。这里，在半导体部510的俯视图中，假定金属配线OW1～OW4与金属配线OW5～OW8重叠，因而图13上未出现金属配线OW5～OW8。
屏蔽配线SHWa1、SHWa2及SHWa3与屏蔽节点43连接。因此，当信号配线LLa相当于图6的信号配线LL1时，由屏蔽配线SHWa1、SHWa2及SHWa3构成屏蔽配线SHW1。当信号配线LLa相当于图6的信号配线LL2时，由屏蔽配线SHWa1、SHWa2及SHWa3构成屏蔽配线SHW2。
屏蔽配线SHWa1、SHWa2及SHWa3如上述那样针对信号配线LLa并列设置，并通过在信号配线LLa与具有接地端的电位的基准电位部之间形成屏蔽来抑制信号配线LLa与基准电位部之间的寄生电容的形成。基准电位部包括在半导体部510内，例如，相当于上述P型半导体衬底301或P型半导体衬底321。信号配线LLa实质上不会对P型半导体衬底301或P型半导体衬底321且对周围的金属配线(OW1～OW8)具有直接的寄生电容，而是仅对屏蔽配线SHWa1、SHWa2及SHWa3具有寄生电容。
通常，在位于信号配线LLa的正下方的位置且半导体部510内的位置不形成晶体管等元件，在该位置只存在P型半导体衬底301或P型半导体衬底321，但也可以在该位置形成晶体管等元件。
虽然前述了信号配线LLa相当于图6的信号配线LL1或信号配线LL2，但在实施例EX1_4中上述的事项可以分别适用于信号配线LL1及信号配线LL2。但是，在实施例EX1_4中上述的事项可以仅适用于信号配线LL1及信号配线LL2中的一方的信号配线。
[实施例EX1＿5]
下面对实施例EX1＿5进行说明。在第一实施方式中基本上假设了实施信号配线屏蔽技术及被动元件屏蔽技术的双方的技术，但也可以仅实施信号配线屏蔽技术及被动元件屏蔽技术中的一方的技术。
《第二实施方式》
下面对本发明的第二实施方式进行说明。第二实施方式及后述第三至第七实施方式是以第一实施方式为基础的实施方式，关于在第二至第七实施方式中不另外阐述的事项，除非存在矛盾，第一实施方式的记载也适用于第二至第七实施方式。在解释第二实施方式的记载时，对于在第一实施方式与第二实施方式之间矛盾的事项，可以以第二实施方式的记载优先(对于后述第三至第七实施方式也同样如此)。除非存在矛盾，也可以组合第一至第七实施方式中的任意多个实施方式。
在电源IC1中，可以将屏蔽驱动电路40的配置位置及屏蔽驱动电路40与其他电路的连接状态变形为如下。图15是适用了该变形的电源IC1的部分电路图，是第二实施方式的电源IC1的部分电路图。下面主要关注第一实施方式与第二实施方式之间的不同部分来对第二实施方式的电源IC1进行说明。
在第二实施方式中，误差放大器20、信号配线LL及相位补偿部30的连接关系与第一实施方式相同。因此，误差放大器20的输出端子21与信号配线LL连接，并向信号配线LL输入或从信号配线LL输出基于电流信号Ia的电荷，通过误差放大器20及相位补偿部30的功能，在信号配线LL出现了电压信号Vcmp。
第二实施方式的相位补偿部30和屏蔽驱动电路40的结构及动作也与第一实施方式的相位补偿部30和屏蔽驱动电路40的结构及动作相同，在第二实施方式中，关于电压信号Vcmp与Vcmp’之间的关系，也与第一实施方式相同。即，在第二实施方式中也同样通过使晶体管41的栅极、电阻31的一端及误差放大器20的输出端子21彼此通过节点NDA连接来向晶体管41的栅极施加电压信号Vcmp，并且，向晶体管41的漏极施加内部电源电压Vreg，并且，晶体管41的源极与恒流电路42在屏蔽节点43彼此连接，并且，恒流电路42以恒定电流(具有恒定的电流值的电流)从屏蔽节点43朝向接地端流动的方式进行动作。由此，向屏蔽节点43施加与电压信号Vcmp对应的电压信号Vcmp’。但是，在第二实施方式中，信号配线LL与差动放大器60的非反相输入端子直接连接，因此，向差动放大器60的非反相输入端子施加电压信号Vcmp，而不是施加电压信号Vcmp’。虽然未特别图示，随之，在第二实施方式中，轻负载检测比较器100的非反相输入端子也与信号配线LL直接连接，向轻负载检测比较器100的非反相输入端子施加电压信号Vcmp，而不是施加电压信号Vcmp’。
对于第二实施方式的结构，也可以与第一实施方式相同地适用信号配线屏蔽技术及被动元件屏蔽技术。图16是第二实施方式的信号配线屏蔽技术及被动元件屏蔽技术的概念图。如上述，可以认为信号配线LL包括信号配线LL1及LL2而构成，但在第二实施方式中，信号配线LL1被解释为是连接输出端子21和差动放大器60的非反相输入端子的配线。至于信号配线LL2，与第一实施方式相同地，是连接输出端子21和电阻31的配线。此外，在图16中，信号配线LL1和信号配线LL2被示为仿佛以输出端子21为起点，信号配线LL1和信号配线LL2彼此完全分离，但有时在输出端子21的附近，信号配线LL1和信号配线LL2部分重叠。在第二实施方式中，箝位电路110及轻负载检测比较器100也连接于信号配线LL，但是，这里可以认为信号配线LL1中包括输出端子21与箝位电路110之间的配线以及输出端子21与轻负载检测比较器100之间的配线。
信号配线LL、屏蔽配线、屏蔽节点43之间的关系如在第一实施方式中所述。即，通过与信号配线LL并列设置屏蔽配线，并将屏蔽节点43连接于屏蔽配线，使屏蔽配线的电压与屏蔽节点43上的电压一致。当将信号配线LL分为信号配线LL1和信号配线LL2来考虑时，屏蔽配线被大致分为与信号配线LL1并列设置的屏蔽配线SHW1和与信号配线LL2并列设置的屏蔽配线SHW2，屏蔽配线SHW1和屏蔽配线SHW2都与屏蔽节点43连接，屏蔽节点43上的电压被施加至屏蔽配线SHW1和屏蔽配线SHW2。另外，如在第一实施方式中阐述，屏蔽配线是配置于具有接地端的电位的基准电位部与信号配线LL之间的导电体，屏蔽驱动电路40以若由信号配线LL传输的电压信号Vcmp的电压上升则与之联动地使屏蔽配线的电压也上升，若由信号配线LL传输的电压信号Vcmp的电压下降则与之联动地使屏蔽配线的电压也下降的方式进行动作。
在第一实施方式与第二实施方式之间，被动元件屏蔽技术的内容及实现方法没有什么不同。即，在与信号配线LL连接并接收电压信号Vcmp的被动元件(这里为对象电阻31)与具有接地端的电位的基准电位部之间设置屏蔽区域。在图16中，虚线SHR概念性地表示屏蔽区域。另外，屏蔽驱动电路40以若由信号配线LL传输的电压信号Vcmp的电压上升则与之联动地使屏蔽区域的电压也上升，若由信号配线LL传输的电压信号Vcmp的电压下降则与之联动地使屏蔽区域的电压也下降的方式进行动作。
在第二实施方式的结构中也同样可以获得与第一实施方式的结构类似的作用及效果。但是，在第二实施方式的结构中，有必要由误差放大器20负责差动放大器60的输入端子之间的寄生电容(相当于图5的寄生电容Cb)的充放电或附加于差动放大器60内的初始阶段电路的寄生电容(未特别图示)的充放电，相应地，有必要提高误差放大器20的电流能力，或者，存在电压信号Vcmp发生钝化的可能性。因此，第一实施方式的结构优于第二实施方式的结构。
这里，对第一实施方式的图1的电路结构与第二实施方式的图15的电路结构进行比较。电源IC1具备应根据电压信号Vcmp而动作的后级电路，该后级电路中至少包括差动放大器60。在图1的结构中，在误差放大器20与后级电路之间插入有屏蔽驱动电路40，代替电压信号Vcmp其本身地，电压信号Vcmp’作为与电压信号Vcmp对应的信号被供给至后级电路(详细地，差动放大器60的非反相输入端子)。与此相对，在图15的结构中，通过使从误差放大器20的输出端子21延伸的信号配线LL的一端与后级电路(详细地，差动放大器60的非反相输入端子)连接，电压信号Vcmp其本身被供应至后级电路(详细地，差动放大器60的非反相输入端子)。
《第三实施方式》
下面对本发明的第三实施方式进行说明。图17中示出电源IC1中的布局的例子。第三实施方式中的布局可以适用于上述第一实施方式和第二实施方式中的任一实施方式，除非存在矛盾，也可以适用于后述其他实施方式。图17中示出了在半导体衬底上集成有构成电源IC1的各元件的半导体芯片CP1的示意性平面图。电源IC1中的半导体集成电路被安装在半导体芯片CP1。为了说明的具体化，在假定半导体芯片CP1具有长方形(包括正方形)的外形形状的基础上，X轴与Y轴在半导体芯片CP1的中心相互正交，在半导体芯片CP1的中心取原点O。但是，半导体芯片CP1的外形形状不限于长方形。
下面对XY面上的半导体芯片CP1的结构进行说明。作为半导体芯片CP1的外形形状的长方形具有彼此相对的边501和边502以及彼此相对的边503和边504。边501及边502平行于Y轴，边501位于X轴的正侧，边502位于X轴的负侧。边503和边504平行于X轴，边503位于Y轴的正侧，边504位于Y轴的负侧。
在半导体芯片CP1中，在Y轴的负侧的区域设有区域511～514。区域511是形成高侧晶体管10H的高侧晶体管区域，区域512是形成低侧晶体管10L的低侧晶体管区域。区域513是形成高侧驱动器(图3中，相当于NAND电路91)的高侧驱动器区域，区域514是形成低侧驱动器(图3中，相当于AND电路92)的低侧驱动器区域。从边502朝向边501，以区域513、511、512、514的顺序配置。在图17的半导体芯片CP1，区域512大于区域511，但也可以使区域511大于区域512，也可以使区域511和区域512的大小彼此相同。此外，区域511及区域512也可以跨于Y轴的负侧和正侧的区域而形成(对于区域513和区域514也同样如此)。
在半导体芯片CP1中，在Y轴的正侧的区域设有区域521～525。在区域521形成有误差放大器20及屏蔽驱动电路40。也可以在区域521还形成有箝位电路110。在区域522形成差动放大器60。在区域523形成相位补偿部30。在区域524设有用于连接误差放大器20和对象电阻31间的信号配线LL2。设于区域525的配线在第一实施方式和第二实施方式之间不同。即，在第一实施方式的结构(参照图1)中，对区域525设有连接屏蔽节点43和差动放大器60的非反相输入端子的配线，在第二实施方式的结构(参照图15和图16)中，对区域525设有连接误差放大器20的输出端子21和差动放大器60的非反相输入端子的配线(即，第二实施方式中的信号配线LL1)。
在X轴方向上沿从边502朝向边501的方向，且在Y轴方向上沿从边504朝向边503的方向，依次排列有区域522、525、521、524、523。
XY面上的区域521～523的位置关系不限于上述。即，在XY面上，也可以如上述在区域522与区域523之间设有区域521，但也可以取而代之地在区域521与区域523之间设有区域522，也可以在区域521与区域522之间设有区域523。无论哪一种情况下，都可以在平行于XY面的一个直线上配置有区域521～523。
《第四实施方式》
下面对本发明的第四实施方式进行说明。在第四实施方式中，对对象电阻的纵构造相关的变形例进行说明。图18A是第四实施方式的电源IC1中被动元件屏蔽技术相关的主要部分的纵剖视图。图18B是在图18A中附加了在第四实施方式的纵构造中形成的寄生电容及寄生二极管的图。第四实施方式的电源IC1具有P型半导体衬底341，在P型半导体衬底341上形成相当于对象电阻31的对象电阻344。在P型半导体衬底341上形成有构成电源IC1的各元件，但图18A和图18B中省略了对象电阻344以外的元件。符号CT_S、CT_R1及CT_R2表示设于第四实施方式的电源IC1的接触电极。
参照图18A，在P型半导体衬底341的主面侧(换言之，在P型半导体衬底341的上方侧)形成作为N型半导体区域的N型阱342。但是，这里，在N型阱342与P型半导体衬底341之间形成有N型半导体区域346。N型半导体区域346的杂质浓度高于或低于N型阱342的杂质浓度。也有时省略N型半导体区域346。
在形成N型阱342后，通过对N型阱342的形成区域的一部分从上方注入预定的杂质，将N型阱342的上侧一部分区域作为P型半导体区域。该P型半导体区域成为对象电阻344。可以由与形成通常的双极型晶体管的基极区域的半导体相同种类的半导体制作对象电阻344。除了对象电阻344的上侧，在对象电阻344的全方位，对象电阻344被N型阱342包围。在N型阱342的上部，通过在包围N型阱342的位置设置氧化膜343，使N型阱342与其他元件分离。氧化膜343可以是作为选择氧化膜的通过LOCOS的氧化膜。
在第四实施方式中，接触电极CT_S设于作为P型半导体区域的对象电阻344的外侧的位置且N型阱342在N型阱342的上部露出的位置，由此与N型阱342连接。通过金属配线向接触电极CT_S施加屏蔽电压，因而向N型阱342施加屏蔽电压(关于屏蔽电压，将在后描述)。
在第四实施方式中，接触电极CT_R1与对象电阻344的一端连接，接触电极CT_R2与对象电阻344的另一端连接。参照图1或图15，接触电极CT_R1与由金属配线构成的信号配线LL连接(换言之，通过该金属配线与节点NDA连接)，接触电极CT_R2通过金属配线与电容器32的一端连接(图18A和图18B中未图示金属配线及电容器32)。
P型半导体衬底341具有接地端的电位，相当于上述基准电位部。即，例如，通过使P型半导体衬底341的背面与接地端端子GND连接，向P型半导体衬底341施加接地端的电位。N型阱342相当于上述屏蔽区域。即，在第四实施方式的纵构造中，在与信号配线LL连接并接收电压信号Vcmp的被动元件344与具有接地端的电位的基准电位部341之间设有屏蔽区域342。
如图18B所示，在第四实施方式的纵构造中，在作为P型半导体区域的对象电阻344与N型阱342之间形成寄生二极管。在第四实施方式中，屏蔽电压被设为节点NDA的电压以上，以免电流流经对象电阻344与N型阱342之间的寄生二极管。第四实施方式中的屏蔽电压为节点NDA的电压以上的电压的同时，又呈现出与第一实施方式或第二实施方式的屏蔽节点43的电压相同的行为。
因此，在第四实施方式中，屏蔽驱动电路40被变形为具有以下功能。即，第四实施方式的屏蔽驱动电路40具有生成与电压信号Vcmp对应的节点NDA的电压(即，电压信号Vcmp的电压)以上的屏蔽电压的功能，此时，若由信号配线LL传输的电压信号Vcmp的电压上升，则与之联动地使屏蔽电压也上升，若由信号配线LL传输的电压信号Vcmp的电压下降，则与之联动地使屏蔽电压也下降。在组合第一实施方式和第四实施方式的情况下，可以对图1的结构在屏蔽驱动电路40中追加生成屏蔽电压的功能。另外，可以将如此生成的屏蔽电压供给至被构成为N型阱342的屏蔽区域，进而供给至屏蔽配线。此外，虽然在N型阱342及N型半导体区域346与P型半导体衬底341之间形成寄生二极管，但由于屏蔽电压不会低于接地端的电位，因而不会有通过了该寄生二极管的电流流动。
在对象电阻344与N型阱342之间形成寄生电容的同时，在N型阱342及N型半导体区域346与P型半导体衬底341之间也形成寄生电容，但对象电阻344与P型半导体衬底341之间不会产生直接的寄生电容。由于对对象电阻344与N型阱342之间的寄生电容以及对N型阱342及N型半导体区域346与P型半导体衬底341之间的寄生电容的充放电由屏蔽驱动电路40进行，因而误差放大器20自身的电流能力可以较低。
此外，当将第四实施方式的构造适用于实施例EX1_4(图13和图14)时，图14的半导体部510被解释为包括P型半导体衬底341、形成于P型半导体衬底341上的N型半导体区域346、N型阱342、氧化膜343以及对象电阻344。
当如第一实施方式所示由多晶硅形成对象电阻时，对象电阻具有负的温度系数。相比之下，当如第四实施方式那样形成对象电阻时，对象电阻将具有正的温度系数。可以根据需要的温度特性等采用任一形成方法。
《第五实施方式》
下面对本发明的第五实施方式进行说明。可以将上述各实施方式所示的包括电源IC1的开关电源装置SPS装载于任意的装置，且可以用作针对任意的负载的电源装置。图19示出在汽车等车辆CC上装载电源装置600的结构例。车辆CC中装载有能够输出预定的直流电压的电池BAT。利用电池BAT的输出电力，在进行车辆CC的发动机(未图示)的启动的同时，驱动被装载在车辆CC的各种各样的电装品(前灯等)。
作为电源装置600，可以采用上述任一实施方式所记载的包括电源IC1的开关电源装置SPS。对电源装置600的输入电压(相当于图1的电压Vin)既可以是电池BAT的输出电压其本身，也可以是基于电池BAT的输出电压生成的其他直流电压。可以对被装载于车辆CC的各种各样的负载(例如，空调、导航装置、显示设备、其他电源电路)供给电源装置600的输出电压(相当于图1的电压Vout)。
《第六实施方式》
下面对本发明的第六实施方式进行说明。虽然上面描述了对电压输入及电流输出的放大器(即，跨导放大器)适用本发明的结构例，但本发明也可以适用于电压输入及电压输出的放大器。
作为对电压输入及电压输出的放大器适用本发明的装置的例子，图20示出半导体装置1000。图20是半导体装置1000中包括的电路的部分电路图。半导体装置1000可以包括用于构成开关电源装置等的电路。半导体装置1000具备将电压信号Vsi作为输入信号来接收，并将与电压信号Vsi对应的电压信号Vso作为输出信号来输出的放大器1020、用于将放大器1020的输出侧的电压反馈至输入侧的反馈电路1030、屏蔽驱动电路1040以及后级电路1060。反馈电路1030具备电容器1031及电阻1032。屏蔽驱动电路1040具备被构成为N沟道型MOSFET的晶体管1041及与晶体管1041串联连接的恒流电路1042。
放大器1020是具备非反相输入端子、反相输入端子及输出端子的运算放大器，以非反相输入端子的电压为基准，对反相输入端子施加电压信号Vsi。放大器1020的输出端子与信号配线JJ连接，并通过信号配线JJ与电容器1031的一端连接，电容器1031的另一端通过电阻1032与放大器1020的反相输入端子连接。这样，在信号配线JJ生成基于放大器1020的输出信号的信号即与电压信号Vsi对应的电压信号Vso。电压信号Vso是具有从接地端观察到的电位的信号。由于放大器1020将电源电压VDD作为正侧的电源电压且将接地电位作为负侧的电源电压来进行驱动，因而电压信号Vso具有0V以上且电源电压VDD以下的范围内的电压值。
另一方面，放大器1020的输出端子通过信号配线JJ也与晶体管1041的栅极连接。将晶体管1041的栅极、电容器1031的一端、放大器1020的输出端子相互连接的节点特称为节点NDB。向晶体管41的漏极施加正的直流的电源电压VDD，在晶体管1041的源极与接地端之间设有恒流电路1042。此外，将晶体管1041的源极与恒流电路1042相连接的节点称为屏蔽节点1043。恒流电路1042以恒定电流(具有恒定的电流值的电流)从屏蔽节点1043朝向接地端流动的方式进行动作。向屏蔽节点1043施加与电压信号Vso对应的电压信号Vso’。电压信号Vso’下的电压成为比电压信号Vso下的电压低晶体管1041的栅极-源极间电压所相当的量的电压。因此，信号Vso’的电压也与信号Vso的电压的上升联动地上升，且信号Vso’的电压也与信号Vso的电压的下降联动地下降。晶体管1041的栅极-源极间电压可以被视为实质上恒定。
后级电路1060是应根据电压信号Vso而动作的任意的电路。由于电压信号Vso’是与电压信号Vso联动而变化的电压信号，后级电路1060可以基于电压信号Vso’来实现期望的动作。
信号配线JJ作为传输电压信号Vso的配线发挥功能。可以对该信号配线JJ适用上述信号配线屏蔽技术。此外，电容器1031与信号配线JJ连接并作为接收电压信号Vso的被动元件发挥功能。可以对该电容器1031适用上述被动元件屏蔽技术。信号配线屏蔽技术及被动元件屏蔽技术所带来的效果如上述。
图21是第六实施方式的信号配线屏蔽技术及被动元件屏蔽技术的概念图。
在信号配线屏蔽技术中，通过与信号配线JJ并列设置屏蔽配线，并将屏蔽节点1043连接于屏蔽配线，使屏蔽配线的电压与屏蔽节点1043上的电压一致。屏蔽配线是配置于具有接地端的电位的基准电位部与信号配线JJ之间的导电体。作为屏蔽配线的导电体基本上可以是金属配线，但也可以由未被分类为金属的导电性材料构成屏蔽配线。通过屏蔽配线的设置，抑制信号配线JJ与接地端(基准电位部)之间的寄生电容的形成。即，通过设置屏蔽配线，信号配线JJ与接地端(基准电位部)之间不会产生直接的寄生电容，或者，在与未设有屏蔽配线的结构的比较中，信号配线JJ与接地端之间的寄生电容变小。
另外，由于屏蔽节点1043与屏蔽配线连接，因而向屏蔽配线施加与电压信号Vso联动的电压信号Vso’的电压。即，屏蔽驱动电路1040以若由信号配线JJ传输的电压信号Vso的电压上升则与之联动地使屏蔽配线的电压也上升，若由信号配线JJ传输的电压信号Vso的电压下降则与之联动地使屏蔽配线的电压也下降的方式进行动作。
更具体地，当以电压信号Vso具有某一电压值的状态为在基准，放大器1020向上升方向改变电压信号Vso时，电压信号Vso’也将上升，但电压信号Vso’的上升伴有从屏蔽节点1043朝向屏蔽配线的电荷(正的电荷)的供给。此时的电荷从晶体管1041的源极通过屏蔽节点1043被供给至屏蔽配线，供进行屏蔽配线与接地端之间的寄生电容(图21中，寄生电容1210)的充电。
相反，当以电压信号Vso具有某一电压值的状态为在基准，放大器1020向下降方向改变电压信号Vso时，电压信号Vso’也将下降，但电压信号Vso’的下降伴有从屏蔽配线朝向屏蔽节点1043的电荷(正的电荷)的转移。此时的电荷从屏蔽配线通过屏蔽节点1043流向恒流电路1042，供进行屏蔽配线与接地端之间的寄生电容(图21中，寄生电容1210)的放电。
此外，在电压信号Vso的电压下降至0V附近的状况下，晶体管1041断开，不会发生通过了晶体管41的电流的流动，但在半导体装置1000进行通常动作时，不发生那样的状况，这里忽视该状况的存在。
在被动元件屏蔽技术中，在与信号配线JJ连接并接收电压信号Vso的被动元件与具有接地端的电位的基准电位部之间设有屏蔽区域，并由屏蔽驱动电路1040根据电压信号Vso来控制屏蔽区域的电压。在第六实施方式中，与信号配线JJ连接并接收电压信号Vso的被动元件是电容器1031。
屏蔽区域是形成于构成半导体装置1000的半导体衬底内的区域。通过屏蔽区域的设置，抑制上述被动元件与接地端(基准电位部)之间的寄生电容的形成。即，通过设置屏蔽区域，上述被动元件与接地端(基准电位部)之间不会产生直接的寄生电容，或者，在与未设有屏蔽区域的结构的比较中，被动元件与接地端之间的寄生电容变小。
另外，屏蔽节点1043连接于屏蔽区域而向屏蔽区域施加与电压信号Vso联动的电压信号Vso’的电压。即，屏蔽驱动电路1040以若由信号配线JJ传输的电压信号Vso的电压上升则与之联动地使屏蔽区域的电压也上升，若由信号配线JJ传输的电压信号Vso的电压下降则与之联动地使屏蔽区域的电压也下降的方式进行动作。
更具体地，当以电压信号Vso具有某一电压值的状态为在基准，放大器1020向上升方向改变电压信号Vso时，电压信号Vso’也将上升，但电压信号Vso’的上升伴有从屏蔽节点1043朝向屏蔽区域的电荷(正的电荷)的供给。此时的电荷从晶体管1041的源极通过屏蔽节点1043被供给至屏蔽区域，供进行屏蔽区域与接地端之间的寄生电容(图21中，寄生电容1220)的充电。
相反，当以电压信号Vso具有某一电压值的状态为基准，放大器1020向下降方向改变电压信号Vso时，电压信号Vso’也将下降，但电压信号Vso’的下降伴有从屏蔽区域朝向屏蔽节点1043的电荷(正的电荷)的转移。此时的电荷从屏蔽区域通过屏蔽节点1043流向恒流电路1042，供进行屏蔽区域与接地端之间的寄生电容(图21中，寄生电容1220)的放电。
图22A是第六实施方式的半导体装置1000中被动元件屏蔽技术相关的主要部分的纵剖视图。图22B是在图22A中附加了在第六实施方式的纵构造中形成的寄生电容及寄生二极管的图。第六实施方式的半导体装置1000具有P型半导体衬底1301，且在P型半导体衬底1301上形成相当于电容器1031的电容器CAP。在P型半导体衬底1301上形成有构成半导体装置1000的各元件，但图22A和图22B中省略了电容器CAP以外的元件。符号CT_S、CT_C1及CT_C2表示设于第六实施方式的半导体装置1000的接触电极。
参照图22A，在P型半导体衬底1301的主面侧(换言之，在P型半导体衬底1301的上方侧)形成作为N型半导体区域的N型阱1302。也可以在N型阱1302与P型半导体衬底1301之间形成有具有杂质浓度高于或低于N型阱1302的杂质浓度的N型半导体区域。在N型阱1302的上方经由氧化膜1303形成导电体1304。在导电体1304的上方经由氧化膜1305形成导电体1306。导电体1304及导电体1306由多晶硅、低电阻的半导体或金属构成。氧化膜1303及氧化膜1305可以是通过LOCOS的氧化膜。由导电体1304、氧化膜1305及导电体1306形成电容器CAP。电容器CAP与N型阱1302被氧化膜1303分离。
在平行于P型半导体衬底1301的主面及背面的XY面上，N型阱1302的大小大于电容器CAP的大小(即，导电体1304、氧化膜1305及导电体1306的每一个的大小)，在整个电容器CAP，N型阱1302介于电容器CAP与P型半导体衬底1301之间。
在第六实施方式中，接触电极CT_S通过贯通氧化膜1303的接触孔1307与N型阱1302连接。在接触孔1307内，存在与构成N型阱1302的N型半导体相同的N型半导体。接触孔1307可以被解释为是N型阱1302的一部分。参照图20，第六实施方式中的接触电极CT_S通过金属配线与屏蔽节点1043连接(图22A和图22B中未图示金属配线)。因此，屏蔽节点1043上的电压被施加至N型阱1302。
在第六实施方式中，接触电极CT_C1与相当于电容器CAP的一端的导电体1304连接，接触电极CT_C2与相当于电容器CAP的另一端的导电体1306连接。参照图20，接触电极CT_C1与由金属配线构成的信号配线JJ连接(换言之，通过该金属配线与节点NDB连接)，接触电极CT_C2通过金属配线与电阻1032的一端连接(在图22A和图22B中未图示金属配线及电阻1032)。
P型半导体衬底1301具有接地端的电位，相当于上述基准电位部。即，例如，通过使P型半导体衬底1301的背面与接地端端子GND连接，向P型半导体衬底1301施加接地端的电位。N型阱1302相当于上述屏蔽区域。即，在第六实施方式的纵构造中，在与信号配线JJ连接并接收电压信号Vso的被动元件CAP、1031与具有接地端的电位的基准电位部1301之间设有屏蔽区域1302。
如图22B所示，在N型阱1302与P型半导体衬底1301之间形成寄生二极管，但由于通过接触电极CT_S向N型阱1302施加屏蔽节点1043(参照图21)的电压，屏蔽节点1043的电压不会低于接地端的电位，因而电流不会流经该寄生二极管。
在导电体1304与N型阱1302之间形成寄生电容的同时，在N型阱1302与P型半导体衬底1301之间也形成寄生电容，但导电体1304与P型半导体衬底1301之间不会产生直接的寄生电容。对导电体1304与N型阱1302之间的寄生电容以及N型阱1302与P型半导体衬底1301之间的寄生电容的充放电由屏蔽驱动电路1040进行。
只要放大器1020具有通常的电流能力，则无需设置屏蔽驱动电路1040及N型阱1302(屏蔽区域)，电容器CAP与P型半导体衬底1301之间的寄生电容的充放电由放大器1020进行便足以。但是，在欲极力抑制放大器1020的电流能力的情况下，如上述设置屏蔽驱动电路1040及N型阱1302(屏蔽区域)较有益。
此外，在第六实施方式中，也可以颠倒电容器1031与电阻1032的位置关系。在这种情况下，在图20中，放大器1020的输出端子通过信号配线JJ与电阻1032的一端连接，电阻1032的另一端通过电容器1031与放大器1020的反相输入端子连接。另外，在这种情况下，对电阻1032适用被动元件屏蔽技术即可。
《第七实施方式》
下面对本发明的第七实施方式进行说明。在第七实施方式中，对第一至第六实施方式的若干变形技术等进行说明。
虽然上面对采用电源IC1来构成开关电源装置SPS的方法进行了描述，但也可以采用多个分立器件来构成与电源IC1内的电路同等的电路。作为包括在电源IC1内的元件的上述的任意的若干元件(例如，晶体管10H及晶体管10L)也可以设于电源IC1外而与电源IC1外接。相反，也可以将作为设于电源IC1外的元件的上述的任意的若干元件设于电源IC1内。
电源IC1形成用于开关电源装置SPS的半导体集成电路(换言之，包括所述半导体集成电路)，该用于开关电源装置SPS的半导体集成电路具备对输入电压Vin进行开关的输出级电路10和基于与通过该进行开关生成的输出电压Vout对应的反馈电压Vfb来控制输出级电路10的控制电路。在电源IC1中，可以认为控制电路包括误差放大器20、相位补偿部30、屏蔽驱动电路40、电流检测部50、差动放大器60、振荡器70、PWM比较器80、栅极驱动器90、轻负载检测比较器100、箝位电路110以及定时控制部120。
参照图1等，列举了在同步整流方式的降压型开关电源装置中适用本发明的结构的例子，但本发明的适用对象不限于此，也可以在非同步整流方式的开关电源装置中适用本发明(即，也可以采用将晶体管10L置换为二极管的结构)，也可以在升压型或升降压型开关电源装置中适用本发明。
关于任意的信号或电压，可以以无损于上述主旨的形式，颠倒(reverse)其高电平与低电平的关系。
可以以无损于上述主旨的形式，实施在N沟道型与P沟道型之间替换若干FET的类型的变形。此外，也可以实施在N型及P型之间替换上述纵构造的说明中示出的半导体的类型的变形。
可以以无损于上述主旨的形式，将上述各晶体管设为任意种类的晶体管。例如，作为MOSFET也可以将上述的晶体管置换为接合型FET、IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)或双极型晶体管。任意的晶体管具有第一电极、第二电极以及控制电极。在FET中，第一电极和第二电极中的一方是漏极，另一方是源极，且控制电极是栅极。在IGBT中，第一电极和第二电极中的一方是集电极，另一方是发射极，且控制电极是栅极。在不属于IGBT的双极型晶体管中，第一电极及第二电极中的一方是集电极，另一方是发射极，且控制电极是基极。
具有接地端的电位的基准电位部不仅限于半导体衬底，只要除了半导体衬底以外的部分也具有接地端的电位，则也有时包括在基准电位部。
《发明的考察》
下面对在上述各实施方式中被具体化的本发明进行考察。
本发明的一方面的半导体装置WA(参照图1、图4、图6等)的特征在于
，具备：放大器(例如20)，其具有输出端子(例如21)，并从所述输出端子输出与所供给的输入信号对应的信号(例如Ia)；信号配线(例如LL)，其与所述输出端子连接并传输基于所述放大器的输出信号的对象电压信号(例如Vcmp)；屏蔽配线(例如SHW1、SHW2)，其与所述信号配线并列设置；以及屏蔽驱动电路(例如40)，其基于所述对象电压信号来控制所述屏蔽配线的电压(例如Vcmp’)。
例如，在半导体装置WA中，所述屏蔽驱动电路可以响应于所述对象电压信号下的电压的上升、下降，使所述屏蔽配线的电压分别上升、下降。
更具体地，例如，在半导体装置WA中，所述屏蔽驱动电路可以具备：晶体管(例如41)，其具有接收所述对象电压信号的栅极；以及恒流电路(例如42)，其与所述晶体管串联连接，通过在所述晶体管和所述恒流电路之间的连接节点(例如43)与所述屏蔽配线之间进行与所述对象电压信号对应的电荷的输入输出来控制所述屏蔽配线的电压。
本发明的另一方面的半导体装置WB(参照图1、图4、图6等)的特征在于，具备：放大器(例如20)，其具有输出端子(例如21)，并从所述输出端子输出与所供给的输入信号对应的信号(例如Ia)；信号配线(例如LL)，其与所述输出端子连接并传输基于所述放大器的输出信号的对象电压信号(例如Vcmp)；被动元件(例如对象电阻31)，其与所述信号配线连接并接收所述对象电压信号；以及屏蔽驱动电路(例如40)，所述对象电压信号作为具有从预定的基准电位(接地端)观察到的电压的信号而生成，在具有所述基准电位的基准电位部(例如，图8A中，P型半导体衬底301)与所述被动元件(例如，图8A中对象电阻304)之间形成屏蔽区域(例如，图8A中，N型阱302)，所述屏蔽驱动电路基于所述对象电压信号来控制所述屏蔽区域的电压。
例如，在半导体装置WB中，所述屏蔽驱动电路可以响应于所述对象电压信号下的电压的上升、下降，使所述屏蔽区域的电压分别上升、下降。
更具体地，例如，在半导体装置WB中，所述屏蔽驱动电路可以具备：晶体管，其具有接收所述对象电压信号的栅极；以及恒流电路，其与所述晶体管串联连接，通过在所述晶体管和所述恒流电路之间的连接节点与所述屏蔽区域之间进行与所述对象电压信号对应的电荷的输入输出来控制所述屏蔽区域的电压。
又例如，在半导体装置WA或WB中，还可以设有应根据所述对象电压信号(例如Vcmp)来进行动作的后级电路(例如60)，所述晶体管与所述恒流电路之间的连接节点(例如43)上的信号(例如Vcmp’)作为与所述对象电压信号对应的信号被供给至所述后级电路(参照图1)。或者，例如，在半导体装置WA或WB中，还可以设有应根据所述对象电压信号(例如Vcmp)而动作的后级电路(例如60)，从所述输出端子(例如21)延伸的所述信号配线的一端与所述后级电路连接(参照图15)。
《第八实施方式》
下面对本发明的第八实施方式进行说明。图25是根据本发明的第八实施方式的电源电路5100的整体结构图。电源电路5100具备降压转换器5110和降压转换器5120、以及开关电路5130。降压转换器5110是根据预定的输入电压Vinx获得输出电压Vout1的降压型DC/DC转换器(直流-直流转换器)，降压转换器5120是根据预定的输入电压Vinx获得输出电压Vout2的降压型DC/DC转换器。对降压转换器5110及降压转换器5120的输入电压Vinx相互共用。输入电压Vinx以及输出电压Vout1和输出电压Vout2是正的直流电压。
[降压转换器5110]
首先，对降压转换器5110进行说明。降压转换器5110具备高侧晶体管5111H、低侧晶体管5111L、高侧驱动器5112H、低侧驱动器5112L、控制电路5113、电平转换器(levelshifter)5114、反馈电路5115、自举二极管(ブートストラップ用ダイオード)D1x、自举电容器(ブートストラップ用コンデンサ)C1x、电感器L1x、以及输出电容器Cout1而构成。晶体管5111H和晶体管5111L被构成为N沟道型MOSFET(metal-oxide-semiconductor field-effect transistor，金属氧化物半导体场效应晶体管)。
晶体管5111H的漏极与施加输入电压Vinx的端子5151(输入电压施加端子)连接，晶体管5111H的源极和晶体管5111L的漏极通过开关节点SW1相互公共连接，晶体管5111L的源极与接地端连接。即，对晶体管5111H和晶体管5111L的串联电路施加输入电压Vinx。
电容器C1x的一端与开关节点SW1连接，电容器C1x的另一端与自举节点(ブートノード)BT1连接。二极管D1x的阳极与被施加了预定的正的直流电压Vrg的端子5152连接，二极管D1x的阴极与自举节点BT1连接。电感器L1x的一端与开关节点SW1连接，电感器L1x的另一端与输出节点OUT1连接。电容器Cout1设于输出节点OUT1与接地端之间。在输出节点OUT1产生输出电压Vout1。在应施加输出电压Vout1的端子5153(输出电压施加端子)连接有输出节点OUT(可以解释为两者相同)。此外，输出节点OUT1也与反馈电路5115连接。反馈电路5115向控制电路5113输出与输出电压Vout1对应的反馈信号Vfb1。例如，反馈电路5115具有多个分压电阻，并将表示基于多个分压电阻的输出电压Vout1的分压的信号作为反馈信号Vfb1来生成。
控制电路5113基于反馈信号Vfb1来生成并输出对高侧驱动器5112H的高侧控制信号S1H及对低侧驱动器5112L的低侧控制信号S1L。控制信号S1H及控制信号S1L是分别取高电平或低电平的数字信号。在控制信号S1H及控制信号S1L中，高电平分别相当于直流电压Vrg的电位电平、低电平分别相当于接地端的电位电平。电平转换器5114连接有施加直流电压Vrg的端子和接地端，并且，连接有节点BT1和节点SW1。电平转换器5114基于所供给的直流电压Vrg和节点BT1与节点BSW1之间的电压，使控制信号S1H的电平转换(shift)并生成转换后的高侧控制信号S1H’。与高侧控制信号S1H同样，高侧控制信号S1H’也是取高电平或低电平的数字信号。但是，高侧控制信号S1H’中的高电平相当于自举节点BT1的电位电平，高侧控制信号S1H’中的低电平相当于开关节点SW1的电位电平。当控制信号S1H为高电平、低电平时，控制信号S1H’也分别成为高电平、低电平。在下文中，有时用自举电压(ブート電圧)Vbt1表示施加至自举节点BT1的电压，有时用开关电压Vsw1表示施加至开关节点SW1的电压。
栅极驱动器5112H与晶体管5111H的栅极连接并驱动晶体管5111H的栅极。详细而言，栅极驱动器5112H将自举电压Vbt1作为高电位侧的电源电压且将开关电压Vsw1作为低电位侧的电源电压来进行动作，并通过向晶体管5111H的栅极供给与高侧控制信号S1H’对应的栅极电压HG1来控制晶体管5111H的状态。当高侧控制信号S1H’的电平为高电平、低电平时，栅极驱动器5112H将栅极电压HG1的电平分别设为高电平、低电平。栅极电压HG1中的高电平相当于自举电压Vbt1的电平，栅极电压HG1中的低电平相当于开关电压Vsw1的电平。晶体管5111H在栅极电压HG1为高电平时成为导通状态，且在栅极电压HG1为低电平时成为断开状态。但是，若节点SW1与BT1之间的电位差变得小于晶体管5111H的栅极阈值电压，则即使栅极电压HG1为高电平，晶体管5111H也不会成为导通状态。此外，即使上述电位差为晶体管5111H的栅极阈值电压以上，当上述电位差较小时，晶体管5111H的导通电阻也相应地变大。
栅极驱动器5112L与晶体管5111L的栅极连接并驱动晶体管5111L的栅极。详细而言，栅极驱动器5112L将直流电压Vrg作为高电位侧的电源电压且将接地电位作为低电位侧的电源电压来进行动作，并通过向晶体管5111L的栅极供给与低侧控制信号S1L对应的栅极电压LG1来控制晶体管5111L的状态。当低侧控制信号S1L的电平为高电平、低电平时，栅极驱动器5112L将栅极电压LG1的电平分别设为高电平、低电平。栅极电压LG1中的高电平相当于直流电压Vrg的电位电平，栅极电压LG1中的低电平相当于接地端的电位电平。晶体管5111L在栅极电压LG1为高电平时成为导通状态，且在栅极电压LG1为低电平时成为断开状态。
在降压转换器5110中，对输出电压Vout1设定有目标电压Vtg1。目标电压Vtg1具有预定的正的直流电压值(例如5V)。控制电路5113基于反馈信号Vfb1，通过控制信号S1H及控制信号S1L的生成和输出来控制晶体管5111H及晶体管5111L的导通/断开状态，以使输出电压Vout1与目标电压Vtg1一致(从而，以减去输出电压Vout1与目标电压Vtg1之间的差)。
当输入电压Vinx高于目标电压Vtg1时，控制电路5113进行使晶体管5111H和晶体管5111L交替地导通、断开的降压开关控制SC1。在由控制电路5113进行的降压开关控制SC1中，交替地实现晶体管5111H被导通且晶体管5111L被断开的输出高状态和晶体管5111H被断开且晶体管5111L被导通的输出低状态，此时，基于反馈信号Vfb1来调整作为输出高状态的区间的长度和作为输出低状态的区间的长度的比。该调整是为了使输出电压Vout1与目标电压Vtg1一致(从而，以减去输出电压Vout1与目标电压Vtg1之间的差)而进行的。控制电路5113可以基于反馈信号Vfb1，利用脉冲宽度调制或脉冲频率调制来进行上述调整，这里，利用脉冲宽度调制来调整降压转换器5110的输出占空比。在降压转换器5110中，所谓的输出占空比表示作为输出高状态的区间相对于作为输出高状态的区间与作为输出低状态的区间的和的比(对于其他任意的降压转换器及升压转换器，也同样如此)。
在降压开关控制SC1中，如所周知，在输出高状态下，电流从输入电压Vinx的施加端子5151通过晶体管5111H流经电感器L1x，并在电感器L1x中储存能量，在之后的输出低状态下，基于电感器L1x的储存能量的电流通过晶体管5111L流经电感器L1x。在降压转换器5110中，通过输出高状态和输出低状态的反复，在开关节点SW1产生电位电平以输入电压Vinx的电位电平和接地端的电位电平而变化的矩形波状的开关电压，通过由电感器L1x及电容器Cout1对该开关电压进行平滑化来获得直流的输出电压Vout1。此外，在降压开关控制SC1中，为了防止晶体管5111H与晶体管5111L之间的贯通电流的产生，可以在作为输出高状态的区间与作为输出低状态的区间之间适当插入使晶体管5111H及晶体管5111L的双方均断开的死区时间区间(对于其他任意降压开关控制及升压开关控制也同样如此)。
在降压转换器5110中，由电容器C1x及二极管D1x形成自举电路BC1，利用自举电路BC1，能够进行晶体管5111H的栅极驱动。即，在降压转换器5110中，当执行降压开关控制SC1时，在晶体管5111L导通的输出低状态时(即，在开关节点SW1的电压实质上为0V时)，以自举节点BT1为高电位侧通过二极管D1x利用直流电压Vrg对电容器C1x进行充电，之后，若切换为输出高状态，则电容器C1x的端子间电压被维持为直流电压Vrg，而开关节点SW1的电压实质上上升至输入电压Vinx，因而自举电压Vbt1实质上成为电压(Vrg+Vinx)(这里，为便于说明，忽视二极管D1x的正向电压)。即，如图26A所示，节点BT1与节点SW1之间的电压(Vbt1－Vsw1)始终与直流电压Vrg实质上相同，因而能够通过驱动器5112H使晶体管5111H导通、断开。
在降压转换器5110中，基本上输入电压Vinx高于目标电压Vtg1，当输入电压Vinx为目标电压Vtg1以下时，控制电路5113进行高侧固定导通控制。在由控制电路5113进行的高侧固定导通控制中，控制信号S1H、S1L分别被固定为高电平、低电平，以使晶体管5111H、5111L分别被维持为导通、断开。例如，如图27A所示，以输入电压Vinx高于目标电压Vtg1的方式由控制电路5113进行降压开关控制SC1的状态为起点，若输入电压Vinx朝向目标电压Vtg1下降，则降压转换器5110的输出占空比朝向100％升高(升高的样貌在图27A中被省略)，若输入电压Vinx变为目标电压Vtg1以下，则达到输出占空比被固定为100％的状态。该输出占空比被固定为100％的控制相当于高侧固定导通控制。之后，若输入电压Vinx上升而变得高于目标电压Vtg1，则重新开始降压开关控制SC1。此外，为了附图的简略化，在图27A中，省略了调制输出占空比的样貌及开关电压Vsw1的振幅变动的样貌的图示(在后述图27B和图32中也同样如此)。
[降压转换器5120]
接下来，对降压转换器5120进行说明。降压转换器5120的构成要素、构成要素之间的连接关系及各构成要素的功能与降压转换器5110的构成要素、构成要素之间的连接关系及各构成要素的功能相同，下面对降压转换器5120进行详细说明。降压转换器5120具备高侧晶体管5121H、低侧晶体管5121L、高侧驱动器5122H、低侧驱动器5122L、控制电路5123、电平转换器5124、反馈电路5125、自举二极管D2x、自举电容器C2x、电感器L2x、以及输出电容器Cout2而构成。晶体管5121H和晶体管5121L被构成为N沟道型MOSFET(metal-oxide-semiconductor field-effect transistor，金属氧化物半导体场效应晶体管)。
晶体管5121H的漏极与施加输入电压Vinx的端子5151(输入电压施加端子)连接，晶体管5121H的源极和晶体管5121L的漏极通过开关节点SW2相互公共连接，晶体管5121L的源极与接地端连接。即，对晶体管5121H和晶体管5121L的串联电路施加输入电压Vinx。
电容器C2x的一端与开关节点SW2连接，电容器C2x的另一端与自举节点BT2连接。二极管D2x的阳极与被施加预定的正的直流电压Vrg的端子5152连接，二极管D2x的阴极与自举节点BT2连接。电感器L2x的一端与开关节点SW2连接，电感器L2x的另一端与输出节点OUT2连接。电容器Cout2设于输出节点OUT2与接地端之间。在输出节点OUT2产生输出电压Vout2，在应施加输出电压Vout2的端子5154(输出电压施加端子)连接有输出节点OUT2。此外，输出节点OUT2也与反馈电路5125连接。反馈电路5125向控制电路5123输出与输出电压Vout2对应的反馈信号Vfb2。例如，反馈电路5125具有多个分压电阻，并将表示多个分压电阻对输出电压Vout2的分压的信号作为反馈信号Vfb2来生成。
控制电路5123基于反馈信号Vfb2来生成并输出对高侧驱动器5122H的高侧控制信号S2H及对低侧驱动器5122L的低侧控制信号S2L。控制信号S2H和控制信号S2L分别是取高电平或低电平的数字信号。在控制信号S2H及控制信号S2L中，高电平分别相当于直流电压Vrg的电位电平，低电平分别相当于接地端的电位电平。在电平转换器5124，连接有被施加直流电压Vrg的端子和接地端，并且，连接有节点BT2和节点SW2。电平转换器5124基于所供给的直流电压Vrg和节点BT2与节点SW2之间的电压，使控制信号S2H的电平转换并生成转换后的高侧控制信号S2H’。与高侧控制信号S2H同样，高侧控制信号S2H’也是取高电平或低电平的数字信号。但是，高侧控制信号S2H’中的高电平相当于自举节点BT2的电位电平，高侧控制信号S2H’中的低电平相当于开关节点SW2的电位电平。当控制信号S2H为高电平、低电平时，控制信号S2H’也分别成为高电平、低电平。在下文中，有时用自举电压Vbt2表示施加至自举节点BT2的电压，有时用开关电压Vsw2表示施加至开关节点SW2的电压。
栅极驱动器5122H与晶体管5121H的栅极连接并驱动晶体管5121H的栅极。详细而言，栅极驱动器5122H将自举电压Vbt2作为高电位侧的电源电压且将开关电压Vsw2作为低电位侧的电源电压来进行动作，并通过向晶体管5121H的栅极供给与高侧控制信号S2H’对应的栅极电压HG2来控制晶体管5121H的状态。当高侧控制信号S2H’的电平为高电平、低电平时，栅极驱动器5122H将栅极电压HG2的电平分别设为高电平、低电平。栅极电压HG2中的高电平相当于自举电压Vbt2的电平，栅极电压HG2中的低电平相当于开关电压Vsw2的电平。晶体管5121H在栅极电压HG2为高电平时成为导通状态，且在栅极电压HG2为低电平时成为断开状态。但是，若节点SW2与BT2之间的电位差变得小于晶体管5121H的栅极阈值电压，则即使栅极电压HG2为高电平，晶体管5121H也不会成为导通状态。此外，即使上述电位差为晶体管5121H的栅极阈值电压以上，当上述电位差较小时，晶体管5121H的导通电阻也相应地变大。
栅极驱动器5122L与晶体管5121L的栅极连接并驱动晶体管5121L的栅极。详细而言，栅极驱动器5122L将直流电压Vrg作为高电位侧的电源电压且将接地电位作为低电位侧的电源电压来进行动作，并通过向晶体管5121L的栅极供给与低侧控制信号S2L对应的栅极电压LG2来控制晶体管5121L的状态。当低侧控制信号S2L的电平为高电平、低电平时，栅极驱动器5122L将栅极电压LG2的电平分别设为高电平、低电平。栅极电压LG2中的高电平相当于直流电压Vrg的电位电平，栅极电压LG2中的低电平相当于接地端的电位电平。晶体管5121L在栅极电压LG2为高电平时成为导通状态，且在栅极电压LG2为低电平时成为断开状态。
在降压转换器5120中，对输出电压Vout2设定有目标电压Vtg2。目标电压Vtg2是具有预定的正的直流电压值(例如3V)。控制电路5123基于反馈信号Vfb2，通过控制信号S2H及控制信号S2L的生成和输出来控制晶体管5121H及晶体管5121L的导通/断开状态，以使输出电压Vout2与目标电压Vtg2一致(从而，以减去输出电压Vout2与目标电压Vtg2之间的差)。
当输入电压Vinx高于目标电压Vtg2时，控制电路5123进行使晶体管5121H和晶体管5121L交替地导通、断开的降压开关控制SC2。在由控制电路5123进行的降压开关控制SC2中，交替地实现晶体管5121H被导通且晶体管5121L被断开的输出高状态和晶体管5121H被断开且晶体管5121L被导通的输出低状态，此时，基于反馈信号Vfb2来调整作为输出高状态的区间的长度和作为输出低状态的区间的长度的比。该调整是为了使输出电压Vout2与目标电压Vtg2一致(从而，以减去输出电压Vout2与目标电压Vtg2之间的差)而进行的。控制电路5123可以基于反馈信号Vfb2，利用脉冲宽度调制或脉冲频率调制来进行上述调整，这里，利用脉冲宽度调制来调整降压转换器5120的输出占空比。
在降压开关控制SC2中，如所周知，在输出高状态下电流从输入电压Vinx的施加端子5151通过晶体管5121H流经电感器L2x，并在电感器L2x中储存能量，在之后的输出低状态下，基于电感器L2x的储存能量的电流通过晶体管5121L流经电感器L2x。在降压转换器5120中，通过输出高状态和输出低状态的反复，在开关节点SW2产生电位电平以输入电压Vinx的电位电平和接地端的电位电平而变化的矩形波状的开关电压，通过由电感器L2x及电容器Cout2对该开关电压进行平滑化来获得直流的输出电压Vout2。
在降压转换器5120中，由电容器C2x及二极管D2x形成自举电路BC2，利用自举电路BC2，能够进行晶体管5121H的栅极驱动。即，在降压转换器5120中，当执行降压开关控制SC2时，在晶体管5121L被导通的输出低状态时(即，在开关节点SW2的电压实质上为0V时)，以自举节点BT2为高电位侧通过二极管D2x利用直流电压Vrg对电容器C2x进行充电，之后，若切换为输出高状态，则电容器C2x的端子间电压被维持为直流电压Vrg，而开关节点SW2的电压实质上上升至输入电压Vinx，因而自举电压Vbt2实质上成为电压(Vrg+Vinx)(这里，为便于说明，忽视二极管D2x的正向电压)。即，如图26B所示，节点BT2与节点SW2之间的电压(Vbt2－Vsw2)始终与直流电压Vrg实质上相同，因而能够由驱动器5122H使晶体管5121H导通、断开。
在降压转换器5120中，基本上输入电压Vinx高于目标电压Vtg2，当输入电压Vinx为目标电压Vtg2以下时，控制电路5123进行高侧固定导通控制。在由控制电路5123进行的高侧固定导通控制中，控制信号S2H、S2L分别被固定为高电平、低电平，以使晶体管5121H、5121L分别被维持为导通、断开。例如，如图27B所示，以输入电压Vinx高于目标电压Vtg2的方式由控制电路5123进行降压开关控制SC2的状态为起点，若输入电压Vinx朝向目标电压Vtg2下降，则降压转换器5120的输出占空比朝向100％升高(升高的样貌在图27B中被省略)，若输入电压Vinx变为目标电压Vtg2以下，则达到输出占空比被固定为100％的状态。该输出占空比被固定为100％的控制相当于高侧固定导通控制。之后，若输入电压Vinx上升而变得高于目标电压Vtg2，则重新开始降压开关控制SC2。
[开关电路5130]
关注降压转换器5110，理想地，如上述(参照图26A)，自举电压Vbt1始终比开关电压Vsw1高直流电压Vrg所相当的量，但实际上，如图28所示，在高侧晶体管5111H导通的期间内，由于流经高侧驱动器5112H的电流(驱动器112的消耗电流，从自举节点BT1通过驱动器5112H流经开关节点SW1的电流)，自举电压Vbt1随着时间的经过逐渐下降。
假设，若由降压转换器5110以充分高的开关频率继续进行降压开关控制SC1，则在自举电压Vbt1下降到无法使高侧晶体管5111H导通之前，低侧晶体管5111L导通，从而能够再次对电容器C1x进行充电，因而不会发生问题。
然而，在从图25的电源电路5100中删除开关电路5130的虚拟电源电路(未图示)中，当因为输入电压Vinx为目标电压Vtg1以下而将控制信号S1H维持为高电平时，即使控制信号S1H为高电平，由于自举电压Vbt1下降，也无法将高侧晶体管5111H维持为导通，其结果，输出电压Vout1远远与目标电压Vtg1相差悬殊。虽然上面关注降压转换器5110对虚拟电源电路的行为进行了说明，但对于降压转换器5120也同样如此。
在本实施方式的电源电路5100中，通过开关电路5130的功能，如下那样确保用于使高侧晶体管5111H及高侧晶体管5121H导通、断开的驱动电压。
即，开关电路5130设于自举节点BT1与自举节点BT2之间，并在高侧晶体管5111H和高侧晶体管5121H的双方均被导通的双导通区间使自举节点BT1与自举节点BT2之间导通，并且，在除此之外的区间，使自举节点BT1与自举节点BT2之间不导通。使自举节点BT1与自举节点BT2之间导通的定时由控制电路5113及控制电路5123控制。为了进行该控制，向开关电路5130供给高侧控制信号S1H及高侧控制信号S2H或基于它们的信号(例如，栅极电压HG1及栅极电压HG2)。如图29所示，高侧控制信号S1H和高侧控制信号S2H同时为高电平的区间或栅极电压HG1和栅极电压HG2同时为高电平的区间相当于高侧晶体管5111H和高侧晶体管5121H双方均被导通的双导通区间，可以采用在双导通区间的全部使自举节点BT1与自举节点BT2之间导通的结构，也可以采用只在双导通区间的一部分使自举节点BT1与自举节点BT2之间导通的结构。
图25中示出由相互串联连接的开关Q1及开关Q2构成开关电路5130的例子。开关Q1可以是在高侧控制信号S1H或栅极电压HG1为高电平、低电平时(即，高侧晶体管5111H被导通、断开时)分别被导通、关断的开关，开关Q2可以是在高侧控制信号S2H或栅极电压HG2为高电平、低电平时(即，高侧晶体管5121H被导通、断开时)分别被导通、关断的开关。这样，将仅在高侧控制信号S1H和高侧控制信号S2H同时为高电平的区间或栅极电压HG1和栅极电压HG2同时为高电平的区间(即，仅在晶体管5111H和晶体管5121H的双导通区间)，通过开关Q1及开关Q2使自举节点BT1与自举节点BT2之间导通。
图30中示出示例CS1(case CS1)中的电源电路5100内的各部电压波形与开关Q1及开关Q2的状态的关系。在示例CS1中，由于“Vinx＞Vtg1”且“Vinx＞Vtg2”，因此分别在降压转换器5110及降压转换器5120中进行开关控制(降压开关控制SC1及降压开关控制SC2)。由降压转换器5110进行的根据输入电压Vinx生成输出电压Vout1的动作和由降压转换器5120进行的由输入电压Vinx生成输出电压Vout2的动作相互独立，何时发生双导通区间不明。如
图30所示，若不发生高侧晶体管5111H和高侧晶体管5121H同时导通的定时，则电流不流经开关电路5130，电源电路5100变得与上述虚拟电源电路等价。但是，只要是通过各降压转换器进行开关控制，则按照每次开关来进行自举电容器C1x和自举电容器C2x的充电，因而不会有问题。此外，即使发生了高侧晶体管5111H和高侧晶体管5121H同时导通的定时，由于可以设想得到自举节点BT1和自举节点BT2的电位实质上为相同电位，因而也不会发生什么问题。
图31中示出示例CS2中的电源电路5100内的各部电压波形与开关Q1及开关Q2的状态的关系。在示例CS2中，在降压转换器5110因“Vinx＜Vtg1”而执行高侧固定导通控制(参照图27A)，而在降压转换器5120因“Vinx＞Vtg2”而执行降压开关控制SC2(参照图27B)。此时，由于降压转换器5110的自举电路BC1不发挥功能，因此若开关Q2为断开状态，则通过驱动器5112H的电路电流使自举电压Vbt1逐渐下降。但是，由于开关Q1始终被导通，因而在开关Q2被导通的定时，节点BT1与节点BT2之间导通并进行电荷的交接。由于开关Q2在高侧晶体管5121H为导通状态的定时，即在“Vbt2＝Vinx+Vrg”的定时被导通，因此，每当开关Q2导通时，自举电压Vbt1被上调至“Vinx+Vrg”的电平，并被保持在“Vinx+Vrg”的电平附近(但是，这里，忽视二极管D2x的正向电压)。因此，在示例CS2中，降压转换器5110能够维持高侧晶体管5111H的导通状态。
虽然未特别图示，但是在降压转换器5110因“Vinx＞Vtg1”而执行降压开关控制SC1(参照图27A)，而在降压转换器5120因“Vinx＜Vtg2”而执行高侧固定导通控制(参照图27B)的示例CS3中也同样如此。
使利用开关电路5130的上述动作有效属于在降压转换器5110和降压转换器5120中的任一方始终进行降压开关控制的情况。因此，例如，如图32所示，在由于输入电压Vinx的变动使得输入电压Vinx可能变得高于或低于降压转换器5110的目标电压Vtg1的情况中，优选地，通过将小于输入电压Vinx的变动范围的下限的电压设定为降压转换器5120的目标电压Vtg2，在降压转换器5120始终进行降压开关控制SC2。在针对输入电压Vinx的目标电压Vtg1及目标电压Vtg2的关系相反的情况中也同样如此。
或者，也可以采用通过对高侧晶体管5111H导通的占空比(即，降压转换器5110的输出占空比)设置低于100％的上限，在降压转换器5110始终进行降压开关控制SC1的方法MT1，或通过对高侧晶体管5121H导通的占空比(即，降压转换器5120的输出占空比)设置低于100％的上限，在降压转换器5120始终进行降压开关控制SC2的方法MT2。不仅是由于输入电压Vinx的变动可能使输入电压Vinx变得高于或低于降压转换器5110的目标电压Vtg1的情况，在除此之外的情况中，也可以采用方法MT1或方法MT2。
为了说明的具体化，在方法MT1和方法MT2中，关注方法MT2来进行说明。在图27B中，设想了可以由降压转换器5120执行高侧固定导通控制，当采用方法MT2时，即使输入电压Vinx成为目标电压Vtg2以下，在降压转换器5120，也不执行高侧固定导通控制，而是执行降压开关控制SC2。即，控制电路5123将基于反馈信号Vfb2来调整降压转换器5120的输出占空比，当采用方法MT2时，对降压转换器5120的输出占空比设定低于100％的上限占空比(例如90％)，即使输入电压Vinx成为目标电压Vtg2以下，降压转换器5120的输出占空比的上升也被限制至上限占空比(例如90％)。其结果，降压转换器5120的输出电压Vout2变得低于输入电压Vinx，但能够确保始终执行降压开关控制SC2。例如，在输入电压Vinx可能在10V～4V之间变动的情况中，假设目标电压Vtg1、Vtg2分别为7V、5V，则当“Vinx＝4V”时，由降压转换器5110执行高侧固定导通动作，而降压转换器5120的输出占空比上升至上限占空比(例如90％)并被固定，输出电压Vout1变得等同于输入电压Vinx，而输出电压Vout2成为“输入电压Vinx和上限占空比的积”的程度。
[自举电路的变形]
可以在自举电路BC1及自举电路BC2中分别适用将自举二极管D1x和自举二极管D2x置换为自举开关的变形。此时，变形后的自举电路BC1中的自举开关在降压转换器5110的输出高状态下被断开，且在降压转换器5110的输出低状态下被导通。同样地，变形后的自举电路BC2中的自举开关在降压转换器5120的输出高状态下被断开，且在降压转换器5120的输出低状态下被导通。
更具体地，也可以将自举电路BC1变形为图33A所示的自举电路BC1’。自举电路BC1’由连接于节点BT1与节点SW1之间的自举电容器C1x和作为自举开关的自举晶体管M1x构成。晶体管M1x被构成为P沟道型MOSFET。晶体管M1x的漏极与直流电压Vrg的施加端子5152连接，晶体管M1x的源极与节点BT1连接。另外，在降压转换器5110中包括用于在降压转换器5110的输出高状态下使晶体管M1x断开且在降压转换器5110的输出低状态下使晶体管M1x导通的电路(未图示；也可以是控制电路5113)即可。
同样地，也可以将自举电路BC2变形为图33B所示的自举电路BC2’。自举电路BC2’由连接于节点BT2与节点SW2之间的自举电容器C2x和作为自举开关的自举晶体管M2x构成。晶体管M2x被构成为P沟道型MOSFET。晶体管M2x的漏极与直流电压Vrg的施加端子5152连接，晶体管M2x的源极与节点BT2连接。另外，在降压转换器5210中包括用于在降压转换器5120的输出高状态下使晶体管M2x断开且在降压转换器5120的输出低状态下使晶体管M2x导通的电路(未图示；也可以是控制电路5123)即可。
自举二极管D1x和自举二极管D2x、以及自举开关M1x和自举开关M2x作为用于对自举电容器C1x和自举电容器C2x进行充电的充电用元件发挥功能。若作为充电用元件采用自举开关，则与采用自举二极管的情况相比，可以将自举节点BT1和节点BT2的电位提升自举二极管的正向电压所相当的量，且可以减少使电流流经充电用元件时的功率损失。
《第九实施方式》
下面对本发明的第九实施方式进行说明。图34是本发明的第九实施方式的电源电路5200的整体结构图。电源电路5200具备升压转换器5210、降压转换器5220以及开关电路5230。升压转换器5210是根据预定的输入电压Vina获得输出电压Vouta的升压型的DC/DC转换器，降压转换器5220是将输出电压Vouta作为输入电压Vinb接收并根据输入电压Vinb获得输出电压Voutb的降压型DC/DC转换器。输入电压Vina和输入电压Vinb、以及输出电压Vouta和输出电压Voutb是正的直流电压。
[升压转换器5210]
首先对升压转换器5210进行说明。升压转换器5210具备高侧晶体管5211H、低侧晶体管5211L、高侧驱动器5212H、低侧驱动器5212L、控制电路5213、电平转换器5214、反馈电路5215、自举二极管Dax、自举电容器Cax、电感器Lax、以及输出电容器Couta而构成。晶体管5211H和晶体管5211L被构成为N沟道型MOSFET(metal-oxide-semiconductor field-effect transistor，金属氧化物半导体场效应晶体管)。
晶体管5211H的漏极与施加输出电压Vouta的输出节点OUTa连接，晶体管5211H的源极和晶体管5211L的漏极通过开关节点SWa相互公共连接，晶体管5211L的源极与接地端连接。即，对晶体管5211H和晶体管5211L的串联电路施加输出电压Vouta。
电容器Cax的一端与开关节点SWa连接，电容器Cax的另一端与自举节点BTa连接。二极管Dax的阳极与被施加预定的正的直流电压Vrg的端子5252连接，二极管Dax的阴极与自举节点BTa连接。电感器Lax的一端与施加输入电压Vina的端子5251(输入电压施加端子)连接，电感器Lax的另一端与开关节点SWa连接。电容器Couta设于输出节点OUTa与接地端之间。在输出节点OUTa产生输出电压Vouta。此外，输出节点OUTa也与反馈电路5215连接。反馈电路5215向控制电路5213输出与输出电压Vouta对应的反馈信号Vfba。例如，反馈电路5215具有多个分压电阻，并将表示多个分压电阻对输出电压Vouta的分压的信号作为反馈信号Vfba来生成。
控制电路5213基于反馈信号Vfba来生成并输出对高侧驱动器5212H的高侧控制信号SaH及对低侧驱动器5212L的低侧控制信号SaL。控制信号SaH和控制信号SaL分别是取高电平或低电平的数字信号。在控制信号SaH及控制信号SaL中，高电平分别相当于直流电压Vrg的电位电平，低电平分别相当于接地端的电位电平。在电平转换器5214，连接有被施加直流电压Vrg的端子和接地端，并且，连接有节点BTa和节点SWa。电平转换器5214基于所供给的直流电压Vrg和节点BTa与节点SWa之间的电压，使控制信号SaH的电平转换并生成转换后的高侧控制信号SaH’。与高侧控制信号SaH同样，高侧控制信号SaH’也是取高电平或低电平的数字信号。但是，高侧控制信号SaH’中的高电平相当于自举节点BTa的电位电平，高侧控制信号SaH’中的低电平相当于开关节点SWa的电位电平。当控制信号SaH为高电平、低电平时，控制信号SaH’也分别成为高电平、低电平。在下文中，有时用自举电压Vbta表示施加至自举节点BTa的电压，有时用开关电压Vswa表示施加至开关节点SWa的电压。
栅极驱动器5212H与晶体管5121H的栅极连接并驱动晶体管5211H的栅极。详细而言，栅极驱动器5212H将自举电压Vbta作为高电位侧的电源电压且将开关电压Vswa作为低电位侧的电源电压来进行动作，并通过向晶体管5211H的栅极供给与高侧控制信号SaH’对应的栅极电压HGa来控制晶体管5211H的状态。当高侧控制信号SaH’的电平为高电平、低电平时，栅极驱动器5212H将栅极电压HGa的电平分别设为高电平、低电平。栅极电压HGa中的高电平相当于自举电压Vbta的电平，栅极电压HGa中的低电平相当于开关电压Vswa的电平。晶体管5211H在栅极电压HGa为高电平时成为导通状态，且在栅极电压HGa为低电平时成为断开状态。但是，若节点SWa与节点BTa之间的电位差变得小于晶体管5211H的栅极阈值电压，则即使栅极电压HGa为高电平，晶体管5211H也不会成为导通状态。此外，即使上述电位差为晶体管5211H的栅极阈值电压以上，当上述电位差较小时，晶体管5211H的导通电阻也变大。
栅极驱动器5212L与晶体管5211L的栅极连接并驱动晶体管5211L的栅极。详细而言，栅极驱动器5212L将直流电压Vrg作为高电位侧的电源电压且将接地电位作为低电位侧的电源电压来进行动作，并通过向晶体管5211L的栅极供给与低侧控制信号SaL对应的栅极电压LGa来控制晶体管5211L的状态。当低侧控制信号SaL的电平为高电平、低电平时，栅极驱动器5212L将栅极电压LGa的电平分别设为高电平、低电平。栅极电压LGa中的高电平相当于直流电压Vrg的电位电平，栅极电压LGa中的低电平相当于接地端的电位电平。晶体管5211L在栅极电压LGa为高电平时成为导通状态，且在栅极电压LGa为低电平时成为断开状态。
在升压转换器5210中，对输出电压Vouta设定目标电压Vtga。目标电压Vtga具有预定的正的直流电压值(例如8.5V)。控制电路5213基于反馈信号Vfba，通过控制信号SaH及控制信号SaL的生成和输出来控制晶体管5211H及晶体管5211L的导通/断开状态，以使输出电压Vouta与目标电压Vtga一致(从而，以减去输出电压Vouta与目标电压Vtga之间的差)。
当输入电压Vina低于目标电压Vtga时，控制电路5213进行使晶体管5211H和晶体管5211L交替地导通、断开的升压开关控制SC3。在由控制电路5213进行的降压开关控制SC3中，交替地实现晶体管5211H被导通且晶体管5211L被断开的输出高状态和晶体管5211H被断开且晶体管5211L被导通的输出低状态，此时，基于反馈信号Vfba来调整作为输出高状态的区间的长度和作为输出低状态的区间的长度的比。该调整是为了使输出电压Vouta与目标电压Vtga一致(从而，以减去输出电压Vouta与目标电压Vtga之间的差)而进行的。控制电路5213可以基于反馈信号Vfba，利用脉冲宽度调制或脉冲频率调制来进行上述调整，这里，利用脉冲宽度调制来调整降压转换器5210的输出占空比。
在升压开关控制SC3中，如所周知，在输出低状态下，电流从输入电压Vina的施加端子5251通过电感器Lax及晶体管5211L而流动，并在电感器Lax中储存能量，在之后的输出高状态下，基于电感器Lax的储存能量的电流通过晶体管5211H朝向输出节点OUTa流动。通过在输出电容器Couta中储存基于该电流的电荷来获得输出电压Vouta。
在升压转换器5210中，由电容器Cax及二极管Dax形成自举电路BCa，利用自举电路BCa，能够进行晶体管5211H的栅极驱动。即，在升压转换器5210中，当执行升压开关控制SC3时，在晶体管5211L被导通的输出低状态时(即，在开关节点SWa的电压实质上为0V时)，以自举节点BTa为高电位侧通过二极管Dax利用直流电压Vrg对电容器Cax进行充电，之后，若切换为输出高状态，则电容器Cax的端子间电压被维持为直流电压Vrg，而开关节点SWa的电压实质上上升至输出电压Vouta，因而自举电压Vbta实质上成为电压(Vrg+Vouta)(这里，为便于说明，忽视二极管Dax的正向电压)。即，如图35A所示，节点BTa与节点SWa之间的电压(Vbta－Vswa)始终与直流电压Vrg实质上相同，因而能够由驱动器5212H使晶体管5211H导通、断开。
升压转换器5210的本来的升压功能是在输入电压Vina低于目标电压Vtga时实现的，但有时输入电压Vina为目标电压Vtga以上，当输入电压Vina为目标电压Vtga以上时，控制电路5213进行高侧固定导通控制。在由控制电路5213进行的高侧固定导通控制中，控制信号SaH、SaL分别被固定为高电平、低电平，以使晶体管5211H、5211L分别被维持为导通、断开。图36中示出升压转换器5210中的各电压与所执行的控制的关系。为了附图的简略化，在图36中，省略了调制输出占空比的样貌及开关电压Vswa的振幅变动的样貌的图示。
[降压转换器5220]
接下来，对降压转换器5220进行说明。降压转换器5220与图25的降压转换器5120仅在所分配的符号上不同，降压转换器5220与图25的降压转换器5120相同，为了明确与升压转换器5210的关系，下面对降压转换器5220进行详细说明。降压转换器5220具备高侧晶体管5221H、低侧晶体管5221L、高侧驱动器5222H、低侧驱动器5222L、控制电路5223、电平转换器5224、反馈电路5225、自举二极管Dbx、自举电容器Cbx、电感器Lbx、以及输出电容器Coutb而构成。晶体管5221H和晶体管5221L被构成为N沟道型MOSFET(metal-oxide-semiconductor field-effect transistor，金属氧化物半导体场效应晶体管)。
晶体管5221H的漏极与升压转换器5210的输出节点OUTa连接。即，升压转换器5210的输出电压Vouta作为输入电压Vinb被施加至晶体管5221H的漏极。晶体管5221H的源极和晶体管5221L的漏极通过开关节点SWb相互公共连接，晶体管5221L的源极与接地端连接。这样，对晶体管5221H和晶体管5221L的串联电路施加输入电压Vinb。
电容器Cbx的一端与开关节点SWb连接，电容器Cbx的另一端与自举节点BTb连接。二极管Dbx的阳极与被施加预定的正的直流电压Vrg的端子5252连接，二极管Dbx的阴极与自举节点BTb连接。电感器Lbx的一端与开关节点SWb连接，电感器Lbx的另一端与输出节点OUTb连接。电容器Coutb设于输出节点OUTb与接地端之间。在输出节点OUTb产生输出电压Voutb。在应施加输出电压Voutb的端子5253(输出电压施加端子)连接有输出节点OUTb(两者可以被解释为是相同的)。此外，输出节点OUTb也与反馈电路5225连接。反馈电路5225向控制电路5223输出与输出电压Voutb对应的反馈信号Vfbb。例如，反馈电路5225具有多个分压电阻，并将表示多个分压电阻对输出电压Voutb的分压的信号作为反馈信号Vfbb来生成。
控制电路5223基于反馈信号Vfbb来生成并输出对高侧驱动器5222H的高侧控制信号SbH及对低侧驱动器5222L的低侧控制信号SbL。控制信号SbH和控制信号SbL分别是取高电平或低电平的数字信号。在控制信号SbH及控制信号SbL中，高电平分别相当于直流电压Vrg的电位电平，低电平分别相当于接地端的电位电平。在电平转换器5224，连接有被施加直流电压Vrg的端子和接地端，并且，连接有节点BTb和节点SWb。电平转换器5224基于所供给的直流电压Vrg和节点BTb与节点SWb之间的电压，使控制信号SbH的电平转换并生成转换后的高侧控制信号SbH’。与高侧控制信号SbH同样，高侧控制信号SbH’也是取高电平或低电平的数字信号。但是，高侧控制信号SbH’中的高电平相当于自举节点BTb的电位电平，高侧控制信号SbH’中的低电平相当于开关节点SWb的电位电平。当控制信号SbH为高电平、低电平时，控制信号SbH’也分别成为高电平、低电平。在下文中，有时用自举电压Vbtb表示施加至自举节点BTb的电压，有时用开关电压Vswb表示施加至开关节点SWb的电压。
栅极驱动器5222H与晶体管5221H的栅极连接并驱动晶体管5221H的栅极。详细而言，栅极驱动器5222H将自举电压Vbtb作为高电位侧的电源电压且将开关电压Vswb作为低电位侧的电源电压来进行动作，并通过向晶体管5221H的栅极供给与高侧控制信号SbH’对应的栅极电压HGb来控制晶体管5221H的状态。当高侧控制信号SbH’的电平为高电平、低电平时，栅极驱动器5222H将栅极电压HGb的电平分别设为高电平、低电平。栅极电压HGb中的高电平相当于自举电压Vbtb的电平，栅极电压HGb中的低电平相当于开关电压Vswb的电平。晶体管5221H在栅极电压HGb为高电平时成为导通状态，且在栅极电压HGb为低电平时成为断开状态。但是，若节点SWb与节点BTb之间的电位差变得小于晶体管5221H的栅极阈值电压，则即使栅极电压HGb为高电平，晶体管5221H也不会成为导通状态。此外，即使上述电位差为晶体管5221H的栅极阈值电压以上，当上述电位差较小时，晶体管5221H的导通电阻也变大。
栅极驱动器5222L与晶体管5221L的栅极连接并驱动晶体管5221L的栅极。详细而言，栅极驱动器5222L将直流电压Vrg作为高电位侧的电源电压且将接地电位作为低电位侧的电源电压来进行动作，并通过向晶体管5221L的栅极供给与低侧控制信号SbL对应的栅极电压LGb来控制晶体管5221L的状态。当低侧控制信号SbL的电平为高电平、低电平时，栅极驱动器5222L将栅极电压LGb的电平分别设为高电平、低电平。栅极电压LGb中的高电平相当于直流电压Vrg的电位电平，栅极电压LGb中的低电平相当于接地端的电位电平。晶体管5221L在栅极电压LGb为高电平时成为导通状态，且在栅极电压LGb为低电平时成为断开状态。
在降压转换器5220中，对输出电压Voutb设定有目标电压Vtgb。目标电压Vtgb具有预定的正的直流电压值(例如5V)。控制电路5223基于反馈信号Vfbb，通过控制信号SbH及控制信号SbL的生成和输出来控制晶体管5221H及晶体管5221L的导通/断开状态，以使输出电压Voutb与目标电压Vtgb一致(从而，以减去输出电压Voutb与目标电压Vtgb之间的差)。
当输入电压Vinb高于目标电压Vtgb时，控制电路5223进行使晶体管5221H和晶体管5221L交替地导通、断开的降压开关控制SC4。在由控制电路5223进行的降压开关控制SC4中，交替地实现晶体管5221H被导通且晶体管5221L被断开的输出高状态和晶体管5221H被断开且晶体管5221L被导通的输出低状态，此时，基于反馈信号Vfbb来调整作为输出高状态的区间的长度和作为输出低状态的区间的长度的比。该调整是为了使输出电压Voutb与目标电压Vtgb一致(从而，以减去输出电压Voutb与目标电压Vtgb之间的差)而进行的。控制电路5223可以基于反馈信号Vfbb，利用脉冲宽度调制或脉冲频率调制来进行上述调整，这里，利用脉冲宽度调制来调整降压转换器5220的输出占空比。
在降压开关控制SC4中，如所周知，在输出高状态下，电流从施加输入电压Vinb的节点(输出节点OUTa)通过晶体管5221H流经电感器Lbx，并在电感器Lbx中储存能量，在之后的输出低状态下，基于电感器Lbx的储存能量的电流通过晶体管5221L流经电感器Lbx。在降压转换器5220中，通过输出高状态和输出低状态的反复，在开关节点SWb产生电位电平以输入电压Vinb的电位电平和接地端的电位电平而变化的矩形波状的开关电压，通过由电感器Lbx及电容器Coutb对该开关电压进行平滑化来获得直流的输出电压Voutb。
在降压转换器5220中，由电容器Cbx及二极管Dbx形成自举电路BCb，利用自举电路BCb，能够进行晶体管5221H的栅极驱动。即，在降压转换器5220中，当执行降压开关控制SC4时，在晶体管5221L被导通的输出低状态时(即，在开关节点SWb的电压实质上为0V时)，以自举节点BTb为高电位侧通过二极管Dbx利用直流电压Vrg对电容器Cbx进行充电，之后，若切换为输出高状态，则电容器Cbx的端子间电压被维持为直流电压Vrg，而开关节点SWb的电压实质上上升至输入电压Vinb，因而自举电压Vbtb实质上成为电压(Vrg+Vinb)(这里，为便于说明，忽视二极管Dbx的正向电压)。即，如图35B所示，节点BTb与节点SWb之间的电压(Vbtb－Vswb)始终与直流电压Vrg实质上相同，因而能够由驱动器5222H使晶体管5221H导通、断开。
在降压转换器5220中，基本上设想不到输入电压Vinb为目标电压Vtgb以下，当输入电压Vinb为目标电压Vtgb以下时，控制电路5223能够进行高侧固定导通控制。在由控制电路5223进行的高侧固定导通控制中，控制信号SbH、SbL分别被固定为高电平、低电平，以使晶体管5221H、5221L分别被维持为导通、断开。
[开关电路5230]
关于升压转换器5210，理想地，如上述(参照图35A)，自举电压Vbta始终比开关电压Vswa高直流电压Vrg所相当的量，但实际上，如图37所示，在高侧晶体管5211H导通的期间内，由于流经高侧驱动器5212H的电流(驱动器212的消耗电流，是从自举节点BTa通过驱动器5212H流经开关节点SWa的电流)，自举节点BTa上的电压随着时间的经过逐渐下降。
假设，若由升压转换器5210以充分高的开关频率继续进行升压开关控制SC3，则在自举电压Vbta下降到无法使高侧晶体管5211H导通之前，低侧晶体管5211L导通，从而能够再次对电容器Cax进行充电，因而不会发生问题。
然而，在从图34的电源电路5200中删除开关电路5230的虚拟电源电路(未图示)中，当因为输入电压Vinb为目标电压Vtga以上而将控制信号SaH维持为高电平时，即使控制信号SaH为高电平，由于自举电压Vbta下降，也无法将高侧晶体管5211H维持为导通。其结果，流经高侧晶体管5211H的电流通过该晶体管5211H的体二极管，因而输出电压Vouta成为电压比输入电压Vina下降体二极管的正向电压所相当的量的电压。此外，高侧晶体管5211H中的电压下降引发功率损失。
在本实施方式的电源电路5200中，通过开关电路5230的功能，如下确保用于控制高侧晶体管5211H的驱动电压。
即，开关电路5230设于自举节点BTa与自举节点BTb之间，并在使高侧晶体管5211H和高侧晶体管5221H双方均导通的双导通区间使自举节点BTa与自举节点BTb之间导通，并且，在除此之外的区间，使自举节点BTa与自举节点BTb之间不导通。使自举节点BTa与自举节点BTb之间导通的定时由控制电路5213及控制电路5223控制。为了进行该控制，向开关电路5230供给高侧控制信号SaH及高侧控制信号SbH或基于它们的信号(例如，栅极电压HGa及栅极电压HGb)即可。如图38所示，高侧控制信号SaH和高侧控制信号SbH同时为高电平的区间或栅极电压HGa和栅极电压HGb同时为高电平的区间相当于高侧晶体管5211H和高侧晶体管5221H的双方均被导通的双导通区间，可以采用在双导通区间的全部使自举节点BTa与自举节点BTb之间导通的结构，也可以采用只在双导通区间的一部分使自举节点BTa与自举节点BTb之间导通的结构。
图34中示出了由相互串联连接的开关Qa及开关Qb构成开关电路5230的例子。开关Qa可以是在高侧控制信号SaH或栅极电压HGa为高电平、低电平时(即，高侧晶体管5211H被导通、断开时)分别被导通、关断的开关，开关Qb可以是在高侧控制信号SbH或栅极电压HGb为高电平、低电平时(即，高侧晶体管5221H被导通、断开时)分别被导通、关断的开关。这样，将仅在高侧控制信号SaH和高侧控制信号SbH同时为高电平的区间或栅极电压HGa和栅极电压HGb同时为高电平的区间(即，仅在晶体管5211H和晶体管5221H的双导通区间)，通过开关Qa及开关Qb使自举节点BTa与自举节点BTb之间导通。
由升压转换器5210进行的根据输入电压Vina生成输出电压Vouta的动作和由降压转换器5220进行的根据输入电压Vinb生成输出电压Voutb的动作相互独立，何时发生双导通区间不明。若不发生高侧晶体管5211H和高侧晶体管5221H同时导通的定时，则电流不流经开关电路5230，电源电路5200变得与上述虚拟电源电路等价。与图30的示例CS1类似地，只要是在升压转换器5210及降压转换器5220中分别进行开关控制，则以每次开关时进行自举电容器Cax、Cbx的充电，且即使发生了高侧晶体管5211H和高侧晶体管5221H同时导通的定时，由于设想得到自举节点BTa和自举节点BTb的电位实质上为相同电位，因而也不会发生什么问题。
图39中示出示例CSb中的电源电路5200内的各部电压波形与开关Qa及开关Qb的状态的关系。在示例CSb中，在升压转换器5210因“Vina≥Vtga”而执行高侧固定导通控制，而在降压转换器5220因“Vinb＞Vtgb”而执行降压开关控制SC4。此时，由于升压转换器5210的自举电路BCa不发挥功能，若开关Qb为断开状态，则驱动器5212H的电路电流使自举电压Vbta逐渐下降。但是，由于开关Qa始终被导通，因而在开关Qb被导通的定时，节点BTa与节点BTb之间导通，从而从节点BTb向节点BTa供给电力。由于开关Qb在高侧晶体管5221H为导通的定时，即在“Vbtb＝Vinb+Vrg”的定时被导通，因此，每当开关Qb导通时，自举电压Vbta被上调至“Vinb+Vrg”的电平，并大致被保持为“Vinb+Vrg”的电平(但是，这里忽视二极管Dbx的正向电压)。当在升压转换器5210执行高侧固定导通控制时，由于实质上“Vswa＝Vinb＝Vouta”，因此，在示例CSb中，也能够将自举电压Vbta保持在“VSWa+Vrg”的电平附近，其结果，能够维持高侧晶体管5211H的导通状态。
使利用开关电路5230的上述动作有效是在降压转换器5220始终进行降压开关控制SC4的情况。因此，在由于输入电压Vina的变动使得输入电压Vina可能变得高于或低于升压转换器5210的目标电压Vtga的情况中，优选地，通过将小于升压转换器5210的目标电压Vtga的电压设定为降压转换器5220的目标电压Vtgb，在降压转换器5220始终进行降压开关控制SC4。
或者，也可以采用通过对高侧晶体管5221H导通的占空比(即，降压转换器5220的输出占空比)设置低于100％的上限，在降压转换器5220始终进行降压开关控制SC4的方法MT4。不仅是由于输入电压Vina的变动可能使输入电压Vina变得高于或低于升压转换器5210的目标电压Vtga的情况，在除此之外的情况中，也可以采用方法MT4。
上面对可以在降压转换器5220执行高侧固定导通控制进行了描述，当采用方法MT4时，即使输入电压Vinb成为目标电压Vtgb以下，在降压转换器5220，也不执行高侧固定导通控制，而是执行降压开关控制SC4。即，控制电路5223将基于反馈信号Vfbb来调整降压转换器5220的输出占空比，当采用方法MT4时，对降压转换器5220的输出占空比设定低于100％的上限占空比(例如90％)，即使输入电压Vinb成为目标电压Vtgb以下，降压转换器5220的输出占空比的上升也被限制至上限占空比(例如90％)。其结果，降压转换器5220的输出电压Voutb变得低于输入电压Vinb，但确保始终执行降压开关控制SC4。
[自举电路的变形]
可以在自举电路BCa及自举电路BCb中分别适用将自举二极管(Dax、Dbx)置换为自举开关的变形。此时，变形后的自举电路BCa中的自举开关在升压转换器5210的输出高状态下被断开，且在升压转换器5210的输出低状态下被导通。同样地，变形后的自举电路BCb中的自举开关在降压转换器5220的输出高状态下被断开，且在降压转换器5220的输出低状态下被导通。
更具体地，也可以将自举电路BCa变形为图40A所示的自举电路BCa’。自举电路BCa’由连接于节点BTa与节点SWa之间的自举电容器Cax和作为自举开关的自举晶体管Max构成。晶体管Max被构成为P沟道型MOSFET。晶体管Max的漏极与直流电压Vrg的施加端子5252连接，晶体管Max的源极与节点BTa连接。另外，在升压转换器5210中包括用于在升压转换器5210的输出高状态下使晶体管Max断开且在降压转换器5210的输出低状态下使晶体管Max导通的电路(未图示；可以是控制电路5213)即可。
同样地，也可以将自举电路BCb变形为图40B所示的自举电路BCb’。自举电路BCb’由连接于节点BTb与节点SWb之间的自举电容器Cbx和作为自举开关的自举晶体管Mbx构成。晶体管Mbx被构成为P沟道型MOSFET。晶体管Mbx的漏极与直流电压Vrg的施加端子5252连接，晶体管Mbx的源极与节点BTb连接。另外，在降压转换器5220中包括用于在降压转换器5220的输出高状态下使晶体管Mbx断开且在降压转换器5220的输出低状态下使晶体管Mbx导通的电路(未图示；可以是控制电路5223)即可。
自举二极管Dax、Dbx及自举开关Max、Mbx作为用于对自举电容器Cax、Cbx进行充电的充电用元件发挥功能。若作为充电用元件采用自举开关，则与采用自举二极管的情况相比，可以将自举节点BTa、BTb的电位提升自举二极管的正向电压所相当的量，且可以减少使电流流经充电用元件时的功率损失。
《第十实施方式》
下面对第十实施方式进行说明。第十实施方式及后述第十一至第十四实施方式是以第八实施方式或第九实施方式为基础的实施方式，关于在第十至第十四实施方式中不另阐述的事项，除非存在矛盾，第八实施方式或第九实施方式的记载也适用于第十至第十四实施方式。在解释第十实施方式的记载时，对于与第八实施方式或第九实施方式矛盾的事项，可以使第十实施方式的记载优先(对于后述第十一至第十四实施方式也同样如此)。除非存在矛盾，也可以组合第八至第十四实施方式中的任意多个实施方式。
在第十实施方式中，对开关电路5130及开关电路5230的结构例进行说明。在进行该说明时，如图41所示对术语及符号进行定义。当对第八实施方式的电源电路5100(参照图25)适用第十实施方式时，自举节点BT_X和自举节点BT_Y以及栅极电压HG_X和栅极电压HG_Y分别相当于电源电路5100中的自举节点BT1和自举节点BT2以及栅极电压HG1和栅极电压HG2。当对第九实施方式的电源电路5200(参照图34)适用第十实施方式时，自举节点BT_X和自举节点BT_Y以及栅极电压HG_X和栅极电压HG_Y分别相当于电源电路5200中的自举节点BTa和自举节点BTb以及栅极电压HGa和栅极电压HGb。第一高侧晶体管和第二高侧晶体管在第八实施方式的电源电路5100(参照图25)中分别相当于晶体管5111H和晶体管5121H，在第九实施方式的电源电路5200(参照图34)中分别相当于晶体管5211H和晶体管5221H。
作为图25和图34的开关电路5130及开关电路5230的结构例，下面示出结构例EX10_1至EX10_6。此外，在下文中，有时将一个DC/DC转换器与术语“通道”对应起来进行表述。例如，图25的电源电路5100由两个通道构成，理解为一个通道是降压转换器5110，另一个通道是降压转换器5120。
[结构例EX10＿1]
图42示出结构例EX10＿1的开关电路5310。可以将开关电路5310用作开关电路5130或开关电路5230。开关电路5310是与图25或图34所示的开关电路5130或开关电路5230近似的电路。即，开关电路5310具备：开关(开关元件)5311和开关(开关元件)5312，其设于自举节点BT_X与自举节点BT_Y之间且相互串联连接；以及开关控制部5313，其在第一高侧晶体管的导通区间的全部或一部分使开关5311成为导通状态且在第二高侧晶体管的导通区间的全部或一部分使开关5312成为导通状态。
开关控制部5313至少在第一高侧晶体管的断开区间使开关5311成为关断状态，且至少在第二高侧晶体管的断开区间使开关5312成为关断状态。对于包括第一高侧晶体管及第二高侧晶体管的任意的晶体管，所谓的该晶体管的导通区间指该晶体管处于导通状态的区间，所谓的该晶体管的断开区间指该晶体管处于断开状态的区间。
[结构例EX10＿2]
图43示出结构例EX10＿2的开关电路5320。可以将开关电路5320用作开关电路5130或开关电路5230。开关电路5320相当于图42的开关电路5310的例子。开关电路5320具备作为图42的开关5311及开关5312的例子的晶体管5321和晶体管5322、以及逆变电路5323和逆变电路5324。晶体管5321和晶体管5332被构成为P沟道型MOSFET。
晶体管5321、5322的漏极分别与自举节点BT_X、BT_Y连接。晶体管5321和晶体管5322的源极相互公共连接。逆变电路5323向晶体管5321的栅极供给使栅极电压HG_X反相的电压信号，由此在栅极电压HG_X为高电平、低电平时使晶体管5321分别成为导通状态、断开状态。逆变电路5324向晶体管5322的栅极供给使栅极电压HG_Y反相的电压信号，由此在栅极电压HG_Y为高电平、低电平时使晶体管5322分别成为导通状态、断开状态。
若采用图42或图43的结构，则能够将各自的开关配置于对应的通道的块内，只需将开关5311与开关5312之间的配线(晶体管5321和晶体管5322的配线)拉得较长便足矣。因此，能够减少配线空间，也几乎没有通道间的干扰。
[结构例EX10＿3]
图44示出结构例EX10＿3的开关电路5330。可以将开关电路5330用作开关电路5130或开关电路5230。开关电路5330具备：单个开关(开关元件)5331，其设于自举节点BT_X与自举节点BT_Y之间；以及开关控制部5332，其在第一高侧晶体管与第二高侧晶体管的双导通区间的全部或一部分使开关5331成为关断状态。
所谓的第一高侧晶体管及第二高侧晶体管的双导通区间指第一高侧晶体管和第二高侧晶体管同时处于导通状态的区间。开关控制部5332在第一高侧晶体管和第二高侧晶体管中至少一方处于断开状态的区间使开关5331成为关断状态。
[结构例EX10＿4]
图45示出结构例EX10＿4的开关电路5340。可以将开关电路5340用作开关电路5130或开关电路5230。开关电路5340相当于图44的开关电路5330的例子。开关电路5340具备作为图44的开关5331的例子的晶体管5341和作为图44的开关控制部5332的例子的NAND电路5342(与非电路)。
晶体管5341被构成为开放背栅极的P沟道型MOSFET。二极管5341_D1及二极管5341_D2是晶体管5341的寄生二极管。晶体管5341的漏极和源极中的一方与自举节点BT_X连接，另一方与自举节点BT_Y连接。二极管5341_D1、5341_D2的阳极分别与自举节点BT_X、BT_Y连接。二极管5341_D1和二极管5341_D2的阴极将与晶体管5341的背栅极连接。
向NAND电路5342输入栅极电压HG_X及栅极电压HG_Y，NAND电路5342只在栅极电压HG_X和栅极电压HG_Y同时为高电平时向晶体管5341的栅极供给低电平的栅极信号来使晶体管5341导通。NAND电路5342在栅极电压HG_X和栅极电压HG_Y中的至少一方为低电平时向晶体管5341的栅极供给高电平的栅极信号来使晶体管5341断开。
若采用图44或图45的结构，则必要的开关数量变为1个，因而具有能够减小元件的配置空间的优点。但是，设想得到自举节点BT_X与开关5331、5341之间的配线或自举节点BT_Y与开关5331、5341之间的配线变得较长，从而配线空间变得较多。其结果，在与图42和图43的结构的比较中，有通道间的干扰变大的倾向。
在图45的结构中，有必要开放晶体管5341的背栅极，以避免自举节点BT_X与自举节点BT_Y之间经由晶体管5341的寄生二极管5341_D1和寄生二极管5341_D2而导通。或者，也可以将图45的结构变形为，在与自举节点BT_X上的电压和自举节点BT_Y上的电压中较高的电压对应的自举节点始终连接有晶体管5341的背栅极(在这种情况下，有必要在开关电路5340中追加对这些的电压进行比较的比较器和切换开关)。
[结构例EX10＿5]
在上述结构例EX10＿1的开关电路5310(图42)中，当自举节点BT_X与自举节点BT_Y之间的电流流动的方向已确定时，也可以将开关5311和开关5312中的一方置换为二极管。图46示出适用该置换的结构例EX10＿5的开关电路5350。可以将开关电路5350用作开关电路5130或开关电路5230。开关电路5350用于在包括自举节点BT_Y的DC/DC转换器始终进行开关控制的情况(即，在图25的降压转换器5120始终进行降压开关控制SC2的情况，或者，在图34的降压转换器5220始终进行降压开关控制SC4的情况)。
开关电路5350具备：开关(开关元件)5351和二极管5352，其设于自举节点BT_X与自举节点BT_Y之间，且相互串联连接；以及开关控制部5353，其在第一高侧晶体管的导通区间的全部或一部分使开关5351成为导通状态。开关控制部5353至少在第一高侧晶体管的断开区间使开关5351成为关断状态。
二极管5352被插入于节点BT_X与节点BT_Y之间，以便在开关5351为导通状态时使电流可以从自举节点BT_Y朝向自举节点BT_X流动。在图46中，二极管5352的阳极与节点BT_Y连接，且在二极管5352的阴极与节点BT_X之间插入有开关5351，但也可以颠倒开关5351与二极管5352的配置位置。无论怎样，当开关5351为导通状态时，将从节点BT_Y朝向节点BT_X通过开关5351供给电力。
[结构例EX10＿6]
图47示出结构例EX10＿6的开关电路5360。可以将开关电路5360用作开关电路5130或开关电路5230。开关电路5360相当于图46的开关电路5350的例子。开关电路5360具备作为图46的开关5351、二极管5352及开关控制部5353的例子的晶体管5361、二极管5362及逆变电路5363。晶体管5361被构成为P沟道型MOSFET。
晶体管5361的漏极与自举节点BT_X连接，晶体管5361的源极与二极管5362的阴极连接，二极管5362的阳极与自举节点BT_Y连接。逆变电路5363向晶体管5361的栅极供给使栅极电压HG_X反相的电压信号，由此在栅极电压HG_X为高电平、低电平时使晶体管5361分别成为导通状态、断开状态。
《第十一实施方式》
下面对本发明的第十一实施方式进行说明。虽然上面对电源电路中设有两个DC/DC转换器的例子进行了描述，但也可以在本发明的电源电路中设有3个以上的DC/DC转换器，在这种情况下，也可以进行利用上述开关电路的自举节点之间的导通/非导通控制。
若利用2个以上的任意的整数n进行一般化，则可以采用如下结构。假设电源电路内的第一至第n通道的DC/DC转换器中的每一个具有与图25的降压转换器5110或降压转换器5120，或图34的升压转换器5210或降压转换器5220相同的结构。在这种情况下，可以先通过开关电路连接第一至第n通道的DC/DC转换器中的n个自举节点，并在第一至第n通道的DC/DC转换器中的高侧晶体管全部处于导通状态的区间的全部或一部分通过该开关电路使n个自举节点之间导通。但是，这仅限于可以在第一至第n通道的DC/DC转换器之间共用自举节点的电压的情况。即，在各通道的DC/DC转换器，在由输出低状态切换至输出高状态之后，自举节点的电压为最大，但有必要满足该最大的电压值在第一至第n通道的DC/DC转换器之间实质上是相互公共电压的第一条件。此外，也有必要满足在第一至第n通道的DC/DC转换器中，一个以上的DC/DC转换器始终进行开关控制(升压开关控制或降压开关控制)的第二条件。
例如，也可以构成将图34的升压转换器5210、图25的降压转换器5110、图25的降压转换器5120作为第一至第三通道的DC/DC转换器而具备的图48的电源电路5400。在电源电路5400中，升压转换器5210的输出电压Vouta作为降压转换器5110和降压转换器5120的输入电压Vinx而被共同地输入。若对电源电路5400适用图43的结构，则形成图49的开关电路5430，从而可以将开关电路5430设于电源电路5400。
图49的开关电路5430具备由P沟道型MOSFET形成的晶体管5431～5433以及逆变电路5434～5436。升压转换器5210的自举节点BTa、降压转换器5110的自举节点BT1、降压转换器5120的自举节点BT2分别与晶体管5431、5432、5433的漏极连接(适当参照图25和图34)。晶体管5431～5433的各源极相互公共连接。
逆变电路5434向晶体管5431的栅极供给使栅极电压HGa(参照图34)反相的电压信号。当栅极电压HGa为高电平、低电平时，晶体管5431分别成为导通状态、断开状态。逆变电路5435向晶体管5432的栅极供给使栅极电压HG1(参照图25)反相的电压信号。当栅极电压HG1为高电平、低电平时，晶体管5432分别成为导通状态、断开状态。逆变电路5436向晶体管5436的栅极供给使栅极电压HG2(参照图25)反相的电压信号。当栅极电压HG2为高电平、低电平时，晶体管5433分别成为导通状态、断开状态。因此，在包括开关电路5430的电源电路5400中，仅限升压转换器5210以及降压转换器5110和降压转换器5120均为输出高状态时(即，高侧晶体管5211H、高侧晶体管5111H及高侧晶体管5121均为导通状态时；参照图34和图25)，自举节点BTa、自举节点BT1、自举节点BT2之间导通。
只要满足上述第一条件和第二条件，可以在电源电路中包括3个以上的降压转换器，也可以在电源电路中包括2个以上的升压转换器。此外，上述“n”的值可以为4以上。
《第十二实施方式》
下面对本发明的第十二实施方式进行说明。可以将上述各实施方式所示的电源电路装载于任意的装置，且可以作为对任意的负载的电源电路来利用。图50示出在汽车等车辆CCx中装载电源电路5500的结构例。在车辆CCx中装载有能够输出预定的直流电压的电池BATx。利用电池BATx的输出电力，在进行车辆CCx的发动机(未图示)的启动的同时，驱动被装载于车辆CCx的各种各样的电装品(前灯(ヘッドライト)等)。
作为电源电路5500，可以采用上述任一实施方式(例如，第七至第十一实施方式中的任一实施方式)所述的电源电路。电池BATx的输出电压被用作针对电源电路5500的输入电压。例如，考虑图34的电源电路5200被用作电源电路5500的情况。在这种情况下，电池BATx的输出电压作为输入电压Vina被输入至电源电路5500内的升压转换器5210，从而可以对被装载于车辆CCx的各种各样的负载(例如，空调、导航装置、显示设备、其他电源电路)供给电源电路5500内的降压转换器5220的输出电压Voutb。
作为一例，在电源电路5500中，设针对升压转换器5210的输出电压Vouta的目标电压Vtga为8.5V，且针对降压转换器5220的输出电压Voutb的目标电压Vtgb为5.0V。电池BATx的输出电压基本上是12V左右，当电池BATx的输出电压为12V时，在升压转换器5210进行高侧固定导通控制，且在降压转换器5220进行降压开关控制SC4。通过开关电路5230来实现用于继续执行升压转换器5210中的高侧固定导通控制的自举电压Vbta的维持。另一方面，在发动机启动时或从怠速停止的恢复时等，有时电池BATx的输出电压临时突然下降至例如3V左右，要求在发生这样的下降时仍进行对降压转换器5220的负载的稳定的电压供给。若图34的电源电路5200被用作电源电路5500，则当电池BATx的输出电压下降至3V时，由升压转换器5210执行升压开关控制SC3，使得降压转换器5220的输入电压Vinb被维持在8.5V附近，因而能够满足上述要求。
《第十三实施方式》
下面对本发明的第十三实施方式进行说明。可以采用上述任意实施方式所示的电源电路(包括电源电路5100、5200、5400、5500)来形成半导体集成电路，图51示出作为容纳该半导体集成电路的电子器件的电源IC5610(电源用集成电路)的外观立体图的例子。IC5610是通过将上述半导体集成电路封入由树脂构成的壳体(封装)内来形成的电子器件(半导体装置)，且构成电源电路的各元件的一部分或全部通过半导体被集成化在IC5610内。在IC5610的壳体中，设有露出IC5610的外部的多个外部端子。此外，图51所示的外部端子的数量只不过是例示(在后述的图52中也同样如此)。
图52是IC5610的示意性平面图。这里，列举IC5610具有称作QFN(Dual FlatpackNo-leaded，双边扁平无铅封装)的壳体(封装)的例子。此时，IC5610具有大致长方体形状的壳体，在相当于该壳体的背面的面的4个边分别排列有多个外部端子(图52是从背面侧观察的平面图)。该4个边包括彼此相对的第一边和第二边，沿第一边设有外部端子TBT1、THG1、TSW1、TLG1及TGND1，并且，沿第二边设有外部端子TBT2、THG2、TSW2、TLG2及TGND2。除了这些共10个外部端子外，IC5610还可以具有其他外部端子，下面，除非特别有必要，仅关注这些共10个外部端子。此外，IC5610的壳体的形态不限于QFN，可以是任意的形态，如DFN(Dual FlatpackNo-leaded，双边扁平无铅封装)或SOP(Small Outline Package，小外形封装)等。
沿平行于第一边和第二边的预定方向DR依次排列有外部端子TBT1、THG1、TSW1、TLG1、TGND1，并且，沿预定方向DR依次排列有外部端子TBT2、THG2、TSW2、TLG2、TGND2。相对于平行于第一边和第二边的IC5610的中心轴AX，外部端子TBT2、THG2、TSW2、TLG2、TGND2的配置位置分别与外部端子TBT1、THG1、TSW1、TLG1、TGND1的配置位置成线对称的关系。此外，在图52中，在第一边，外部端子TBT1与外部端子TGND1之间不存在除了外部端子THG1、TSW1及TLG1以外的外部端子，但也可以存在其他一个以上的外部端子。对于第二边，也同样如此。此外，在第一边，外部端子TBT1可以配置于第一边的端部，也可以不这样配置。对于外部端子TGND1，也同样如此，对于第二边的外部端子TBT2和TGND2，也同样如此。
当采用IC5610来构成图25的电源电路5100时，通过符号5112H、5112L、5113、5114及D1x、以及符号5122H、5122L、5123、5124及D2x参照的各元件和开关电路5130形成于IC5610内，而通过符号5111H、5111L、5115、C1x、L1x及Cout1、以及符号5121H、5121L、5125、C2x、L2x及Cout2参照的各元件设于IC5610外而与IC5610外接。在这种情况下，节点BT1、SW1、BT2、SW2分别与外部端子TBT1、TSW1、TBT2、TSW2连接，施加驱动器5112H、5112L、5122H、5122L的输出电压HG1、LG1、HG2、LG2的节点分别与外部端子THG1、TLG1、THG2、TLG2连接，并向外部端子TGND1及TGND2提供电源电路5100的接地电位。此外，此时，在IC5610内，自举二极管D1x及D2x可以被置换为自举晶体管M1x及M2x(参照图33A和图33B)。
当采用IC5610来构成图34的电源电路5200时，通过符号5212H、5212L、5213、5214及Dax、以及符号5222H、5222L、5223、5224及Dbx参照的各元件和开关电路5230形成于IC5610内，而通过符号5211H、5211L、5215、Cax、Lax及Couta、以及符号5221H、5221L、5225、Cbx、Lbx及Coutb参照的各元件设于IC5610外而与IC5610外接。在这种情况下，节点BTa、SWa、BTb、SWb分别与外部端子TBT1、TSW1、TBT2、TSW2连接，施加驱动器5212H、5212L、5222H、5222L的输出电压HGa、LGa、HGb、LGb的节点分别与外部端子THG1、TLG1、THG2、TLG2连接，并向外部端子TGND1及TGND2提供电源电路5200的接地电位。此外，此时，在IC5610内，自举二极管Dax及Dbx可以被置换为自举晶体管Max及Mbx(参照图40A和图40B)。
图53示出IC5610中的布局的例子。为简化说明，若二维地考虑，则IC5610中的半导体集成电路分散配置于大致长方形(包括正方形)的外形内、在该长方形中的彼此相对的两个边的附近形成有用于与外部端子连接的焊盘(PAD)。该两个边中，一个对应于上述第一边，另一个对应于上述第二边。在第一边的附近，沿预定方向DR依次排列配置焊盘PADBT1、PADHG1、PADSW1、PADLG1及PADGND1；在第二边的附近，沿预定方向DR依次排列配置焊盘PADBT2、PADHG2、PADSW2、PADLG2及PADGND2。在焊盘PADBT1、PADHG1、PADSW1、PADLG1及PADGND1，焊盘PADBT1与PADHG1之间的间距可以比其他相邻的两个焊盘之间的间距长。同样地，在焊盘PADBT2、PADHG2、PADSW2、PADLG2及PADGND2，焊盘PADBT2与PADHG2之间的间距可以比其他相邻的两个焊盘之间的间距长。相对于沿预定方向DR的IC5610的中心轴AX，焊盘PADBT1、PADHG1、PADSW1、PADLG1及PADGND1的配置位置分别与焊盘PADBT2、PADHG2、PADSW2、PADLG2及PADGND2的配置位置成线对称的关系。
焊盘PADBT1、PADHG1、PADSW1、PADLG1、PADGND1、PADBT2、PADHG2、PADSW2、PADLG2、PADGND2分别利用引线接合法与外部端子TBT1、THG1、TSW1、TLG1、TGND1、TBT2、THG2、TSW2、TLG2、TGND2连接。
为方便起见，将焊盘PADBT1、PADHG1、PADSW1、PADLG1及PADGND1称为第一焊盘组，将焊盘PADBT2、PADHG2、PADSW2、PADLG2及PADGND2称为第二焊盘组。在图53中，区域5631及区域5651是位于第一焊盘组与中心轴AX之间的区域，区域5632及区域5652是位于第二焊盘组与中心轴AX之间的区域。此外，区域5651位于第一焊盘组与区域5631之间，区域5652位于第二焊盘组与区域5632之间。配线5653是连接区域5651和区域5652之间的配线。
当采用IC5610来构成图25的电源电路5100时，驱动器5112H、5112L、电平转换器5114以及控制电路5113形成于第一焊盘组与中心轴AX之间，驱动器5122H、5122L、电平转换器5124以及控制电路5123形成于第二焊盘组与中心轴AX之间。在这种情况下，在区域5631、5632分别形成控制电路5113、5123，并且，在区域5651、5652分别形成开关Q1、Q2(更具体地，例如，在区域5651、5652分别形成图43的晶体管5321、5322)，开关Q1和开关Q2通过配线5653连接。
当采用IC5610来构成图34的电源电路5200时，驱动器5212H、5212L、电平转换器5214以及控制电路5213形成于第一焊盘组与中心轴AX之间，驱动器5222H、5222L、电平转换器5224以及控制电路5223形成于第二焊盘组与中心轴AX之间。在这种情况下，在区域5631、5632分别形成控制电路5213、5223，并且，在区域5651、5652分别形成开关Qa、Qb(更具体地，例如，在区域5651、5652分别形成图43的晶体管5321、5322)、开关Qa和开关Qb通过配线5653连接。
《第十四实施方式》
下面对本发明的第十四实施方式进行说明。在第十四实施方式中，对针对第八至第十三实施方式的若干变形技术等进行说明。
也可以组合第一至第七实施方式所示的技术和第八至第十四实施方式所示的技术。例如，图25的控制电路5113及控制电路5123的结构可以是第一至第七实施方式中的任一实施方式所示的结构，同样地，图34的控制电路5213及控制电路5223的结构也可以是第一至第七实施方式中的任一实施方式所示的结构。
虽然上面对采用IC5610来构成电源电路的方法进行了描述，但也可以采用多个分立器件来构成与IC5610内的电路等同的电路。作为包括在IC5610内的上述的任意的若干元件(例如，充电用元件)也可以设于IC5610外而与IC5610外接。相反，也可以将作为设于IC5610外的上述的若干元件(例如，高侧晶体管及低侧晶体管)设于IC5610内。
关于任意的信号或电压，可以以无损于上述主旨的形式，颠倒其高电平与低电平的关系。
此外，可以以无损于上述主旨的形式，实施在N沟道型与P沟道型之间替换若干FET的类型的变形。
上述各晶体管可以是任意种类的晶体管。例如，作为MOSFET可以将上述的晶体管置换为接合型FET、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)或双极型晶体管。任意的晶体管具有第一电极、第二电极以及控制电极。在FET中，第一电极和第二电极中的一方是漏极，另一方是源极，且控制电极是栅极。在IGBT中，第一电极和第二电极中的一方是集电极，另一方是发射极，且控制电极是栅极。在不属于IGBT的双极型晶体管中，第一电极及第二电极中的一方是集电极，另一方是发射极，且控制电极是基极。
《发明的考察(之二)》
下面对在上述各实施方式中被具体化的本发明进行考察。
本发明的一方面的电源IC(参照图25和图34)是一种用于形成电源电路的电源IC5610，所述电源电路具备利用相互串联连接的第一高侧晶体管5111H、5211H及第一低侧晶体管5111L、5211L来进行直流-直流转换的第一转换器5110、5210和利用相互串联连接的第二高侧晶体管5121H、5221H及第二低侧晶体管5121L、5221L来进行直流-直流转换的第二转换器5120、5220，所述用于形成电源电路的电源IC5610的特征在于，作为所述第一转换器的构成要素，具备驱动所述第一高侧晶体管的栅极的第一高侧驱动器5112H、5212H、驱动所述第一低侧晶体管的栅极的第一低侧驱动器5112L、5212L、利用所述第一高侧驱动器及所述第一低侧驱动器来控制所述第一高侧晶体管及所述第一低侧晶体管的导通/断开状态的第一控制电路5113、5213、以及与作为所述第一高侧晶体管与所述第一低侧晶体管之间的连接节点的第一开关节点通过第一电容器连接，且被施加作为所述第一高侧驱动器中的高电位侧的电源电压发挥功能的第一自举电压的第一自举节点BT1、BTa，并且作为所述第二转换器的构成要素，具备驱动所述第二高侧晶体管的栅极的第二高侧驱动器5122H、5222H、驱动所述第二低侧晶体管的栅极的第二低侧驱动器5122L、5222L、利用所述第二高侧驱动器及所述第二低侧驱动器来控制所述第二高侧晶体管及所述第二低侧晶体管的导通/断开状态的第二控制电路5123、5223、以及与作为所述第二高侧晶体管与所述第二低侧晶体管之间的连接节点的第二开关节点通过第二电容器连接，且被施加作为所述第二高侧驱动器中的高电位侧的电源电压发挥功能的第二自举电压的第二自举节点BT2、BTb，且还具备在所述第一高侧晶体管和所述第二高侧晶体管双方均被导通的双导通区间的全部或一部分，使所述第一自举节点和所述第二自举节点导通的开关电路5130、5230。
由此，即使第一自举节点和第二自举节点中的一方的电位下降，也能够通过开关电路从另一方的自举节点朝向一方的自举节点供给电力，能够确保高侧晶体管的栅极驱动用电压。
具体地，例如(参照图25)，可以是，在所述电源IC中，所述第一转换器是根据输入电压Vinx获得第一输出电压Vout1的第一降压转换器5110，所述第二转换器是根据所述输入电压获得第二输出电压Vout2的第二降压转换器5120，所述第一开关节点SW1与施加所述第一输出电压的第一输出电压施加端子5153通过第一电感器L1x连接，所述第二开关节点SW2与施加所述第二输出电压的第二输出电压施加端子5154通过第二电感器L2x连接，对所述第一高侧晶体管5111H和所述第一低侧晶体管5111L的串联电路、以及所述第二高侧晶体管5121H和所述第二低侧晶体管5121L的串联电路分别施加所述输入电压。
或者，例如(参照图34)，可以是，在所述电源IC中，所述第一转换器是根据第一输入电压Vina获得第一输出电压Vouta的升压转换器5210，所述第二转换器是将所述第一输出电压用作第二输入电压Vinb并根据所述第二输入电压获得第二输出电压Voutb的降压转换器5220，所述第一开关节点SWa与施加所述第一输入电压的第一输入电压施加端子5251通过第一电感器Lax连接，所述第二开关节点SWb与施加所述第二输出电压的第二输出电压施加端子5253通过第二电感器Lbx连接，所述第一高侧晶体管5211H设于产生所述第一输出电压的输出节点OUTa与所述第一开关节点SWa之间，所述第二高侧晶体管5221H设于所述输出节点与所述第二开关节点SWb之间。
《附录》
图54示出参考技术的降压转换器5910的部分结构。降压转换器5910是由输入电压Vi生成输出电压Vo的DC/DC转换器，其具备被构成为N沟道型MOSFET且相互串联连接的高侧晶体管5911H及低侧晶体管5911L、驱动晶体管5911H及5911L的栅极的高侧驱动器5912H及低侧驱动器5912L、以及控制驱动器5912H及驱动器5912L的控制电路5913。控制电路5913可以基于与输出电压Vo对应的反馈信号，使输出电压Vo追随预定的目标电压(例如5V)。
虽然也有使晶体管5911H的类型为P沟道型的情况，但可以使N沟道型的晶体管尺寸小于P沟道型的晶体管尺寸，在成本方面具有优势。当将晶体管5911H构成为N沟道型MOSFET时，鉴于晶体管5911H与5911L之间的连接节点SWx的电位上升至输入电压Vi的电平，为使晶体管5911H导通而需要高于输入电压Vi的电压。为了生成高于输入电压Vi的电压，可以利用自举电路5917。自举电路5917具有电容器5917C，并利用在对晶体管5911H及晶体管5911L进行开关驱动时产生于连接节点SWx的电压变动来对电容器5917C进行充电，由此生成用于驱动器5912H的高电位侧的电源电压(自举电压Vbt)。
专利文献2：日本特开2012-157142公报
在图54的降压转换器5910中，若始终“Vi＞Vo”则没有问题，但根据降压转换器5910的利用情况，也可能存在输入电压Vi有变动使得输入电压Vi临时成为上述目标电压以下的情况。此时，尽量使输出电压Vo接近目标电压，并将晶体管5911H固定为导通为佳。然而，当欲将晶体管5911H固定为导通时，随着切换，向电容器5917C的充电电流的供给中断，因而自举电压Vbt因驱动器5912的电路电流而逐渐下降，最终，无法将晶体管5911H维持为导通。
在升压转换器，当存在输入电压变得高于或低于针对输出电压设定的目标电压的情况时，也存在相同的状况。
本发明的第二目的在于提供有利于稳定地确保用于驱动高侧晶体管的电压的电源IC及电源电路。
作为与第二目的对应的结构，主要由第八至第十四实施方式进行具体化。
本发明的电源IC是如下结构(第五十一结构)，即，一种用于形成电源电路的电源IC，所述电源电路具备利用相互串联连接的第一高侧晶体管及第一低侧晶体管来进行直流-直流转换的第一转换器和利用相互串联连接的第二高侧晶体管及第二低侧晶体管来进行直流-直流转换的第二转换器，作为所述第一转换器的构成要素，具备驱动所述第一高侧晶体管的栅极的第一高侧驱动器、驱动所述第一低侧晶体管的栅极的第一低侧驱动器、利用所述第一高侧驱动器及所述第一低侧驱动器来控制所述第一高侧晶体管及所述第一低侧晶体管的导通/断开状态的第一控制电路、以及与作为所述第一高侧晶体管和所述第一低侧晶体管之间的连接节点的第一开关节点通过第一电容器连接，且被施加作为所述第一高侧驱动器中的高电位侧的电源电压而发挥功能的第一自举电压的第一自举节点，并且作为所述第二转换器的构成要素，具备驱动所述第二高侧晶体管的栅极的第二高侧驱动器、驱动所述第二低侧晶体管的栅极的第二低侧驱动器、利用所述第二高侧驱动器及所述第二低侧驱动器来控制所述第二高侧晶体管及所述第二低侧晶体管的导通/断开状态的第二控制电路、以及与作为所述第二高侧晶体管和所述第二低侧晶体管之间的连接节点的第二开关节点通过第二电容器连接，且被施加作为所述第二高侧驱动器中的高电位侧的电源电压而发挥功能的第二自举电压的第二自举节点，且还具备在所述第一高侧晶体管和所述第二高侧晶体管双方均被导通的双导通区间的全部或一部分，使所述第一自举节点和所述第二自举节点导通的开关电路。
此外，可以是如下结构(第五十二结构)，即，在上述第五十一结构的电源IC中，所述第一控制电路能够执行使所述第一高侧晶体管和所述第一低侧晶体管交替地导通、断开的第一开关控制，所述第二控制电路能够执行使所述第二高侧晶体管和所述第二低侧晶体管交替地导通、断开的第二开关控制，在所述电源电路中，形成在通过所述第一开关控制使所述第一低侧晶体管导通时将所述第一自举节点作为高电位侧对所述第一电容器进行充电的第一自举电路，且形成在通过所述第二开关控制使所述第二低侧晶体管导通时将所述第二自举节点为高电位侧对所述第二电容器进行充电的第二自举电路。
此外，可以是如下结构(第五十三结构)，即，在上述第五十二结构的电源IC中，所述第一自举节点通过第一充电用元件与施加预定电压的端子连接，在通过所述第一开关控制使所述第一低侧晶体管导通时，将所述第一自举节点作为高电位侧，通过所述第一充电用元件以所述预定电压对所述第一电容器进行充电，所述第二自举节点通过第二充电用元件与施加所述预定电压的所述端子连接，在通过所述第二开关控制使所述第二低侧晶体管导通时，将所述第二自举节点作为高电位侧，通过所述第二充电用元件以所述预定电压对所述第二电容器进行充电，所述第一充电用元件和所述第二充电用元件分别由自举二极管或自举开关构成。
此外，可以是如下结构(第五十四结构)，即，在上述第五十一至第五十三结构中的任一结构的电源IC中，所述第一转换器是由输入电压获得第一输出电压的第一降压转换器，所述第二转换器是由所述输入电压获得第二输出电压的第二降压转换器，所述第一开关节点与施加所述第一输出电压的第一输出电压施加端子通过第一电感器连接，所述第二开关节点与施加所述第二输出电压的第二输出电压施加端子通过第二电感器连接，对所述第一高侧晶体管和所述第一低侧晶体管的串联电路及所述第二高侧晶体管和所述第二低侧晶体管的串联电路分别施加所述输入电压。
此外，可以是如下结构(第五十五结构)，即，在上述第五十四结构的电源IC中，当所述输入电压高于针对所述第一输出电压设定的预定的第一目标电压时，所述第一控制电路执行使所述第一高侧晶体管和所述第一低侧晶体管交替地导通、断开的第一降压开关控制，以减去所述第一输出电压和所述第一目标电压的差，当所述输入电压为所述第一目标电压以下时，所述第一控制电路将所述第一高侧晶体管和所述第一低侧晶体管分别维持为导通、断开，当所述输入电压高于针对所述第二输出电压设定的预定的第二目标电压时，所述第二控制电路执行使所述第二高侧晶体管和所述第二低侧晶体管交替地导通、断开的第二降压开关控制，以减去所述第二输出电压和所述第二目标电压的差。
此外，可以是如下结构(第五十六结构)，即，在上述第五十五结构的电源IC中，当所述输入电压在所述第一目标电压的上下变动时，通过将所述第二目标电压设定得低于所述输入电压的变动范围的下限来确保所述第二降压开关控制的执行，或者，通过对所述第二高侧晶体管导通的占空比设置低于100％的上限来确保所述第二降压开关控制的执行。
此外，可以是如下结构(第五十七结构)，即，在上述第五十一至第五十三结构中的任一结构的电源IC中，所述第一转换器是根据第一输入电压获得第一输出电压的升压转换器，所述第二转换器是将所述第一输出电压用作第二输入电压并根据所述第二输入电压获得第二输出电压的降压转换器，所述第一开关节点与施加所述第一输入电压的第一输入电压施加端子通过第一电感器连接，所述第二开关节点与施加所述第二输出电压的第二输出电压施加端子通过第二电感器连接，所述第一高侧晶体管设于产生所述第一输出电压的输出节点与所述第一开关节点之间，所述第二高侧晶体管设于所述输出节点与所述第二开关节点之间。
此外，可以是如下结构(第五十八结构)，即，在上述第五十七结构的电源IC中，当所述第一输入电压低于针对所述第一输出电压设定的预定的第一目标电压时，所述第一控制电路执行使所述第一高侧晶体管和所述第一低侧晶体管交替地导通、断开的升压开关控制，以减去所述第一输出电压和所述第一目标电压的差，当所述第一输入电压为所述第一目标电压以上时，所述第一控制电路将所述第一高侧晶体管和所述第一低侧晶体管分别维持为导通、断开，当作为所述第一输出电压的所述第二输入电压高于针对所述第二输出电压设定的预定的第二目标电压时，所述第二控制电路执行使所述第二高侧晶体管和所述第二低侧晶体管交替地导通、断开的降压开关控制，以减去所述第二输出电压和所述第二目标电压的差。
此外，可以是如下结构(第五十九结构)，即，在上述第五十八结构的电源IC中，当所述第一输入电压在所述第一目标电压的上下变动时，通过将所述第二目标电压设定得低于所述第一目标电压来确保所述降压开关控制的执行，或者，通过对所述第二高侧晶体管导通的占空比设置低于100％的上限来确保所述降压开关控制的执行。
此外，可以是如下结构(第六十结构)，即，在上述第五十一至第五十九结构中的任一结构的电源IC中，所述开关电路具备：第一开关元件及第二开关元件，其设于所述第一自举节点与所述第二自举节点之间且相互串联连接；以及开关控制部，其在所述第一高侧晶体管的导通区间的全部或一部分使所述第一开关元件导通，且在所述第二高侧晶体管的导通区间的全部或一部分使所述第二开关元件导通。
此外，可以是如下结构(第六十一结构)，即，在上述第五十一至第五十九结构中的任一结构的电源IC中，所述开关电路具备：开关元件，其设于所述第一自举节点与所述第二自举节点之间；以及开关控制部，其在所述双导通区间的全部或一部分使所述开关元件。
此外，可以是如下结构(第六十二结构)，即，在上述第五十一至第五十九结构中的任一结构的电源IC中，所述开关电路具备：开关元件及二极管，其设于所述第一自举节点与所述第二自举节点之间且相互串联连接；以及开关控制部，其在所述第一高侧晶体管的导通区间的全部或一部分使所述开关元件导通，当所述开关元件被导通时，由所述第一自举节点和所述第二自举节点中与所述二极管的阳极连接的自举节点朝向其他自举节点通过所述开关元件供给电力。
本发明的电源电路是如下结构(第六十三结构)，即，一种具有上述第五十一至第六十二结构中的任一结构的电源IC的电源电路，利用所述电源IC形成所述第一转换器及所述第二转换器。
根据本发明，可以提供一种有利于稳定地确保用于驱动高侧晶体管的电压的电源IC及电源电路。
可以在专利要求保护的范围内所示的技术思想的范围内对本发明的实施方式适当实施多种变更。以上实施方式归根结底是本发明的实施方式的示例，本发明或各构成要件的术语的含义不局限于以上实施方式中记载的含义。上述说明书中示出的具体的数值仅仅是例示，显然，可以将其变更为各种各样的数值。

Claims (14)

1.一种半导体装置，其中，具备：
放大器，其具有输出端子，并从所述输出端子输出与所供给的输入信号对应的信号；
信号配线，其与所述输出端子连接，并传输基于所述放大器的输出信号的对象电压信号；
屏蔽配线，其与所述信号配线并列设置；
屏蔽驱动电路，其基于所述对象电压信号来控制所述屏蔽配线的电压；以及
应根据所述对象电压信号而动作的后级电路，
所述屏蔽驱动电路具备具有接收所述对象电压信号的栅极的晶体管和与所述晶体管串联连接的恒流电路，
所述晶体管与所述恒流电路之间的连接节点上的信号作为与所述对象电压信号对应的信号被供给至所述后级电路。
2.根据权利要求1所述的半导体装置，其中，
所述屏蔽驱动电路响应于所述对象电压信号下的电压的上升、下降，使所述屏蔽配线的电压分别上升、下降。
3.根据权利要求2所述的半导体装置，其中，
所述屏蔽驱动电路通过在所述晶体管和所述恒流电路之间的连接节点与所述屏蔽配线之间进行与所述对象电压信号对应的电荷的输入输出来控制所述屏蔽配线的电压。
4.根据权利要求1所述的半导体装置，其中，
所述对象电压信号作为具有从预定的基准电位观察到的电压的信号而生成，
所述屏蔽配线被配置于具有所述基准电位的基准电位部与所述信号配线之间。
5.根据权利要求4所述的半导体装置，其中，
还具备与所述信号配线连接并接收所述对象电压信号的被动元件，
在所述基准电位部与所述被动元件之间形成有屏蔽区域，
对所述屏蔽区域施加与所述屏蔽配线的电压相同的电压。
6.一种半导体装置，其中，具备：
放大器，其具有输出端子，并从所述输出端子输出与所供给的输入信号对应的信号；
信号配线，其与所述输出端子连接，并传输基于所述放大器的输出信号的对象电压信号；
屏蔽配线，其与所述信号配线并列设置；
屏蔽驱动电路，其基于所述对象电压信号来控制所述屏蔽配线的电压；以及
被动元件，其与所述信号配线连接并接收所述对象电压信号，
所述对象电压信号作为具有从预定的基准电位观察到的电压的信号而生成，
所述屏蔽配线被配置于具有所述基准电位的基准电位部与所述信号配线之间，
在所述基准电位部与所述被动元件之间形成有屏蔽区域，
对所述屏蔽区域施加与所述屏蔽配线的电压相同的电压。
7.一种半导体装置，其中，具备：
放大器，其具有输出端子，并从所述输出端子输出与所供给的输入信号对应的信号；
信号配线，其与所述输出端子连接，并传输基于所述放大器的输出信号的对象电压信号；
被动元件，其与所述信号配线连接，并接收所述对象电压信号；以及
屏蔽驱动电路，
所述对象电压信号作为具有从预定的基准电位观察到的电压的信号而生成，
在具有所述基准电位的基准电位部与所述被动元件之间形成有屏蔽区域，
所述屏蔽驱动电路基于所述对象电压信号来控制所述屏蔽区域的电压。
8.根据权利要求7所述的半导体装置，其中，
所述屏蔽驱动电路响应于所述对象电压信号下的电压的上升、下降，使所述屏蔽区域的电压分别上升、下降。
9.根据权利要求8所述的半导体装置，其中，
所述屏蔽驱动电路具备具有接收所述对象电压信号的栅极的晶体管和与所述晶体管串联连接的恒流电路，并通过在所述晶体管和所述恒流电路之间的连接节点与所述屏蔽区域之间进行与所述对象电压信号对应的电荷的输入输出来控制所述屏蔽区域的电压。
10.根据权利要求9所述的半导体装置，其中，
还具备应根据所述对象电压信号而动作的后级电路，
所述晶体管与所述恒流电路之间的连接节点上的信号作为与所述对象电压信号对应的信号被供给至所述后级电路。
11.根据权利要求7所述的半导体装置，其中，
还具备应根据所述对象电压信号而动作的后级电路，
从所述输出端子延伸的所述信号配线的一端与所述后级电路连接。
12.根据权利要求7所述的半导体装置，其特征在于，
该半导体装置包括采用半导体衬底的半导体集成电路，
所述基准电位部包括所述半导体衬底，在所述半导体衬底上形成有所述屏蔽区域及所述被动元件，
在所述半导体衬底与所述被动元件之间设有所述屏蔽区域。
13.根据权利要求1至12中任一项所述的半导体装置，其中，
所述放大器是将作为所述输入信号的电压信号转换成电流信号的跨导放大器，
基于所述电流信号的电流从所述放大器通过所述输出端子被供给至所述信号配线或从所述信号配线通过所述输出端子被引进所述放大器，由此在所述信号配线生成所述对象电压信号。
14.根据权利要求1至12中任一项所述的半导体装置，其中，
该半导体装置具备对输入电压进行开关的输出级电路和基于与通过所述进行开关生成的输出电压对应的反馈电压来控制所述输出级电路的控制电路而形成用于开关电源装置的半导体集成电路，
所述放大器包括在所述控制电路中，并且，所述放大器是将所述反馈电压作为所述输入信号来接收并将表示所述反馈电压的电压信号转换成电流信号的跨导放大器，
基于所述电流信号的电流从所述放大器通过所述输出端子被供给至所述信号配线或从所述信号配线通过所述输出端子被引进所述放大器，由此在所述信号配线生成所述对象电压信号。
CN201911088045.8A 2018-11-09 2019-11-08 半导体装置 Active CN111181391B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018211244A JP7265344B2 (ja) 2018-11-09 2018-11-09 電源ｉｃ及び電源回路
JP2018-211244 2018-11-09
JP2019013985A JP7245663B2 (ja) 2019-01-30 2019-01-30 半導体装置
JP2019-013985 2019-01-30

Publications (2)

Publication Number Publication Date
CN111181391A CN111181391A (zh) 2020-05-19
CN111181391B true CN111181391B (zh) 2023-08-08

Family

ID=70621515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911088045.8A Active CN111181391B (zh) 2018-11-09 2019-11-08 半导体装置

Country Status (2)

Country Link
US (1) US11050348B2 (zh)
CN (1) CN111181391B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892681B2 (en) * 2017-03-10 2021-01-12 Rohm Co., Ltd. DC-DC converter operable to perform current-mode control output feedback control
CN112005480B (zh) * 2018-10-04 2024-09-10 富士电机株式会社 电源控制装置及电源控制方法
US10903743B2 (en) * 2019-01-14 2021-01-26 Texas Instruments Incorporated Methods and apparatus to adjust a transient response
KR102047935B1 (ko) * 2019-05-30 2019-12-02 콘티넨탈 오토모티브 시스템 주식회사 차량용 전자제어장치의 액추에이터 진단장치 및 그 방법
TWI692194B (zh) * 2019-06-27 2020-04-21 朋程科技股份有限公司 交流發電機以及整流裝置
JP7316164B2 (ja) * 2019-09-19 2023-07-27 ローム株式会社 スイッチング電源装置
TWI789594B (zh) * 2019-09-27 2023-01-11 聯詠科技股份有限公司 驅動晶片及電子裝置
DE102021214480A1 (de) * 2021-12-16 2023-06-22 Zf Friedrichshafen Ag Spannungswandler und Verfahren zum Betreiben eines Spannungswandlers
CN116031855B (zh) * 2022-05-07 2023-12-05 芯北电子科技(南京)有限公司 车载电源及汽车电源装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194888B1 (en) * 1998-02-05 2001-02-27 Sumitomo Metal Industries Limited Impedance-to-voltage converter and converting method
CN1364235A (zh) * 2000-03-07 2002-08-14 住友金属工业株式会社 阻抗检测电路、阻抗检测装置以及阻抗检测方法
CN103618437A (zh) * 2013-11-26 2014-03-05 苏州贝克微电子有限公司 一种使较宽电流范围内的开关稳压电路维持高效率的控制电路
CN104485818A (zh) * 2014-11-26 2015-04-01 无锡中星微电子有限公司 带测试模式的dc/dc转换器
CN105308528A (zh) * 2013-06-19 2016-02-03 精工电子有限公司 电压调节器
JP2018148274A (ja) * 2017-03-01 2018-09-20 株式会社リコー アナログ信号バス駆動回路、及び光電変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3156859A (en) * 1961-01-03 1964-11-10 Gulton Ind Inc Shielded direct current amplifier
US3786338A (en) * 1970-01-27 1974-01-15 Technical Management Services Transformer for direct and/or alternating currents
US7009373B1 (en) * 2004-04-13 2006-03-07 Analog Devices, Inc. Switched capacitor bandgap reference circuit
JP5656072B2 (ja) 2011-01-25 2015-01-21 サンケン電気株式会社 Ｄｃ−ｄｃコンバータ
JP5050128B2 (ja) 2011-12-13 2012-10-17 キヤノン株式会社 画像処理装置およびその方法
KR102114726B1 (ko) * 2013-10-23 2020-06-05 삼성전자주식회사 전력 증폭 장치 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194888B1 (en) * 1998-02-05 2001-02-27 Sumitomo Metal Industries Limited Impedance-to-voltage converter and converting method
CN1364235A (zh) * 2000-03-07 2002-08-14 住友金属工业株式会社 阻抗检测电路、阻抗检测装置以及阻抗检测方法
CN105308528A (zh) * 2013-06-19 2016-02-03 精工电子有限公司 电压调节器
CN103618437A (zh) * 2013-11-26 2014-03-05 苏州贝克微电子有限公司 一种使较宽电流范围内的开关稳压电路维持高效率的控制电路
CN104485818A (zh) * 2014-11-26 2015-04-01 无锡中星微电子有限公司 带测试模式的dc/dc转换器
JP2018148274A (ja) * 2017-03-01 2018-09-20 株式会社リコー アナログ信号バス駆動回路、及び光電変換装置

Also Published As

Publication number Publication date
CN111181391A (zh) 2020-05-19
US20200161973A1 (en) 2020-05-21
US11050348B2 (en) 2021-06-29

Similar Documents

Publication Publication Date Title
CN111181391B (zh) 半导体装置
US9917584B2 (en) Voltage converter integrated circuit with an integrated bootstrap capacitor
US9966871B2 (en) Rectification device, alternator, and power conversion device
US8519687B2 (en) Semiconductor device and power source device with a current detection circuit
US9257907B2 (en) Semiconductor integrated circuit and method for operating the same
US20110181255A1 (en) Semiconductor device and power supply unit using the same
JP6031883B2 (ja) 半導体集積回路及び電源回路
US8106635B2 (en) Power converter
Saponara et al. IC design and measurement of an inductorless 48 V DC/DC converter in low-cost CMOS technology facing harsh environments
US20240048052A1 (en) Power ic
US11870343B1 (en) Switched capacitor recirculating converter circuits
JP7265344B2 (ja) 電源ｉｃ及び電源回路
US10581329B2 (en) Synchronous rectification type DC/DC converter
JP7245663B2 (ja) 半導体装置
US20230146300A1 (en) Output feedback control circuit and switching power supply
JP2008061390A (ja) 半導体装置、降圧チョッパレギュレータ、電子機器
WO2021059585A1 (ja) 電力変換回路、パワーモジュール、コンバータ、及びインバータ
US12126263B2 (en) Power conversion circuit, power module, converter, and inverter
US20220393596A1 (en) Output feedback control circuit
JPH1173231A (ja) 直流安定化電源装置
US20230412077A1 (en) Switching power supply circuit and switching power supply device
JP7157657B2 (ja) スイッチング電源装置及び半導体装置
JP2013005005A (ja) スイッチング素子の駆動回路
JP2022094668A (ja) 電圧生成回路および半導体モジュール
Jin Efficiency Enhancement Techniques in Integrated Trimode DC-DC Converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant