JP7316164B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP7316164B2
JP7316164B2 JP2019170255A JP2019170255A JP7316164B2 JP 7316164 B2 JP7316164 B2 JP 7316164B2 JP 2019170255 A JP2019170255 A JP 2019170255A JP 2019170255 A JP2019170255 A JP 2019170255A JP 7316164 B2 JP7316164 B2 JP 7316164B2
Authority
JP
Japan
Prior art keywords
voltage
switch
phase compensation
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019170255A
Other languages
English (en)
Other versions
JP2021048716A (ja
Inventor
瞬 福島
洋祐 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019170255A priority Critical patent/JP7316164B2/ja
Priority to US17/026,595 priority patent/US11368093B2/en
Publication of JP2021048716A publication Critical patent/JP2021048716A/ja
Application granted granted Critical
Publication of JP7316164B2 publication Critical patent/JP7316164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチング電源装置に関する。
ＰＷＭ制御によるスイッチング動作により入力電圧から出力電圧を生成するスイッチング電源装置が一般的に使用される。この種のスイッチング電源装置では、周期的に電圧値が変動するランプ電圧と比較されるべき対比電圧を、出力電圧に応じた帰還電圧に基づいて生成し、対比電圧とランプ電圧との比較結果に基づいて出力段回路（例えばハーフブリッジ回路）のデューティ制御を行う。
また、スイッチング電源装置において、軽負荷時には、スイッチング動作を停止させると共に不要な回路動作を停止させることで消費電力の削減を図ることが一般的に行われている。
特開２０１８－１０７９３０号公報 特開２０１８－１０７９３１号公報
スイッチング停止状態から、外部装置からの信号を受けたこと等に基づきＰＷＭ制御によるスイッチング動作を開始する際、所望のデューティにて出力段回路を動作させるには、上記の対比電圧に対して適正な初期電圧を与える回路が必要となる。
しかしながら、対比電圧に適正な初期電圧を与える技術には改善の余地があり、スイッチング停止状態からスイッチング動作を適正に開始できないことがあった。
本発明は、スイッチング停止状態からスイッチング動作を適正に開始できるスイッチング電源装置を提供することを目的とする。
本発明に係るスイッチング電源装置は、スイッチング動作により入力電圧から出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき前記出力段回路をスイッチング動作させるＰＷＭ制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路と、を備えたスイッチング電源装置において、前記主制御回路は、前記ＰＷＭ制御において前記帰還電圧に応じて対比電圧を生成する対比電圧生成部と、前記ＰＷＭ制御において前記対比電圧を周期的に電圧値が変化するランプ電圧と比較するＰＷＭコンパレータと、を有して、前記ＰＷＭ制御において前記ＰＷＭコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、前記主制御回路は、前記帰還電圧に応じた信号を前記ＰＷＭコンパレータに伝搬する帰還経路中に挿入された帰還経路スイッチを更に有し、前記スリープ制御から前記ＰＷＭ制御に切り替えられる際、前記ＰＷＭ制御の１周期以上の特定期間において、前記帰還経路スイッチをオフとしつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記帰還経路スイッチをオンとすることで前記対比電圧生成部により前記対比電圧を制御する構成（第１の構成）である。
上記第１の構成に係るスイッチング電源装置において、前記主制御回路は、前記ＰＷＭコンパレータと前記帰還経路スイッチとの間に介在する、前記対比電圧が加わる特定配線に接続されて、前記対比電圧の位相を補償するための位相補償回路と、遷移制御回路と、を有し、前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える構成（第２の構成）であっても良い。
上記第２の構成に係るスイッチング電源装置において、前記位相補償回路は、複数のコンデンサを含み、所定ノードに接続された位相補償容量部と、前記特定配線と前記所定ノードとの間に設けられた位相補償抵抗部と、を有し、前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加える構成（第３の構成）であっても良い。
上記第３の構成に係るスイッチング電源装置において、前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、前記位相補償容量部は、第１端がグランドに接続され且つ第２端が前記所定ノードに接続された第１コンデンサと、第１端がグランドに接続された第２コンデンサを含み、前記スイッチ群は、前記第１コンデンサに並列接続された第１スイッチと、前記第２コンデンサの第２端を前記出力電圧の印加端又は前記所定ノードに切り替え接続する第２スイッチと、を含む構成（第４の構成）であっても良い。
上記第４の構成に係るスイッチング電源装置において、前記遷移制御回路は、前記スリープ制御が行われているとき、前記第１スイッチをオンとしつつ、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記出力電圧の印加端とすることで前記第２コンデンサを前記出力電圧を用いて充電しておき、前記スリープ制御から前記ＰＷＭ制御に切り替えられる際に、前記第１スイッチをオンからオフに切り替えるとともに、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記所定ノードに切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させる構成（第５の構成）であっても良い。
上記第３の構成に係るスイッチング電源装置において、前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、前記位相補償容量部は、第１端がグランドに接続され且つ第２端が前記所定ノードに接続された第１コンデンサと、第１端が前記所定ノードに接続された第２コンデンサを含み、前記スイッチ群は、前記第１コンデンサに並列接続された第１スイッチと、前記第２コンデンサの第２端を前記出力電圧の印加端又は前記グランドに切り替え接続する第２スイッチと、を含む構成（第６の構成）であっても良い。
上記第６の構成に係るスイッチング電源装置において、前記主制御回路は、前記スリープ制御が行われているとき、前記第１スイッチをオンとしつつ、前記第２スイッチを介した前記第２コンデンサの第２端の接続先をグランドとし、前記スリープ制御から前記ＰＷＭ制御に切り替えられる際に、前記第１スイッチをオンからオフに切り替えるとともに、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記出力電圧の印加端に切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させる構成（第７の構成）であっても良い。
上記第２～第７の構成の何れかに係るスイッチング電源装置において、前記対比電圧生成部は、前記ＰＷＭ制御において、前記帰還電圧に基づき又は前記帰還電圧に応じて生成された信号に基づき、前記特定配線との間で電流を入出力するアンプを含む構成（第８の構成）であっても良い。
本発明に係る他のスイッチング電源装置は、スイッチング動作により入力電圧から出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき前記出力段回路をスイッチング動作させるＰＷＭ制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路と、を備えたスイッチング電源装置において、前記主制御回路は、前記ＰＷＭ制御において前記帰還電圧に応じて対比電圧を生成する対比電圧生成部と、前記ＰＷＭ制御において前記対比電圧を周期的に電圧値が変化するランプ電圧と比較するＰＷＭコンパレータと、前記対比電圧が加わる特定配線に接続され、前記対比電圧の位相を補償する位相補償回路と、を有して、前記ＰＷＭ制御において前記ＰＷＭコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、前記位相補償回路は、位相補償抵抗部と、位相補償容量部と、を有し、前記主制御回路は、前記スリープ制御から前記ＰＷＭ制御に切り替えられる際、前記ＰＷＭ制御の１周期以上の特定期間において、前記位相補償抵抗部における抵抗値を所定抵抗値から一時的に低下させつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記位相補償抵抗部における抵抗値を前記所定抵抗値に戻す構成（第９の構成）である。
上記第９の構成に係るスイッチング電源装置において、前記主制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える遷移制御回路を有する構成（第１０の構成）であっても良い。
上記第１０の構成に係るスイッチング電源装置において、前記位相補償容量部は、所定ノードに接続され、前記位相補償抵抗部は、前記特定配線と前記所定ノードとの間に設けられ、前記遷移制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加える構成（第１１の構成）であっても良い。
上記第１１の構成に係るスイッチング電源装置において、前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、前記位相補償容量部は、第１端がグランドに接続され且つ第２端が前記所定ノードに接続された第１コンデンサと、第１端がグランドに接続された第２コンデンサを含み、前記スイッチ群は、前記第１コンデンサに並列接続された第１スイッチと、前記第２コンデンサの第２端を前記出力電圧の印加端又は前記所定ノードに切り替え接続する第２スイッチと、前記特定配線及び前記所定ノード間に設けられた抵抗に並列接続された第３スイッチと、を含み、前記抵抗と前記第３スイッチとの並列回路により前記位相補償抵抗部が構成され、前記所定抵抗値は前記抵抗の抵抗値であって、前記第３スイッチがオンとされることで前記位相補償抵抗部の抵抗値が前記所定抵抗値より小さくなる構成（第１２の構成）であっても良い。
上記第１２の構成に係るスイッチング電源装置において、前記遷移制御回路は、前記スリープ制御が行われているとき、前記第１スイッチをオンとしつつ、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記出力電圧の印加端とすることで前記第２コンデンサを前記出力電圧を用いて充電しておき、前記スリープ制御から前記ＰＷＭ制御に切り替えられる際に、前記第１スイッチをオンからオフに切り替えるとともに、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記所定ノードに切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させ、前記特定期間において前記第３スイッチをオンとすることで、前記抵抗と前記第３スイッチとの並列回路による前記位相補償抵抗部の抵抗値を前記所定抵抗値よりも低下させ、前記特定期間の後、前記第３スイッチをオフとすることで前記抵抗の抵抗値を前記位相補償抵抗部の抵抗値とする構成（第１３の構成）であっても良い。
上記第１１の構成に係るスイッチング電源装置において、前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、前記位相補償容量部は、第１端がグランドに接続され且つ第２端が前記所定ノードに接続された第１コンデンサと、第１端が前記所定ノードに接続された第２コンデンサを含み、
前記スイッチ群は、前記第１コンデンサに並列接続された第１スイッチと、前記第２コンデンサの第２端を前記出力電圧の印加端又は前記グランドに切り替え接続する第２スイッチと、前記特定配線及び前記所定ノード間に設けられた抵抗に並列接続された第３スイッチと、を含み、前記抵抗と前記第３スイッチとの並列回路により前記位相補償抵抗部が構成され、前記所定抵抗値は前記抵抗の抵抗値であって、前記第３スイッチがオンとされることで前記位相補償抵抗部の抵抗値が前記所定抵抗値より小さくなる構成（第１４の構成）であっても良い。
上記第１４の構成に係るスイッチング電源装置において、前記主制御回路は、前記スリープ制御が行われているとき、前記第１スイッチをオンとしつつ、前記第２スイッチを介した前記第２コンデンサの第２端の接続先をグランドとし、前記スリープ制御から前記ＰＷＭ制御に切り替えられる際に、前記第１スイッチをオンからオフに切り替えるとともに、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記出力電圧の印加端に切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させ、前記特定期間において前記第３スイッチをオンとすることで、前記抵抗と前記第３スイッチとの並列回路による前記位相補償抵抗部の抵抗値を前記所定抵抗値よりも低下させ、前記特定期間の後、前記第３スイッチをオフとすることで前記抵抗の抵抗値を前記位相補償抵抗部の抵抗値とする構成（第１５の構成）であっても良い。
上記第９～第１５の構成の何れかに係るスイッチング電源装置において、前記対比電圧生成部は、前記ＰＷＭ制御において、前記帰還電圧に基づき又は前記帰還電圧に応じて生成された信号に基づき、前記特定配線との間で電流を入出力するアンプを含む構成（第１６の構成）であっても良い。
上記第１～第１６の構成の何れかに係るスイッチング電源装置において、前記主制御回路は、当該スイッチング電源装置の外部に設けられた外部装置からの信号に基づき、前記スリープ制御から前記ＰＷＭ制御に切り替える際に、前記特定期間を設定する構成（第１７の構成）であっても良い。
上記第１～第１６の構成の何れかに係るスイッチング電源装置において、前記主制御回路は、前記帰還電圧又は前記出力電圧に基づき前記出力電圧が過電圧状態にあるか否かを検出する過電圧検出回路を更に有し、前記スリープ制御により前記出力段回路のスイッチング動作を停止させているときにおいて前記過電圧状態が検出されたとき、前記スリープ制御から前記ＰＷＭ制御に切り替え、この切り替えの際に前記特定期間を設定する構成（第１８の構成）であっても良い。
本発明によれば、スイッチング停止状態からスイッチング動作を適正に開始できるスイッチング電源装置を提供することが可能となる。
本発明の第１実施形態に係るスイッチング電源装置の全体構成図である。 本発明の第１実施形態に係り、スイッチング電源ＩＣの外観斜視図である。 本発明の第１実施形態に係り、ランプ電圧の波形図である。 本発明の第１実施形態に係り、軽負荷状態における出力電圧等の様子を示す図である。 第１参考構成及び第１参考動作の説明図である。 第２参考構成及び第２参考動作の説明図である。 第２参考構成及び第２参考動作の説明図である。 第２参考構成に係り、制御モード切り替わりの際の挙動を説明するための図である。 本発明の第１実施形態に属する実施例ＥＸ１＿１に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第１実施形態に属する実施例ＥＸ１＿１に係り、制御モード切り替わりの際のタイミングチャートである。 本発明の第１実施形態に属する実施例ＥＸ１＿１に係り、制御モード切り替わりの際のスイッチの状態説明図である。 本発明の第１実施形態に属する実施例ＥＸ１＿１に係り、制御モード切り替わりの際のタイミングチャートである。 本発明の第１実施形態に属する実施例ＥＸ１＿２に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第１実施形態に属する実施例ＥＸ１＿２に係り、制御モード切り替わりの際のタイミングチャートである。 本発明の第１実施形態に属する実施例ＥＸ１＿２に係り、制御モード切り替わりの際のスイッチの状態説明図である。 本発明の第１実施形態に属する実施例ＥＸ１＿３に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第１実施形態に属する実施例ＥＸ１＿４に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第１実施形態に属する実施例ＥＸ１＿４に係り、制御モード切り替わりの際のタイミングチャートである。 本発明の第１実施形態に属する実施例ＥＸ１＿４に係り、制御モード切り替わりの際のスイッチの状態説明図である。 本発明の第１実施形態に属する実施例ＥＸ１＿５に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第１実施形態に属する実施例ＥＸ１＿５に係り、制御モード切り替わりの際のタイミングチャートである。 本発明の第１実施形態に属する実施例ＥＸ１＿５に係り、制御モード切り替わりの際のスイッチの状態説明図である。 本発明の第１実施形態に属する実施例ＥＸ１＿６に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第２実施形態に係るスイッチング電源装置の全体構成図である。 本発明の第２実施形態に係り、クランプ回路の通常クランプ状態、拡張クランプ状態における電圧及び電流の可変範囲を示す図である。 本発明の第２実施形態に係る軽負荷制御の説明図である。 本発明の第２実施形態に係り、スイッチング電源ＩＣ内で生成される制御信号と、スイッチング制御の実行有無等との関係を示す図である。 本発明の第２実施形態に係り、特定の故障が発生したときの信号波形及びスイッチング制御の実行有無等を示す図である。 本発明の第２実施形態に係り、特定の故障が発生したときの信号波形を示す図である。 本発明の第２実施形態に係るスイッチング電源装置の変形全体構成図である。 本発明の第３実施形態に係るカーナビゲーション装置の外観図及び概略構成ブロック図である。
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“１００”によって参照されるスイッチング電源ＩＣは（図１参照）、スイッチング電源ＩＣ１００と表記されることもあるし、ＩＣ１００と略記されることもあり得るが、それらは同じものを指す。
まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。ＩＣとは集積回路（Integrated Circuit）の略称である。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する導電部を指す又は０Ｖの電位そのものを指す。０Ｖの電位をグランド電位と称することもある。本発明の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。
ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解して良い。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。
任意のスイッチを１以上のＦＥＴ（電界効果トランジスタ）にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。
任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタ又はスイッチについて、トランジスタ又はスイッチがオン状態となっている期間をオン期間と称することがあり、トランジスタ又はスイッチがオフ状態となっている期間をオフ期間と称することがある。
また、ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる期間をハイレベル期間と称し、当該信号のレベルがローレベルとなる期間をローレベル期間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は、本発明の第１実施形態に係るスイッチング電源装置１の全体構成図である。図１のスイッチング電源装置１は、スイッチング電源用回路（スイッチング電源用半導体装置）であるスイッチング電源ＩＣ１００と、スイッチング電源ＩＣ１００に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、コンデンサＣ１、コイルＬ１並びに抵抗Ｒ１及びＲ２が含まれる。スイッチング電源装置１は、所望の入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチング電源装置（ＤＣ／ＤＣコンバータ）として構成されている。出力電圧Ｖｏｕｔは出力端子ＯＵＴに接続された負荷ＬＤに供給される。入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔは正の直流電圧であり、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも低い。スイッチング電源装置１の出力端子ＯＵＴに出力電圧Ｖｏｕｔが現れる。例えば入力電圧Ｖｉｎは１２Ｖであり、抵抗Ｒ１及びＲ２の抵抗値を調整することで１２Ｖ未満の所望の正の電圧値（例えば３．３Ｖや５Ｖ）にて出力電圧Ｖｏｕｔを安定化させることができる。また、出力端子ＯＵＴを介して負荷ＬＤに流れる電流を出力電流Ｉｏｕｔと称する。
スイッチング電源ＩＣ１００は、図２に示すような、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品である（後述のＩＣ２００についても同様；図２４参照）。ＩＣ１００の筐体に複数の外部端子が露出して設けられており、その複数の外部端子には、図１に示される入力端子ＩＮ、スイッチ端子ＳＷ、帰還端子ＦＢ、出力監視端子ＯＳ及びグランド端子ＧＮＤが含まれる（後述のＩＣ２００についても同様）。これら以外の端子も、上記複数の外部端子に含まれうる。尚、図２に示されるＩＣ１００の外部端子の数及びＩＣ１００の外観は例示に過ぎない（後述のＩＣ２００についても同様）。
まず、スイッチング電源ＩＣ１００の外部構成について説明する。ＩＣ１００の外部より入力電圧Ｖｉｎが入力端子ＩＮに供給される。スイッチ端子ＳＷと出力端子ＯＵＴとの間にコイルＬ１が直列に介在している。即ち、コイルＬ１の一端はスイッチ端子ＳＷに接続され、コイルＬ１の他端は出力端子ＯＵＴに接続される。また、出力端子ＯＵＴはコンデンサＣ１を介してグランドに接続される。更に、出力端子ＯＵＴは抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は抵抗Ｒ２を介してグランドに接続される。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続される。また、出力監視端子ＯＳには出力電圧Ｖｏｕｔが加えられ、グランド端子ＧＮＤはグランドに接続される。
次に、スイッチング電源ＩＣ１００の内部構成について説明する。スイッチング電源ＩＣ１００は、出力段回路ＭＭと、出力段回路ＭＭを制御するための主制御回路１１０と、を備える。
出力段回路ＭＭは、Ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor)として構成されたトランジスタＭ１及びＭ２を備える。トランジスタＭ１及びＭ２は、入力端子ＩＮとグランド端子ＧＮＤ（換言すればグランド）との間に直列接続された一対のスイッチング素子であり、それらがスイッチング駆動されることで入力電圧Ｖｉｎがスイッチングされてスイッチ端子ＳＷに矩形波状のスイッチ電圧Ｖｓｗが現れる。トランジスタＭ１がハイサイド側に設けられ、トランジスタＭ２がローサイド側に設けられる。具体的には、トランジスタＭ１のドレインは入力端子ＩＮに接続され、トランジスタＭ１のソース及びトランジスタＭ２のドレインはスイッチ端子ＳＷに共通接続される。トランジスタＭ２のソースはグランドに接続される。
トランジスタＭ１は出力トランジスタとして機能し、トランジスタＭ２は同期整流トランジスタとして機能する。コイルＬ１及びコンデンサＣ１は、スイッチ端子ＳＷに現れる矩形波状のスイッチ電圧Ｖｓｗを整流及び平滑化して出力電圧Ｖｏｕｔを生成する整流平滑回路を構成する。抵抗Ｒ１及びＲ２は出力電圧Ｖｏｕｔを分圧する分圧回路を構成する。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続されることで、その接続ノードに現れる分圧された電圧が帰還電圧Ｖｆｂとして帰還端子ＦＢに入力される。
トランジスタＭ１、Ｍ２のゲートには、駆動信号として夫々ゲート信号Ｇ１、Ｇ２が供給され、トランジスタＭ１及びＭ２はゲート信号Ｇ１及びＧ２に応じてオン、オフされる。基本的には、トランジスタＭ１及びＭ２が交互にオン、オフされるが、トランジスタＭ１及びＭ２が共にオフ状態に維持されることもある（詳細は後述）。
主制御回路１１０は、アンプＡＭＰ１と、ＰＷＭコンパレータであるコンパレータＣＭＰ１と、位相補償回路ＰＰと、ランプ電圧生成回路Ｇｒａｍｐと、ロジック回路ＬＬと、スイッチＳＷ０と、スイッチ制御回路ＳＷＣと、軽負荷検出コンパレータＣＭＰ２と、を備える。尚、ＰＷＭは“pulse width modulation”の略称である。
アンプＡＭＰ１は、電流出力型のトランスコンダクタンスアンプであって、主制御回路１１０においてエラーアンプとして機能する。アンプＡＭＰ１の反転入力端子には帰還端子ＦＢに加わる電圧（即ち帰還電圧Ｖｆｂ）が供給され、アンプＡＭＰ１の非反転入力端子には所定の基準電圧Ｖｒｅｆ１が供給される。基準電圧Ｖｒｅｆ１及び後述の基準電圧Ｖｒｅｆ２は、互いに異なる正の電圧値を有する直流電圧であり、ＩＣ１００内の図示されない基準電圧生成回路にて生成される。
アンプＡＭＰ１の出力端子はスイッチＳＷ０の第１端Ｅ１＿ＳＷ０に接続され、スイッチＳＷ０の第２端Ｅ２＿ＳＷ０はコンパレータＣＭＰ１の非反転入力端子に接続される。スイッチＳＷ０の第２端Ｅ２＿ＳＷ０とコンパレータＣＭＰ１の非反転入力端子とを接続する配線を特に配線ＷＲ１と称する。アンプＡＭＰ１の出力端子とコンパレータＣＭＰ１の非反転入力端子とを接続するための配線ＷＲ１に対し直列にスイッチＳＷ０が挿入されている、と考えても良い。
アンプＡＭＰ１は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１との差分に応じた電流信号Ｉ１を自身の出力端子から出力する。スイッチＳＷ０がオンであるときに限り、電流信号Ｉ１による電荷はスイッチＳＷ０を介し配線ＷＲ１に対して入出力される。具体的にはアンプＡＭＰ１は、スイッチＳＷ０がオンであるという前提の下、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも低いときには配線ＷＲ１の電位が上がるようアンプＡＭＰ１から配線ＷＲ１に向けて電流信号Ｉ１による電流を出力し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも高いときには配線ＷＲ１の電位が下がるよう配線ＷＲ１からアンプＡＭＰ１に向けて電流信号Ｉ１による電流を引き込む。帰還電圧Ｖｆｂ及び基準電圧Ｖｒｅｆ１間の差分の絶対値が増大するにつれて、電流信号Ｉ１による電流の大きさも増大する。
位相補償回路ＰＰは、スイッチＳＷ０の第２端Ｅ２＿ＳＷ０とコンパレータＣＭＰ１の非反転入力端子との間の配線ＷＲ１と、グランドと、の間に設けられ、アンプＡＭＰ１と協働して配線ＷＲ１上に電圧信号を生成する。配線ＷＲ１に加わる電圧を対比電圧Ｖｃと称する。位相補償回路ＰＰは対比電圧Ｖｃの位相を補償する機能を持つ。スイッチＳＷ０がオンであるときには電流信号Ｉ１に基づき配線ＷＲ１上に電圧信号が生成されることになり、このとき、位相補償回路ＰＰは対比電圧Ｖｃの位相を補償して出力帰還ループの発振を防ぐ。スイッチＳＷ０がオフとされているときの位相補償回路ＰＰの動作については後述される。
ランプ電圧生成回路Ｇｒａｍｐは、所定のＰＷＭ周期にて周期的に電圧値が変化するランプ電圧Ｖｒａｍｐを生成する。ランプ電圧Ｖｒａｍｐは、例えば三角波又はのこぎり波の電圧波形を持つ。ここでは、ランプ電圧生成回路Ｇｒａｍｐが動作してランプ電圧Ｖｒａｍｐの生成を行っているとき、図３に示す如く、ランプ電圧Ｖｒａｍｐは、所定の正の下限電圧値Ｖｒａｍｐ＿ＭＩＮから所定の正の上限電圧値Ｖｒａｍｐ＿ＭＡＸまでの間で変動するものとする（後述の他の実施形態でも同様）。即ち、下限電圧値Ｖｒａｍｐ＿ＭＩＮから上限電圧値Ｖｒａｍｐ＿ＭＡＸまでの範囲がランプ電圧Ｖｒａｍｐの可変範囲であり、“Ｖｒａｍｐ＿ＭＡＸ＞Ｖｒａｍｐ＿ＭＩＮ”である。ランプ電圧Ｖｒａｍｐの変動の周期はＰＷＭ周期（換言すればＰＷＭ制御の周期）であり、各ＰＷＭ周期において、ランプ電圧Ｖｒａｍｐは、下限電圧値Ｖｒａｍｐ＿ＭＩＮを起点に時間経過と共に線型的に単調増加し、上限電圧値Ｖｒａｍｐ＿ＭＡＸに達すると瞬時に下限電圧値Ｖｒａｍｐ＿ＭＩＮに戻るものとする（後述の他の実施形態でも同様）。ここでは、下限電圧値Ｖｒａｍｐ＿ＭＩＮは０Ｖよりも大きいものとし、例えば０．６Ｖである。但し、下限電圧値Ｖｒａｍｐ＿ＭＩＮが０Ｖであることがあり得ても良い。
コンパレータＣＭＰ１の非反転入力端子には対比電圧Ｖｃが供給され、コンパレータＣＭＰ１の反転入力端子にはランプ電圧Ｖｒａｍｐが供給される。コンパレータＣＭＰ１は、対比電圧Ｖｃをランプ電圧Ｖｒａｍｐと比較して比較結果を示すパルス幅変調信号Ｓｐｗｍを出力する。パルス幅変調信号Ｓｐｗｍは、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐよりも高い期間においてハイレベルとなり、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐよりも低い期間においてローレベルとなる。
ロジック回路ＬＬは、パルス幅変調信号Ｓｐｗｍに基づくゲート信号Ｇ１及びＧ２をトランジスタＭ１及びＭ２に供給することで出力段回路ＭＭにスイッチング動作を行わせる。スイッチング動作では、信号Ｓｐｗｍに基づきトランジスタＭ１及びＭ２が交互にオン、オフされる。アンプＡＭＰ１は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１とが等しくなるように電流信号Ｉ１を生成するため、スイッチング動作の実行を通じ、出力電圧Ｖｏｕｔが、基準電圧Ｖｒｅｆ１と抵抗Ｒ１及びＲ２による分圧比とに応じた所定の目標電圧Ｖｔｇにて安定化される。入力電圧Ｖｉｎの値及び出力電圧Ｖｏｕｔに対する目標電圧Ｖｔｇの値は任意であるが（但しＶｉｎ＞Ｖｔｇ）、例えば、入力電圧Ｖｉｎは１２Ｖ又は２４Ｖであり、目標電圧Ｖｔｇは３．３Ｖ又は５Ｖである。
より具体的にはスイッチング動作において、信号Ｓｐｗｍがハイレベルである期間では、ハイレベルのゲート信号Ｇ１、ローレベルのゲート信号Ｇ２が、夫々、トランジスタＭ１、Ｍ２のゲートに供給されることで、トランジスタＭ１、Ｍ２が、夫々、オン状態、オフ状態となる。逆に、スイッチング動作において、信号Ｓｐｗｍがローレベルである期間では、ローレベルのゲート信号Ｇ１、ハイレベルのゲート信号Ｇ２が、夫々、トランジスタＭ１、Ｍ２のゲートに供給されることで、トランジスタＭ１、Ｍ２が、夫々、オフ状態、オン状態となる。但し、貫通電流の発生を確実に防止するべく、トランジスタＭ１がオン状態とされる期間とトランジスタＭ２がオン状態とされる期間との間に、トランジスタＭ１及びＭ２が共にオフ状態されるデッドタイムが挿入されて良い。
スイッチ制御回路ＳＷＣは、スイッチＳＷ０を含む、ＩＣ１００内に設けられる複数のスイッチの状態を制御する（スイッチＳＷ０以外のスイッチについては後述される）。任意のスイッチは、双方向スイッチとしてのアナログスイッチであり、例えば、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）の電界効果トランジスタを用いて構成されたトランスミッションゲートであって良い。
軽負荷検出コンパレータＣＭＰ２は、軽負荷状態を検出するための比較器であって、自身の非反転入力端子に入力される帰還電圧Ｖｆｂと自身の反転入力端子に入力される基準電圧Ｖｒｅｆ２とを比較して、その比較結果を示す制御信号ＳＬＰを出力する。この比較においてはヒステリシスが設定されている。ここでは、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２よりも低く制御信号ＳＬＰがローレベルである状態を起点として、コンパレータＣＭＰ２は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２よりも高くなるとハイレベルの制御信号ＳＬＰを出力し、その後、帰還電圧Ｖｆｂが電圧（Ｖｒｅｆ２－ΔＨＹＳ２）よりも低くなると制御信号ＳＬＰのレベルをハイレベルからローレベルに切り替えるものとする。電圧（Ｖｒｅｆ２－ΔＨＹＳ２）は基準電圧Ｖｒｅｆ２よりも正のヒステリシス電圧ΔＨＹＳ２だけ低い電圧である。
基準電圧Ｖｒｅｆ１と比べて電圧（Ｖｒｅｆ２－ΔＨＹＳ２）の方が高い。帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１と一致しているときに、出力電圧Ｖｏｕｔが所定の目標電圧Ｖｔｇにて安定化されるのであるから、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇを相応に超えているときに限り、制御信号ＳＬＰがハイレベルとなる。
制御信号ＳＬＰはロジック回路ＬＬに与えられる。ロジック回路ＬＬは、制御信号ＳＬＰがローレベルであるときには、パルス幅変調信号Ｓｐｗｍに基づき出力段回路ＭＭにスイッチング動作を行わせるが、制御信号ＳＬＰがハイレベルであるときには、スイッチング動作を停止させるスリープ制御（スイッチング停止制御）を行う。制御信号ＳＬＰがハイレベルであるとき（即ちスリープ制御が行われているとき）、信号Ｓｐｗｍに依らず、ロジック回路ＬＬは、ゲートＧ１及びＧ２の双方をローレベルに維持することでトランジスタＭ１及びＭ２の双方をオフ状態に維持する。
このように、主制御回路１１０は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂに基づき出力段回路ＭＭをスイッチング動作させるＰＷＭ制御、又は、出力段回路ＭＭのスイッチング動作を停止させるスリープ制御を実行可能となっている。
図４に、軽負荷状態における出力電圧Ｖｏｕｔと制御信号ＳＬＰとスイッチング動作との関係の例を示す。出力電圧Ｖｏｕｔが所定電圧ＶｔｈＨと一致するときに帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２と一致し、且つ、出力電圧Ｖｏｕｔが所定電圧ＶｔｈＬと一致するときに帰還電圧Ｖｆｂが電圧（Ｖｒｅｆ２－ΔＨＹＳ２）と一致するものとする。軽負荷状態が維持されている間は、スイッチング動作の停止及び再開が繰り返されて出力電圧Ｖｏｕｔが概ね電圧ＶｔｈＨ及びＶｔｈＬ間を往復することになる。ハイレベルの制御信号ＳＬＰはスイッチング電源装置１の状態が軽負荷状態であることを示す信号として機能する。このような制御により、軽負荷時にスイッチング動作が間欠的に実行されることになりスイッチングロスの低減を通じて効率の向上が図られる。また、スリープ制御が行われているときには、アンプＡＭＰ１、コンパレータＣＭＰ１及びランプ電圧生成回路Ｇｒａｍｐの動作を停止させると良く、これにより消費電力の低減が図られる。
ここで、ＩＣ１００における制御モードについて説明する。ＩＣ１００はオートモード及び強制ＰＷＭモードを含む複数の制御モードの何れかにて動作することができる。オートモードでは、上述の如く、制御信号ＳＬＰに基づき、制御信号ＳＬＰがローレベルであるときにはスイッチング動作を伴うＰＷＭ制御を行い、制御信号ＳＬＰがハイレベルであるときにはスイッチング動作を停止させるスリープ制御を行う。強制ＰＷＭモードでは、制御信号ＳＬＰのレベルに関係なく、強制的にスイッチング動作を伴うＰＷＭ制御を行う。
制御モードの設定（ＩＣ１００を何れの制御モードで動作させるかの設定）は、ＩＣ１００内のモード設定部（不図示）にて行われると解して良い。モード設定部はロジック回路ＬＬにより実現されると解しても良いし、ロジック回路ＬＬとは別に設けられていると解しても良い。ＩＣ１００の初期の制御モードはオートモードであって良い。モード設定部は、ＩＣ１００及びスイッチング電源装置１の外部に設けられた外部装置（マイクロコンピュータ等；不図示）から所定の強制ＰＷＭモード指定信号を受けるとＩＣ１００の制御モードを強制ＰＷＭモードに設定し、外部装置から、所定のオートモード指定信号を受けるとＩＣ１００の制御モードをオートモードに設定する。
以下、ＰＷＭ制御が行われるときの出力段回路ＭＭのオンデューティを、記号“Ｄｏｎ”にて参照することがある。出力段回路ＭＭのオンデューティＤｏｎは、各ＰＷＭ周期において、ＰＷＭ周期の長さを占める、トランジスタＭ１のオン期間の長さの割合を指し、ＰＷＭ周期の長さを占める、信号Ｓｐｗｍのハイレベル期間の長さの割合でもある。上述の説明から理解されるよう、出力段回路ＭＭのオンデューティＤｏｎは対比電圧Ｖｃが高いほど大きくなる。
尚、本実施形態では、スイッチＳＷ０がオンとなっている状態において、アンプＡＭＰ１は、０Ｖ以上の電圧の範囲内で対比電圧Ｖｃを制御することができるものとする（後述の他の実施形態でも同様）。
［第１参考構成及び第１参考動作］
ここで、第１参考構成及び第１参考動作について説明する。図５（ａ）は第１参考構成に係る回路図であり、図５（ｂ）は第１参考動作の説明図である。第１参考構成では、アンプＡＭＰ１の出力端子がコンパレータＣＭＰ１の非反転入力端子に直接接続されており、配線ＷＲ１が抵抗ＲＸを介してコンデンサＣＸの一端に接続され、コンデンサＣＸの他端がグランドに接続されている。抵抗ＲＸ及びコンデンサＣＸにより第１参考構成の位相補償回路が形成される。
第１参考構成によるスイッチング電源装置において、ＰＷＭ制御により出力電圧Ｖｏｕｔが安定化されているとき、出力段回路ＭＭのオンデューティＤｏｎは概ね入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔにて決定され、オンデューティＤｏｎの理論値は“Ｖｏｕｔ／Ｖｉｎ”となる。これは、第１参考構成に限らず、スイッチング電源装置１を含め、降圧型のスイッチング電源装置（ＤＣ／ＤＣコンバータ）に広くあてはまる。
一方、上述したように、軽負荷状態ではスリープ制御を利用してアンプＡＭＰ１等の動作を停止させることで消費電力を削減することができる。但し、第１参考構成において、スリープ制御からＰＷＭ制御に移行してスイッチング動作を開始（換言すれば復帰又は再開）させることを考えた場合、スイッチング動作の開始時にて所望のオンデューティＤｏｎで動作させるには対比電圧Ｖｃに適切な初期電圧を与える回路が必要となる。
［第２参考構成及び第２参考動作］
スイッチング動作の開始時に対比電圧Ｖｃに初期電圧を与えることが可能な構成及び動作として第２参考構成及び第２参考動作を説明する。図６（ａ）は第２参考構成に係る回路図であり、図６（ｂ）は第２参考動作の説明図である。
第２参考構成では、第１参考構成を基準にコンデンサＣＸをコンデンサＣＸ１とコンデンサＣＸ２とに分割する。コンデンサＣＸ１に対してスイッチＳＷＸ１を並列接続する。コンデンサＣＸ２の一端はグランドに接続される。スイッチＳＷＸ２は、コンデンサＣＸ２の他端を出力電圧Ｖｏｕｔの印加端、又は、コンデンサＣＸ１及び抵抗ＲＸ間の接続ノードＮＤＸに切り替え接続する。
そして、第２参考構成における第２参考動作では、スリープ制御によりスイッチング動作が停止している期間において、図６（ａ）に示す如く、スイッチＳＷ０をオフ且つスイッチＳＷＸ１をオンとしつつ、スイッチＳＷＸ２を通じコンデンサＣＸ２を出力電圧Ｖｏｕｔの印加端に接続することでコンデンサＣＸ２を出力電圧Ｖｏｕｔにて充電しておく。スイッチング動作を開始させる際には、スイッチＳＷ０、ＳＷＸ１及びＳＷＸ２の状態を、全て、スリープ制御におけるそれらから切り替える（図７（ａ）参照）。
ここで、第１及び第２参考構成との関係において、“ＣＸ１＝（１－ｋ）×ＣＸ”及び“ＣＸ２＝ｋ×ＣＸ”としておくと、スイッチＳＷＸ２を通じたコンデンサＣＸ２の接続先をノードＮＤＸに切り替えた直後における対比電圧Ｖｃ、即ち、スリープ制御からＰＷＭ制御に移行してスイッチング動作を開始させるときの対比電圧Ｖｃの初期電圧は、“ｋ×Ｖｏｕｔ”となる（図６（ｂ）参照）。このとき、ランプ電圧Ｖｒａｍｐの振幅を“ｋ×Ｖｉｎ”に設定しておけば、スイッチング動作を開始させるときのオンデューティＤｏｎの初期値は、上記理論値と一致する“Ｖｏｕｔ／Ｖｉｎ”となる（但し、ランプ電圧Ｖｒａｍｐの可変範囲の下限が０Ｖ又は十分に小さいと仮定）。結果、スイッチング動作の開始時における出力電圧Ｖｏｕｔのオーバーシュートやアンダーシュートを防ぐことができる。
しかし、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇに対して高めにずれている場合において、スイッチング動作が開始されたとき、図７（ａ）のようにアンプＡＭＰ１が電流Ｉ＿ＡＭＰ１を引き込むため、スイッチング動作の開始時における対比電圧Ｖｃの初期電圧は、ノードＮＤＸにおける電圧よりも抵抗Ｒ３での電圧降下（Ｉ＿ＡＭＰ１×ＲＸ）の分だけ低くなり、結果、スイッチング動作の開始時のオンデューティＤｏｎが上記理論値よりも低くなる。
このような状況は、オートモードにおいて軽負荷に起因してスイッチング動作を停止している状態から強制ＰＷＭモードに切り替えられたときなどに発生する。即ち、軽負荷時では、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇに対して若干高い状態で動作するが（図４参照）、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇに比べて相応に高いタイミングにて強制的にＰＷＭ制御に切り替えると（即ち強制ＰＷＭモードに移行すると）、その切り替え直後にて、対比電圧Ｖｃが理想的な電圧から大きく低下し、スイッチング動作の開始時のオンデューティＤｏｎが上記理論値よりも相当に低くなる。場合によっては、図７（ｂ）に示す如く、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの可変範囲を下回ってスイッチング動作が開始されないこともある。
実際の回路では、スイッチング動作の開始時において、トランジスタＭ１及びＭ２の内、ハイサイドのトランジスタＭ１から先にオンとなるように制限されている。これは、第２参考構成及びＩＣ１００に対して共通である。即ち、第２参考構成及びＩＣ１００において、スイッチング動作を停止している状態からスイッチング動作を開始させる際には、トランジスタＭ１及びＭ２の内、必ずトランジスタＭ１が先にオンとなるように、ゲート信号Ｇ１及びＧ２に対して規制がかけられている。
このため、第２参考構成に関し、図８に示す如く、オートモードにてスイッチング動作を停止している状態から強制ＰＷＭモードに切り替えられたとき、切り替え直後の対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの可変範囲を下回っていたならば、すぐにはスイッチング動作が開始されない（即ち強制ＰＷＭモードに移行しても、暫くの間、トランジスタＭ１及びＭ２がオフ状態に維持される）。そうすると、第２参考構成において、スイッチング動作が開始されるまでの間にノードＮＤＸでの電圧が理想的な電圧からずれてしまい、スイッチング動作の開始時に出力電圧Ｖｏｕｔがアンダーシュートしてしまうことがある。
第２参考構成の一動作例を示す図８のタイミングチャートについて説明を加えておく。図８の例において、タイミングＴ１まではオートモードで動作しており、タイミングＴ１の直前では軽負荷のためにスイッチング動作が停止していて出力電圧Ｖｏｕｔが目標電圧Ｖｔｇよりも高くなっている。タイミングＴ１にてオートモードから強制ＰＷＭモードに切り替えられる。この切り替えに伴い、タイミングＴ１を境にしてスイッチＳＷ０、ＳＷＸ１及びＳＷＸ２の状態が図６（ａ）の状態から図７（ａ）の状態に切り替えられるが、電流Ｉ＿ＡＭＰ１の影響により、タイミングＴ１直後の対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの可変範囲の下限（即ち図３の下限電圧値Ｖｒａｍｐ＿ＭＩＮ）を下回っている。このため、スイッチング動作はタイミングＴ１からは開始されない。
スイッチング動作の非実行のために出力電圧Ｖｏｕｔが低下してゆき、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇを下回ると、暫くしてアンプＡＭＰ１の機能により対比電圧Ｖｃが上昇を開始する（タイミングＴ２近辺参照）。そして、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの可変範囲の下限（図３の下限電圧値Ｖｒａｍｐ＿ＭＩＮに相当）を上回ると、スイッチング動作が開始されることになる（タイミングＴ３近辺参照）。但し、スイッチング動作の開始直後のオンデューティＤｏｎは相当に小さいものになる。即ち、トランジスタＭ１のオン期間及びトランジスタＭ２のオン期間の内、後者の期間が支配的になるため、出力電圧Ｖｏｕｔに更なるアンダーシュートが生じる。
このようなアンダーシュート等の発生を回避しうるスイッチング電源装置１の構成及び動作等を、以下の実施例で説明する。第１実施形態は、以下の実施例ＥＸ１＿１～ＥＸ１＿７を含む。第１実施形態にて上述した事項（但し、第１参考構成及び第２参考構成並びに第１参考動作及び第２参考動作に関わる事項を除く）は、特に記述無き限り且つ矛盾無き限り、以下の実施例ＥＸ１＿１～ＥＸ１＿７に適用され、各実施例において、第１実施形態で上述した事項と矛盾する事項については各実施例での記載が優先されて良い。また矛盾無き限り、実施例ＥＸ１＿１～ＥＸ１＿７の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。
［実施例ＥＸ１＿１］
実施例ＥＸ１＿１を説明する。図９に、実施例ＥＸ１＿１に係る位相補償回路ＰＰ１０を、その周辺回路と共に示す。実施例ＥＸ１＿１では、位相補償回路ＰＰ１０が図１の位相補償回路ＰＰとして用いられる。図９の位相補償回路ＰＰ１０の構成自体は、図６（ｂ）に示した第２参考構成における位相補償回路と同等である。
位相補償回路ＰＰ１０は、抵抗Ｒ１０を有する位相補償抵抗部と、コンデンサＣ１１及びＣ１２を有する位相補償容量部と、スイッチＳＷ１１及びＳＷ１２を有するスイッチ群と、を備える。スイッチＳＷ０、ＳＷ１１及びＳＷ１２の状態はスイッチ制御回路ＳＷＣ（図１参照）により制御される。
位相補償回路ＰＰ１０において、抵抗Ｒ１０の一端は配線ＷＲ１及びコンパレータＣＭＰ１の非反転入力端子に接続され、抵抗Ｒ１０の他端は所定のノードＮＤ１０に接続される。コンデンサＣ１１の一端はノードＮＤ１０に接続され、コンデンサＣ１１の他端はグランドに接続される。スイッチＳＷ１１はコンデンサＣ１１に並列接続される。即ち、スイッチＳＷ１１の一端及び他端が夫々コンデンサＣ１１の一端及び他端に接続される。このため、スイッチＳＷ１１がオフのときにはノードＮＤ１０はグランドから直流的に遮断されるが、スイッチＳＷ１１がオンのときにはスイッチＳＷ１１を通じてノードＮＤ１０がグランドに接続されてノードＮＤ１０の電圧が０Ｖとなる。コンデンサＣ１２の一端はグランドに接続される。ここでは、コンデンサＣ１２の両端の内、グランドに接続される一端を第１端と称し、他方の一端を第２端と称する。スイッチＳＷ１２は、コンデンサＣ１２の第２端を、出力電圧Ｖｏｕｔの印加端（即ち出力電圧Ｖｏｕｔが印加されている端子）又はノードＮＤ１０に切り替え接続する。
図１０は実施例ＥＸ１＿１に係るタイミングチャートである。タイミングＴＡ１まではオートモードで動作しており、タイミングＴＡ１の直前では軽負荷のためにスリープ制御によってスイッチング動作が停止しているものとする。図９には、スリープ制御によってスイッチング動作が停止しているときの各スイッチの状態が示されている。位相補償回路ＰＰ１０において、スリープ制御によってスイッチング動作が停止しているとき、スイッチＳＷ０はオフ且つスイッチＳＷ１１はオンとされ、スイッチＳＷ１２によりコンデンサＣ１２の第２端は出力電圧Ｖｏｕｔの印加端に接続されている。故に、スリープ制御によってスイッチング動作が停止しているときには、出力電圧ＶｏｕｔによりコンデンサＣ１２が充電される。また、スリープ制御によってスイッチング動作が停止しているときには、スイッチＳＷ１１のオンにより対比電圧Ｖｃは０Ｖであり、ランプ電圧生成回路Ｇｒａｍｐの動作の停止によりランプ電圧Ｖｒａｍｐは０Ｖとなっている。
タイミングＴＡ１にてオートモードから強制ＰＷＭモードに切り替えられる。この切り替えに伴い、スイッチ制御回路ＳＷＣは、タイミングＴＡ１を境にして、スイッチＳＷ１１をオン状態からオフ状態に切り替えると共にスイッチＳＷ１２を通じたコンデンサＣ１２の第２端の接続先を出力電圧Ｖｏｕｔの印加端からノードＮＤ１０に切り替えるが、特定期間が終了するまではスイッチＳＷ０をオフ状態で維持し、特定期間の終了タイミングに相当するタイミングＴＡ２にてスイッチＳＷ０をオン状態に切り替える。図１１（ａ）に特定期間中における各スイッチの状態を示し、図１１（ｂ）に特定期間後の各スイッチの状態を示す。また、強制ＰＷＭモードへの移行によりランプ電圧生成回路ＧｒａｍｐはタイミングＴＡ１から動作を開始し、タイミングＴＡ１を起点にランプ電圧Ｖｒａｍｐが上述の如く自身の可変範囲内での変動を開始する。
図１０の例において、特定期間はタイミングＴＡ１からタイミングＴＡ２までの期間であり、ＰＷＭ制御の１周期以上の長さを有する。ＰＷＭ制御の１周期は、上記ＰＷＭ周期の長さを指し、ランプ電圧の周期に等しい。つまり例えば、ＰＷＭ制御によるスイッチング周波数が１００ｋＨｚ（キロヘルツ）であるならばＰＷＭ周期の長さは１０マイクロ秒であり、このとき、特定期間の長さは１０マイクロ秒以上とされる。
図１０の例では特定期間の長さがＰＷＭ制御の１周期分の長さと一致しているが、特定期間の長さはＰＷＭ制御の１周期以上の長さであれば任意であり、“ｑ×ＰＰＷＭ”で表される。ここで、ＰＰＷＭはＰＷＭ制御の１周期分の時間（例えば１０マイクロ秒）を表し、ｑは１以上の実数である。ｑは基本的に１以上の整数（例えば１、２又は３）であって良いが、整数以外でも良い（例えば、１．５又は２．５でも良い）。尚、実施例ＥＸ１＿１で述べる特定期間の長さに対する説明は、後述の他の任意の実施例及び後述の他の任意の実施形態にも共通して適用される。
コンデンサＣ１１の静電容量値を記号“Ｃ１１”で表し且つコンデンサＣ１２の静電容量値を記号“Ｃ１２”で表した場合、“Ｃ１１：Ｃ１２＝（１－ｋ）：ｋ”の関係を満される。係数ｋは“０＜ｋ＜１”を満たす。これにより、特定期間において、ノードＮＤ１０には、出力電圧Ｖｏｕｔのｋ倍の電圧、即ち電圧（ｋ×Ｖｏｕｔ）が発生し、この電圧（ｋ×Ｖｏｕｔ）が抵抗Ｒ１０を通じて配線ＷＲ１に加わることで、電圧（ｋ×Ｖｏｕｔ）が対比電圧Ｖｃの初期電圧として設定される。
対比電圧Ｖｃの初期電圧とは、スリープ制御からＰＷＭ制御への切り替え時における対比電圧Ｖｃの初期の電圧を指す（後述の他の任意の実施例及び後述の他の任意の実施形態でも同様）。より詳細には例えば、対比電圧Ｖｃの初期電圧とは、オートモードでのスリープ制御によりスイッチング動作が停止している状態から強制ＰＷＭ制御によりスイッチング動作が開始されるときの、スイッチング動作の開始時における対比電圧Ｖｃの初期の電圧を指す（後述の他の任意の実施例及び後述の他の任意の実施形態でも同様）。
一方で、ランプ電圧Ｖｒａｍｐの振幅は“ｋ×Ｖｉｎ”に設定されると良い。これにより、ランプ電圧Ｖｒａｍｐの可変範囲の下限が０Ｖであると仮定すれば、スイッチング動作を開始させるときのオンデューティＤｏｎの初期値を上記理論値と一致する“Ｖｏｕｔ／Ｖｉｎ”とすることができる（実際にランプ電圧Ｖｒａｍｐの可変範囲の下限を０Ｖとしても良い）。ランプ電圧Ｖｒａｍｐの可変範囲の下限が正である場合には、ランプ電圧Ｖｒａｍｐの可変範囲の下限（Ｖｒａｍｐ＿ＭＩＮ）を考慮して、コンデンサＣ１１及びＣ１２の静電容量値又はランプ電圧Ｖｒａｍｐの振幅等を調整することで、或いは後述のスイッチＳ１６及びコンデンサＣ１６の追加等によって（図１６参照）、オンデューティＤｏｎの初期値を“Ｖｏｕｔ／Ｖｉｎ”に設定又は近似させても良い。
何れにせよ、特定期間にてノードＮＤ１０に生じる電圧は、ランプ電圧Ｖｒａｍｐの可変範囲内の電圧とされる。そして、特定期間ではスイッチＳＷ０がオフとされているために、アンプＡＭＰ１による電流の引き込みが発生せず、トランジスタＭ１のターンオンから始まるスイッチング動作がタイミグＴＡ１を起点に必ず開始される。特定期間を経てスイッチＳＷ０がオンとされた後には、アンプＡＭＰ１により出力電圧Ｖｏｕｔに応じて対比電圧Ｖｃが制御されるので、出力電圧Ｖｏｕｔに応じてオンデューティＤｏｎが変化することになる。
このように、実施例ＥＸ１＿１によれば、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティＤｏｎでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。
図１２に実施例ＥＸ１＿１に係る他のタイミングチャートを示す。図１２は図１０のタイミングチャートに対応していている。タイミングＴＡ１とタイミングＴＡ２との間の特定期間においては、理想的なオンデューティＤｏｎで動作するため出力電圧Ｖｏｕｔに殆ど変動は生じない。特定期間の後は、アンプＡＭＰ１により出力電圧Ｖｏｕｔに応じて対比電圧Ｖｃが制御される。つまり、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇよりも高ければ対比電圧Ｖｃ及びオンデューティＤｏｎが下がり、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇよりも低ければ対比電圧Ｖｃ及びオンデューティＤｏｎが上がって、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇに近づいてゆく。これにより、オーバーシュートやアンダーシュートを殆ど発生させることなく目標電圧Ｖｔｇに達する。
尚、タイミングＴＡ２の後において、出力電圧Ｖｏｕｔが高いことに起因してアンプＡＭＰ１が電流を引き込み、これによって対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの可変範囲の下限を下回ることもある。但し、特定期間にてスイッチング動作が一旦開始されているため、特定期間の後、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐ以下となっている期間では、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの可変範囲の下限を下回っている期間を含め、トランジスタＭ１がオフ状態且つトランジスタＭ２がオン状態に維持される。これは０％のオンデューティＤｏｎでＰＷＭ制御が行われることに相当する。トランジスタＭ２がオン状態であると、出力端子ＯＵＴ（図１参照）からトランジスタＭ２を介しグランドに電流が流れ込むため出力電圧Ｖｏｕｔが低下してゆく。そして、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇ未満まで低下すると、対比電圧Ｖｃが上昇してランプ電圧Ｖｒａｍｐの可変範囲の下限を上回り、各ＰＷＭ周期にてスイッチング動作が行われるようになる。特定期間後の上述の動作は、後述の他の任意の実施例及び後述の他の任意の実施形態でも同様である。
［実施例ＥＸ１＿２］
実施例ＥＸ１＿２を説明する。図１３に、実施例ＥＸ１＿２に係る位相補償回路ＰＰ２０を、その周辺回路と共に示す。実施例ＥＸ１＿２では、位相補償回路ＰＰ２０が図１の位相補償回路ＰＰとして用いられる。
位相補償回路ＰＰ２０は、抵抗Ｒ２０を有する位相補償抵抗部と、コンデンサＣ２１及びＣ２２を有する位相補償容量部と、スイッチＳＷ２１及びＳＷ２２を有するスイッチ群と、を備える。スイッチＳＷ０、ＳＷ２１及びＳＷ２２の状態はスイッチ制御回路ＳＷＣ（図１参照）により制御される。
位相補償回路ＰＰ２０において、抵抗Ｒ２０の一端は配線ＷＲ１及びコンパレータＣＭＰ１の非反転入力端子に接続され、抵抗Ｒ２０の他端は所定のノードＮＤ２０に接続される。コンデンサＣ２１の一端はノードＮＤ２０に接続され、コンデンサＣ２１の他端はグランドに接続される。スイッチＳＷ２１はコンデンサＣ２１に並列接続される。即ち、スイッチＳＷ２１の一端及び他端が夫々コンデンサＣ２１の一端及び他端に接続される。このため、スイッチＳＷ２１がオフのときにはノードＮＤ２０はグランドから直流的に遮断されるが、スイッチＳＷ２１がオンのときにはスイッチＳＷ２１を通じてノードＮＤ２０がグランドに接続されてノードＮＤ２０の電圧が０Ｖとなる。位相補償回路ＰＰ２０において、コンデンサＣ２２の一端はノードＮＤ２０に接続される。ここでは、コンデンサＣ２２の両端の内、ノードＮＤ２０に接続される一端を第１端と称し、他方の一端を第２端と称する。位相補償回路ＰＰ２０において、スイッチＳＷ２２は、コンデンサＣ２２の第２端を、出力電圧Ｖｏｕｔの印加端（即ち出力電圧Ｖｏｕｔが印加されている端子）又はグランドに切り替え接続する。
図１４は実施例ＥＸ１＿２に係るタイミングチャートである。タイミングＴＢ１まではオートモードで動作しており、タイミングＴＢ１の直前では軽負荷のためにスリープ制御によってスイッチング動作が停止しているものとする。図１３には、スリープ制御によってスイッチング動作が停止しているときの各スイッチの状態が示されている。位相補償回路ＰＰ２０において、スリープ制御によってスイッチング動作が停止しているとき、スイッチＳＷ０はオフ且つスイッチＳＷ２１はオンとされ、スイッチＳＷ２２によりコンデンサＣ２２の第２端はグランドに接続されている。また、スリープ制御によってスイッチング動作が停止しているときには、スイッチＳＷ２１のオンにより対比電圧Ｖｃは０Ｖであり、ランプ電圧生成回路Ｇｒａｍｐの動作の停止によりランプ電圧Ｖｒａｍｐは０Ｖとなっている。
タイミングＴＢ１にてオートモードから強制ＰＷＭモードに切り替えられる。この切り替えに伴い、スイッチ制御回路ＳＷＣは、タイミングＴＢ１を境にして、スイッチＳＷ２１をオン状態からオフ状態に切り替えると共にスイッチＳＷ２２を通じたコンデンサＣ２２の第２端の接続先をグランドから出力電圧Ｖｏｕｔの印加端に切り替えるが、特定期間が終了するまではスイッチＳＷ０をオフ状態で維持し、特定期間の終了タイミングに相当するタイミングＴＢ２にてスイッチＳＷ０をオン状態に切り替える。図１５（ａ）に特定期間中における各スイッチの状態を示し、図１５（ｂ）に特定期間後の各スイッチの状態を示す。また、強制ＰＷＭモードへの移行によりランプ電圧生成回路ＧｒａｍｐはタイミングＴＢ１から動作を開始し、タイミングＴＢ１を起点にランプ電圧Ｖｒａｍｐが上述の如く自身の可変範囲内での変動を開始する。
図１４の例において、特定期間はタイミングＴＢ１からタイミングＴＢ２までの期間であり、特定期間がＰＷＭ制御の１周期以上の長さ“ｑ×ＰＰＷＭ”を有する点は実施例ＥＸ１＿１で述べた通りである。
特定期間において、ノードＮＤ２０には、出力電圧Ｖｏｕｔのｋ倍の電圧、即ち電圧（ｋ×Ｖｏｕｔ）が発生し、この電圧（ｋ×Ｖｏｕｔ）が抵抗Ｒ２０を通じて配線ＷＲ１に加わることで、電圧（ｋ×Ｖｏｕｔ）が対比電圧Ｖｃの初期電圧として設定される。係数ｋの値はコンデンサＣ２１の静電容量値とコンデンサＣ２２の静電容量値との比で定まる（０＜ｋ＜１）。
一方で、ランプ電圧Ｖｒａｍｐの振幅は“ｋ×Ｖｉｎ”に設定されると良い。これにより、ランプ電圧Ｖｒａｍｐの可変範囲の下限が０Ｖであると仮定すれば、スイッチング動作を開始させるときのオンデューティＤｏｎの初期値を上記理論値と一致する“Ｖｏｕｔ／Ｖｉｎ”とすることができる（実際にランプ電圧Ｖｒａｍｐの可変範囲の下限を０Ｖとしても良い）。ランプ電圧Ｖｒａｍｐの可変範囲の下限が正である場合には、ランプ電圧Ｖｒａｍｐの可変範囲の下限（Ｖｒａｍｐ＿ＭＩＮ）を考慮して、コンデンサＣ２１及びＣ２２の静電容量値又はランプ電圧Ｖｒａｍｐの振幅等を調整することで、或いは後述のスイッチＳ１６及びコンデンサＣ１６の追加等によって（図１６参照）、オンデューティＤｏｎの初期値を“Ｖｏｕｔ／Ｖｉｎ”に設定又は近似させても良い。
何れにせよ、特定期間にてノードＮＤ２０に生じる電圧は、ランプ電圧Ｖｒａｍｐの可変範囲内の電圧とされる。そして、特定期間ではスイッチＳＷ０がオフとされているために、アンプＡＭＰ１による電流の引き込みが発生せず、トランジスタＭ１のターンオンから始まるスイッチング動作がタイミグＴＢ１を起点に必ず開始される。特定期間を経てスイッチＳＷ０がオンとされた後には、アンプＡＭＰ１により出力電圧Ｖｏｕｔに応じて対比電圧Ｖｃが制御されるので、出力電圧Ｖｏｕｔに応じてオンデューティＤｏｎが変化することになる。
このように、実施例ＥＸ１＿２によっても、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティＤｏｎでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。
［実施例ＥＸ１＿３］
実施例ＥＸ１＿３を説明する。実施例ＥＸ１＿１及びＥＸ１＿２に示した方法は、特定期間にてスイッチＳＷ０をオフとしつつランプ電圧Ｖｒａｍｐの可変範囲内の電圧（例えば出力電圧Ｖｏｕｔに応じた電圧であって且つランプ電圧Ｖｒａｍｐの可変範囲内の電圧）を対比電圧Ｖｃの初期電圧に設定する第１方法に属する。この設定が実現される限り、第１方法の実現方法は任意である。
例えば、図９の位相補償回路ＰＰ１０を図１６の位相補償回路ＰＰ３０へと変形し、位相補償回路ＰＰ３０を位相補償回路ＰＰ（図１参照）として用いても良い。位相補償回路ＰＰ３０は、抵抗Ｒ１０を有する位相補償抵抗部と、コンデンサＣ１１、Ｃ１２及びＣ１６を有する位相補償容量部と、スイッチＳＷ１１、ＳＷ１２及ＳＷ１６を有するスイッチ群と、を備える。スイッチＳＷ０、ＳＷ１１、ＳＷ１２及びＳＷ１６の状態はスイッチ制御回路ＳＷＣ（図１参照）により制御される。
位相補償回路ＰＰ３０は、図９の位相補償回路ＰＰ１０に対してコンデンサＣ１６及びスイッチＳＷ１６を追加したものであり、この追加を除き、位相補償回路ＰＰ３０の構成及び動作は位相補償回路ＰＰ１０と同様である。回路ＰＰ１０及びＰＰ３０間の相違点に特に注目して回路ＰＰ３０を説明する（特に述べない事項については実施例ＥＸ１＿１の記載が位相補償回路ＰＰ３０ に対しても適用される）。
コンデンサＣ１６の第１端はグランドに接続され、スイッチＳＷ１６は、コンデンサＣ１６の第２端を、電圧Ｖａの印加端（即ち電圧Ｖａが印加されている端子）又はノードＮＤ１０に切り替え接続する。電圧Ｖａは、入力電圧Ｖｉｎであっても良いし、入力電圧Ｖｉｎを元に生成された所定の正の直流電圧ＶＣＯＮＳＴ（例えば３．３Ｖ）あっても良い。
位相補償回路ＰＰ３０について図１０の動作例を考える。タイミングＴＡ１まではオートモードで動作しており、タイミングＴＡ１の直前では軽負荷のためにスリープ制御によってスイッチング動作が停止しているものとする。図１６には、スリープ制御によってスイッチング動作が停止しているときの各スイッチの状態が示されている。位相補償回路ＰＰ３０において、スリープ制御によってスイッチング動作が停止しているとき、スイッチＳＷ０はオフ且つスイッチＳＷ１１はオンとされ、スイッチＳＷ１２によりコンデンサＣ１２の第２端は出力電圧Ｖｏｕｔの印加端に接続されていると共にスイッチＳＷ１６によりコンデンサＣ１６の第２端は電圧Ｖａの印加端に接続されている。故に、スリープ制御によってスイッチング動作が停止しているときには出力電圧ＶｏｕｔによりコンデンサＣ１２が充電されると共に電圧ＶａによりコンデンサＣ１６が充電される。
タイミングＴＡ１にてオートモードから強制ＰＷＭモードに切り替えられる。タイミングＴＡ１における及びタイミングＴＡ１後におけるスイッチＳＷ０、ＳＷ１１及びＳＷ１２の状態は実施例ＥＸ１＿１で述べた通りである。位相補償回路ＰＰ３０では、タイミングＴＡ１にて、スイッチＳＷ１６を通じたコンデンサＣ１６の第２端の接続先が電圧Ｖａの印加端からノードＮＤ１０に切り替えられる。これにより、図９の位相補償回路ＰＰ１０を用いる場合との比較において、対比電圧Ｖｃの初期電圧をコンデンサＣ１６の蓄積電荷に対応する分だけ増加させることができる。これは、対比電圧Ｖｃの初期電圧及びオンデューティＤｏｎの初期値の最適化に役立つことがある。
コンデンサＣ１６及びスイッチＳＷ１６を図１３の位相補償回路ＰＰ２０に追加することも可能であり、この場合には、特定期間においてスイッチＳＷ１６を通じたコンデンサＣ１６の第２端の接続先をノードＮＤ２０とすれば良い。
［実施例ＥＸ１＿４］
実施例ＥＸ１＿４を説明する。図１７に、実施例ＥＸ１＿４に係る位相補償回路ＰＰ４０を、その周辺回路と共に示す。実施例ＥＸ１＿４では、位相補償回路ＰＰ４０が図１の位相補償回路ＰＰとして用いられる。
位相補償回路ＰＰ４０は、抵抗Ｒ１０を有する位相補償抵抗部と、コンデンサＣ１１及びＣ１２を有する位相補償容量部と、スイッチＳＷ１１～ＳＷ１３を有するスイッチ群と、を備える。スイッチＳＷ０、ＳＷ１１～ＳＷ１３の状態はスイッチ制御回路ＳＷＣ（図１参照）により制御される。
位相補償回路ＰＰ４０は、図９の位相補償回路ＰＰ１０に対してスイッチＳＷ１３を追加したものであり、この追加を除いて位相補償回路ＰＰ１０及びＰＰ３０の構成は互いに同じであるので、同じ部分の重複する説明を省略する。位相補償回路ＰＰ４０において、スイッチＳＷ１３は抵抗Ｒ１０に並列接続されている。即ち、スイッチＳＷ１３の一端は配線ＷＲ１に接続され、スイッチＳＷ１３の他端はノードＮＤ１０に接続されている。
図１８は実施例ＥＸ１＿４に係るタイミングチャートである。タイミングＴＣ１まではオートモードで動作しており、タイミングＴＣ１の直前では軽負荷のためにスリープ制御によってスイッチング動作が停止しているものとする。図１７には、スリープ制御によってスイッチング動作が停止しているときの各スイッチの状態が示されている。位相補償回路ＰＰ４０において、スリープ制御によってスイッチング動作が停止しているとき、スイッチＳＷ０はオフ、スイッチＳＷ１１はオン且つスイッチＳＷ１３はオンとされ、スイッチＳＷ１２によりコンデンサＣ１２の第２端は出力電圧Ｖｏｕｔの印加端に接続されている（実施例ＥＸ１＿１で述べたようにコンデンサＣ１２の第１端はグランドに接続されている）。故に、スリープ制御によってスイッチング動作が停止しているときには、出力電圧ＶｏｕｔによりコンデンサＣ１２が充電される。また、スリープ制御によってスイッチング動作が停止しているときには、スイッチＳＷ１１のオンにより対比電圧Ｖｃは０Ｖであり、ランプ電圧生成回路Ｇｒａｍｐの動作の停止によりランプ電圧Ｖｒａｍｐは０Ｖとなっている。尚、スリープ制御によってスイッチング動作が停止しているとき、スイッチＳＷ１３はオフであっても良い。
タイミングＴＣ１にてオートモードから強制ＰＷＭモードに切り替えられる。この切り替えに伴い、スイッチ制御回路ＳＷＣは、タイミングＴＣ１を境にして、スイッチＳＷ０をオフ状態からオン状態に切り替え且つスイッチＳＷ１１をオン状態からオフ状態に切り替えると共にスイッチＳＷ１２を通じたコンデンサＣ１２の第２端の接続先を出力電圧Ｖｏｕｔの印加端からノードＮＤ１０に切り替えるが、特定期間が終了するまではスイッチＳＷ１３をオン状態で維持し、特定期間の終了タイミングに相当するタイミングＴＣ２にてスイッチＳＷ１３をオフ状態に切り替える。図１９（ａ）に特定期間中における各スイッチの状態を示し、図１９（ｂ）に特定期間後の各スイッチの状態を示す。また、強制ＰＷＭモードへの移行によりランプ電圧生成回路ＧｒａｍｐはタイミングＴＣ１から動作を開始し、タイミングＴＣ１を起点にランプ電圧Ｖｒａｍｐが上述の如く自身の可変範囲内での変動を開始する。
図１８の例において、特定期間はタイミングＴＣ１からタイミングＴＣ２までの期間であり、ＰＷＭ制御の１周期以上の長さ“ｑ×ＰＰＷＭ”を有する点は実施例ＥＸ１＿１で述べた通りである。
また上述したように、コンデンサＣ１１の静電容量値を記号“Ｃ１１”で表し且つコンデンサＣ１２の静電容量値を記号“Ｃ１２”で表した場合、“Ｃ１１：Ｃ１２＝（１－ｋ）：ｋ”の関係を満される。係数ｋは“０＜ｋ＜１”を満たす。これにより、特定期間において、ノードＮＤ１０には、出力電圧Ｖｏｕｔのｋ倍の電圧、即ち電圧（ｋ×Ｖｏｕｔ）が発生する。この電圧（ｋ×Ｖｏｕｔ）が抵抗Ｒ１０及びスイッチＳＷ１３の並列回路を通じて配線ＷＲ１に加わることで、電圧（ｋ×Ｖｏｕｔ）が対比電圧Ｖｃの初期電圧として設定される。
特定期間においてスイッチＳＷ０がオン状態となっているため、アンプＡＭＰ１がスイッチＳＷ０を通じ配線ＷＲ１に対し電流を入力又は出力することがある。しかしながら、特定期間におけるノードＮＤ１０及び配線ＷＲ１間の抵抗値は、実質的にスイッチＳＷ１３のオン抵抗値にまで低下しているため、特定期間において、ノードＮＤ１０に発生した電圧（ｋ×Ｖｏｕｔ）が実質的に対比電圧Ｖｃの初期電圧として設定されることになる。スイッチＳＷ１３のオン抵抗値は抵抗Ｒ１０の抵抗値よりも十分に小さく、スイッチＳＷ１３のオンにより抵抗Ｒ１０の両端間が短絡されると考えて良い。
一方で、ランプ電圧Ｖｒａｍｐの振幅は“ｋ×Ｖｉｎ”に設定されると良い。これにより、ランプ電圧Ｖｒａｍｐの可変範囲の下限が０Ｖであると仮定すれば、スイッチング動作を開始させるときのオンデューティＤｏｎの初期値を上記理論値と一致する“Ｖｏｕｔ／Ｖｉｎ”とすることができる（実際にランプ電圧Ｖｒａｍｐの可変範囲の下限を０Ｖとしても良い）。ランプ電圧Ｖｒａｍｐの可変範囲の下限が正である場合には、ランプ電圧Ｖｒａｍｐの可変範囲の下限（Ｖｒａｍｐ＿ＭＩＮ）を考慮して、コンデンサＣ１１及びＣ１２の静電容量値又はランプ電圧Ｖｒａｍｐの振幅等を調整することで、或いは上述のスイッチＳ１６及びコンデンサＣ１６の追加等によって（図１６参照）、オンデューティＤｏｎの初期値を“Ｖｏｕｔ／Ｖｉｎ”に設定又は近似させても良い。
何れにせよ、特定期間にてノードＮＤ１０に生じる電圧は、ランプ電圧Ｖｒａｍｐの可変範囲内の電圧とされる。そして、特定期間では上述の如くスイッチＳＷ１３がオンとされているために、ノードＮＤ１０及び配線ＷＲ１間の電圧降下が実質的に発生せず、トランジスタＭ１のターンオンから始まるスイッチング動作がタイミグＴＣ１を起点に必ず開始される。特定期間を経てスイッチＳＷ１３がオフとされた後には、抵抗Ｒ１０とコンデンサＣ１１及びＣ１２による適切な位相補償定数により対比電圧Ｖｃの位相が補償された状態で、アンプＡＭＰ１により出力電圧Ｖｏｕｔに応じて対比電圧Ｖｃが制御され、出力電圧Ｖｏｕｔに応じてオンデューティＤｏｎが変化することになる。
このように、実施例ＥＸ１＿４によれば、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティＤｏｎでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。
位相補償回路ＰＰ４０では、抵抗Ｒ１０とスイッチＳＷ１３が並列接続されており、スイッチＳＷ１３の状態に依存して位相補償容量部及び配線ＷＲ１間の抵抗値が変化するため、抵抗Ｒ１０とスイッチＳＷ１３の並列回路により位相補償抵抗部が構成されていると考えることもできる。抵抗Ｒ１０は所定抵抗値を有しており、特定期間を含むスイッチＳＷ１３のオン期間では抵抗Ｒ１０及びスイッチＳＷ１３の並列回路から成る位相補償抵抗部の抵抗値は所定抵抗値よりも小さくなる。そして、特定期間を経てスイッチＳＷ１３がオフ状態となると、抵抗Ｒ１０及びスイッチＳＷ１３の並列回路から成る位相補償抵抗部の抵抗値は、抵抗Ｒ１０の抵抗値（所定抵抗値）に戻ることになる。
［実施例ＥＸ１＿５］
実施例ＥＸ１＿５を説明する。図２０に、実施例ＥＸ１＿５に係る位相補償回路ＰＰ５０を、その周辺回路と共に示す。実施例ＥＸ１＿５では、位相補償回路ＰＰ５０が図１の位相補償回路ＰＰとして用いられる。実施例ＥＸ１＿５は、実施例ＥＸ１＿１の構成及び動作（図９及び図１０）を実施例ＥＸ１＿４（図１７及び図１８）へと変形できるのと同様に、実施例ＥＸ１＿２の構成及び動作（図１３及び図１４）を変形したものに相当する。
位相補償回路ＰＰ５０は、抵抗Ｒ２０を有する位相補償抵抗部と、コンデンサＣ２１及びＣ２２を有する位相補償容量部と、スイッチＳＷ２１～ＳＷ２３を有するスイッチ群と、を備える。スイッチＳＷ０及びＳＷ２１～ＳＷ２３の状態はスイッチ制御回路ＳＷＣ（図１参照）により制御される。
位相補償回路ＰＰ５０は、図１３の位相補償回路ＰＰ２０に対してスイッチＳＷ２３を追加したものであり、この追加を除いて位相補償回路ＰＰ２０及びＰＰ５０の構成は互いに同じであるので、同じ部分の重複する説明を省略する。位相補償回路ＰＰ５０において、スイッチＳＷ２３は抵抗Ｒ２０に並列接続されている。即ち、スイッチＳＷ２３の一端は配線ＷＲ１に接続され、スイッチＳＷ２３の他端はノードＮＤ２０に接続されている。
図２１は実施例ＥＸ１＿５に係るタイミングチャートである。タイミングＴＤ１まではオートモードで動作しており、タイミングＴＤ１の直前では軽負荷のためにスリープ制御によってスイッチング動作が停止しているものとする。図２０には、スリープ制御によってスイッチング動作が停止しているときの各スイッチの状態が示されている。位相補償回路ＰＰ５０において、スリープ制御によってスイッチング動作が停止しているとき、スイッチＳＷ０はオフ、スイッチＳＷ２１はオン且つスイッチＳＷ２３はオンとされ、スイッチＳＷ２２によりコンデンサＣ２２の第２端はグランドに接続されている（実施例ＥＸ１＿２で述べたようにコンデンサＣ２２の第１端はノードＮＤ２０に接続されている）。また、スリープ制御によってスイッチング動作が停止しているときには、スイッチＳＷ２１のオンにより対比電圧Ｖｃは０Ｖであり、ランプ電圧生成回路Ｇｒａｍｐの動作の停止によりランプ電圧Ｖｒａｍｐは０Ｖとなっている。尚、スリープ制御によってスイッチング動作が停止しているとき、スイッチＳＷ２３はオフであっても良い。
タイミングＴＤ１にてオートモードから強制ＰＷＭモードに切り替えられる。この切り替えに伴い、スイッチ制御回路ＳＷＣは、タイミングＴＤ１を境にして、スイッチＳＷ０をオフ状態からオン状態に切り替え且つスイッチＳＷ２１をオン状態からオフ状態に切り替えると共にスイッチＳＷ２２を通じたコンデンサＣ２２の第２端の接続先をグランドから出力電圧Ｖｏｕｔの印加端に切り替えるが、特定期間が終了するまではスイッチＳＷ２３をオン状態で維持し、特定期間の終了タイミングに相当するタイミングＴＤ２にてスイッチＳＷ２３をオフ状態に切り替える。図２２（ａ）に特定期間中における各スイッチの状態を示し、図２２（ｂ）に特定期間後の各スイッチの状態を示す。また、強制ＰＷＭモードへの移行によりランプ電圧生成回路ＧｒａｍｐはタイミングＴＤ１から動作を開始し、タイミングＴＤ１を起点にランプ電圧Ｖｒａｍｐが上述の如く自身の可変範囲内での変動を開始する。
図２１の例において、特定期間はタイミングＴＤ１からタイミングＴＤ２までの期間であり、特定期間がＰＷＭ制御の１周期以上の長さ“ｑ×ＰＰＷＭ”を有する点は実施例ＥＸ１＿１で述べた通りである。
特定期間において、ノードＮＤ２０には、出力電圧Ｖｏｕｔのｋ倍の電圧、即ち電圧（ｋ×Ｖｏｕｔ）が発生する。係数ｋの値はコンデンサＣ２１の静電容量値とコンデンサＣ２２の静電容量値との比で定まる（０＜ｋ＜１）。この電圧（ｋ×Ｖｏｕｔ）が抵抗Ｒ２０及びスイッチＳＷ２３の並列回路を通じて配線ＷＲ１に加わることで、電圧（ｋ×Ｖｏｕｔ）が対比電圧Ｖｃの初期電圧として設定される。
特定期間においてスイッチＳＷ０がオン状態となっているため、アンプＡＭＰ１がスイッチＳＷ０を通じ配線ＷＲ１に対し電流を入力又は出力することがある。しかしながら、特定期間におけるノードＮＤ２０及び配線ＷＲ１間の抵抗値は、実質的にスイッチＳＷ２３のオン抵抗値にまで低下しているため、特定期間において、ノードＮＤ２０に発生した電圧（ｋ×Ｖｏｕｔ）が実質的に対比電圧Ｖｃの初期電圧として設定されることになる。スイッチＳＷ２３のオン抵抗値は抵抗Ｒ２０の抵抗値よりも十分に小さく、スイッチＳＷ２３のオンにより抵抗Ｒ２０の両端間が短絡されると考えて良い。
一方で、ランプ電圧Ｖｒａｍｐの振幅は“ｋ×Ｖｉｎ”に設定されると良い。これにより、ランプ電圧Ｖｒａｍｐの可変範囲の下限が０Ｖであると仮定すれば、スイッチング動作を開始させるときのオンデューティＤｏｎの初期値を上記理論値と一致する“Ｖｏｕｔ／Ｖｉｎ”とすることができる（実際にランプ電圧Ｖｒａｍｐの可変範囲の下限を０Ｖとしても良い）。ランプ電圧Ｖｒａｍｐの可変範囲の下限が正である場合には、ランプ電圧Ｖｒａｍｐの可変範囲の下限（Ｖｒａｍｐ＿ＭＩＮ）を考慮して、コンデンサＣ２１及びＣ２２の静電容量値又はランプ電圧Ｖｒａｍｐの振幅等を調整することで、或いは上述のスイッチＳ１６及びコンデンサＣ１６の追加等によって（図１６参照）、オンデューティＤｏｎの初期値を“Ｖｏｕｔ／Ｖｉｎ”に設定又は近似させても良い。
何れにせよ、特定期間にてノードＮＤ２０に生じる電圧は、ランプ電圧Ｖｒａｍｐの可変範囲内の電圧とされる。そして、特定期間では上述の如くスイッチＳＷ２３がオンとされているために、ノードＮＤ２０及び配線ＷＲ１間の電圧降下が実質的に発生せず、トランジスタＭ１のターンオンから始まるスイッチング動作がタイミグＴＤ１を起点に必ず開始される。特定期間を経てスイッチＳＷ２３がオフとされた後には、抵抗Ｒ２０とコンデンサＣ２１及びＣ２２による適切な位相補償定数により対比電圧Ｖｃの位相が補償された状態で、アンプＡＭＰ１により出力電圧Ｖｏｕｔに応じて対比電圧Ｖｃが制御され、出力電圧Ｖｏｕｔに応じてオンデューティＤｏｎが変化することになる。
このように、実施例ＥＸ１＿５によっても、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティＤｏｎでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。
位相補償回路ＰＰ５０では、抵抗Ｒ２０とスイッチＳＷ２３が並列接続されており、スイッチＳＷ２３の状態に依存して位相補償容量部及び配線ＷＲ１間の抵抗値が変化するため、抵抗Ｒ２０とスイッチＳＷ２３の並列回路により位相補償抵抗部が構成されていると考えることもできる。抵抗Ｒ２０は所定抵抗値を有しており、特定期間を含むスイッチＳＷ２３のオン期間では抵抗Ｒ２０及びスイッチＳＷ２３の並列回路から成る位相補償抵抗部の抵抗値は所定抵抗値よりも小さくなる。そして、特定期間を経てスイッチＳＷ２３がオフ状態となると、抵抗Ｒ２０及びスイッチＳＷ２３の並列回路から成る位相補償抵抗部の抵抗値は、抵抗Ｒ２０の抵抗値（所定抵抗値）に戻ることになる。
［実施例ＥＸ１＿６］
実施例ＥＸ１＿６を説明する。実施例ＥＸ１＿４及びＥＸ１＿５に示した方法は、特定期間にて、位相補償抵抗部の抵抗値を一時的に低下させつつランプ電圧Ｖｒａｍｐの可変範囲内の電圧（例えば出力電圧Ｖｏｕｔに応じた電圧であって且つランプ電圧Ｖｒａｍｐの可変範囲内の電圧）を対比電圧Ｖｃの初期電圧に設定する第２方法に属する。この設定が実現される限り、第２方法の実現方法は任意である。
例えば、図１７の位相補償回路ＰＰ４０に対して図１６に示したコンデンサＣ１６及びスイッチＳＷ１６を追加しても良い。この際、コンデンサＣ１６と、スイッチＳＷ１６と、グランドと、電圧Ｖａの印加端と、ノードＮＤ１０との接続関係は、実施例ＥＸ１＿３（図１６参照）で述べた通りである。そして、コンデンサＣ１６及びスイッチＳＷ１６が追加された位相補償回路ＰＰ４０に関しては、図１８のタイミングＴＣ１以前のスイッチング動作が停止されているときにおいて、スイッチＳＷ１６によりコンデンサＣ１６の第２端を電圧Ｖａの印加端に接続して電圧ＶａによりコンデンサＣ１６を充電しておき、タイミングＴＣ１にてコンデンサＣ１６の第２端の接続先をノードＮＤ１０に切り替えれば良い。
コンデンサＣ１６及びスイッチＳＷ１６を図２０の位相補償回路ＰＰ５０に追加することも可能であり、この場合には、特定期間においてスイッチＳＷ１６を通じたコンデンサＣ１６の第２端の接続先をノードＮＤ２０とすれば良い。
また、図２３の位相補償回路ＰＰ６０を位相補償回路ＰＰ（図１参照）として採用することもできる。位相補償回路ＰＰ６０は、抵抗Ｒ６１～Ｒ６４を有する位相補償抵抗部と、コンデンサＣ６０を有する位相補償容量部と、スイッチＳＷ６１及びＳＷ６２を有するスイッチ群と、を備える。スイッチＳＷ０、ＳＷ６１及びＳＷ６２の状態はスイッチ制御回路ＳＷＣ（図１参照）により制御される。
コンデンサＣ６０の一端は配線ＷＲ１及びコンパレータＣＭＰ１の非反転入力端子に接続され、コンデンサＣ６０の他端は所定のノードＮＤ６０に接続される。抵抗Ｒ６１の一端は出力電圧Ｖｏｕｔの印加端に接続され、抵抗Ｒ６１の他端はノードＮＤ６０に接続される。抵抗Ｒ６２の一端はノードＮＤ６０に接続され、抵抗Ｒ６２の他端はグランドに接続される。スイッチＳＷ６１及び抵抗Ｒ６３は互いに直列接続され、スイッチＳＷ６１及び抵抗Ｒ６３の直列回路が抵抗Ｒ６１に対して並列接続される。スイッチＳＷ６２及び抵抗Ｒ６４は互いに直列接続され、スイッチＳＷ６２及び抵抗Ｒ６４の直列回路が抵抗Ｒ６２に対して並列接続される。
抵抗Ｒ６１、Ｒ６２、Ｒ６３、Ｒ６４の抵抗値を、夫々、記号“Ｒ６１”、“Ｒ６２”、“Ｒ６３”、“Ｒ６４”で表した場合、“Ｒ６１：Ｒ６２＝Ｒ６３：Ｒ６４”、“Ｒ６１＞＞Ｒ６３”且つ“Ｒ６２＞＞Ｒ６４”が成立する。尚、スイッチＳＷ６１及びＳＷ６２のオン抵抗値は無視できる程度に小さいものとし、ここでは簡単化のためゼロであると考える。
スイッチＳＷ６１及びＳＷ６２がオフ状態であるとき、ノードＮＤ６０には出力電圧Ｖｏｕｔと比“Ｒ６１：Ｒ６２”とで定まる直流電圧が発生し、スイッチＳＷ６１及びＳＷ６２がオン状態であるときにも、それと同じ直流電圧がノードＮＤ６０に発生する。
位相補償回路ＰＰ６０を位相補償回路ＰＰ（図１参照）として用いる場合、以下の各スイッチを制御することができる。即ち、スリープ制御によってスイッチング動作が停止しているときスイッチＳＷ０、ＳＷ６１及びＳＷ６２を全てオフとしておく。或る第１タイミングにてオートモードから強制ＰＷＭモードに切り替えられると、スイッチ制御回路ＳＷＣは、その第１タイミングを境にして、スイッチＳＷ０、ＳＷ６１及びＳＷ６２を全てオフ状態からオン状態に切り替える。但し、スイッチＳＷ０は、以後、強制ＰＷＭモードが継続される限りオン状態に維持されるのに対し、スイッチＳＷ６１及びＳＷ６２は、第１タイミングから第２タイミングまでの特定期間中においてのみオン状態とされ、第２タイミングにて共にオフ状態に切り替えられる。第１及び第２タイミング間の特定期間がＰＷＭ制御の１周期以上の長さ“ｑ×ＰＰＷＭ”を有する点は実施例ＥＸ１＿１で述べた通りである。
特定期間においてスイッチＳＷ０がオン状態となっているため、アンプＡＭＰ１がスイッチＳＷ０を通じ配線ＷＲ１に対し電流を入力又は出力することがある。この電流は、交流的にはコンデンサＣ６０を通じ位相補償抵抗部を介して流れ、位相補償抵抗部に電圧降下が発生する。位相補償回路ＰＰ６０では、抵抗Ｒ６１～Ｒ６４並びにスイッチＳＷ６１及びＳＷ６２により位相補償抵抗部が形成されていると考えることができ、スイッチＳＷ６１及びＳＷ６２のオン期間（特定期間）では、スイッチＳＷ６１及びＳＷ６２のオフ期間と比べて、位相補償抵抗部の抵抗値が低下する。このため、特定期間においてアンプＡＭＰ１がスイッチＳＷ０を通じ配線ＷＲ１に対して電流を入力又は出力するときの位相補償抵抗部の電圧降下を低く抑えることができ、第１タイミング直後において、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの可変範囲の下限を下回るといった現象の発生を防止することが可能となる。
［実施例ＥＸ１＿７］
実施例ＥＸ１＿７を説明する。外部装置（マイクロコンピュータ等；不図示）からの信号に基づきＩＣ１００の制御モードがオートモードから強制ＰＷＭモードに遷移されうるが、過電圧状態の検出によってオートモードから強制ＰＷＭモードへの遷移が発生することもあり、この場合においても実施例ＥＸ１＿１～ＥＸ１＿６に示した動作を実行可能であり且つ有益である。これについて説明を加える。
帰還電圧Ｖｆｂ又は出力電圧Ｖｏｕｔを所定の判定電圧と比較することで過電圧状態を検出するための過電圧検出回路（不図示）をＩＣ１００の主制御回路１１０に追加しておく。この過電圧検出回路は、帰還電圧Ｖｆｂ又は出力電圧Ｖｏｕｔと所定の判定電圧との比較結果に応じてローレベル又はハイレベルの判定信号を出力する。判定信号は原則としてローレベルであり、判定信号がローレベルである状態を起点にして出力電圧Ｖｏｕｔが電圧ＶｔｈＨ（図４参照）よりも高い第１所定電圧以上となると、判定信号はハイレベルとなり、判定信号がハイレベルとなった後、出力電圧Ｖｏｕｔが第１所定電圧よりも低い第２所定電圧以下となると、判定信号がローレベルとなるものとする。ハイレベルの判定信号は出力電圧Ｖｏｕｔが過電圧状態にあることを示す。
オートモードでのスリープ制御によりスイッチング動作が停止されている状態において、天絡等の故障に起因して判定信号がハイレベルとなるケースもあり、このケースにおいて、判定信号がハイレベルとなったことを契機に（即ち過電圧状態が検出されたことを契機に）、オートモードから強制ＰＷＭモードに遷移される。ここにおける強制ＰＷＭモードへの遷移タイミングが、実施例ＥＸ１＿１～ＥＸ１＿６の任意の何れかおける強制ＰＷＭモードへの遷移タイミング（例えば、タイミングＴＡ１、ＴＢ１、ＴＣ１、ＴＤ１）であって良く、その遷移に関わる各スイッチの状態制御は、実施例ＥＸ１＿１～ＥＸ１＿６で示した通りであって良い。
上記ケースにおいては、過電圧状態により帰還電圧Ｖｆｂが高いがために、特定期間（例えばタイミングＴＡ１及びＴＡ２間の期間）にてスイッチング動作が開始された後、アンプＡＭＰ１の機能により対比電圧Ｖｃが低下してゆき、これに連動してオンデューティＤｏｎが小さなものとなる。結果、出力端子ＯＵＴからスイッチ端子ＳＷへの電流の引き込みにより出力電圧Ｖｏｕｔの低下が見込まれる。出力電圧Ｖｏｕｔの低下により判定信号がハイレベルからローレベルに切り替わると、即時、或いは、一定時間の後、強制ＰＷＭモードからオートモードに戻される。オートモードに戻った後、信号ＳＬＰがハイレベルであったならば、スリープ制御によりスイッチング動作が停止されることになる。
このようなケースにおいても、実施例ＥＸ１＿１～ＥＸ１＿６で示した構成及び動作を用いれば、強制ＰＷＭモードへの遷移時の特定期間において確実にスイッチング動作を開始させることができ、結果、速やかに過電圧状態を解消することが可能となる。
尚、オートモードにおいて過電圧状態の検出を伴うことなくスリープ制御からＰＷＭ制御へ切り替えられる際には、特定期間の設定を伴う本発明方法は非実施であっても良い（但し実施しても構わない；後述の第２実施形態でも同様）。オートモードにおいて過電圧状態の検出を伴うことなくスリープ制御からＰＷＭ制御へ切り替えられるタイミングでは、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇに接近しているため、図８を示して説明したような現象は発生しない又は発生し難いからである。故に例えば、図９の位相補償回路ＰＰ１０を図１の位相補償回路ＰＰとして用いるケースにおいて、オートモードにて過電圧状態の検出を伴うことなくスリープ制御からＰＷＭ制御へ切り替えられるタイミングが、上述のタイミングＴＡ１であったならば（図１０参照）、タイミングＴＡ１を境にスイッチＳＷ０がオン状態に切り替えられて良い。他の位相補償回路を用いる場合も同様に考えて良い。
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態及び後述の第３実施形態は第１実施形態を基礎とする実施形態であり、第２及び第３実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２及び第３実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３実施形態についても同様）。矛盾の無い限り、第１～第３実施形態の内、任意の複数の実施形態を組み合わせても良い。
本発明が適用されるスイッチング電源装置の制御方式は任意である。第２実施形態では電流モード制御方式が採用されたスイッチング電源装置を説明する。図２４は、本発明の第２実施形態に係るスイッチング電源装置２の全体構成図である。図２４のスイッチング電源装置２は、スイッチング電源用回路（スイッチング電源用半導体装置）であるスイッチング電源ＩＣ２００と、スイッチング電源ＩＣ２００に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、コンデンサＣ１、コイルＬ１並びに抵抗Ｒ１及びＲ２が含まれる。スイッチング電源装置２は、所望の入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチング電源装置として構成されている。出力電圧Ｖｏｕｔは出力端子ＯＵＴに接続された負荷ＬＤに供給される。入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔは正の直流電圧であり、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも低い。スイッチング電源装置２の出力端子ＯＵＴに出力電圧Ｖｏｕｔが現れる。入力電圧Ｖｉｎは例えば１２Ｖである。抵抗Ｒ１及びＲ２の抵抗値を調整することで１２Ｖ未満の所望の正の電圧値（例えば３．３Ｖや５Ｖ）にて出力電圧Ｖｏｕｔを安定化させることができる。また、出力端子ＯＵＴを介して負荷ＬＤに流れる電流を出力電流Ｉｏｕｔと称する。
ＩＣ１００と同様に、ＩＣ２００には、入力端子ＩＮ、スイッチ端子ＳＷ、帰還端子ＦＢ、出力監視端子ＯＳ及びグランド端子ＧＮＤが設けられ、ＩＣ２００の外部より入力電圧Ｖｉｎが入力端子ＩＮに供給され、スイッチ端子ＳＷと出力端子ＯＵＴとの間にコイルＬ１が直列に介在している。出力端子ＯＵＴはコンデンサＣ１を介してグランドに接続される。出力端子ＯＵＴは抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は抵抗Ｒ２を介してグランドに接続される。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続される。また、出力監視端子ＯＳには出力電圧Ｖｏｕｔが加えられ、グランド端子ＧＮＤはグランドに接続される。
ＩＣ２００は、出力段回路ＭＭと、出力段回路ＭＭを制御するための主制御回路２１０と、を備える。ＩＣ２００における出力段回路ＭＭの構成はＩＣ１００におけるそれと同じであり、ゲートＧ１及びＧ２とトランジスタＭ１及びＭ２の状態との関係も第１実施形態で示した通りである。但し、ここでは、トランジスタＭ２のソースはセンス抵抗２１２ａを介してグランドに接続されているものとする。第１実施形態と同様、トランジスタＭ１は出力トランジスタとして機能し、トランジスタＭ２は同期整流トランジスタとして機能する。コイルＬ１及びコンデンサＣ１は、スイッチ端子ＳＷに現れる矩形波状のスイッチ電圧Ｖｓｗを整流及び平滑化して出力電圧Ｖｏｕｔを生成する整流平滑回路を構成する。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続されることで、その接続ノードに現れる分圧された電圧が帰還電圧Ｖｆｂとして帰還端子ＦＢに入力される。
主制御回路２１０は、アンプＡＭＰ１と、ＰＷＭコンパレータであるコンパレータＣＭＰ１と、位相補償回路ＰＰと、ランプ電圧生成回路Ｇｒａｍｐと、ロジック回路ＬＬと、スイッチＳＷ０と、スイッチ制御回路ＳＷＣと、軽負荷検出コンパレータＣＭＰ２と、を備え、それらの構成、動作及び接続関係は第１実施形態で示したものと同じである。但し、ＩＣ２００において、アンプＡＭＰ１への入力はＩＣ１００のそれと異なる（詳細は後述）。尚、第１実施形態の記載を第２実施形態に適用する際、第１実施形態の“スイッチング電源装置１”、“ＩＣ１００”は、夫々、第２実施形態では“スイッチング電源装置２”、“ＩＣ２００”に読み替えられる。
主制御回路２１０は、更に、アンプＡＭＰ０と、位相補償回路２１１と、電流検出回路２１２と、クランプ回路２１３と、ＯＲ回路２１４と、逆電流強制回路２１５と、過電圧検出コンパレータＣＭＰ３及びＣＭＰ４と、を備える。
アンプＡＭＰ０は、電流出力型のトランスコンダクタンスアンプであって、主制御回路２１０においてエラーアンプとして機能する。アンプＡＭＰ０の反転入力端子には帰還端子ＦＢに加わる電圧（即ち帰還電圧Ｖｆｂ）が供給され、アンプＡＭＰ０の非反転入力端子には所定の基準電圧Ｖｒｅｆ１が供給される。基準電圧Ｖｒｅｆ１及び後述の基準電圧Ｖｒｅｆ２～Ｖｒｅｆ４は、互いに異なる正の電圧値を有する直流電圧であり、ＩＣ２００内の図示されない基準電圧生成回路にて生成される。アンプＡＭＰ０は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１との差分に応じた誤差電流信号Ｉ０を自身の出力端子から出力する。誤差電流信号Ｉ０による電荷は、誤差信号配線である配線ＷＲ０に対して入出力される。具体的には，アンプＡＭＰ０は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも低いときには配線ＷＲ０の電位が上がるようアンプＡＭＰ０から配線ＷＲ０に向けて誤差電流信号Ｉ０による電流を出力し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも高いときには配線ＷＲ０の電位が下がるよう配線ＷＲ０からアンプＡＭＰ０に向けて誤差電流信号Ｉ０による電流を引き込む。帰還電圧Ｖｆｂ及び基準電圧Ｖｒｅｆ１間の差分の絶対値が増大するにつれて、誤差電流信号Ｉ０による電流の大きさも増大する。
位相補償回路２１１は、配線ＷＲ０とグランドとの間に設けられ、誤差電流信号Ｉ０の入力を受けて配線ＷＲ０上に誤差電圧Ｖｃｍｐを生成する。位相補償回路２１１は抵抗２１１ａ及びコンデンサ２１１ｂの直列回路を含み、具体的には抵抗２１１ａの一端が配線ＷＲ０に接続され、抵抗２１１ａの他端がコンデンサ２１１ｂを介してグランドに接続される。抵抗２１１の抵抗値及びコンデンサ２１１ｂの静電容量値を適切に設定することにより誤差電圧Ｖｃｍｐの位相を補償して出力帰還ループの発振を防ぐことができる。
電流検出回路２１２は、コイルＬ１に流れるコイル電流ＩＬを所定のタイミングでサンプリングし、サンプリングしたコイル電流ＩＬの値を示す電流検出信号Ｉｓｎｓを出力する。電流検出信号Ｉｓｎｓは電圧信号であるため、電流検出信号Ｉｓｎｓが表す電圧を、電圧Ｉｓｎｓと称することがある。スイッチ端子ＳＷから出力端子ＯＵＴに向かう向きのコイル電流ＩＬの極性は正であり、出力端子ＯＵＴからスイッチ端子ＳＷに向かう向きのコイル電流ＩＬの極性は負であるとする。コイル電流ＩＬの極性が正であるとき電圧Ｉｓｎｓは正であり、且つ、コイル電流ＩＬの極性が負であるとき電圧Ｉｓｎｓは負であるとする。電圧Ｉｓｎｓの絶対値は、コイル電流ＩＬの絶対値に比例し、コイル電流ＩＬの絶対値が増大するにつれて増大する。図２４のスイッチング電源装置２において、電流検出回路２１２は、トランジスタＭ２のソースとグランドとの間に設けられたセンス抵抗２１２ａを有し、トランジスタＭ２がオンとされている期間においてセンス抵抗２１２ａの電圧降下をサンプリングすることで電圧Ｉｓｎｓを生成している。即ち、トランジスタ１０Ｌに流れる電流を検出することを通じてコイル電流ＩＬを検出しているが、電流検出回路２１２は、トランジスタＭ１に流れる電流を検出することを通じて又はコイルＬ１に流れる電流を直接検出することを通じて電圧Ｉｓｎｓを生成するようにしても良い。
ＩＣ２００において、アンプＡＭＰ１の非反転入力端子には配線ＷＲ０に加わる誤差電圧Ｖｃｍｐが供給され、アンプＡＭＰ１の反転入力端子には電圧Ｉｓｎｓが供給される。このため、ＩＣ２００において、アンプＡＭＰ１は、誤差電圧Ｖｃｍｐと電圧Ｉｓｎｓとの差分に応じた電流信号Ｉ１を自身の出力端子から出力することになる（この点はＩＣ１００と相違する）。第１実施形態と同様、アンプＡＭＰ１の出力端子はスイッチＳＷ０の第１端Ｅ１＿ＳＷ０に接続され、スイッチＳＷ０の第２端Ｅ２＿ＳＷ０はコンパレータＣＭＰ１の非反転入力端子に接続される。スイッチＳＷ０の第２端Ｅ２＿ＳＷ０とコンパレータＣＭＰ１の非反転入力端子とを接続する配線ＷＲ１に対比電圧Ｖｃが加わる。
スイッチＳＷ０がオンであるときに限り、電流信号Ｉ１による電荷はスイッチＳＷ０を介し配線ＷＲ１に対して入出力される。具体的には、ＩＣ２００におけるアンプＡＭＰ１は、スイッチＳＷ０がオンであるという前提の下、電圧Ｉｓｎｓが誤差電圧Ｖｃｍｐよりも低いときには配線ＷＲ１の電位が上がるようアンプＡＭＰ１から配線ＷＲ１に向けて電流信号Ｉ１による電流を出力し、電圧Ｉｓｎｓが誤差電圧Ｖｃｍｐよりも高いときには配線ＷＲ１の電位が下がるよう配線ＷＲ１からアンプＡＭＰ１に向けて電流信号Ｉ１による電流を引き込む。電圧Ｉｓｎｓ及び誤差電圧Ｖｃｍｐ間の差分の絶対値が増大するにつれて、電流信号Ｉ１による電流の大きさも増大する。
位相補償回路ＰＰは、配線ＷＲ１とグランドとの間に設けられ、電流信号Ｉ１の入力を受けて配線ＷＲ１上に対比電圧Ｖｃを生成する。コンパレータＣＭＰ１及びランプ電圧生成回路Ｇｒａｍｐの動作については第１実施形態で述べた通りである。信号Ｓｐｗｍに応じたロジック回路ＬＬの動作も第１実施形態で述べた通りである。ＩＣ２００において、アンプＡＭＰ０は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１とが等しくなるように電流信号Ｉ０を生成するため、スイッチング動作の実行を通じ、出力電圧Ｖｏｕｔが、基準電圧Ｖｒｅｆ１と抵抗Ｒ１及びＲ２による分圧比とに応じた所定の目標電圧Ｖｔｇにて安定化される。
上述の如く、スイッチング電源装置２では、出力電圧Ｖｏｕｔとコイル電流ＩＬの双方に基づき出力帰還制御を行う電流モード制御方式が採用されている。コイル電流ＩＬに応じた電圧ＩｓｎｓがアンプＡＭＰ１に帰還入力されており、アンプＡＭＰ１の作用により、誤差電圧Ｖｃｍｐが上昇するとコイル電流ＩＬが増大し、誤差電圧Ｖｃｍｐが低下するとコイル電流ＩＬが減少する。このように、コイル電流ＩＬの大きさを誤差電圧Ｖｃｍｐに応じて制御することができ、よって、誤差電圧Ｖｃｍｐに制限をかけることを通じてコイル電流ＩＬを間接的に制限することが可能となる。
クランプ回路２１３は誤差電圧Ｖｃｍｐの可変範囲に制限を設けることでコイル電流ＩＬの可変範囲を制限する（詳細には、スイッチング動作の実行中におけるコイル電流ＩＬの可変範囲を制限する）。図２５（ａ）及び（ｂ）に示す如く、クランプ回路２１３の状態は、ロジック回路ＬＬの制御の下、誤差電圧Ｖｃｍｐの可変範囲を所定の通常可変範囲とする通常クランプ状態、及び、誤差電圧Ｖｃｍｐの可変範囲を所定の拡張可変範囲とする拡張クランプ状態の何れかとされる。
図２５（ａ）に示す如く、通常可変範囲は、所定の下限電圧値Ｖｍｉｎ１以上且つ所定の上限電圧値Ｖｍａｘ以下の電圧範囲である。故に、通常クランプ状態において、クランプ回路２１３は、配線ＷＲ０における誤差電圧Ｖｃｍｐの値が下限電圧値Ｖｍｉｎ１を下回らないように且つ上限電圧値Ｖｍａｘを上回らないように誤差電圧Ｖｃｍｐに制限を加える。誤差電圧Ｖｃｍｐの値が下限電圧値Ｖｍｉｎ１と等しいとき、アンプＡＭＰ１を含む出力帰還ループは電圧Ｉｓｎｓの値を当該下限電圧値Ｖｍｉｎ１に一致させるように電流信号Ｉ１を生成する。同様に、誤差電圧Ｖｃｍｐの値が上限電圧値Ｖｍａｘと等しいとき、アンプＡＭＰ１を含む出力帰還ループは電圧Ｉｓｎｓの値を当該上限電圧値Ｖｍａｘに一致させるように電流信号Ｉ１を生成する。故に、電圧Ｉｓｎｓの値が、下限電圧値Ｖｍｉｎ１、上限電圧値Ｖｍａｘと一致しているときのコイル電流ＩＬの値を、夫々、“Ｉｍｉｎ１”、“Ｉｍａｘ”で表すと、通常クランプ状態において、コイル電流ＩＬの可変範囲は、電流下限値Ｉｍｉｎ１以上且つ電流上限値Ｉｍａｘ以下に制限されることになる。
図２５（ｂ）に示す如く、拡張可変範囲は、所定の下限電圧値Ｖｍｉｎ２以上且つ所定の上限電圧値Ｖｍａｘ以下の電圧範囲である。故に、拡張クランプ状態において、クランプ回路２１３は、配線ＷＲ０における誤差電圧Ｖｃｍｐの値が下限電圧値Ｖｍｉｎ２を下回らないように且つ上限電圧値Ｖｍａｘを上回らないように誤差電圧Ｖｃｍｐに制限を加える。誤差電圧Ｖｃｍｐの値が下限電圧値Ｖｍｉｎ２と等しいとき、アンプＡＭＰ１を含む出力帰還ループは電圧Ｉｓｎｓの値を当該下限電圧値Ｖｍｉｎ２に一致させるように電流信号Ｉ１を生成する。同様に、誤差電圧Ｖｃｍｐの値が上限電圧値Ｖｍａｘと等しいとき、ＡＭＰ１を含む出力帰還ループは電圧Ｉｓｎｓの値を当該上限電圧値Ｖｍａｘに一致させるように電流信号Ｉ１を生成する。故に、電圧Ｉｓｎｓの値が、下限電圧値Ｖｍｉｎ２、上限電圧値Ｖｍａｘと一致しているときのコイル電流ＩＬの値を、夫々、“Ｉｍｉｎ２”、“Ｉｍａｘ”で表すと、拡張クランプ状態において、コイル電流ＩＬの可変範囲は、電流下限値Ｉｍｉｎ２以上且つ電流上限値Ｉｍａｘ以下に制限されることになる。
誤差電圧Ｖｃｍｐ及びコイル電流ＩＬの夫々の可変範囲について、上限値（上限電圧値、上限電流値）及び下限値（下限電圧値、下限電流値）は、極性も考慮した値であり、任意の正の値は任意の負の値よりも大きく、負の値において、その絶対値が大きくなるほど、値は小さくなると解釈される。“Ｖｍｉｎ２＜０＜Ｖｍｉｎ１＜Ｖｍａｘ”且つ“Ｉｍｉｎ２＜０＜Ｉｍｉｎ１＜Ｉｍａｘ”が成立する。故に例えば、“Ｖｃｍｐ≧Ｖｍｉｎ１”となることで“ＩＬ≧Ｉｍｉｎ１”が成立しているときには正のコイル電流ＩＬが流れ、“０＞Ｖｃｍｐ≧Ｖｍｉｎ２”となることで“０＞ＩＬ≧Ｉｍｉｎ２”が成立しているときには負のコイル電流ＩＬが流れる。例えば、電流値Ｉｍｉｎ２、Ｉｍｉｎ１、Ｉｍａｘは、夫々、－３Ａ（アンペア）、０．４Ａ、３Ａである。
誤差電圧Ｖｃｍｐの上限設定を通じてコイル電流ＩＬに上限を設けることは、出力段回路ＭＭ及びコイルＬ１に過電流が流れることを抑止するための過電流保護として機能する。一方、スイッチング電源装置２は、コイルＬ１に正の電流を流すことを通じて、出力電圧Ｖｏｕｔを正の目標電圧Ｖｔｇにて安定化させ且つ出力端子ＯＵＴに繋がる負荷ＬＤに電力を供給するものであるから、本来、コイルＬ１に負の電流（即ち、出力端子ＯＵＴからスイッチ端子ＳＷに向かう電流であり、以下、逆電流と称することもある）を流すべきではない。通常クランプ状態では、コイル電流ＩＬの下限を正の値“Ｉｍｉｎ１”に設定することで、逆電流の発生を抑止している（逆電流保護を働かせている）。一般的には、逆電流保護を常に働かせ続けることで十分とも言えるが、スイッチング電源装置２では、或る条件下で意図的に拡張クランプ状態を利用して逆電流を発生させる。これの意義については後述の説明から明らかとなる。
軽負荷検出コンパレータＣＭＰ２は、軽負荷状態を検出するための比較器であって、自身の非反転入力端子に入力される帰還電圧Ｖｆｂと自身の反転入力端子に入力される基準電圧Ｖｒｅｆ２とを比較して、その比較結果を示す制御信号ＳＬＰを出力する。この比較においてはヒステリシスが設定されている。ここでは、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２よりも低く制御信号ＳＬＰがローレベルである状態を起点として、コンパレータＣＭＰ２は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２よりも高くなるとハイレベルの制御信号ＳＬＰを出力し、その後、帰還電圧Ｖｆｂが電圧（Ｖｒｅｆ２－ΔＨＹＳ２）よりも低くなると制御信号ＳＬＰのレベルをハイレベルからローレベルに切り替えるものとする。電圧（Ｖｒｅｆ２－ΔＨＹＳ２）は基準電圧Ｖｒｅｆ２よりも正のヒステリシス電圧ΔＨＹＳ２だけ低い電圧である。
過電圧検出コンパレータＣＭＰ３及びＣＭＰ４は、共に、過電圧状態（出力電圧Ｖｏｕｔが過剰に高くなっている状態）を検出するための比較器であり、過電圧検出コンパレータＣＭＰ３及びＣＭＰ４並びにＯＲ回路２２により、過電圧検出回路が形成されている。
過電圧検出コンパレータＣＭＰ３は、自身の非反転入力端子に入力される帰還電圧Ｖｆｂと自身の反転入力端子に入力される基準電圧Ｖｒｅｆ３とを比較し、その比較結果を示す信号Ｓｉｇ３を出力する。この比較においてはヒステリシスが設定されている。ここでは、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ３よりも低く信号Ｓｉｇ３がローレベルである状態を起点として、コンパレータＣＭＰ３は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ３よりも高くなるとハイレベルの信号Ｓｉｇ３を出力し、その後、帰還電圧Ｖｆｂが電圧（Ｖｒｅｆ３－ΔＨＹＳ３）よりも低くなると信号Ｓｉｇ３のレベルをハイレベルからローレベルに切り替えるものとする。電圧（Ｖｒｅｆ３－ΔＨＹＳ３）は基準電圧Ｖｒｅｆ３よりも正のヒステリシス電圧ΔＨＹＳ３だけ低い電圧である。
過電圧検出コンパレータＣＭＰ４は、自身の非反転入力端子に入力される出力電圧Ｖｏｕｔと自身の反転入力端子に入力される基準電圧Ｖｒｅｆ４とを比較し、その比較結果を示す信号Ｓｉｇ４を出力する。この比較においてはヒステリシスが設定されている。ここでは、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ４よりも低く信号Ｓｉｇ４がローレベルである状態を起点として、コンパレータＣＭＰ４は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ４よりも高くなるとハイレベルの信号Ｓｉｇ４を出力し、その後、出力電圧Ｖｏｕｔが電圧（Ｖｒｅｆ４－ΔＨＹＳ４）よりも低くなると信号Ｓｉｇ４のレベルをハイレベルからローレベルに切り替えるものとする。電圧（Ｖｒｅｆ４－ΔＨＹＳ４）は基準電圧Ｖｒｅｆ４よりも正のヒステリシス電圧ΔＨＹＳ４だけ低い電圧である。
ＯＲ回路２１４は、信号Ｓｉｇ３及びＳｉｇ４の論理和信号を制御信号ＯＶＰ＿ＤＥＴとして出力する。即ち、ＯＲ回路２１４は、信号Ｓｉｇ３及びＳｉｇ４の内、少なくとも一方がハイレベルであるときにハイレベルの制御信号ＯＶＰ＿ＤＥＴを出力し、信号Ｓｉｇ３及びＳｉｇ４の双方がローレベルであるときに限りローレベルの制御信号ＯＶＰ＿ＤＥＴを出力する。ハイレベルの信号Ｓｉｇ３、ハイレベルの信号Ｓｉｇ４及びハイレベルの制御信号ＯＶＰ＿ＤＥＴは、何れも、出力電圧Ｖｏｕｔが過剰に高くなっている過電圧状態の発生を示す過電圧検出信号であると言え、コンパレータＣＭＰ３及びＣＭＰ４並びにＯＲ回路２１４から成る過電圧検出回路は、帰還電圧Ｖｆｂ又は出力電圧Ｖｏｕｔに基づき出力電圧Ｖｏｕｔが過電圧状態にあるか否かを検出して出力電圧Ｖｏｕｔが過電圧状態にあるときに、その旨を示す過電圧検出信号を出力する、と言える。制御信号ＳＬＰ及びＯＶＰ＿ＤＥＴはロジック回路ＬＬに入力される。
帰還電圧Ｖｆｂが単調に上昇する過程において、まず帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２よりも高くなり、その後に帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ３より高くなるよう、基準電圧Ｖｒｅｆ３は基準電圧Ｖｒｅｆ２よりも高い電圧に設定されている。また、基準電圧Ｖｒｅｆ４は、基準電圧Ｖｒｅｆ３よりも更に高く、且つ、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２と一致するときの出力電圧Ｖｏｕｔよりも更に高い。ヒステリシス電圧ΔＨＹＳ２～ΔＨＹＳ４は互いに異なっていても良いが、ここでは互いに等しいものとする。
逆電流強制回路２１５は、配線ＷＲ０に接続され、信号Ｓｉｇ４がハイレベルであるときに作動して配線ＷＲ０における誤差電圧Ｖｃｍｐの値を、アンプＡＭＰ０から出力される誤差電流信号Ｉ０に依らず、クランプ回路２１３が定める下限電圧値まで低下させる。ここにおける下限電圧値は、クランプ回路２１３が通常クランプ状態であればＶｍｉｎ１であり、クランプ回路２１３が拡張クランプ状態であればＶｍｉｎ２である。
具体的には例えば、逆電流強制回路２１５は、配線ＷＲ０と電圧値Ｖｍｉｎ２より低い電圧が加わる電源端２１６との間に挿入された、定電流回路２１５ａ及びＮチャネル型のＭＯＳＦＥＴ２１５ｂの直列回路から成り、ＭＯＳＦＥＴ２１５ｂのゲートに信号Ｓｉｇ４を与えておく。信号Ｓｉｇ４がハイレベルであるとき、定電流回路２１５ａは、配線ＷＲ０から電源端２１６に向けてＭＯＳＦＥＴ２１５ｂを介し定電流を流すように動作し、これにより、誤差電圧Ｖｃｍｐがクランプ回路２１３により定められる下限電圧値まで速やかに低下する。これが実現されるよう、定電流回路２１５ａが配線ＷＲ０から引き込む電流の大きさは、アンプＡＭＰ０が配線ＷＲ０に向けて吐きだすことができる電流の最大値よりも十分に大きく設定される。信号Ｓｉｇ４がローレベルであるとき、逆電流強制回路２１５は非作動となる。逆電流強制回路２１５が非作動であるとき、配線ＷＲ０及び電源端２１６間の電路が遮断され、定電流回路２１５ａは配線ＷＲ０に対して電流を入出力しない。
ＩＣ２００の位相補償回路ＰＰとして、上述の実施例ＥＸ１＿１～ＥＸ１＿６の任意の何れかに示した位相補償回路（例えば、位相補償回路ＰＰ１０、ＰＰ２０、ＰＰ３０、ＰＰ４０、ＰＰ５０又はＰＰ６０）を用いることができる。ＩＣ２００において、スイッチＳＷ０及び位相補償回路ＰＰ内の各スイッチの状態制御は、実施例ＥＸ１＿１～ＥＸ１＿６の任意の何れかに示したものと同様である。外部装置（マイクロコンピュータ等；不図示）からの信号に基づきＩＣ２００の制御モードがオートモードから強制ＰＷＭモードに遷移されることがある。スイッチング動作が停止している状態から外部装置からの信号に基づき強制ＰＷＭモードに遷移する際に、実施例ＥＸ１＿１～ＥＸ１＿６の任意の何れかに示した方法でスイッチング動作を開始すれば、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティＤｏｎでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。
第２実施形態は、以下の実施例ＥＸ２＿１～ＥＸ２＿３を含む。第２実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の実施例ＥＸ２＿１～ＥＸ２＿３に適用され、各実施例において、上述の事項と矛盾する事項については各実施例での記載が優先されて良い。また矛盾無き限り、実施例ＥＸ２＿１～ＥＸ２＿３の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。
［実施例ＥＸ２＿１］
実施例ＥＸ２＿１を説明する。実施例ＥＸ２＿１において、ＩＣ２００は、スイッチング電源装置２の外部に設けられた外部装置（マイクロコンピュータ等；不図示）から、強制ＰＷＭモードへの移行を指示する強制ＰＷＭモード指定信号を受けていないものとする。
まず制御信号ＯＶＰ＿ＤＥＴがローレベルに維持されていることを前提とし、スイッチング電源装置２で実現される軽負荷制御について説明する。制御信号ＯＶＰ＿ＤＥＴがローレベルに維持されているときには、クランプ回路２１３が通常クランプ状態（図２５（ａ）参照）とされている。
ＩＣ２００による軽負荷制御は、軽負荷時に（即ち負荷ＬＤの消費電力が相応に小さいときに）実行される制御であって、誤差電圧Ｖｃｍｐの下限設定を通じてコイル電流ＩＬの最小電流がゼロを下回らないように制限するコイル電流制限制御と、その制限の結果として出力電圧Ｖｏｕｔが目標電圧Ｖｔｇよりも高い所定電圧（図２６のＶｔｈＨに相当）にまで上昇したときにスイッチング動作を停止させるスリープ制御（スイッチング停止制御）と、から成る。
図２６は、軽負荷制御の動作に関わる波形図である。スイッチング動作が実行されているとき、コイル電流ＩＬはＰＷＭ周期にて変動する。図２６に示される各波形（特にコイル電流ＩＬの波形）は模式的なものであり、実際の波形とは異なり得る。また、出力電圧Ｖｏｕｔが所定電圧ＶｔｈＨと一致するときに帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２と一致し、且つ、出力電圧Ｖｏｕｔが所定電圧ＶｔｈＬと一致するときに帰還電圧Ｖｆｂが電圧（Ｖｒｅｆ２－ΔＨＹＳ２）と一致するものとする。
制御信号ＳＬＰがローレベルであってスイッチング動作が実行されている状態を起点として、負荷ＬＤの消費電力が相当に低い電力に向けて小さくなっていく状況（即ち負荷ＬＤが軽くなっていく状況）を想定する。この場合、出力帰還制御を通じてアンプＡＭＰ０は誤差電圧Ｖｃｍｐを低下させてゆき、これに伴ってコイル電流ＩＬも低下してゆく。そして、誤差電圧Ｖｃｍｐの値が下限電流値Ｉｍｉｎ１に対応する下限電圧値Ｖｍｉｎ１まで低下すると、更なる誤差電圧Ｖｃｍｐの低下が制限されるため、コイル電流ＩＬが下限電流値Ｉｍｉｎ１の近辺に維持されることになる。つまり、コイル電流ＩＬ（詳細には例えばＰＷＭ周期におけるコイル電流ＩＬの平均値）の低下は、逆電流の発生を抑止すべく、ゼロよりも大きい下限電流値Ｉｍｉｎ１までに制限される。
コイル電流ＩＬが下限電流値Ｉｍｉｎ１まで低下しても、出力段回路ＭＭから出力端子ＯＵＴに向かう電力が負荷ＬＤの消費電力よりも高い場合、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇを超えて上昇してゆき、出力電圧Ｖｏｕｔが所定電圧ＶｔｈＨに達すると制御信号ＳＬＰがローレベルからハイレベルに切り替わる。ロジック回路ＬＬは、制御信号ＳＬＰがハイレベルであるときにはスイッチング動作を停止させるスリープ制御を行う。スイッチング動作の停止とは、信号Ｓｐｗｍに依らず、トランジスタＭ１及びＭ２の双方をオフ状態に維持することを指す。
スイッチング動作の停止を通じて出力電圧Ｖｏｕｔが低下してき、出力電圧Ｖｏｕｔが所定電圧ＶｔｈＨよりも低い所定電圧ＶｔｈＬまで低下すると、制御信号ＳＬＰがハイレベルからローレベルに切り替わる。ロジック回路ＬＬは、制御信号ＳＬＰのハイレベルからローレベルへの切り替えを受けてスイッチング動作を再開させる。
以後、軽負荷状態（即ち、スイッチング動作においてコイル電流ＩＬが下限電流値Ｉｍｉｎ１まで低下していても出力電圧Ｖｏｕｔが上昇していくような状態）が維持されている間は、スイッチング動作の停止及び再開が繰り返されて出力電圧Ｖｏｕｔが概ね電圧ＶｔｈＨ及びＶｔｈＬ間を往復することになる。ハイレベルの制御信号ＳＬＰはスイッチング電源装置２の状態が軽負荷状態であることを示す信号として機能する。このような軽負荷制御により、軽負荷時にスイッチング動作が間欠的に実行されることになりスイッチングロスの低減を通じて効率の向上が図られる。また、スリープ制御が行われているときには、アンプＡＭＰ０、アンプＡＭＰ１、コンパレータＣＭＰ１及びランプ電圧生成回路Ｇｒａｍｐの動作を停止させると良く、これにより消費電力の低減が図られる。
ここで、スイッチング電源装置２からコンパレータＣＭＰ３及びＣＭＰ４、ＯＲ回路２１４並びに逆電流強制回路２１５を削除した構成を有し、且つ、クランプ回路２１３を常に通常クランプ状態とした仮想スイッチング電源装置を想定する。仮想スイッチング電源装置において、何らかの故障が発生している場合、故障の種類によっては出力電圧Ｖｏｕｔが異常に上昇してゆくこともありえる。そのような故障が発生しているときに、出力電圧Ｖｏｕｔの異常な上昇を止めることができなければ、負荷ＬＤを正常に動作させることができなくなる又は負荷ＬＤにダメージを与えるおそれがある。出力電圧Ｖｏｕｔに異常な上昇をもたらしうる故障を、便宜上、特定故障と称する。特定故障としては、天絡、トランジスタＭ１のリーク、出力電圧Ｖｏｕｔに応じた電圧を伝達すべき電路のオープン故障等が考えられる。
特定故障が発生しているときにおいて、出力電圧Ｖｏｕｔの異常な上昇を抑止すべく、スイッチング電源装置２では、制御信号ＯＶＰ＿ＤＥＴを以下のように利用する。
図２７は、制御信号ＳＬＰ及びＯＶＰ＿ＤＥＴのレベルと、スイッチング制御の実行有無等との関係を示している。故障が無いのであれば、負荷ＬＤの重さに依存して制御信号ＳＬＰがローレベルで維持される又は図２６に示す如くローレベル及びハイレベル間で遷移する。
制御信号ＳＬＰ及びＯＶＰ＿ＤＥＴが共にローレベルであるとき、ロジック回路ＬＬは、スイッチング動作を実行し且つクランプ回路２１３を通常クランプ状態とする第１制御を行う。この際、誤差電圧ＶｃｍｐはアンプＡＭＰ０の出力により制御されることとなる。
制御信号ＳＬＰがハイレベル且つ制御信号ＯＶＰ＿ＤＥＴがローレベルであるとき、ロジック回路ＬＬは、スイッチング動作を停止させる第２制御（スリープ制御）を行う。このとき、クランプ回路２１３の状態はコイル電流ＩＬや出力電圧Ｖｏｕｔに何ら影響を与えないので、通常クランプ状態及び拡張クランプ状態のどちらであっても良い。第２制御ではスイッチング動作が停止しているので、誤差電圧Ｖｃｍｐはコイル電流ＩＬや出力電圧Ｖｏｕｔに何ら影響を与えない。
天絡やトランジスタＭ１のリークの発生時において制御信号ＳＬＰ及びＯＶＰ＿ＤＥＴが共にハイレベルとなりうる。制御信号ＳＬＰ及びＯＶＰ＿ＤＥＴが共にハイレベルであるとき、ロジック回路ＬＬは、スイッチング動作を実行し且つクランプ回路２１３を拡張クランプ状態とする第３制御を行う。この際、信号Ｓｉｇ４がハイレベルであったならば逆電流強制回路２１５が作動し、アンプＡＭＰ０から出力される誤差電流信号Ｉ０に依らず誤差電圧Ｖｃｍｐの値が強制的にＶｍｉｎ２とされる。信号Ｓｉｇ４がローレベルであったとしても、出力電圧Ｖｏｕｔが過電圧状態となっているので、高い帰還電圧Ｖｆｂを受けてアンプＡＭＰ０が誤差電圧Ｖｃｍｐを拡張クランプ状態での下限電圧値（Ｖｍｉｎ２）まで低下させるよう動作する。即ち、第３制御ではコイル電流ＩＬが負の電流になることを許容する態様でスイッチング動作が行われるので（典型的には例えば、コイル電流ＩＬの値がＩｍｉｎ２と一致するようにスイッチング動作が行われるので）、過電圧状態を解消又は回避することが可能となる（詳細な動作例は後述の実施例ＥＸ２＿２で示される）。
出力電圧Ｖｏｕｔに応じた電圧を伝達すべき電路が断線しているときなどにおいて（より具体的には例えば、抵抗Ｒ１がオープン破壊されていて帰還電圧Ｖｆｂが出力電圧Ｖｏｕｔに依存せず０Ｖとなっているときにおいて）、制御信号ＳＬＰがローレベル且つ制御信号ＯＶＰ＿ＤＥＴがハイレベルとなりうる。制御信号ＳＬＰがローレベル且つ制御信号ＯＶＰ＿ＤＥＴがハイレベルであるとき、ロジック回路ＬＬは、スイッチング動作を実行し且つクランプ回路２１３を拡張クランプ状態とする第４制御を行う。“Ｖｒｅｆ２＜Ｖｒｅｆ３”であることから、制御信号ＳＬＰがローレベルであるならば信号Ｓｉｇ３もローレベルとなっている。故に、制御信号ＳＬＰがローレベル且つ制御信号ＯＶＰ＿ＤＥＴがハイレベルとなるケースは、信号Ｓｉｇ４がハイレベルとなるケースに限られる。故に、第４制御が行われる際には、逆電流強制回路２１５が作動し、アンプＡＭＰ０から出力される誤差電流信号Ｉ０に依らず誤差電圧Ｖｃｍｐの値が強制的にＶｍｉｎ２とされる。故に第４制御では、第３制御と同様に、コイル電流ＩＬが負の電流になることを許容する態様でスイッチング動作が行われるので（典型的には例えば、コイル電流ＩＬの値がＩｍｉｎ２と一致するようにスイッチング動作が行われるので）、過電圧状態を解消又は回避することが可能となる。
但し、例外処理として、制御信号ＯＶＰ＿ＤＥＴがハイレベルからローレベルに切り替わった後（即ち過電圧状態の解消が検出された後）、所定時間ｔＨＬＤが経過するまでは、ロジック回路ＬＬは、制御信号ＳＬＰのレベルがハイレベルであるかローレベルであるかに依らずスイッチング動作を継続実行し且つクランプ回路２１３を拡張クランプ状態に維持する（例外処理の作用・効果については後述の実施例ＥＸ２＿２で示される）。制御信号ＯＶＰ＿ＤＥＴがハイレベルよりローレベルに切り替わってから所定時間ｔＨＬＤが経過すると、原則通り、制御信号ＳＬＰ及び制御信号ＯＶＰ＿ＤＥＴに基づき上記の第１～第４制御が行われる。
第２制御が実行されている状態は、オートモードでのスリープ制御によりスイッチング動作が停止している状態に相当する。第２制御（スリープ制御）によりスイッチング動作が停止している状態から、第３制御又は第４制御によりスイッチング動作が開始される状態への遷移は、強制ＰＷＭモードへの遷移に相当する。ここにおける強制ＰＷＭモードへの遷移タイミングが、実施例ＥＸ１＿１～ＥＸ１＿６の任意の何れかおける強制ＰＷＭモードへの遷移タイミング（例えば、タイミングＴＡ１、ＴＢ１、ＴＣ１、ＴＤ１）に相当していて良く、その遷移に関わる各スイッチの状態制御は、実施例ＥＸ１＿１～ＥＸ１＿６で示した通りである。第２制御から第３制御又は第４制御への切り替わり時において、アンプＡＭＰ１が相応に電流を引き込むよう動作することが見込まれるが、実施例ＥＸ１＿１～ＥＸ１＿６で示した構成及び動作を用いれば、強制ＰＷＭモードへの遷移時の特定期間において確実にスイッチング動作を開始させることができ、結果、速やかに過電圧状態を解消することが可能となる（具体的な動作例は実施例ＥＸ２＿２にて示される）。
［実施例ＥＸ２＿２］
実施例ＥＸ２＿２を説明する。実施例ＥＸ２＿２では、特に、特定故障として、天絡又はトランジスタＭ１のリークが発生する状況を想定する。天絡とは、入力端子ＩＮがトランジスタＭ１を介することなくスイッチ端子ＳＷ又は出力端子ＯＵＴに短絡している状況の他、入力端子ＩＮがスイッチ端子ＳＷ又は出力端子ＯＵＴに対しトランジスタＭ１を介することなく或る程度の抵抗値（例えば数１０Ω～数キロΩ）を有する抵抗成分を介して接続されている状況を含む。トランジスタＭ１のリークとは、トランジスタＭ１がオフ状態であるのにも関わらず、入力端子ＩＮからスイッチ端子ＳＷに向けてトランジスタＭ１を介して無視できない電流が流れる故障を指す。尚、実施例ＥＸ２＿２において、ＩＣ２００は、スイッチング電源装置２の外部に設けられた外部装置（マイクロコンピュータ等；不図示）から、強制ＰＷＭモードへの移行を指示する強制ＰＷＭモード指定信号を受けていないものとする。
図２８に、制御信号ＳＬＰ及びＯＶＰ＿ＤＥＴの波形例を、スイッチング動作の実行有無などと共に示す。時間の進行につれて、タイミングＴＨ１、ＴＨ２、ＴＨ３、ＴＨ４が、この順番で訪れる。タイミングＴＨ１より前において、特定故障を含む一切の故障は発生しておらず、制御信号ＳＬＰ及びＯＶＰ＿ＤＥＴが共にローレベルとなっていて、スイッチング動作は継続実行され且つクランプ回路２１３は通常クランプ状態とされている。但し、負荷ＬＤが軽いこと又は天絡等の故障に起因し、タイミングＴＨ１にて制御信号ＳＬＰ及びＯＶＰ＿ＤＥＴの内、制御信号ＳＬＰのみがローレベルからハイレベルに切り替わる。そうすると、ロジック回路ＬＬはスイッチング動作を停止させる。
スイッチング動作の停止を含む軽負荷制御により、通常は出力電圧Ｖｏｕｔが低下して過電圧状態には至らないのであるが、図２８の例では、天絡等の影響により、タイミングＴＨ２において制御信号ＯＶＰ＿ＤＥＴがローレベルからハイレベルに切り替わる。そうすると、ロジック回路ＬＬはタイミングＴＨ２から（又はタイミングＴＨ２の後、遅滞なく）クランプ回路２１３を拡張クランプ状態としつつスイッチング動作を再開する。この際、誤差電圧Ｖｃｍｐの値がＶｍｉｎ２に向かうので負のコイル電流ＩＬが流れるようスイッチング動作が行われることになり、出力電圧Ｖｏｕｔの低下が見込める。図２８の例では、タイミングＴＨ３にて制御信号ＯＶＰ＿ＤＥＴがハイレベルからローレベルに切り替わり、その後、所定時間ｔＨＬＤの経過を経てタイミングＴＨ４に至る。この場合、タイミングＴＨ２及びＴＨ４間では、制御信号ＳＬＰのレベルに依らずスイッチング動作が継続実行され且つクランプ回路２１３が拡張クランプ状態に維持されることになる。タイミングＴＨ４の後、制御信号ＳＬＰ及び制御信号ＯＶＰ＿ＤＥＴに基づく上記の第１～第４制御が行われるが、図２８の例では、タイミングＴＨ１以降において軽負荷状態の継続により制御信号ＳＬＰがハイレベルに維持されていることからタイミングＴＨ４にてスイッチング動作が停止される。尚、図２８では、タイミングＴＨ２及びＴＨ３間に逆電流強制回路２１５が作動する例が示されているが、タイミングＴＨ２及びＴＨ３間で回路２１５が作動しないケースもある。
図２９に、図２８のタイミングＴＨ１よりも後の期間における幾つかの信号波形を示す。尚、図２９に示される各波形（特にコイル電流ＩＬ及びスイッチング電圧Ｖｓｗの波形）は模式的なものであり、実際の波形とは異なり得る。
タイミングＴＨ１よりも後において、スイッチング動作の停止を含む軽負荷制御により、通常は出力電圧Ｖｏｕｔが低下して過電圧状態には至らないのであるが、図２９の例では、天絡等の影響により出力電圧Ｖｏｕｔが上昇してゆき、タイミングＴＨ２において帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ３に達することで（或いは出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ４に達することで）制御信号ＯＶＰ＿ＤＥＴがローレベルからハイレベルに切り替わる。尚、タイミングＴＨ１よりも後であって且つタイミングＴＨ２に至る前では、ハイレベルの制御信号ＳＬＰに基づく軽負荷制御によりスイッチング動作が停止されており、また帰還電圧Ｖｆｂが相応に高いことからアンプＡＭＰ０により誤差電圧Ｖｃｍｐがクランプ回路２１３にて定められる通常可変範囲の下限（Ｖｍｉｎ１）にまで低下せしめられている。タイミングＴＨ１及びＴＨ２間では、スイッチング動作が停止されているのであるからコイル電流ＩＬはゼロである。
タイミングＴＨ２にて制御信号ＯＶＰ＿ＤＥＴがローレベルからハイレベルに切り替わると、ロジック回路ＬＬはクランプ回路２１３を拡張クランプ状態としつつスイッチング動作を再開する。この際、過電圧状態の出力電圧Ｖｏｕｔに対応する高い帰還電圧Ｖｆｂに基づきアンプＡＭＰ０が誤差電圧Ｖｃｍｐを拡張クランプ状態での下限電圧値（Ｖｍｉｎ２）まで低下させるよう動作する。或るいは、信号Ｓｉｇ４がハイレベルとなっていれば、逆電流強制回路２１５の作動により誤差電圧Ｖｃｍｐの値が強制的にＶｍｉｎ２に向かう。何れにせよ、速やかに誤差電圧Ｖｃｍｐの値がＶｍｉｎ２に向かう。そうすると、タイミングＴＨ２からのスイッチング動作により、コイルＬ１に負の電流が流れて出力電圧Ｖｏｕｔ及び帰還電圧Ｖｆｂが低下してゆく（但し、タイミングＴＨ２直後において短時間だけ出力電圧Ｖｏｕｔ及び帰還電圧Ｖｆｂが過渡的に上昇することもあり得る）。
図２９の例では、タイミングＴＨ２の直後において誤差電圧Ｖｃｍｐの値がＶｍｉｎ２とされることによりオンデューティが十分に低い状態でスイッチング動作が再開され、コイル電流ＩＬが下限電圧値Ｖｍｉｎ２に対応する下限電流値Ｉｍｉｎ２に向けて低下してゆく過渡応答を経て、コイル電流ＩＬが概ね下限電流値Ｉｍｉｎ２にて安定化し、その後、タイミングＴＨ３にて帰還電圧Ｖｆｂが電圧（Ｖｒｅｆ３－ΔＨＹＳ３）未満まで低下している。
そうすると、タイミングＴＨ３にて信号Ｓｉｇ３がハイレベルからローレベルへ切り替わる。また、タイミングＴＨ３では信号Ｓｉｇ４もローレベルになっている。故に、タイミングＴＨ３にて制御信号ＯＶＰ＿ＤＥＴがハイレベルからローレベルに切り替わり、その後、所定時間ｔＨＬＤの経過を経てタイミングＴＨ４に至る。タイミングＴＨ２及びＴＨ４間では制御信号ＳＬＰのレベルに依らずスイッチング動作が継続実行され且つクランプ回路２１３が拡張クランプ状態に維持される。タイミングＴＨ２及びＴＨ３間での出力電圧Ｖｏｕｔの低下に伴い、タイミングＴＨ３及びＴＨ４間では信号Ｓｉｇ４がローレベルとなっており、逆電流強制回路２１５が作動しないので、出力電圧Ｖｏｕｔを所望の目標電圧Ｖｔｇにて安定化させようとする出力帰還制御（出力電圧Ｖｏｕｔに応じて誤差電圧Ｖｃｍｐが決まる出力帰還制御）が機能する。このためコイル電流ＩＬは下限電流値Ｉｍｉｎ２を起点にして上昇する。
図２９の例では、天絡又はトランジスタＭ１のリークにより入力端子ＩＮからコンデンサＣ１に流れ込む電流と、コンデンサＣ１から負荷ＬＤに流れる電流とが概ね等しいことが想定されており、故に、タイミングＴＨ３直後の過渡応答を経て、少なくともタイミングＴＨ４の直前ではコイル電流ＩＬがゼロ近辺で安定化している（コイル電流ＩＬがゼロ近辺となることで出力電圧Ｖｏｕｔが目標電圧Ｖｔｇに落ち着くことになるため）。
タイミングＴＨ４の後、制御信号ＳＬＰ及び制御信号ＯＶＰ＿ＤＥＴに基づく上記の第１～第４制御が行われるが、図２９の例では（図２９に対応する図２８も参照）、タイミングＴＨ１以降において軽負荷状態の継続により制御信号ＳＬＰがハイレベルで維持されることが想定されており、故にタイミングＴＨ４にてスイッチング動作が停止される。図２９の例とは異なるが、タイミングＴＨ４において制御信号ＳＬＰがローレベルとなっているならば、タイミングＴＨ４以後もスイッチング動作は継続実行される。
本実施例の如く、過電圧状態の検出時に誤差電圧Ｖｃｍｐを強制的に負のコイル電流ＩＬに対応するＶｍｉｎにまで低下させつつスイッチング動作を再開させることにより（軽負荷制御によるスイッチング動作の停止制御からＰＷＭ制御に切り替えることにより）、出力電圧Ｖｏｕｔを低下させて過電圧状態を解消することが可能となる。
但し、負のコイル電流ＩＬを流す際に、コイル電流ＩＬの絶対値を大きくし過ぎると、コイルＬ１又はトランジスタＭ２が劣化するおそれがあるため、コンデンサＣ１から引き込む電流の大きさを適切に制限すべきである。この点に関し、スイッチング電源装置２では、負のコイル電流ＩＬを流すための電圧Ｖｃｍｐが適切に設定されているため（上記劣化が生じないようにＶｍｉｎ２が定められているため）、上記のような劣化を抑制することができる。
また、タイミングＴＨ３にてスイッチング動作を停止させたならばコイル電流ＩＬの絶対値が大きな状態でスイッチング動作が停止されることになる。このとき、大きな絶対値を有するコイル電流ＩＬは、トランジスタＭ１のソース－ドレイン間に並列形成された寄生ダイオードを通じて入力端子ＩＮに流れこむこととなるが、そのような大電流を寄生ダイオードに流すことはトランジスタＭ１にダメージを与え、トランジスタＭ１の劣化に繋がる。また、寄生ダイオードを介した大電流の流れは、ＩＣ２００内におけるトランジスタＭ１周辺の回路動作にも不都合な影響を与え得る（不都合な寄生動作が発生し得る）。上述の如く、制御信号ＯＶＰ＿ＤＥＴがハイレベルからローレベルに切り替わってから所定時間ｔＨＬＤが経過した後に軽負荷制御に切り替えるようにすることで、トランジスタの劣化や寄生動作を防ぐことができる。
図２８及び図２９の動作例において、タイミングＴＨ１からタイミングＴＨ２の直前までの状況は、オートモードでのスリープ制御によりスイッチング動作が停止している状況に相当する。そして、タイミングＴＨ２にて強制ＰＷＭモードに遷移されると考えることができる。ここにおける強制ＰＷＭモードへの遷移タイミングが、実施例ＥＸ１＿１～ＥＸ１＿６の任意の何れかおける強制ＰＷＭモードへの遷移タイミング（例えば、タイミングＴＡ１、ＴＢ１、ＴＣ１、ＴＤ１）に相当していて良く、その遷移に関わる各スイッチの状態制御は、実施例ＥＸ１＿１～ＥＸ１＿６で示した通りである。タイミングＴＨ２及びタイミングＴＨ２直後において、アンプＡＭＰ１が相応に電流を引き込むよう動作することが見込まれるが、実施例ＥＸ１＿１～ＥＸ１＿６で示した構成及び動作を用いれば、強制ＰＷＭモードへの遷移時の特定期間において確実にスイッチング動作を開始させることができ、結果、速やかに過電圧状態を解消することが可能となる。
尚、図２８及び図２９の動作例のような、出力電圧Ｖｏｕｔに応じた帰還電圧ＶｆｂがＩＣ２００に入力されるケースだけを考慮したときには、逆電流強制回路２１５は必須ではなく、またコンパレータＣＭＰ４も省略可能である。但し、抵抗Ｒ１がオープン破壊される／パターンから外れる等の故障が発生した場合には、出力電圧Ｖｏｕｔが過電圧となっても信号Ｓｉｇ３がハイレベルとならず、また帰還電圧Ｖｆｂが０Ｖとなるが故に、アンプＡＭＰ０は誤差電圧Ｖｃｍｐを高める向きの電流信号Ｉ０を出力することになる。これを考慮して、ＩＣ２００では、コンパレータＣＭＰ４の出力をも用いて過電圧の有無を検出するように、コンパレータＣＭＰ４の出力信号Ｓｉｇ４がハイレベルであるときには、帰還電圧Ｖｆｂが０Ｖ等になっている可能性に備えて、逆電流強制回路２１５を作動させるようにしている。
［実施例ＥＸ２＿３］
実施例ＥＸ２＿３を説明する。図１のＩＣ１００及び図２４のＩＣ２００において、スイッチＳＷ０は、帰還電圧Ｖｆｂに応じた信号をＰＷＭコンパレータＣＭＰ１に伝搬する帰還経路中に挿入された帰還経路スイッチである。スイッチＳＷ０の挿入位置を、帰還経路中において、上述したものから変形することも可能である。
例えば、図３０に示すようなＩＣ２００の変形構成が採用されても良い。図３０におけるＩＣ２００の変形構成では、図２４のＩＣ２００を基準として、スイッチＳＷ０の挿入位置だけが変形されている。具体的には、図３０に示す如く、ＩＣ２００の変形構成では、アンプＡＭＰ１の出力端子が配線ＷＲ１を介してコンパレータＣＭＰ１の非反転入力端子に直接接続されている一方で、配線ＷＲ０にスイッチＳＷ０が直列に挿入される。より具体的には、アンプＡＭＰ０の出力端子と抵抗２１１ａと定電流回路２１５ａとが共通接続されるノードと、アンプＡＭＰ１の非反転入力端子と、の間に、スイッチＳＷ０が直列に挿入される。
図３０のＩＣ２００の変形構成に対し、実施例ＥＸ１＿１～ＥＸ１＿３による技術、即ち、特定期間にてスイッチＳＷ０をオフとしつつランプ電圧Ｖｒａｍｐの可変範囲内の電圧（例えば出力電圧Ｖｏｕｔに応じた電圧であって且つランプ電圧Ｖｒａｍｐの可変範囲内の電圧）を対比電圧Ｖｃの初期電圧に設定する第１方法を適用できる。この場合、特定期間においてアンプＡＭＰ１の非反転入力端子及び反転入力端子間の電位を強制的に同電位とするための回路をＩＣ２００の変形構成に追加しておき、特定期間においては、スイッチＳＷ０をオフとしつつ上記回路を用いてアンプＡＭＰ１の非反転入力端子及び反転入力端子間の電位を強制的に同電位とする。そうすると、アンプＡＭＰ１は特定期間において電流の入出力を行わないので、特定期間において位相補償回路ＰＰ内の所定ノード（例えばＮＤ１０又はＮＤ２０）に発生した電圧（例えば“ｋ×Ｖｏｕｔ”）を、位相補償抵抗部（例えばＲ１０又はＲ２０）を通じ対比電圧Ｖｃの初期電圧として設定することができる。結果、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティＤｏｎでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。図３０のスイッチＳＷ０（配線ＷＲ０に対して直列に挿入されたスイッチＳＷ０）は、特定期間の終了時にオフからオンに切り替えられる。
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。第３実施形態では、第１又は第２実施形態と組み合わせて実施可能な技術、又は、第１及び第２実施形態に適用可能な変形技術を説明する。第３実施形態は、互いに組み合わせ可能な以下の実施例ＥＸ３＿１～ＥＸ３＿３を含む。
［実施例ＥＸ３＿１］
実施例ＥＸ３＿１を説明する。図３１（ａ）は、実施例ＥＸ３＿１に係るカーナビゲーション装置３００の外観図であり、図３１（ｂ）は、カーナビゲーション装置３００の概略構成ブロック図である。カーナビゲーション装置３００は、スイッチング電源装置３０１と、ＤＣ／ＤＣコンバータ３０２と、機能ブロック３０３と、を備える。スイッチング電源装置３０１として上述のスイッチング電源装置１又は２が用いられる。スイッチング電源装置３０１の入力電圧Ｖｉｎは、カーナビゲーション装置３００が搭載される車両に設置されたバッテリから供給されて良い。ＤＣ／ＤＣコンバータ３０２は、スイッチング電源装置３０１の出力電圧Ｖｏｕｔを所望の電圧値を有する１以上の直流電圧に変換し、得られた直流電圧を機能ブロック３０３に供給する。機能ブロック３０３は、ＤＣ／ＤＣコンバータ３０２から供給される直流電圧に基づいて動作する。機能ブロック３０３は、カーナビゲーション装置３００の各機能を実現する複数の構成要素を含み、表示装置、スピーカ、マイクロプロセッサ等を含む。尚、スイッチング電源装置３０１の出力電圧が、直接、機能ブロック３０３に供給されることもあり得る。
カーナビゲーション装置３００においては、ＤＣ／ＤＣコンバータ３０２と機能ブロック３０３とが、スイッチング電源装置３０１の負荷ＬＤであると考えることができる。勿論、スイッチング電源装置１又は２は、カーナビゲーション装置に限らず、任意の負荷ＬＤを内包する任意の機器に搭載されて良い。
［実施例ＥＸ３＿２］
実施例ＥＸ３＿２を説明する。ＩＣ１００及びＩＣ２００において、帰還端子ＦＢに出力電圧Ｖｏｕｔを直接入力することも可能であり、この場合、帰還電圧Ｖｆｂは出力電圧Ｖｏｕｔそのものとなる。帰還電圧Ｖｆｂが出力電圧Ｖｏｕｔそのものであっても、帰還電圧Ｖｆｂが出力電圧Ｖｏｕｔに応じた帰還電圧であることに変わりは無い。
［実施例ＥＸ３＿３］
実施例ＥＸ３＿３を説明する。
ＩＣ１００及びＩＣ２００の各回路素子は半導体集積回路の形態で形成され、当該半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置が構成される。但し、複数のディスクリート部品を用いてＩＣ１００及びＩＣ２００内の回路と同等の回路を構成するようにしても良い。ＩＣ１００又はＩＣ２００内に含まれるものとして上述した幾つかの回路素子（例えばトランジスタＭ１及びＭ２）は、ＩＣ１００又はＩＣ２００外に設けられてＩＣ１００又はＩＣ２００に外付け接続されても良い。
任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。
トランジスタＭ１をＰチャネル型のＭＯＳＦＥＴにて構成するようにしても良く、この場合には、上述のスイッチング動作が実現されるように、トランジスタＭ１のゲートに供給される電圧レベルが上述のものから変形される。この他、ＦＥＴのチャネル型は任意に変更可能である。
上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述されたトランジスタを、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
＜＜本発明の考察＞＞
上述の実施形態にて具体化された本発明について考察する。
本発明の一側面に係るスイッチング電源装置ＷＡは、スイッチング動作により入力電圧（Ｖｉｎ）から出力電圧（Ｖｏｕｔ）を生成するための出力段回路（ＭＭ）と、前記出力電圧に応じた帰還電圧（Ｖｆｂ）に基づき前記出力段回路をスイッチング動作させるＰＷＭ制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路（１１０、２１０）と、を備えたスイッチング電源装置において、前記主制御回路は、前記ＰＷＭ制御において前記帰還電圧に応じて対比電圧（Ｖｃ）を生成する対比電圧生成部（ＡＭＰ１等）と、前記ＰＷＭ制御において前記対比電圧を周期的に電圧値が変化するランプ電圧（Ｖｒａｍｐ）と比較するＰＷＭコンパレータ（ＣＭＰ１）と、を有して、前記ＰＷＭ制御において前記ＰＷＭコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、前記主制御回路は、前記帰還電圧に応じた信号を前記ＰＷＭコンパレータに伝搬する帰還経路中に挿入された帰還経路スイッチ（ＳＷ０）を更に有し、前記スリープ制御から前記ＰＷＭ制御に切り替えられる際、前記ＰＷＭ制御の１周期以上の特定期間（例えば図１０のタイミングＴＡ１－ＴＡ２間や図１４のタイミングＴＢ１－ＴＢ２間）において、前記帰還経路スイッチをオフとしつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記帰還経路スイッチをオンとすることで前記対比電圧生成部により前記対比電圧を制御することを特徴とする。
帰還経路スイッチが無い構成においてＰＷＭ制御へ切り替えられる際、ＰＷＭ制御への切り替え時における出力電圧によっては、対比電圧の初期電圧が理想的でなくなる、又は、対比電圧がランプ電圧の可変範囲を逸脱してスイッチング動作が開始されないおそれもある。スイッチング電源装置ＷＡによれば、ＰＷＭ制御への切り替え後、スイッチング動作を即時且つ確実に開始することができ、最適なオンデューティにてスイッチング動作を開始することでオーバーシュートやアンダーシュートを防ぐことが可能となる。
尚、図１のＩＣ１００においては、アンプＡＭＰ１によって、スイッチング電源装置ＷＡの対比電圧生成部が構成される（後述のスイッチング電源装置ＷＢについても同様）。図２４のＩＣ２００においては、アンプＡＭＰ１と、帰還端子ＦＢ及びアンプＡＭＰ１間に設けられる部品（アンプＡＭＰ０並びに回路２１１、２１３及び２１５）とによって、スイッチング電源装置ＷＡの対比電圧生成部が構成される（後述のスイッチング電源装置ＷＢについても同様）。位相補償回路ＰＰも対比電圧生成部の構成要素に含まれる、と解しても良い。
具体的には例えば、スイッチング電源装置ＷＡにおいて、前記主制御回路は、前記ＰＷＭコンパレータと前記帰還経路スイッチとの間に介在する、前記対比電圧が加わる特定配線（ＷＲ１）に接続されて、前記対比電圧の位相を補償するための位相補償回路（ＰＰ）と、遷移制御回路（ＳＷＣ）と、を有し、前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加えても良い。
図１又は図２４の構成においてスイッチ制御回路ＳＷＣが、スイッチング電源装置ＷＡの遷移制御回路の機能を担う（後述のスイッチング電源装置ＷＢについても同様）。
より具体的には例えば、スイッチング電源装置ＷＡにおいて、前記位相補償回路は、複数のコンデンサを含み、所定ノード（例えば、ＮＤ１０又はＮＤ２０）に接続された位相補償容量部（例えば、Ｃ１１及びＣ１２、或いは、Ｃ２１及びＣ２２）と、前記特定配線と前記所定ノードとの間に設けられた位相補償抵抗部（例えばＲ１０又はＲ２０）と、を有し、前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加えると良い。
本発明の他の一側面に係るスイッチング電源装置ＷＢは、スイッチング動作により入力電圧（Ｖｉｎ）から出力電圧（Ｖｏｕｔ）を生成するための出力段回路（ＭＭ）と、前記出力電圧に応じた帰還電圧（Ｖｆｂ）に基づき前記出力段回路をスイッチング動作させるＰＷＭ制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路（１１０、２１０）と、を備えたスイッチング電源装置において、前記主制御回路は、前記ＰＷＭ制御において前記帰還電圧に応じて対比電圧（Ｖｃ）を生成する対比電圧生成部（ＡＭＰ１等）と、前記ＰＷＭ制御において前記対比電圧を周期的に電圧値が変化するランプ電圧（Ｖｒａｍｐ）と比較するＰＷＭコンパレータ（ＣＭＰ１）と、前記対比電圧が加わる特定配線（ＷＲ１）に接続され、前記対比電圧の位相を補償する位相補償回路（ＰＰ）と、を有して、前記ＰＷＭ制御において前記ＰＷＭコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、前記位相補償回路は、位相補償抵抗部と、位相補償容量部と、を有し、前記主制御回路は、前記スリープ制御から前記ＰＷＭ制御に切り替えられる際、前記ＰＷＭ制御の１周期以上の特定期間（例えば図１８のタイミングＴＣ１－ＴＣ２間や図２１のタイミングＴＤ１－ＴＤ２間）において、前記位相補償抵抗部における抵抗値を所定抵抗値から一時的に低下させつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記位相補償抵抗部における抵抗値を前記所定抵抗値に戻すことを特徴とする。
ＰＷＭ制御へ切り替えられる際、ＰＷＭ制御への切り替え時における出力電圧によっては、帰還電圧に応じた対比電圧生成部の入出力電流（特定配線に対する入出力電流）が相応に大きくなることがある。上記のような特定期間が設けられない仮想構成において、切り替え時に対比電圧生成部の入出力電流（特定配線に対する入出力電流）が相応に大きくなると、位相補償抵抗部の電圧降下も大きくなる。結果、対比電圧の初期電圧が理想的でなくなる、又は、対比電圧がランプ電圧の可変範囲を逸脱してスイッチング動作が開始されないおそれもある。スイッチング電源装置ＷＢによれば、ＰＷＭ制御への切り替えの際、位相補償抵抗部の抵抗値を一時的に低下させることで、このような不都合を解消又は抑制することができる。つまり、スイッチング電源装置ＷＢによれば、ＰＷＭ制御への切り替えの際、スイッチング動作を即時且つ確実に開始することができ、最適なオンデューティにてスイッチング動作を開始することでオーバーシュートやアンダーシュートを防ぐことが可能となる。
具体的には例えば、スイッチング電源装置ＷＢにおいて、前記主制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える遷移制御回路（ＳＷＣ）を有していて良い。
より具体的には例えば、スイッチング電源装置ＷＢにおいて、前記位相補償容量部（例えば、Ｃ１１及びＣ１２、或いは、Ｃ２１及びＣ２２）は、所定ノード（例えば、ＮＤ１０又はＮＤ２０）に接続され、前記位相補償抵抗部（例えばＲ１０又はＲ２０）は、前記特定配線と前記所定ノードとの間に設けられ、前記遷移制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加えると良い。
また、スイッチング電源装置ＷＡ又はＷＢにおいて、前記対比電圧生成部は、前記ＰＷＭ制御において、前記帰還電圧（Ｖｆｂ）に基づき又は前記帰還電圧に応じて生成された信号（Ｖｃｍｐ）に基づき、前記特定配線との間で電流を入出力するアンプ（ＡＭＰ１）を含んでいて良い。
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
１、２ スイッチング電源装置
１００、２００ スイッチング電源ＩＣ
ＭＭ 出力段回路
１１０、２１０ 主制御回路
ＡＭＰ０、ＡＭＰ１ アンプ
ＣＭＰ１～ＣＭＰ４ コンパレータ
ＰＰ、ＰＰ１０～ＰＰ６０ 位相補償回路
Ｇｒａｍｐ ランプ電圧生成回路
ＳＷＣ スイッチ制御回路

Claims (18)

  1. スイッチング動作により入力電圧から出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき前記出力段回路をスイッチング動作させるＰＷＭ制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路と、を備えたスイッチング電源装置において、
    前記主制御回路は、
    前記ＰＷＭ制御において前記帰還電圧に応じて対比電圧を生成する対比電圧生成部と、
    前記ＰＷＭ制御において前記対比電圧を周期的に電圧値が変化するランプ電圧と比較するＰＷＭコンパレータと、を有して、前記ＰＷＭ制御において前記ＰＷＭコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、
    前記主制御回路は、前記帰還電圧に応じた信号を前記ＰＷＭコンパレータに伝搬する帰還経路中に挿入された帰還経路スイッチを更に有し、前記スリープ制御から前記ＰＷＭ制御に切り替えられる際、前記ＰＷＭ制御の１周期以上の特定期間において、前記帰還経路スイッチをオフとしつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記帰還経路スイッチをオンとすることで前記対比電圧生成部により前記対比電圧を制御する
    、スイッチング電源装置。
  2. 前記主制御回路は、前記ＰＷＭコンパレータと前記帰還経路スイッチとの間に介在する、前記対比電圧が加わる特定配線に接続されて、前記対比電圧の位相を補償するための位相補償回路と、遷移制御回路と、を有し、
    前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える
    、請求項１に記載のスイッチング電源装置。
  3. 前記位相補償回路は、
    複数のコンデンサを含み、所定ノードに接続された位相補償容量部と、
    前記特定配線と前記所定ノードとの間に設けられた位相補償抵抗部と、を有し、
    前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加える
    、請求項２に記載のスイッチング電源装置。
  4. 前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、
    前記位相補償容量部は、第１端がグランドに接続され且つ第２端が前記所定ノードに接続された第１コンデンサと、第１端がグランドに接続された第２コンデンサを含み、
    前記スイッチ群は、前記第１コンデンサに並列接続された第１スイッチと、前記第２コンデンサの第２端を前記出力電圧の印加端又は前記所定ノードに切り替え接続する第２スイッチと、を含む
    、請求項３に記載のスイッチング電源装置。
  5. 前記遷移制御回路は、
    前記スリープ制御が行われているとき、前記第１スイッチをオンとしつつ、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記出力電圧の印加端とすることで前記第２コンデンサを前記出力電圧を用いて充電しておき、
    前記スリープ制御から前記ＰＷＭ制御に切り替えられる際に、前記第１スイッチをオンからオフに切り替えるとともに、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記所定ノードに切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させる
    、請求項４に記載のスイッチング電源装置。
  6. 前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、
    前記位相補償容量部は、第１端がグランドに接続され且つ第２端が前記所定ノードに接続された第１コンデンサと、第１端が前記所定ノードに接続された第２コンデンサを含み、
    前記スイッチ群は、前記第１コンデンサに並列接続された第１スイッチと、前記第２コンデンサの第２端を前記出力電圧の印加端又は前記グランドに切り替え接続する第２スイッチと、を含む
    、請求項３に記載のスイッチング電源装置。
  7. 前記主制御回路は、
    前記スリープ制御が行われているとき、前記第１スイッチをオンとしつつ、前記第２スイッチを介した前記第２コンデンサの第２端の接続先をグランドとし、
    前記スリープ制御から前記ＰＷＭ制御に切り替えられる際に、前記第１スイッチをオンからオフに切り替えるとともに、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記出力電圧の印加端に切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させる
    、請求項６に記載のスイッチング電源装置。
  8. 前記対比電圧生成部は、前記ＰＷＭ制御において、前記帰還電圧に基づき又は前記帰還電圧に応じて生成された信号に基づき、前記特定配線との間で電流を入出力するアンプを含む
    、請求項２～７の何れかに記載のスイッチング電源装置。
  9. スイッチング動作により入力電圧から出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき前記出力段回路をスイッチング動作させるＰＷＭ制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路と、を備えたスイッチング電源装置において、
    前記主制御回路は、
    前記ＰＷＭ制御において前記帰還電圧に応じて対比電圧を生成する対比電圧生成部と、
    前記ＰＷＭ制御において前記対比電圧を周期的に電圧値が変化するランプ電圧と比較するＰＷＭコンパレータと、
    前記対比電圧が加わる特定配線に接続され、前記対比電圧の位相を補償する位相補償回路と、を有して、前記ＰＷＭ制御において前記ＰＷＭコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、
    前記位相補償回路は、位相補償抵抗部と、位相補償容量部と、を有し、
    前記位相補償抵抗部は、前記特定配線と前記位相補償容量部との間に設けられ、
    前記主制御回路は、前記スリープ制御から前記ＰＷＭ制御に切り替えられる際、前記ＰＷＭ制御の１周期以上の特定期間において、前記位相補償抵抗部における抵抗値を所定抵抗値から一時的に低下させつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記位相補償抵抗部における抵抗値を前記所定抵抗値に戻す
    、スイッチング電源装置。
  10. 前記位相補償容量部は、所定ノードに接続され、
    前記位相補償抵抗部は、前記特定配線と前記所定ノードとの間に設けられ、
    前記主制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える遷移制御回路を有する
    、請求項９に記載のスイッチング電源装置。
  11. スイッチング動作により入力電圧から出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき前記出力段回路をスイッチング動作させるＰＷＭ制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路と、を備えたスイッチング電源装置において、
    前記主制御回路は、
    前記ＰＷＭ制御において前記帰還電圧に応じて対比電圧を生成する対比電圧生成部と、
    前記ＰＷＭ制御において前記対比電圧を周期的に電圧値が変化するランプ電圧と比較するＰＷＭコンパレータと、
    前記対比電圧が加わる特定配線に接続され、前記対比電圧の位相を補償する位相補償回路と、を有して、前記ＰＷＭ制御において前記ＰＷＭコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、
    前記位相補償回路は、位相補償抵抗部と、位相補償容量部と、を有し、
    前記主制御回路は、前記スリープ制御から前記ＰＷＭ制御に切り替えられる際、前記ＰＷＭ制御の１周期以上の特定期間において、前記位相補償抵抗部における抵抗値を所定抵抗値から一時的に低下させつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記位相補償抵抗部における抵抗値を前記所定抵抗値に戻し、
    前記主制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える遷移制御回路を有し、
    前記位相補償容量部は、所定ノードに接続され、
    前記位相補償抵抗部は、前記特定配線と前記所定ノードとの間に設けられ、
    前記遷移制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加える
    、スイッチング電源装置。
  12. 前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、
    前記位相補償容量部は、第１端がグランドに接続され且つ第２端が前記所定ノードに接続された第１コンデンサと、第１端がグランドに接続された第２コンデンサを含み、
    前記スイッチ群は、前記第１コンデンサに並列接続された第１スイッチと、前記第２コンデンサの第２端を前記出力電圧の印加端又は前記所定ノードに切り替え接続する第２スイッチと、前記特定配線及び前記所定ノード間に設けられた抵抗に並列接続された第３スイッチと、を含み、
    前記抵抗と前記第３スイッチとの並列回路により前記位相補償抵抗部が構成され、
    前記所定抵抗値は前記抵抗の抵抗値であって、前記第３スイッチがオンとされることで前記位相補償抵抗部の抵抗値が前記所定抵抗値より小さくなる
    、請求項１１に記載のスイッチング電源装置。
  13. 前記遷移制御回路は、
    前記スリープ制御が行われているとき、前記第１スイッチをオンとしつつ、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記出力電圧の印加端とすることで前記第２コンデンサを前記出力電圧を用いて充電しておき、
    前記スリープ制御から前記ＰＷＭ制御に切り替えられる際に、前記第１スイッチをオンからオフに切り替えるとともに、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記所定ノードに切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させ、
    前記特定期間において前記第３スイッチをオンとすることで、前記抵抗と前記第３スイッチとの並列回路による前記位相補償抵抗部の抵抗値を前記所定抵抗値よりも低下させ、前記特定期間の後、前記第３スイッチをオフとすることで前記抵抗の抵抗値を前記位相補償抵抗部の抵抗値とする
    、請求項１２に記載のスイッチング電源装置。
  14. 前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、
    前記位相補償容量部は、第１端がグランドに接続され且つ第２端が前記所定ノードに接続された第１コンデンサと、第１端が前記所定ノードに接続された第２コンデンサを含み、
    前記スイッチ群は、前記第１コンデンサに並列接続された第１スイッチと、前記第２コンデンサの第２端を前記出力電圧の印加端又は前記グランドに切り替え接続する第２スイッチと、前記特定配線及び前記所定ノード間に設けられた抵抗に並列接続された第３スイッチと、を含み、
    前記抵抗と前記第３スイッチとの並列回路により前記位相補償抵抗部が構成され、
    前記所定抵抗値は前記抵抗の抵抗値であって、前記第３スイッチがオンとされることで前記位相補償抵抗部の抵抗値が前記所定抵抗値より小さくなる
    、請求項１１に記載のスイッチング電源装置。
  15. 前記主制御回路は、
    前記スリープ制御が行われているとき、前記第１スイッチをオンとしつつ、前記第２スイッチを介した前記第２コンデンサの第２端の接続先をグランドとし、
    前記スリープ制御から前記ＰＷＭ制御に切り替えられる際に、前記第１スイッチをオンからオフに切り替えるとともに、前記第２スイッチを介した前記第２コンデンサの第２端の接続先を前記出力電圧の印加端に切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させ、
    前記特定期間において前記第３スイッチをオンとすることで、前記抵抗と前記第３スイッチとの並列回路による前記位相補償抵抗部の抵抗値を前記所定抵抗値よりも低下させ、前記特定期間の後、前記第３スイッチをオフとすることで前記抵抗の抵抗値を前記位相補償抵抗部の抵抗値とする
    、請求項１４に記載のスイッチング電源装置。
  16. 前記対比電圧生成部は、前記ＰＷＭ制御において、前記帰還電圧に基づき又は前記帰還電圧に応じて生成された信号に基づき、前記特定配線との間で電流を入出力するアンプを含む
    、請求項９～１５の何れかに記載のスイッチング電源装置。
  17. 前記主制御回路は、当該スイッチング電源装置の外部に設けられた外部装置からの信号に基づき、前記スリープ制御から前記ＰＷＭ制御に切り替える際に、前記特定期間を設定する
    、請求項１～１６の何れかに記載のスイッチング電源装置。
  18. 前記主制御回路は、前記帰還電圧又は前記出力電圧に基づき前記出力電圧が過電圧状態にあるか否かを検出する過電圧検出回路を更に有し、前記スリープ制御により前記出力段回路のスイッチング動作を停止させているときにおいて前記過電圧状態が検出されたとき、前記スリープ制御から前記ＰＷＭ制御に切り替え、この切り替えの際に前記特定期間を設定する
    、請求項１～１６の何れかに記載のスイッチング電源装置。
JP2019170255A 2019-09-19 2019-09-19 スイッチング電源装置 Active JP7316164B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019170255A JP7316164B2 (ja) 2019-09-19 2019-09-19 スイッチング電源装置
US17/026,595 US11368093B2 (en) 2019-09-19 2020-09-21 Switching power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019170255A JP7316164B2 (ja) 2019-09-19 2019-09-19 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2021048716A JP2021048716A (ja) 2021-03-25
JP7316164B2 true JP7316164B2 (ja) 2023-07-27

Family

ID=74878890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019170255A Active JP7316164B2 (ja) 2019-09-19 2019-09-19 スイッチング電源装置

Country Status (2)

Country Link
US (1) US11368093B2 (ja)
JP (1) JP7316164B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112751480A (zh) * 2019-10-29 2021-05-04 瑞萨电子美国有限公司 切换调节器控制
KR102502763B1 (ko) * 2021-01-12 2023-02-21 서울시립대학교 산학협력단 커패시터 공유 방식의 소프트 스타트업 회로 및 이를 포함하는 스위치 제어 회로 및 dc-dc 컨버터
EP4278429A4 (en) * 2021-01-12 2024-04-10 Texas Instruments Incorporated POWER CONVERTER CONTROL WITH WAKE-UP SHEEP MODE
CN114257088A (zh) * 2021-12-29 2022-03-29 北京奕斯伟计算技术有限公司 电压转换电路及电源转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233261A (ja) 2010-04-23 2011-11-17 Rohm Co Ltd スイッチング電源の制御回路、制御方法およびそれらを用いた発光装置および電子機器
JP2012125134A (ja) 2010-11-15 2012-06-28 Sanken Electric Co Ltd 調光装置及び調光方法
JP2013198253A (ja) 2012-03-19 2013-09-30 Ricoh Co Ltd Ｄｃ／ｄｃコンバータ
JP2018107930A (ja) 2016-12-27 2018-07-05 ローム株式会社 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382114B2 (en) * 2005-06-07 2008-06-03 Intersil Americas Inc. PFM-PWM DC-DC converter providing DC offset correction to PWM error amplifier and equalizing regulated voltage conditions when transitioning between PFM and PWM modes
JP5174390B2 (ja) * 2007-08-06 2013-04-03 ローム株式会社 電源装置及びこれを備えた電子機器
US10122168B2 (en) * 2016-03-25 2018-11-06 Qualcomm Incorporated Power supply current priority based auto de-rating for power concurrency management
US10320292B2 (en) * 2016-12-27 2019-06-11 Rohm Co., Ltd. Phase compensation circuit and DC/DC converter using the same
JP6794250B2 (ja) 2016-12-27 2020-12-02 ローム株式会社 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ
JP7058186B2 (ja) * 2018-06-22 2022-04-21 ローム株式会社 スイッチング電源装置及び半導体装置
US11050348B2 (en) * 2018-11-09 2021-06-29 Rohm Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233261A (ja) 2010-04-23 2011-11-17 Rohm Co Ltd スイッチング電源の制御回路、制御方法およびそれらを用いた発光装置および電子機器
JP2012125134A (ja) 2010-11-15 2012-06-28 Sanken Electric Co Ltd 調光装置及び調光方法
JP2013198253A (ja) 2012-03-19 2013-09-30 Ricoh Co Ltd Ｄｃ／ｄｃコンバータ
JP2018107930A (ja) 2016-12-27 2018-07-05 ローム株式会社 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ

Also Published As

Publication number Publication date
US11368093B2 (en) 2022-06-21
JP2021048716A (ja) 2021-03-25
US20210091671A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
JP7316164B2 (ja) スイッチング電源装置
JP7058186B2 (ja) スイッチング電源装置及び半導体装置
US8018694B1 (en) Over-current protection for a power converter
JP4481879B2 (ja) スイッチング電源装置
US8669748B2 (en) Device for synchronous DC-DC conversion and synchronous DC-DC converter
US9131582B2 (en) High efficiency LED driving circuit and driving method
US20190260290A1 (en) Switching power supply
US9030848B2 (en) DC to DC converter
US9912241B2 (en) System and method for a cascode switch
JP2004535150A (ja) 電力コンバータの同期整流器を制御するための方法及び装置
JP6860118B2 (ja) 力率改善回路及び半導体装置
CN107404229B (zh) 用于零电压转变功率转换器的自适应计时的方法及设备
JP6794250B2 (ja) 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ
KR20190043268A (ko) 직류-직류 컨버터
US20200382005A1 (en) Method for driving a switch in a power converter, drive circuit and power converter
JP7300263B2 (ja) スイッチング電源用回路
TWI387192B (zh) 用來降低直流轉換器之能量損失的方法與相關控制裝置及直流轉換器
WO2021054027A1 (ja) 電源装置
US11764677B2 (en) Control circuit, switching converter and integrated circuit
JP7399739B2 (ja) スイッチング電源装置
JP6794249B2 (ja) 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ
JP7177714B2 (ja) 電源装置
US20230412077A1 (en) Switching power supply circuit and switching power supply device
JP7360898B2 (ja) 非絶縁バックコンバータ用の半導体装置、非絶縁バックコンバータ、及び、電源装置
WO2006087850A1 (ja) 電源装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230714

R150 Certificate of patent or registration of utility model

Ref document number: 7316164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150