JP7316164B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP7316164B2
JP7316164B2 JP2019170255A JP2019170255A JP7316164B2 JP 7316164 B2 JP7316164 B2 JP 7316164B2 JP 2019170255 A JP2019170255 A JP 2019170255A JP 2019170255 A JP2019170255 A JP 2019170255A JP 7316164 B2 JP7316164 B2 JP 7316164B2
Authority
JP
Japan
Prior art keywords
voltage
switch
phase compensation
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019170255A
Other languages
English (en)
Other versions
JP2021048716A (ja
Inventor
瞬 福島
洋祐 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019170255A priority Critical patent/JP7316164B2/ja
Priority to US17/026,595 priority patent/US11368093B2/en
Publication of JP2021048716A publication Critical patent/JP2021048716A/ja
Application granted granted Critical
Publication of JP7316164B2 publication Critical patent/JP7316164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0025Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0032Control circuits allowing low power mode operation, e.g. in standby mode
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0032Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチング電源装置に関する。
PWM制御によるスイッチング動作により入力電圧から出力電圧を生成するスイッチング電源装置が一般的に使用される。この種のスイッチング電源装置では、周期的に電圧値が変動するランプ電圧と比較されるべき対比電圧を、出力電圧に応じた帰還電圧に基づいて生成し、対比電圧とランプ電圧との比較結果に基づいて出力段回路(例えばハーフブリッジ回路)のデューティ制御を行う。
また、スイッチング電源装置において、軽負荷時には、スイッチング動作を停止させると共に不要な回路動作を停止させることで消費電力の削減を図ることが一般的に行われている。
特開2018-107930号公報 特開2018-107931号公報
スイッチング停止状態から、外部装置からの信号を受けたこと等に基づきPWM制御によるスイッチング動作を開始する際、所望のデューティにて出力段回路を動作させるには、上記の対比電圧に対して適正な初期電圧を与える回路が必要となる。
しかしながら、対比電圧に適正な初期電圧を与える技術には改善の余地があり、スイッチング停止状態からスイッチング動作を適正に開始できないことがあった。
本発明は、スイッチング停止状態からスイッチング動作を適正に開始できるスイッチング電源装置を提供することを目的とする。
本発明に係るスイッチング電源装置は、スイッチング動作により入力電圧から出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき前記出力段回路をスイッチング動作させるPWM制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路と、を備えたスイッチング電源装置において、前記主制御回路は、前記PWM制御において前記帰還電圧に応じて対比電圧を生成する対比電圧生成部と、前記PWM制御において前記対比電圧を周期的に電圧値が変化するランプ電圧と比較するPWMコンパレータと、を有して、前記PWM制御において前記PWMコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、前記主制御回路は、前記帰還電圧に応じた信号を前記PWMコンパレータに伝搬する帰還経路中に挿入された帰還経路スイッチを更に有し、前記スリープ制御から前記PWM制御に切り替えられる際、前記PWM制御の1周期以上の特定期間において、前記帰還経路スイッチをオフとしつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記帰還経路スイッチをオンとすることで前記対比電圧生成部により前記対比電圧を制御する構成(第1の構成)である。
上記第1の構成に係るスイッチング電源装置において、前記主制御回路は、前記PWMコンパレータと前記帰還経路スイッチとの間に介在する、前記対比電圧が加わる特定配線に接続されて、前記対比電圧の位相を補償するための位相補償回路と、遷移制御回路と、を有し、前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える構成(第2の構成)であっても良い。
上記第2の構成に係るスイッチング電源装置において、前記位相補償回路は、複数のコンデンサを含み、所定ノードに接続された位相補償容量部と、前記特定配線と前記所定ノードとの間に設けられた位相補償抵抗部と、を有し、前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加える構成(第3の構成)であっても良い。
上記第3の構成に係るスイッチング電源装置において、前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、前記位相補償容量部は、第1端がグランドに接続され且つ第2端が前記所定ノードに接続された第1コンデンサと、第1端がグランドに接続された第2コンデンサを含み、前記スイッチ群は、前記第1コンデンサに並列接続された第1スイッチと、前記第2コンデンサの第2端を前記出力電圧の印加端又は前記所定ノードに切り替え接続する第2スイッチと、を含む構成(第4の構成)であっても良い。
上記第4の構成に係るスイッチング電源装置において、前記遷移制御回路は、前記スリープ制御が行われているとき、前記第1スイッチをオンとしつつ、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記出力電圧の印加端とすることで前記第2コンデンサを前記出力電圧を用いて充電しておき、前記スリープ制御から前記PWM制御に切り替えられる際に、前記第1スイッチをオンからオフに切り替えるとともに、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記所定ノードに切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させる構成(第5の構成)であっても良い。
上記第3の構成に係るスイッチング電源装置において、前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、前記位相補償容量部は、第1端がグランドに接続され且つ第2端が前記所定ノードに接続された第1コンデンサと、第1端が前記所定ノードに接続された第2コンデンサを含み、前記スイッチ群は、前記第1コンデンサに並列接続された第1スイッチと、前記第2コンデンサの第2端を前記出力電圧の印加端又は前記グランドに切り替え接続する第2スイッチと、を含む構成(第6の構成)であっても良い。
上記第6の構成に係るスイッチング電源装置において、前記主制御回路は、前記スリープ制御が行われているとき、前記第1スイッチをオンとしつつ、前記第2スイッチを介した前記第2コンデンサの第2端の接続先をグランドとし、前記スリープ制御から前記PWM制御に切り替えられる際に、前記第1スイッチをオンからオフに切り替えるとともに、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記出力電圧の印加端に切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させる構成(第7の構成)であっても良い。
上記第2~第7の構成の何れかに係るスイッチング電源装置において、前記対比電圧生成部は、前記PWM制御において、前記帰還電圧に基づき又は前記帰還電圧に応じて生成された信号に基づき、前記特定配線との間で電流を入出力するアンプを含む構成(第8の構成)であっても良い。
本発明に係る他のスイッチング電源装置は、スイッチング動作により入力電圧から出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき前記出力段回路をスイッチング動作させるPWM制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路と、を備えたスイッチング電源装置において、前記主制御回路は、前記PWM制御において前記帰還電圧に応じて対比電圧を生成する対比電圧生成部と、前記PWM制御において前記対比電圧を周期的に電圧値が変化するランプ電圧と比較するPWMコンパレータと、前記対比電圧が加わる特定配線に接続され、前記対比電圧の位相を補償する位相補償回路と、を有して、前記PWM制御において前記PWMコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、前記位相補償回路は、位相補償抵抗部と、位相補償容量部と、を有し、前記主制御回路は、前記スリープ制御から前記PWM制御に切り替えられる際、前記PWM制御の1周期以上の特定期間において、前記位相補償抵抗部における抵抗値を所定抵抗値から一時的に低下させつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記位相補償抵抗部における抵抗値を前記所定抵抗値に戻す構成(第9の構成)である。
上記第9の構成に係るスイッチング電源装置において、前記主制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える遷移制御回路を有する構成(第10の構成)であっても良い。
上記第10の構成に係るスイッチング電源装置において、前記位相補償容量部は、所定ノードに接続され、前記位相補償抵抗部は、前記特定配線と前記所定ノードとの間に設けられ、前記遷移制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加える構成(第11の構成)であっても良い。
上記第11の構成に係るスイッチング電源装置において、前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、前記位相補償容量部は、第1端がグランドに接続され且つ第2端が前記所定ノードに接続された第1コンデンサと、第1端がグランドに接続された第2コンデンサを含み、前記スイッチ群は、前記第1コンデンサに並列接続された第1スイッチと、前記第2コンデンサの第2端を前記出力電圧の印加端又は前記所定ノードに切り替え接続する第2スイッチと、前記特定配線及び前記所定ノード間に設けられた抵抗に並列接続された第3スイッチと、を含み、前記抵抗と前記第3スイッチとの並列回路により前記位相補償抵抗部が構成され、前記所定抵抗値は前記抵抗の抵抗値であって、前記第3スイッチがオンとされることで前記位相補償抵抗部の抵抗値が前記所定抵抗値より小さくなる構成(第12の構成)であっても良い。
上記第12の構成に係るスイッチング電源装置において、前記遷移制御回路は、前記スリープ制御が行われているとき、前記第1スイッチをオンとしつつ、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記出力電圧の印加端とすることで前記第2コンデンサを前記出力電圧を用いて充電しておき、前記スリープ制御から前記PWM制御に切り替えられる際に、前記第1スイッチをオンからオフに切り替えるとともに、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記所定ノードに切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させ、前記特定期間において前記第3スイッチをオンとすることで、前記抵抗と前記第3スイッチとの並列回路による前記位相補償抵抗部の抵抗値を前記所定抵抗値よりも低下させ、前記特定期間の後、前記第3スイッチをオフとすることで前記抵抗の抵抗値を前記位相補償抵抗部の抵抗値とする構成(第13の構成)であっても良い。
上記第11の構成に係るスイッチング電源装置において、前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、前記位相補償容量部は、第1端がグランドに接続され且つ第2端が前記所定ノードに接続された第1コンデンサと、第1端が前記所定ノードに接続された第2コンデンサを含み、
前記スイッチ群は、前記第1コンデンサに並列接続された第1スイッチと、前記第2コンデンサの第2端を前記出力電圧の印加端又は前記グランドに切り替え接続する第2スイッチと、前記特定配線及び前記所定ノード間に設けられた抵抗に並列接続された第3スイッチと、を含み、前記抵抗と前記第3スイッチとの並列回路により前記位相補償抵抗部が構成され、前記所定抵抗値は前記抵抗の抵抗値であって、前記第3スイッチがオンとされることで前記位相補償抵抗部の抵抗値が前記所定抵抗値より小さくなる構成(第14の構成)であっても良い。
上記第14の構成に係るスイッチング電源装置において、前記主制御回路は、前記スリープ制御が行われているとき、前記第1スイッチをオンとしつつ、前記第2スイッチを介した前記第2コンデンサの第2端の接続先をグランドとし、前記スリープ制御から前記PWM制御に切り替えられる際に、前記第1スイッチをオンからオフに切り替えるとともに、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記出力電圧の印加端に切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させ、前記特定期間において前記第3スイッチをオンとすることで、前記抵抗と前記第3スイッチとの並列回路による前記位相補償抵抗部の抵抗値を前記所定抵抗値よりも低下させ、前記特定期間の後、前記第3スイッチをオフとすることで前記抵抗の抵抗値を前記位相補償抵抗部の抵抗値とする構成(第15の構成)であっても良い。
上記第9~第15の構成の何れかに係るスイッチング電源装置において、前記対比電圧生成部は、前記PWM制御において、前記帰還電圧に基づき又は前記帰還電圧に応じて生成された信号に基づき、前記特定配線との間で電流を入出力するアンプを含む構成(第16の構成)であっても良い。
上記第1~第16の構成の何れかに係るスイッチング電源装置において、前記主制御回路は、当該スイッチング電源装置の外部に設けられた外部装置からの信号に基づき、前記スリープ制御から前記PWM制御に切り替える際に、前記特定期間を設定する構成(第17の構成)であっても良い。
上記第1~第16の構成の何れかに係るスイッチング電源装置において、前記主制御回路は、前記帰還電圧又は前記出力電圧に基づき前記出力電圧が過電圧状態にあるか否かを検出する過電圧検出回路を更に有し、前記スリープ制御により前記出力段回路のスイッチング動作を停止させているときにおいて前記過電圧状態が検出されたとき、前記スリープ制御から前記PWM制御に切り替え、この切り替えの際に前記特定期間を設定する構成(第18の構成)であっても良い。
本発明によれば、スイッチング停止状態からスイッチング動作を適正に開始できるスイッチング電源装置を提供することが可能となる。
本発明の第1実施形態に係るスイッチング電源装置の全体構成図である。 本発明の第1実施形態に係り、スイッチング電源ICの外観斜視図である。 本発明の第1実施形態に係り、ランプ電圧の波形図である。 本発明の第1実施形態に係り、軽負荷状態における出力電圧等の様子を示す図である。 第1参考構成及び第1参考動作の説明図である。 第2参考構成及び第2参考動作の説明図である。 第2参考構成及び第2参考動作の説明図である。 第2参考構成に係り、制御モード切り替わりの際の挙動を説明するための図である。 本発明の第1実施形態に属する実施例EX1_1に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第1実施形態に属する実施例EX1_1に係り、制御モード切り替わりの際のタイミングチャートである。 本発明の第1実施形態に属する実施例EX1_1に係り、制御モード切り替わりの際のスイッチの状態説明図である。 本発明の第1実施形態に属する実施例EX1_1に係り、制御モード切り替わりの際のタイミングチャートである。 本発明の第1実施形態に属する実施例EX1_2に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第1実施形態に属する実施例EX1_2に係り、制御モード切り替わりの際のタイミングチャートである。 本発明の第1実施形態に属する実施例EX1_2に係り、制御モード切り替わりの際のスイッチの状態説明図である。 本発明の第1実施形態に属する実施例EX1_3に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第1実施形態に属する実施例EX1_4に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第1実施形態に属する実施例EX1_4に係り、制御モード切り替わりの際のタイミングチャートである。 本発明の第1実施形態に属する実施例EX1_4に係り、制御モード切り替わりの際のスイッチの状態説明図である。 本発明の第1実施形態に属する実施例EX1_5に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第1実施形態に属する実施例EX1_5に係り、制御モード切り替わりの際のタイミングチャートである。 本発明の第1実施形態に属する実施例EX1_5に係り、制御モード切り替わりの際のスイッチの状態説明図である。 本発明の第1実施形態に属する実施例EX1_6に係り、位相補償回路及びその周辺回路の構成図である。 本発明の第2実施形態に係るスイッチング電源装置の全体構成図である。 本発明の第2実施形態に係り、クランプ回路の通常クランプ状態、拡張クランプ状態における電圧及び電流の可変範囲を示す図である。 本発明の第2実施形態に係る軽負荷制御の説明図である。 本発明の第2実施形態に係り、スイッチング電源IC内で生成される制御信号と、スイッチング制御の実行有無等との関係を示す図である。 本発明の第2実施形態に係り、特定の故障が発生したときの信号波形及びスイッチング制御の実行有無等を示す図である。 本発明の第2実施形態に係り、特定の故障が発生したときの信号波形を示す図である。 本発明の第2実施形態に係るスイッチング電源装置の変形全体構成図である。 本発明の第3実施形態に係るカーナビゲーション装置の外観図及び概略構成ブロック図である。
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“100”によって参照されるスイッチング電源ICは(図1参照)、スイッチング電源IC100と表記されることもあるし、IC100と略記されることもあり得るが、それらは同じものを指す。
まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。ICとは集積回路(Integrated Circuit)の略称である。グランドとは、基準となる0V(ゼロボルト)の電位を有する導電部を指す又は0Vの電位そのものを指す。0Vの電位をグランド電位と称することもある。本発明の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。
MOSFETを含むFET(電界効果トランジスタ)として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態(遮断状態)となっていることを指す。FETに分類されないトランジスタについても同様である。MOSFETは、特に記述無き限り、エンハンスメント型のMOSFETであると解して良い。MOSFETは“metal-oxide-semiconductor field-effect transistor”の略称である。
任意のスイッチを1以上のFET(電界効果トランジスタ)にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。
任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタ又はスイッチについて、トランジスタ又はスイッチがオン状態となっている期間をオン期間と称することがあり、トランジスタ又はスイッチがオフ状態となっている期間をオフ期間と称することがある。
また、ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる期間をハイレベル期間と称し、当該信号のレベルがローレベルとなる期間をローレベル期間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。
<<第1実施形態>>
本発明の第1実施形態を説明する。図1は、本発明の第1実施形態に係るスイッチング電源装置1の全体構成図である。図1のスイッチング電源装置1は、スイッチング電源用回路(スイッチング電源用半導体装置)であるスイッチング電源IC100と、スイッチング電源IC100に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、コンデンサC1、コイルL1並びに抵抗R1及びR2が含まれる。スイッチング電源装置1は、所望の入力電圧Vinから所望の出力電圧Voutを生成する降圧型のスイッチング電源装置(DC/DCコンバータ)として構成されている。出力電圧Voutは出力端子OUTに接続された負荷LDに供給される。入力電圧Vin及び出力電圧Voutは正の直流電圧であり、出力電圧Voutは入力電圧Vinよりも低い。スイッチング電源装置1の出力端子OUTに出力電圧Voutが現れる。例えば入力電圧Vinは12Vであり、抵抗R1及びR2の抵抗値を調整することで12V未満の所望の正の電圧値(例えば3.3Vや5V)にて出力電圧Voutを安定化させることができる。また、出力端子OUTを介して負荷LDに流れる電流を出力電流Ioutと称する。
スイッチング電源IC100は、図2に示すような、半導体集積回路を、樹脂にて構成された筐体(パッケージ)内に封入することで形成された電子部品である(後述のIC200についても同様;図24参照)。IC100の筐体に複数の外部端子が露出して設けられており、その複数の外部端子には、図1に示される入力端子IN、スイッチ端子SW、帰還端子FB、出力監視端子OS及びグランド端子GNDが含まれる(後述のIC200についても同様)。これら以外の端子も、上記複数の外部端子に含まれうる。尚、図2に示されるIC100の外部端子の数及びIC100の外観は例示に過ぎない(後述のIC200についても同様)。
まず、スイッチング電源IC100の外部構成について説明する。IC100の外部より入力電圧Vinが入力端子INに供給される。スイッチ端子SWと出力端子OUTとの間にコイルL1が直列に介在している。即ち、コイルL1の一端はスイッチ端子SWに接続され、コイルL1の他端は出力端子OUTに接続される。また、出力端子OUTはコンデンサC1を介してグランドに接続される。更に、出力端子OUTは抵抗R1の一端に接続され、抵抗R1の他端は抵抗R2を介してグランドに接続される。抵抗R1及びR2間の接続ノードが帰還端子FBに接続される。また、出力監視端子OSには出力電圧Voutが加えられ、グランド端子GNDはグランドに接続される。
次に、スイッチング電源IC100の内部構成について説明する。スイッチング電源IC100は、出力段回路MMと、出力段回路MMを制御するための主制御回路110と、を備える。
出力段回路MMは、Nチャネル型のMOSFET(Metal Oxide Semiconductor Field effect transistor)として構成されたトランジスタM1及びM2を備える。トランジスタM1及びM2は、入力端子INとグランド端子GND(換言すればグランド)との間に直列接続された一対のスイッチング素子であり、それらがスイッチング駆動されることで入力電圧Vinがスイッチングされてスイッチ端子SWに矩形波状のスイッチ電圧Vswが現れる。トランジスタM1がハイサイド側に設けられ、トランジスタM2がローサイド側に設けられる。具体的には、トランジスタM1のドレインは入力端子INに接続され、トランジスタM1のソース及びトランジスタM2のドレインはスイッチ端子SWに共通接続される。トランジスタM2のソースはグランドに接続される。
トランジスタM1は出力トランジスタとして機能し、トランジスタM2は同期整流トランジスタとして機能する。コイルL1及びコンデンサC1は、スイッチ端子SWに現れる矩形波状のスイッチ電圧Vswを整流及び平滑化して出力電圧Voutを生成する整流平滑回路を構成する。抵抗R1及びR2は出力電圧Voutを分圧する分圧回路を構成する。抵抗R1及びR2間の接続ノードが帰還端子FBに接続されることで、その接続ノードに現れる分圧された電圧が帰還電圧Vfbとして帰還端子FBに入力される。
トランジスタM1、M2のゲートには、駆動信号として夫々ゲート信号G1、G2が供給され、トランジスタM1及びM2はゲート信号G1及びG2に応じてオン、オフされる。基本的には、トランジスタM1及びM2が交互にオン、オフされるが、トランジスタM1及びM2が共にオフ状態に維持されることもある(詳細は後述)。
主制御回路110は、アンプAMP1と、PWMコンパレータであるコンパレータCMP1と、位相補償回路PPと、ランプ電圧生成回路Grampと、ロジック回路LLと、スイッチSW0と、スイッチ制御回路SWCと、軽負荷検出コンパレータCMP2と、を備える。尚、PWMは“pulse width modulation”の略称である。
アンプAMP1は、電流出力型のトランスコンダクタンスアンプであって、主制御回路110においてエラーアンプとして機能する。アンプAMP1の反転入力端子には帰還端子FBに加わる電圧(即ち帰還電圧Vfb)が供給され、アンプAMP1の非反転入力端子には所定の基準電圧Vref1が供給される。基準電圧Vref1及び後述の基準電圧Vref2は、互いに異なる正の電圧値を有する直流電圧であり、IC100内の図示されない基準電圧生成回路にて生成される。
アンプAMP1の出力端子はスイッチSW0の第1端E1_SW0に接続され、スイッチSW0の第2端E2_SW0はコンパレータCMP1の非反転入力端子に接続される。スイッチSW0の第2端E2_SW0とコンパレータCMP1の非反転入力端子とを接続する配線を特に配線WR1と称する。アンプAMP1の出力端子とコンパレータCMP1の非反転入力端子とを接続するための配線WR1に対し直列にスイッチSW0が挿入されている、と考えても良い。
アンプAMP1は、帰還電圧Vfbと基準電圧Vref1との差分に応じた電流信号I1を自身の出力端子から出力する。スイッチSW0がオンであるときに限り、電流信号I1による電荷はスイッチSW0を介し配線WR1に対して入出力される。具体的にはアンプAMP1は、スイッチSW0がオンであるという前提の下、帰還電圧Vfbが基準電圧Vref1よりも低いときには配線WR1の電位が上がるようアンプAMP1から配線WR1に向けて電流信号I1による電流を出力し、帰還電圧Vfbが基準電圧Vref1よりも高いときには配線WR1の電位が下がるよう配線WR1からアンプAMP1に向けて電流信号I1による電流を引き込む。帰還電圧Vfb及び基準電圧Vref1間の差分の絶対値が増大するにつれて、電流信号I1による電流の大きさも増大する。
位相補償回路PPは、スイッチSW0の第2端E2_SW0とコンパレータCMP1の非反転入力端子との間の配線WR1と、グランドと、の間に設けられ、アンプAMP1と協働して配線WR1上に電圧信号を生成する。配線WR1に加わる電圧を対比電圧Vcと称する。位相補償回路PPは対比電圧Vcの位相を補償する機能を持つ。スイッチSW0がオンであるときには電流信号I1に基づき配線WR1上に電圧信号が生成されることになり、このとき、位相補償回路PPは対比電圧Vcの位相を補償して出力帰還ループの発振を防ぐ。スイッチSW0がオフとされているときの位相補償回路PPの動作については後述される。
ランプ電圧生成回路Grampは、所定のPWM周期にて周期的に電圧値が変化するランプ電圧Vrampを生成する。ランプ電圧Vrampは、例えば三角波又はのこぎり波の電圧波形を持つ。ここでは、ランプ電圧生成回路Grampが動作してランプ電圧Vrampの生成を行っているとき、図3に示す如く、ランプ電圧Vrampは、所定の正の下限電圧値Vramp_MINから所定の正の上限電圧値Vramp_MAXまでの間で変動するものとする(後述の他の実施形態でも同様)。即ち、下限電圧値Vramp_MINから上限電圧値Vramp_MAXまでの範囲がランプ電圧Vrampの可変範囲であり、“Vramp_MAX>Vramp_MIN”である。ランプ電圧Vrampの変動の周期はPWM周期(換言すればPWM制御の周期)であり、各PWM周期において、ランプ電圧Vrampは、下限電圧値Vramp_MINを起点に時間経過と共に線型的に単調増加し、上限電圧値Vramp_MAXに達すると瞬時に下限電圧値Vramp_MINに戻るものとする(後述の他の実施形態でも同様)。ここでは、下限電圧値Vramp_MINは0Vよりも大きいものとし、例えば0.6Vである。但し、下限電圧値Vramp_MINが0Vであることがあり得ても良い。
コンパレータCMP1の非反転入力端子には対比電圧Vcが供給され、コンパレータCMP1の反転入力端子にはランプ電圧Vrampが供給される。コンパレータCMP1は、対比電圧Vcをランプ電圧Vrampと比較して比較結果を示すパルス幅変調信号Spwmを出力する。パルス幅変調信号Spwmは、対比電圧Vcがランプ電圧Vrampよりも高い期間においてハイレベルとなり、対比電圧Vcがランプ電圧Vrampよりも低い期間においてローレベルとなる。
ロジック回路LLは、パルス幅変調信号Spwmに基づくゲート信号G1及びG2をトランジスタM1及びM2に供給することで出力段回路MMにスイッチング動作を行わせる。スイッチング動作では、信号Spwmに基づきトランジスタM1及びM2が交互にオン、オフされる。アンプAMP1は、帰還電圧Vfbと基準電圧Vref1とが等しくなるように電流信号I1を生成するため、スイッチング動作の実行を通じ、出力電圧Voutが、基準電圧Vref1と抵抗R1及びR2による分圧比とに応じた所定の目標電圧Vtgにて安定化される。入力電圧Vinの値及び出力電圧Voutに対する目標電圧Vtgの値は任意であるが(但しVin>Vtg)、例えば、入力電圧Vinは12V又は24Vであり、目標電圧Vtgは3.3V又は5Vである。
より具体的にはスイッチング動作において、信号Spwmがハイレベルである期間では、ハイレベルのゲート信号G1、ローレベルのゲート信号G2が、夫々、トランジスタM1、M2のゲートに供給されることで、トランジスタM1、M2が、夫々、オン状態、オフ状態となる。逆に、スイッチング動作において、信号Spwmがローレベルである期間では、ローレベルのゲート信号G1、ハイレベルのゲート信号G2が、夫々、トランジスタM1、M2のゲートに供給されることで、トランジスタM1、M2が、夫々、オフ状態、オン状態となる。但し、貫通電流の発生を確実に防止するべく、トランジスタM1がオン状態とされる期間とトランジスタM2がオン状態とされる期間との間に、トランジスタM1及びM2が共にオフ状態されるデッドタイムが挿入されて良い。
スイッチ制御回路SWCは、スイッチSW0を含む、IC100内に設けられる複数のスイッチの状態を制御する(スイッチSW0以外のスイッチについては後述される)。任意のスイッチは、双方向スイッチとしてのアナログスイッチであり、例えば、CMOS(Complementary Metal-Oxide-Semiconductor)の電界効果トランジスタを用いて構成されたトランスミッションゲートであって良い。
軽負荷検出コンパレータCMP2は、軽負荷状態を検出するための比較器であって、自身の非反転入力端子に入力される帰還電圧Vfbと自身の反転入力端子に入力される基準電圧Vref2とを比較して、その比較結果を示す制御信号SLPを出力する。この比較においてはヒステリシスが設定されている。ここでは、帰還電圧Vfbが基準電圧Vref2よりも低く制御信号SLPがローレベルである状態を起点として、コンパレータCMP2は、帰還電圧Vfbが基準電圧Vref2よりも高くなるとハイレベルの制御信号SLPを出力し、その後、帰還電圧Vfbが電圧(Vref2-ΔHYS2)よりも低くなると制御信号SLPのレベルをハイレベルからローレベルに切り替えるものとする。電圧(Vref2-ΔHYS2)は基準電圧Vref2よりも正のヒステリシス電圧ΔHYS2だけ低い電圧である。
基準電圧Vref1と比べて電圧(Vref2-ΔHYS2)の方が高い。帰還電圧Vfbが基準電圧Vref1と一致しているときに、出力電圧Voutが所定の目標電圧Vtgにて安定化されるのであるから、出力電圧Voutが目標電圧Vtgを相応に超えているときに限り、制御信号SLPがハイレベルとなる。
制御信号SLPはロジック回路LLに与えられる。ロジック回路LLは、制御信号SLPがローレベルであるときには、パルス幅変調信号Spwmに基づき出力段回路MMにスイッチング動作を行わせるが、制御信号SLPがハイレベルであるときには、スイッチング動作を停止させるスリープ制御(スイッチング停止制御)を行う。制御信号SLPがハイレベルであるとき(即ちスリープ制御が行われているとき)、信号Spwmに依らず、ロジック回路LLは、ゲートG1及びG2の双方をローレベルに維持することでトランジスタM1及びM2の双方をオフ状態に維持する。
このように、主制御回路110は、出力電圧Voutに応じた帰還電圧Vfbに基づき出力段回路MMをスイッチング動作させるPWM制御、又は、出力段回路MMのスイッチング動作を停止させるスリープ制御を実行可能となっている。
図4に、軽負荷状態における出力電圧Voutと制御信号SLPとスイッチング動作との関係の例を示す。出力電圧Voutが所定電圧Vthと一致するときに帰還電圧Vfbが基準電圧Vref2と一致し、且つ、出力電圧Voutが所定電圧Vthと一致するときに帰還電圧Vfbが電圧(Vref2-ΔHYS2)と一致するものとする。軽負荷状態が維持されている間は、スイッチング動作の停止及び再開が繰り返されて出力電圧Voutが概ね電圧Vth及びVth間を往復することになる。ハイレベルの制御信号SLPはスイッチング電源装置1の状態が軽負荷状態であることを示す信号として機能する。このような制御により、軽負荷時にスイッチング動作が間欠的に実行されることになりスイッチングロスの低減を通じて効率の向上が図られる。また、スリープ制御が行われているときには、アンプAMP1、コンパレータCMP1及びランプ電圧生成回路Grampの動作を停止させると良く、これにより消費電力の低減が図られる。
ここで、IC100における制御モードについて説明する。IC100はオートモード及び強制PWMモードを含む複数の制御モードの何れかにて動作することができる。オートモードでは、上述の如く、制御信号SLPに基づき、制御信号SLPがローレベルであるときにはスイッチング動作を伴うPWM制御を行い、制御信号SLPがハイレベルであるときにはスイッチング動作を停止させるスリープ制御を行う。強制PWMモードでは、制御信号SLPのレベルに関係なく、強制的にスイッチング動作を伴うPWM制御を行う。
制御モードの設定(IC100を何れの制御モードで動作させるかの設定)は、IC100内のモード設定部(不図示)にて行われると解して良い。モード設定部はロジック回路LLにより実現されると解しても良いし、ロジック回路LLとは別に設けられていると解しても良い。IC100の初期の制御モードはオートモードであって良い。モード設定部は、IC100及びスイッチング電源装置1の外部に設けられた外部装置(マイクロコンピュータ等;不図示)から所定の強制PWMモード指定信号を受けるとIC100の制御モードを強制PWMモードに設定し、外部装置から、所定のオートモード指定信号を受けるとIC100の制御モードをオートモードに設定する。
以下、PWM制御が行われるときの出力段回路MMのオンデューティを、記号“Don”にて参照することがある。出力段回路MMのオンデューティDonは、各PWM周期において、PWM周期の長さを占める、トランジスタM1のオン期間の長さの割合を指し、PWM周期の長さを占める、信号Spwmのハイレベル期間の長さの割合でもある。上述の説明から理解されるよう、出力段回路MMのオンデューティDonは対比電圧Vcが高いほど大きくなる。
尚、本実施形態では、スイッチSW0がオンとなっている状態において、アンプAMP1は、0V以上の電圧の範囲内で対比電圧Vcを制御することができるものとする(後述の他の実施形態でも同様)。
[第1参考構成及び第1参考動作]
ここで、第1参考構成及び第1参考動作について説明する。図5(a)は第1参考構成に係る回路図であり、図5(b)は第1参考動作の説明図である。第1参考構成では、アンプAMP1の出力端子がコンパレータCMP1の非反転入力端子に直接接続されており、配線WR1が抵抗RXを介してコンデンサCXの一端に接続され、コンデンサCXの他端がグランドに接続されている。抵抗RX及びコンデンサCXにより第1参考構成の位相補償回路が形成される。
第1参考構成によるスイッチング電源装置において、PWM制御により出力電圧Voutが安定化されているとき、出力段回路MMのオンデューティDonは概ね入力電圧Vin及び出力電圧Voutにて決定され、オンデューティDonの理論値は“Vout/Vin”となる。これは、第1参考構成に限らず、スイッチング電源装置1を含め、降圧型のスイッチング電源装置(DC/DCコンバータ)に広くあてはまる。
一方、上述したように、軽負荷状態ではスリープ制御を利用してアンプAMP1等の動作を停止させることで消費電力を削減することができる。但し、第1参考構成において、スリープ制御からPWM制御に移行してスイッチング動作を開始(換言すれば復帰又は再開)させることを考えた場合、スイッチング動作の開始時にて所望のオンデューティDonで動作させるには対比電圧Vcに適切な初期電圧を与える回路が必要となる。
[第2参考構成及び第2参考動作]
スイッチング動作の開始時に対比電圧Vcに初期電圧を与えることが可能な構成及び動作として第2参考構成及び第2参考動作を説明する。図6(a)は第2参考構成に係る回路図であり、図6(b)は第2参考動作の説明図である。
第2参考構成では、第1参考構成を基準にコンデンサCXをコンデンサCX1とコンデンサCX2とに分割する。コンデンサCX1に対してスイッチSWX1を並列接続する。コンデンサCX2の一端はグランドに接続される。スイッチSWX2は、コンデンサCX2の他端を出力電圧Voutの印加端、又は、コンデンサCX1及び抵抗RX間の接続ノードNDXに切り替え接続する。
そして、第2参考構成における第2参考動作では、スリープ制御によりスイッチング動作が停止している期間において、図6(a)に示す如く、スイッチSW0をオフ且つスイッチSWX1をオンとしつつ、スイッチSWX2を通じコンデンサCX2を出力電圧Voutの印加端に接続することでコンデンサCX2を出力電圧Voutにて充電しておく。スイッチング動作を開始させる際には、スイッチSW0、SWX1及びSWX2の状態を、全て、スリープ制御におけるそれらから切り替える(図7(a)参照)。
ここで、第1及び第2参考構成との関係において、“CX1=(1-k)×CX”及び“CX2=k×CX”としておくと、スイッチSWX2を通じたコンデンサCX2の接続先をノードNDXに切り替えた直後における対比電圧Vc、即ち、スリープ制御からPWM制御に移行してスイッチング動作を開始させるときの対比電圧Vcの初期電圧は、“k×Vout”となる(図6(b)参照)。このとき、ランプ電圧Vrampの振幅を“k×Vin”に設定しておけば、スイッチング動作を開始させるときのオンデューティDonの初期値は、上記理論値と一致する“Vout/Vin”となる(但し、ランプ電圧Vrampの可変範囲の下限が0V又は十分に小さいと仮定)。結果、スイッチング動作の開始時における出力電圧Voutのオーバーシュートやアンダーシュートを防ぐことができる。
しかし、出力電圧Voutが目標電圧Vtgに対して高めにずれている場合において、スイッチング動作が開始されたとき、図7(a)のようにアンプAMP1が電流I_AMP1を引き込むため、スイッチング動作の開始時における対比電圧Vcの初期電圧は、ノードNDXにおける電圧よりも抵抗R3での電圧降下(I_AMP1×RX)の分だけ低くなり、結果、スイッチング動作の開始時のオンデューティDonが上記理論値よりも低くなる。
このような状況は、オートモードにおいて軽負荷に起因してスイッチング動作を停止している状態から強制PWMモードに切り替えられたときなどに発生する。即ち、軽負荷時では、出力電圧Voutが目標電圧Vtgに対して若干高い状態で動作するが(図4参照)、出力電圧Voutが目標電圧Vtgに比べて相応に高いタイミングにて強制的にPWM制御に切り替えると(即ち強制PWMモードに移行すると)、その切り替え直後にて、対比電圧Vcが理想的な電圧から大きく低下し、スイッチング動作の開始時のオンデューティDonが上記理論値よりも相当に低くなる。場合によっては、図7(b)に示す如く、対比電圧Vcがランプ電圧Vrampの可変範囲を下回ってスイッチング動作が開始されないこともある。
実際の回路では、スイッチング動作の開始時において、トランジスタM1及びM2の内、ハイサイドのトランジスタM1から先にオンとなるように制限されている。これは、第2参考構成及びIC100に対して共通である。即ち、第2参考構成及びIC100において、スイッチング動作を停止している状態からスイッチング動作を開始させる際には、トランジスタM1及びM2の内、必ずトランジスタM1が先にオンとなるように、ゲート信号G1及びG2に対して規制がかけられている。
このため、第2参考構成に関し、図8に示す如く、オートモードにてスイッチング動作を停止している状態から強制PWMモードに切り替えられたとき、切り替え直後の対比電圧Vcがランプ電圧Vrampの可変範囲を下回っていたならば、すぐにはスイッチング動作が開始されない(即ち強制PWMモードに移行しても、暫くの間、トランジスタM1及びM2がオフ状態に維持される)。そうすると、第2参考構成において、スイッチング動作が開始されるまでの間にノードNDXでの電圧が理想的な電圧からずれてしまい、スイッチング動作の開始時に出力電圧Voutがアンダーシュートしてしまうことがある。
第2参考構成の一動作例を示す図8のタイミングチャートについて説明を加えておく。図8の例において、タイミングTまではオートモードで動作しており、タイミングTの直前では軽負荷のためにスイッチング動作が停止していて出力電圧Voutが目標電圧Vtgよりも高くなっている。タイミングTにてオートモードから強制PWMモードに切り替えられる。この切り替えに伴い、タイミングTを境にしてスイッチSW0、SWX1及びSWX2の状態が図6(a)の状態から図7(a)の状態に切り替えられるが、電流I_AMP1の影響により、タイミングT直後の対比電圧Vcがランプ電圧Vrampの可変範囲の下限(即ち図3の下限電圧値Vramp_MIN)を下回っている。このため、スイッチング動作はタイミングTからは開始されない。
スイッチング動作の非実行のために出力電圧Voutが低下してゆき、出力電圧Voutが目標電圧Vtgを下回ると、暫くしてアンプAMP1の機能により対比電圧Vcが上昇を開始する(タイミングT近辺参照)。そして、対比電圧Vcがランプ電圧Vrampの可変範囲の下限(図3の下限電圧値Vramp_MINに相当)を上回ると、スイッチング動作が開始されることになる(タイミングT近辺参照)。但し、スイッチング動作の開始直後のオンデューティDonは相当に小さいものになる。即ち、トランジスタM1のオン期間及びトランジスタM2のオン期間の内、後者の期間が支配的になるため、出力電圧Voutに更なるアンダーシュートが生じる。
このようなアンダーシュート等の発生を回避しうるスイッチング電源装置1の構成及び動作等を、以下の実施例で説明する。第1実施形態は、以下の実施例EX1_1~EX1_7を含む。第1実施形態にて上述した事項(但し、第1参考構成及び第2参考構成並びに第1参考動作及び第2参考動作に関わる事項を除く)は、特に記述無き限り且つ矛盾無き限り、以下の実施例EX1_1~EX1_7に適用され、各実施例において、第1実施形態で上述した事項と矛盾する事項については各実施例での記載が優先されて良い。また矛盾無き限り、実施例EX1_1~EX1_7の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる(即ち複数の実施例の内の任意の2以上の実施例を組み合わせることも可能である)。
[実施例EX1_1]
実施例EX1_1を説明する。図9に、実施例EX1_1に係る位相補償回路PP10を、その周辺回路と共に示す。実施例EX1_1では、位相補償回路PP10が図1の位相補償回路PPとして用いられる。図9の位相補償回路PP10の構成自体は、図6(b)に示した第2参考構成における位相補償回路と同等である。
位相補償回路PP10は、抵抗R10を有する位相補償抵抗部と、コンデンサC11及びC12を有する位相補償容量部と、スイッチSW11及びSW12を有するスイッチ群と、を備える。スイッチSW0、SW11及びSW12の状態はスイッチ制御回路SWC(図1参照)により制御される。
位相補償回路PP10において、抵抗R10の一端は配線WR1及びコンパレータCMP1の非反転入力端子に接続され、抵抗R10の他端は所定のノードND10に接続される。コンデンサC11の一端はノードND10に接続され、コンデンサC11の他端はグランドに接続される。スイッチSW11はコンデンサC11に並列接続される。即ち、スイッチSW11の一端及び他端が夫々コンデンサC11の一端及び他端に接続される。このため、スイッチSW11がオフのときにはノードND10はグランドから直流的に遮断されるが、スイッチSW11がオンのときにはスイッチSW11を通じてノードND10がグランドに接続されてノードND10の電圧が0Vとなる。コンデンサC12の一端はグランドに接続される。ここでは、コンデンサC12の両端の内、グランドに接続される一端を第1端と称し、他方の一端を第2端と称する。スイッチSW12は、コンデンサC12の第2端を、出力電圧Voutの印加端(即ち出力電圧Voutが印加されている端子)又はノードND10に切り替え接続する。
図10は実施例EX1_1に係るタイミングチャートである。タイミングTA1まではオートモードで動作しており、タイミングTA1の直前では軽負荷のためにスリープ制御によってスイッチング動作が停止しているものとする。図9には、スリープ制御によってスイッチング動作が停止しているときの各スイッチの状態が示されている。位相補償回路PP10において、スリープ制御によってスイッチング動作が停止しているとき、スイッチSW0はオフ且つスイッチSW11はオンとされ、スイッチSW12によりコンデンサC12の第2端は出力電圧Voutの印加端に接続されている。故に、スリープ制御によってスイッチング動作が停止しているときには、出力電圧VoutによりコンデンサC12が充電される。また、スリープ制御によってスイッチング動作が停止しているときには、スイッチSW11のオンにより対比電圧Vcは0Vであり、ランプ電圧生成回路Grampの動作の停止によりランプ電圧Vrampは0Vとなっている。
タイミングTA1にてオートモードから強制PWMモードに切り替えられる。この切り替えに伴い、スイッチ制御回路SWCは、タイミングTA1を境にして、スイッチSW11をオン状態からオフ状態に切り替えると共にスイッチSW12を通じたコンデンサC12の第2端の接続先を出力電圧Voutの印加端からノードND10に切り替えるが、特定期間が終了するまではスイッチSW0をオフ状態で維持し、特定期間の終了タイミングに相当するタイミングTA2にてスイッチSW0をオン状態に切り替える。図11(a)に特定期間中における各スイッチの状態を示し、図11(b)に特定期間後の各スイッチの状態を示す。また、強制PWMモードへの移行によりランプ電圧生成回路GrampはタイミングTA1から動作を開始し、タイミングTA1を起点にランプ電圧Vrampが上述の如く自身の可変範囲内での変動を開始する。
図10の例において、特定期間はタイミングTA1からタイミングTA2までの期間であり、PWM制御の1周期以上の長さを有する。PWM制御の1周期は、上記PWM周期の長さを指し、ランプ電圧の周期に等しい。つまり例えば、PWM制御によるスイッチング周波数が100kHz(キロヘルツ)であるならばPWM周期の長さは10マイクロ秒であり、このとき、特定期間の長さは10マイクロ秒以上とされる。
図10の例では特定期間の長さがPWM制御の1周期分の長さと一致しているが、特定期間の長さはPWM制御の1周期以上の長さであれば任意であり、“q×PPWM”で表される。ここで、PPWMはPWM制御の1周期分の時間(例えば10マイクロ秒)を表し、qは1以上の実数である。qは基本的に1以上の整数(例えば1、2又は3)であって良いが、整数以外でも良い(例えば、1.5又は2.5でも良い)。尚、実施例EX1_1で述べる特定期間の長さに対する説明は、後述の他の任意の実施例及び後述の他の任意の実施形態にも共通して適用される。
コンデンサC11の静電容量値を記号“C11”で表し且つコンデンサC12の静電容量値を記号“C12”で表した場合、“C11:C12=(1-k):k”の関係を満される。係数kは“0<k<1”を満たす。これにより、特定期間において、ノードND10には、出力電圧Voutのk倍の電圧、即ち電圧(k×Vout)が発生し、この電圧(k×Vout)が抵抗R10を通じて配線WR1に加わることで、電圧(k×Vout)が対比電圧Vcの初期電圧として設定される。
対比電圧Vcの初期電圧とは、スリープ制御からPWM制御への切り替え時における対比電圧Vcの初期の電圧を指す(後述の他の任意の実施例及び後述の他の任意の実施形態でも同様)。より詳細には例えば、対比電圧Vcの初期電圧とは、オートモードでのスリープ制御によりスイッチング動作が停止している状態から強制PWM制御によりスイッチング動作が開始されるときの、スイッチング動作の開始時における対比電圧Vcの初期の電圧を指す(後述の他の任意の実施例及び後述の他の任意の実施形態でも同様)。
一方で、ランプ電圧Vrampの振幅は“k×Vin”に設定されると良い。これにより、ランプ電圧Vrampの可変範囲の下限が0Vであると仮定すれば、スイッチング動作を開始させるときのオンデューティDonの初期値を上記理論値と一致する“Vout/Vin”とすることができる(実際にランプ電圧Vrampの可変範囲の下限を0Vとしても良い)。ランプ電圧Vrampの可変範囲の下限が正である場合には、ランプ電圧Vrampの可変範囲の下限(Vramp_MIN)を考慮して、コンデンサC11及びC12の静電容量値又はランプ電圧Vrampの振幅等を調整することで、或いは後述のスイッチS16及びコンデンサC16の追加等によって(図16参照)、オンデューティDonの初期値を“Vout/Vin”に設定又は近似させても良い。
何れにせよ、特定期間にてノードND10に生じる電圧は、ランプ電圧Vrampの可変範囲内の電圧とされる。そして、特定期間ではスイッチSW0がオフとされているために、アンプAMP1による電流の引き込みが発生せず、トランジスタM1のターンオンから始まるスイッチング動作がタイミグTA1を起点に必ず開始される。特定期間を経てスイッチSW0がオンとされた後には、アンプAMP1により出力電圧Voutに応じて対比電圧Vcが制御されるので、出力電圧Voutに応じてオンデューティDonが変化することになる。
このように、実施例EX1_1によれば、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティDonでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。
図12に実施例EX1_1に係る他のタイミングチャートを示す。図12は図10のタイミングチャートに対応していている。タイミングTA1とタイミングTA2との間の特定期間においては、理想的なオンデューティDonで動作するため出力電圧Voutに殆ど変動は生じない。特定期間の後は、アンプAMP1により出力電圧Voutに応じて対比電圧Vcが制御される。つまり、出力電圧Voutが目標電圧Vtgよりも高ければ対比電圧Vc及びオンデューティDonが下がり、出力電圧Voutが目標電圧Vtgよりも低ければ対比電圧Vc及びオンデューティDonが上がって、出力電圧Voutが目標電圧Vtgに近づいてゆく。これにより、オーバーシュートやアンダーシュートを殆ど発生させることなく目標電圧Vtgに達する。
尚、タイミングTA2の後において、出力電圧Voutが高いことに起因してアンプAMP1が電流を引き込み、これによって対比電圧Vcがランプ電圧Vrampの可変範囲の下限を下回ることもある。但し、特定期間にてスイッチング動作が一旦開始されているため、特定期間の後、対比電圧Vcがランプ電圧Vramp以下となっている期間では、対比電圧Vcがランプ電圧Vrampの可変範囲の下限を下回っている期間を含め、トランジスタM1がオフ状態且つトランジスタM2がオン状態に維持される。これは0%のオンデューティDonでPWM制御が行われることに相当する。トランジスタM2がオン状態であると、出力端子OUT(図1参照)からトランジスタM2を介しグランドに電流が流れ込むため出力電圧Voutが低下してゆく。そして、出力電圧Voutが目標電圧Vtg未満まで低下すると、対比電圧Vcが上昇してランプ電圧Vrampの可変範囲の下限を上回り、各PWM周期にてスイッチング動作が行われるようになる。特定期間後の上述の動作は、後述の他の任意の実施例及び後述の他の任意の実施形態でも同様である。
[実施例EX1_2]
実施例EX1_2を説明する。図13に、実施例EX1_2に係る位相補償回路PP20を、その周辺回路と共に示す。実施例EX1_2では、位相補償回路PP20が図1の位相補償回路PPとして用いられる。
位相補償回路PP20は、抵抗R20を有する位相補償抵抗部と、コンデンサC21及びC22を有する位相補償容量部と、スイッチSW21及びSW22を有するスイッチ群と、を備える。スイッチSW0、SW21及びSW22の状態はスイッチ制御回路SWC(図1参照)により制御される。
位相補償回路PP20において、抵抗R20の一端は配線WR1及びコンパレータCMP1の非反転入力端子に接続され、抵抗R20の他端は所定のノードND20に接続される。コンデンサC21の一端はノードND20に接続され、コンデンサC21の他端はグランドに接続される。スイッチSW21はコンデンサC21に並列接続される。即ち、スイッチSW21の一端及び他端が夫々コンデンサC21の一端及び他端に接続される。このため、スイッチSW21がオフのときにはノードND20はグランドから直流的に遮断されるが、スイッチSW21がオンのときにはスイッチSW21を通じてノードND20がグランドに接続されてノードND20の電圧が0Vとなる。位相補償回路PP20において、コンデンサC22の一端はノードND20に接続される。ここでは、コンデンサC22の両端の内、ノードND20に接続される一端を第1端と称し、他方の一端を第2端と称する。位相補償回路PP20において、スイッチSW22は、コンデンサC22の第2端を、出力電圧Voutの印加端(即ち出力電圧Voutが印加されている端子)又はグランドに切り替え接続する。
図14は実施例EX1_2に係るタイミングチャートである。タイミングTB1まではオートモードで動作しており、タイミングTB1の直前では軽負荷のためにスリープ制御によってスイッチング動作が停止しているものとする。図13には、スリープ制御によってスイッチング動作が停止しているときの各スイッチの状態が示されている。位相補償回路PP20において、スリープ制御によってスイッチング動作が停止しているとき、スイッチSW0はオフ且つスイッチSW21はオンとされ、スイッチSW22によりコンデンサC22の第2端はグランドに接続されている。また、スリープ制御によってスイッチング動作が停止しているときには、スイッチSW21のオンにより対比電圧Vcは0Vであり、ランプ電圧生成回路Grampの動作の停止によりランプ電圧Vrampは0Vとなっている。
タイミングTB1にてオートモードから強制PWMモードに切り替えられる。この切り替えに伴い、スイッチ制御回路SWCは、タイミングTB1を境にして、スイッチSW21をオン状態からオフ状態に切り替えると共にスイッチSW22を通じたコンデンサC22の第2端の接続先をグランドから出力電圧Voutの印加端に切り替えるが、特定期間が終了するまではスイッチSW0をオフ状態で維持し、特定期間の終了タイミングに相当するタイミングTB2にてスイッチSW0をオン状態に切り替える。図15(a)に特定期間中における各スイッチの状態を示し、図15(b)に特定期間後の各スイッチの状態を示す。また、強制PWMモードへの移行によりランプ電圧生成回路GrampはタイミングTB1から動作を開始し、タイミングTB1を起点にランプ電圧Vrampが上述の如く自身の可変範囲内での変動を開始する。
図14の例において、特定期間はタイミングTB1からタイミングTB2までの期間であり、特定期間がPWM制御の1周期以上の長さ“q×PPWM”を有する点は実施例EX1_1で述べた通りである。
特定期間において、ノードND20には、出力電圧Voutのk倍の電圧、即ち電圧(k×Vout)が発生し、この電圧(k×Vout)が抵抗R20を通じて配線WR1に加わることで、電圧(k×Vout)が対比電圧Vcの初期電圧として設定される。係数kの値はコンデンサC21の静電容量値とコンデンサC22の静電容量値との比で定まる(0<k<1)。
一方で、ランプ電圧Vrampの振幅は“k×Vin”に設定されると良い。これにより、ランプ電圧Vrampの可変範囲の下限が0Vであると仮定すれば、スイッチング動作を開始させるときのオンデューティDonの初期値を上記理論値と一致する“Vout/Vin”とすることができる(実際にランプ電圧Vrampの可変範囲の下限を0Vとしても良い)。ランプ電圧Vrampの可変範囲の下限が正である場合には、ランプ電圧Vrampの可変範囲の下限(Vramp_MIN)を考慮して、コンデンサC21及びC22の静電容量値又はランプ電圧Vrampの振幅等を調整することで、或いは後述のスイッチS16及びコンデンサC16の追加等によって(図16参照)、オンデューティDonの初期値を“Vout/Vin”に設定又は近似させても良い。
何れにせよ、特定期間にてノードND20に生じる電圧は、ランプ電圧Vrampの可変範囲内の電圧とされる。そして、特定期間ではスイッチSW0がオフとされているために、アンプAMP1による電流の引き込みが発生せず、トランジスタM1のターンオンから始まるスイッチング動作がタイミグTB1を起点に必ず開始される。特定期間を経てスイッチSW0がオンとされた後には、アンプAMP1により出力電圧Voutに応じて対比電圧Vcが制御されるので、出力電圧Voutに応じてオンデューティDonが変化することになる。
このように、実施例EX1_2によっても、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティDonでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。
[実施例EX1_3]
実施例EX1_3を説明する。実施例EX1_1及びEX1_2に示した方法は、特定期間にてスイッチSW0をオフとしつつランプ電圧Vrampの可変範囲内の電圧(例えば出力電圧Voutに応じた電圧であって且つランプ電圧Vrampの可変範囲内の電圧)を対比電圧Vcの初期電圧に設定する第1方法に属する。この設定が実現される限り、第1方法の実現方法は任意である。
例えば、図9の位相補償回路PP10を図16の位相補償回路PP30へと変形し、位相補償回路PP30を位相補償回路PP(図1参照)として用いても良い。位相補償回路PP30は、抵抗R10を有する位相補償抵抗部と、コンデンサC11、C12及びC16を有する位相補償容量部と、スイッチSW11、SW12及SW16を有するスイッチ群と、を備える。スイッチSW0、SW11、SW12及びSW16の状態はスイッチ制御回路SWC(図1参照)により制御される。
位相補償回路PP30は、図9の位相補償回路PP10に対してコンデンサC16及びスイッチSW16を追加したものであり、この追加を除き、位相補償回路PP30の構成及び動作は位相補償回路PP10と同様である。回路PP10及びPP30間の相違点に特に注目して回路PP30を説明する(特に述べない事項については実施例EX1_1の記載が位相補償回路PP30 に対しても適用される)。
コンデンサC16の第1端はグランドに接続され、スイッチSW16は、コンデンサC16の第2端を、電圧Vaの印加端(即ち電圧Vaが印加されている端子)又はノードND10に切り替え接続する。電圧Vaは、入力電圧Vinであっても良いし、入力電圧Vinを元に生成された所定の正の直流電圧VCONST(例えば3.3V)あっても良い。
位相補償回路PP30について図10の動作例を考える。タイミングTA1まではオートモードで動作しており、タイミングTA1の直前では軽負荷のためにスリープ制御によってスイッチング動作が停止しているものとする。図16には、スリープ制御によってスイッチング動作が停止しているときの各スイッチの状態が示されている。位相補償回路PP30において、スリープ制御によってスイッチング動作が停止しているとき、スイッチSW0はオフ且つスイッチSW11はオンとされ、スイッチSW12によりコンデンサC12の第2端は出力電圧Voutの印加端に接続されていると共にスイッチSW16によりコンデンサC16の第2端は電圧Vaの印加端に接続されている。故に、スリープ制御によってスイッチング動作が停止しているときには出力電圧VoutによりコンデンサC12が充電されると共に電圧VaによりコンデンサC16が充電される。
タイミングTA1にてオートモードから強制PWMモードに切り替えられる。タイミングTA1における及びタイミングTA1後におけるスイッチSW0、SW11及びSW12の状態は実施例EX1_1で述べた通りである。位相補償回路PP30では、タイミングTA1にて、スイッチSW16を通じたコンデンサC16の第2端の接続先が電圧Vaの印加端からノードND10に切り替えられる。これにより、図9の位相補償回路PP10を用いる場合との比較において、対比電圧Vcの初期電圧をコンデンサC16の蓄積電荷に対応する分だけ増加させることができる。これは、対比電圧Vcの初期電圧及びオンデューティDonの初期値の最適化に役立つことがある。
コンデンサC16及びスイッチSW16を図13の位相補償回路PP20に追加することも可能であり、この場合には、特定期間においてスイッチSW16を通じたコンデンサC16の第2端の接続先をノードND20とすれば良い。
[実施例EX1_4]
実施例EX1_4を説明する。図17に、実施例EX1_4に係る位相補償回路PP40を、その周辺回路と共に示す。実施例EX1_4では、位相補償回路PP40が図1の位相補償回路PPとして用いられる。
位相補償回路PP40は、抵抗R10を有する位相補償抵抗部と、コンデンサC11及びC12を有する位相補償容量部と、スイッチSW11~SW13を有するスイッチ群と、を備える。スイッチSW0、SW11~SW13の状態はスイッチ制御回路SWC(図1参照)により制御される。
位相補償回路PP40は、図9の位相補償回路PP10に対してスイッチSW13を追加したものであり、この追加を除いて位相補償回路PP10及びPP30の構成は互いに同じであるので、同じ部分の重複する説明を省略する。位相補償回路PP40において、スイッチSW13は抵抗R10に並列接続されている。即ち、スイッチSW13の一端は配線WR1に接続され、スイッチSW13の他端はノードND10に接続されている。
図18は実施例EX1_4に係るタイミングチャートである。タイミングTC1まではオートモードで動作しており、タイミングTC1の直前では軽負荷のためにスリープ制御によってスイッチング動作が停止しているものとする。図17には、スリープ制御によってスイッチング動作が停止しているときの各スイッチの状態が示されている。位相補償回路PP40において、スリープ制御によってスイッチング動作が停止しているとき、スイッチSW0はオフ、スイッチSW11はオン且つスイッチSW13はオンとされ、スイッチSW12によりコンデンサC12の第2端は出力電圧Voutの印加端に接続されている(実施例EX1_1で述べたようにコンデンサC12の第1端はグランドに接続されている)。故に、スリープ制御によってスイッチング動作が停止しているときには、出力電圧VoutによりコンデンサC12が充電される。また、スリープ制御によってスイッチング動作が停止しているときには、スイッチSW11のオンにより対比電圧Vcは0Vであり、ランプ電圧生成回路Grampの動作の停止によりランプ電圧Vrampは0Vとなっている。尚、スリープ制御によってスイッチング動作が停止しているとき、スイッチSW13はオフであっても良い。
タイミングTC1にてオートモードから強制PWMモードに切り替えられる。この切り替えに伴い、スイッチ制御回路SWCは、タイミングTC1を境にして、スイッチSW0をオフ状態からオン状態に切り替え且つスイッチSW11をオン状態からオフ状態に切り替えると共にスイッチSW12を通じたコンデンサC12の第2端の接続先を出力電圧Voutの印加端からノードND10に切り替えるが、特定期間が終了するまではスイッチSW13をオン状態で維持し、特定期間の終了タイミングに相当するタイミングTC2にてスイッチSW13をオフ状態に切り替える。図19(a)に特定期間中における各スイッチの状態を示し、図19(b)に特定期間後の各スイッチの状態を示す。また、強制PWMモードへの移行によりランプ電圧生成回路GrampはタイミングTC1から動作を開始し、タイミングTC1を起点にランプ電圧Vrampが上述の如く自身の可変範囲内での変動を開始する。
図18の例において、特定期間はタイミングTC1からタイミングTC2までの期間であり、PWM制御の1周期以上の長さ“q×PPWM”を有する点は実施例EX1_1で述べた通りである。
また上述したように、コンデンサC11の静電容量値を記号“C11”で表し且つコンデンサC12の静電容量値を記号“C12”で表した場合、“C11:C12=(1-k):k”の関係を満される。係数kは“0<k<1”を満たす。これにより、特定期間において、ノードND10には、出力電圧Voutのk倍の電圧、即ち電圧(k×Vout)が発生する。この電圧(k×Vout)が抵抗R10及びスイッチSW13の並列回路を通じて配線WR1に加わることで、電圧(k×Vout)が対比電圧Vcの初期電圧として設定される。
特定期間においてスイッチSW0がオン状態となっているため、アンプAMP1がスイッチSW0を通じ配線WR1に対し電流を入力又は出力することがある。しかしながら、特定期間におけるノードND10及び配線WR1間の抵抗値は、実質的にスイッチSW13のオン抵抗値にまで低下しているため、特定期間において、ノードND10に発生した電圧(k×Vout)が実質的に対比電圧Vcの初期電圧として設定されることになる。スイッチSW13のオン抵抗値は抵抗R10の抵抗値よりも十分に小さく、スイッチSW13のオンにより抵抗R10の両端間が短絡されると考えて良い。
一方で、ランプ電圧Vrampの振幅は“k×Vin”に設定されると良い。これにより、ランプ電圧Vrampの可変範囲の下限が0Vであると仮定すれば、スイッチング動作を開始させるときのオンデューティDonの初期値を上記理論値と一致する“Vout/Vin”とすることができる(実際にランプ電圧Vrampの可変範囲の下限を0Vとしても良い)。ランプ電圧Vrampの可変範囲の下限が正である場合には、ランプ電圧Vrampの可変範囲の下限(Vramp_MIN)を考慮して、コンデンサC11及びC12の静電容量値又はランプ電圧Vrampの振幅等を調整することで、或いは上述のスイッチS16及びコンデンサC16の追加等によって(図16参照)、オンデューティDonの初期値を“Vout/Vin”に設定又は近似させても良い。
何れにせよ、特定期間にてノードND10に生じる電圧は、ランプ電圧Vrampの可変範囲内の電圧とされる。そして、特定期間では上述の如くスイッチSW13がオンとされているために、ノードND10及び配線WR1間の電圧降下が実質的に発生せず、トランジスタM1のターンオンから始まるスイッチング動作がタイミグTC1を起点に必ず開始される。特定期間を経てスイッチSW13がオフとされた後には、抵抗R10とコンデンサC11及びC12による適切な位相補償定数により対比電圧Vcの位相が補償された状態で、アンプAMP1により出力電圧Voutに応じて対比電圧Vcが制御され、出力電圧Voutに応じてオンデューティDonが変化することになる。
このように、実施例EX1_4によれば、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティDonでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。
位相補償回路PP40では、抵抗R10とスイッチSW13が並列接続されており、スイッチSW13の状態に依存して位相補償容量部及び配線WR1間の抵抗値が変化するため、抵抗R10とスイッチSW13の並列回路により位相補償抵抗部が構成されていると考えることもできる。抵抗R10は所定抵抗値を有しており、特定期間を含むスイッチSW13のオン期間では抵抗R10及びスイッチSW13の並列回路から成る位相補償抵抗部の抵抗値は所定抵抗値よりも小さくなる。そして、特定期間を経てスイッチSW13がオフ状態となると、抵抗R10及びスイッチSW13の並列回路から成る位相補償抵抗部の抵抗値は、抵抗R10の抵抗値(所定抵抗値)に戻ることになる。
[実施例EX1_5]
実施例EX1_5を説明する。図20に、実施例EX1_5に係る位相補償回路PP50を、その周辺回路と共に示す。実施例EX1_5では、位相補償回路PP50が図1の位相補償回路PPとして用いられる。実施例EX1_5は、実施例EX1_1の構成及び動作(図9及び図10)を実施例EX1_4(図17及び図18)へと変形できるのと同様に、実施例EX1_2の構成及び動作(図13及び図14)を変形したものに相当する。
位相補償回路PP50は、抵抗R20を有する位相補償抵抗部と、コンデンサC21及びC22を有する位相補償容量部と、スイッチSW21~SW23を有するスイッチ群と、を備える。スイッチSW0及びSW21~SW23の状態はスイッチ制御回路SWC(図1参照)により制御される。
位相補償回路PP50は、図13の位相補償回路PP20に対してスイッチSW23を追加したものであり、この追加を除いて位相補償回路PP20及びPP50の構成は互いに同じであるので、同じ部分の重複する説明を省略する。位相補償回路PP50において、スイッチSW23は抵抗R20に並列接続されている。即ち、スイッチSW23の一端は配線WR1に接続され、スイッチSW23の他端はノードND20に接続されている。
図21は実施例EX1_5に係るタイミングチャートである。タイミングTD1まではオートモードで動作しており、タイミングTD1の直前では軽負荷のためにスリープ制御によってスイッチング動作が停止しているものとする。図20には、スリープ制御によってスイッチング動作が停止しているときの各スイッチの状態が示されている。位相補償回路PP50において、スリープ制御によってスイッチング動作が停止しているとき、スイッチSW0はオフ、スイッチSW21はオン且つスイッチSW23はオンとされ、スイッチSW22によりコンデンサC22の第2端はグランドに接続されている(実施例EX1_2で述べたようにコンデンサC22の第1端はノードND20に接続されている)。また、スリープ制御によってスイッチング動作が停止しているときには、スイッチSW21のオンにより対比電圧Vcは0Vであり、ランプ電圧生成回路Grampの動作の停止によりランプ電圧Vrampは0Vとなっている。尚、スリープ制御によってスイッチング動作が停止しているとき、スイッチSW23はオフであっても良い。
タイミングTD1にてオートモードから強制PWMモードに切り替えられる。この切り替えに伴い、スイッチ制御回路SWCは、タイミングTD1を境にして、スイッチSW0をオフ状態からオン状態に切り替え且つスイッチSW21をオン状態からオフ状態に切り替えると共にスイッチSW22を通じたコンデンサC22の第2端の接続先をグランドから出力電圧Voutの印加端に切り替えるが、特定期間が終了するまではスイッチSW23をオン状態で維持し、特定期間の終了タイミングに相当するタイミングTD2にてスイッチSW23をオフ状態に切り替える。図22(a)に特定期間中における各スイッチの状態を示し、図22(b)に特定期間後の各スイッチの状態を示す。また、強制PWMモードへの移行によりランプ電圧生成回路GrampはタイミングTD1から動作を開始し、タイミングTD1を起点にランプ電圧Vrampが上述の如く自身の可変範囲内での変動を開始する。
図21の例において、特定期間はタイミングTD1からタイミングTD2までの期間であり、特定期間がPWM制御の1周期以上の長さ“q×PPWM”を有する点は実施例EX1_1で述べた通りである。
特定期間において、ノードND20には、出力電圧Voutのk倍の電圧、即ち電圧(k×Vout)が発生する。係数kの値はコンデンサC21の静電容量値とコンデンサC22の静電容量値との比で定まる(0<k<1)。この電圧(k×Vout)が抵抗R20及びスイッチSW23の並列回路を通じて配線WR1に加わることで、電圧(k×Vout)が対比電圧Vcの初期電圧として設定される。
特定期間においてスイッチSW0がオン状態となっているため、アンプAMP1がスイッチSW0を通じ配線WR1に対し電流を入力又は出力することがある。しかしながら、特定期間におけるノードND20及び配線WR1間の抵抗値は、実質的にスイッチSW23のオン抵抗値にまで低下しているため、特定期間において、ノードND20に発生した電圧(k×Vout)が実質的に対比電圧Vcの初期電圧として設定されることになる。スイッチSW23のオン抵抗値は抵抗R20の抵抗値よりも十分に小さく、スイッチSW23のオンにより抵抗R20の両端間が短絡されると考えて良い。
一方で、ランプ電圧Vrampの振幅は“k×Vin”に設定されると良い。これにより、ランプ電圧Vrampの可変範囲の下限が0Vであると仮定すれば、スイッチング動作を開始させるときのオンデューティDonの初期値を上記理論値と一致する“Vout/Vin”とすることができる(実際にランプ電圧Vrampの可変範囲の下限を0Vとしても良い)。ランプ電圧Vrampの可変範囲の下限が正である場合には、ランプ電圧Vrampの可変範囲の下限(Vramp_MIN)を考慮して、コンデンサC21及びC22の静電容量値又はランプ電圧Vrampの振幅等を調整することで、或いは上述のスイッチS16及びコンデンサC16の追加等によって(図16参照)、オンデューティDonの初期値を“Vout/Vin”に設定又は近似させても良い。
何れにせよ、特定期間にてノードND20に生じる電圧は、ランプ電圧Vrampの可変範囲内の電圧とされる。そして、特定期間では上述の如くスイッチSW23がオンとされているために、ノードND20及び配線WR1間の電圧降下が実質的に発生せず、トランジスタM1のターンオンから始まるスイッチング動作がタイミグTD1を起点に必ず開始される。特定期間を経てスイッチSW23がオフとされた後には、抵抗R20とコンデンサC21及びC22による適切な位相補償定数により対比電圧Vcの位相が補償された状態で、アンプAMP1により出力電圧Voutに応じて対比電圧Vcが制御され、出力電圧Voutに応じてオンデューティDonが変化することになる。
このように、実施例EX1_5によっても、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティDonでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。
位相補償回路PP50では、抵抗R20とスイッチSW23が並列接続されており、スイッチSW23の状態に依存して位相補償容量部及び配線WR1間の抵抗値が変化するため、抵抗R20とスイッチSW23の並列回路により位相補償抵抗部が構成されていると考えることもできる。抵抗R20は所定抵抗値を有しており、特定期間を含むスイッチSW23のオン期間では抵抗R20及びスイッチSW23の並列回路から成る位相補償抵抗部の抵抗値は所定抵抗値よりも小さくなる。そして、特定期間を経てスイッチSW23がオフ状態となると、抵抗R20及びスイッチSW23の並列回路から成る位相補償抵抗部の抵抗値は、抵抗R20の抵抗値(所定抵抗値)に戻ることになる。
[実施例EX1_6]
実施例EX1_6を説明する。実施例EX1_4及びEX1_5に示した方法は、特定期間にて、位相補償抵抗部の抵抗値を一時的に低下させつつランプ電圧Vrampの可変範囲内の電圧(例えば出力電圧Voutに応じた電圧であって且つランプ電圧Vrampの可変範囲内の電圧)を対比電圧Vcの初期電圧に設定する第2方法に属する。この設定が実現される限り、第2方法の実現方法は任意である。
例えば、図17の位相補償回路PP40に対して図16に示したコンデンサC16及びスイッチSW16を追加しても良い。この際、コンデンサC16と、スイッチSW16と、グランドと、電圧Vaの印加端と、ノードND10との接続関係は、実施例EX1_3(図16参照)で述べた通りである。そして、コンデンサC16及びスイッチSW16が追加された位相補償回路PP40に関しては、図18のタイミングTC1以前のスイッチング動作が停止されているときにおいて、スイッチSW16によりコンデンサC16の第2端を電圧Vaの印加端に接続して電圧VaによりコンデンサC16を充電しておき、タイミングTC1にてコンデンサC16の第2端の接続先をノードND10に切り替えれば良い。
コンデンサC16及びスイッチSW16を図20の位相補償回路PP50に追加することも可能であり、この場合には、特定期間においてスイッチSW16を通じたコンデンサC16の第2端の接続先をノードND20とすれば良い。
また、図23の位相補償回路PP60を位相補償回路PP(図1参照)として採用することもできる。位相補償回路PP60は、抵抗R61~R64を有する位相補償抵抗部と、コンデンサC60を有する位相補償容量部と、スイッチSW61及びSW62を有するスイッチ群と、を備える。スイッチSW0、SW61及びSW62の状態はスイッチ制御回路SWC(図1参照)により制御される。
コンデンサC60の一端は配線WR1及びコンパレータCMP1の非反転入力端子に接続され、コンデンサC60の他端は所定のノードND60に接続される。抵抗R61の一端は出力電圧Voutの印加端に接続され、抵抗R61の他端はノードND60に接続される。抵抗R62の一端はノードND60に接続され、抵抗R62の他端はグランドに接続される。スイッチSW61及び抵抗R63は互いに直列接続され、スイッチSW61及び抵抗R63の直列回路が抵抗R61に対して並列接続される。スイッチSW62及び抵抗R64は互いに直列接続され、スイッチSW62及び抵抗R64の直列回路が抵抗R62に対して並列接続される。
抵抗R61、R62、R63、R64の抵抗値を、夫々、記号“R61”、“R62”、“R63”、“R64”で表した場合、“R61:R62=R63:R64”、“R61>>R63”且つ“R62>>R64”が成立する。尚、スイッチSW61及びSW62のオン抵抗値は無視できる程度に小さいものとし、ここでは簡単化のためゼロであると考える。
スイッチSW61及びSW62がオフ状態であるとき、ノードND60には出力電圧Voutと比“R61:R62”とで定まる直流電圧が発生し、スイッチSW61及びSW62がオン状態であるときにも、それと同じ直流電圧がノードND60に発生する。
位相補償回路PP60を位相補償回路PP(図1参照)として用いる場合、以下の各スイッチを制御することができる。即ち、スリープ制御によってスイッチング動作が停止しているときスイッチSW0、SW61及びSW62を全てオフとしておく。或る第1タイミングにてオートモードから強制PWMモードに切り替えられると、スイッチ制御回路SWCは、その第1タイミングを境にして、スイッチSW0、SW61及びSW62を全てオフ状態からオン状態に切り替える。但し、スイッチSW0は、以後、強制PWMモードが継続される限りオン状態に維持されるのに対し、スイッチSW61及びSW62は、第1タイミングから第2タイミングまでの特定期間中においてのみオン状態とされ、第2タイミングにて共にオフ状態に切り替えられる。第1及び第2タイミング間の特定期間がPWM制御の1周期以上の長さ“q×PPWM”を有する点は実施例EX1_1で述べた通りである。
特定期間においてスイッチSW0がオン状態となっているため、アンプAMP1がスイッチSW0を通じ配線WR1に対し電流を入力又は出力することがある。この電流は、交流的にはコンデンサC60を通じ位相補償抵抗部を介して流れ、位相補償抵抗部に電圧降下が発生する。位相補償回路PP60では、抵抗R61~R64並びにスイッチSW61及びSW62により位相補償抵抗部が形成されていると考えることができ、スイッチSW61及びSW62のオン期間(特定期間)では、スイッチSW61及びSW62のオフ期間と比べて、位相補償抵抗部の抵抗値が低下する。このため、特定期間においてアンプAMP1がスイッチSW0を通じ配線WR1に対して電流を入力又は出力するときの位相補償抵抗部の電圧降下を低く抑えることができ、第1タイミング直後において、対比電圧Vcがランプ電圧Vrampの可変範囲の下限を下回るといった現象の発生を防止することが可能となる。
[実施例EX1_7]
実施例EX1_7を説明する。外部装置(マイクロコンピュータ等;不図示)からの信号に基づきIC100の制御モードがオートモードから強制PWMモードに遷移されうるが、過電圧状態の検出によってオートモードから強制PWMモードへの遷移が発生することもあり、この場合においても実施例EX1_1~EX1_6に示した動作を実行可能であり且つ有益である。これについて説明を加える。
帰還電圧Vfb又は出力電圧Voutを所定の判定電圧と比較することで過電圧状態を検出するための過電圧検出回路(不図示)をIC100の主制御回路110に追加しておく。この過電圧検出回路は、帰還電圧Vfb又は出力電圧Voutと所定の判定電圧との比較結果に応じてローレベル又はハイレベルの判定信号を出力する。判定信号は原則としてローレベルであり、判定信号がローレベルである状態を起点にして出力電圧Voutが電圧Vth(図4参照)よりも高い第1所定電圧以上となると、判定信号はハイレベルとなり、判定信号がハイレベルとなった後、出力電圧Voutが第1所定電圧よりも低い第2所定電圧以下となると、判定信号がローレベルとなるものとする。ハイレベルの判定信号は出力電圧Voutが過電圧状態にあることを示す。
オートモードでのスリープ制御によりスイッチング動作が停止されている状態において、天絡等の故障に起因して判定信号がハイレベルとなるケースもあり、このケースにおいて、判定信号がハイレベルとなったことを契機に(即ち過電圧状態が検出されたことを契機に)、オートモードから強制PWMモードに遷移される。ここにおける強制PWMモードへの遷移タイミングが、実施例EX1_1~EX1_6の任意の何れかおける強制PWMモードへの遷移タイミング(例えば、タイミングTA1、TB1、TC1、TD1)であって良く、その遷移に関わる各スイッチの状態制御は、実施例EX1_1~EX1_6で示した通りであって良い。
上記ケースにおいては、過電圧状態により帰還電圧Vfbが高いがために、特定期間(例えばタイミングTA1及びTA2間の期間)にてスイッチング動作が開始された後、アンプAMP1の機能により対比電圧Vcが低下してゆき、これに連動してオンデューティDonが小さなものとなる。結果、出力端子OUTからスイッチ端子SWへの電流の引き込みにより出力電圧Voutの低下が見込まれる。出力電圧Voutの低下により判定信号がハイレベルからローレベルに切り替わると、即時、或いは、一定時間の後、強制PWMモードからオートモードに戻される。オートモードに戻った後、信号SLPがハイレベルであったならば、スリープ制御によりスイッチング動作が停止されることになる。
このようなケースにおいても、実施例EX1_1~EX1_6で示した構成及び動作を用いれば、強制PWMモードへの遷移時の特定期間において確実にスイッチング動作を開始させることができ、結果、速やかに過電圧状態を解消することが可能となる。
尚、オートモードにおいて過電圧状態の検出を伴うことなくスリープ制御からPWM制御へ切り替えられる際には、特定期間の設定を伴う本発明方法は非実施であっても良い(但し実施しても構わない;後述の第2実施形態でも同様)。オートモードにおいて過電圧状態の検出を伴うことなくスリープ制御からPWM制御へ切り替えられるタイミングでは、出力電圧Voutが目標電圧Vtgに接近しているため、図8を示して説明したような現象は発生しない又は発生し難いからである。故に例えば、図9の位相補償回路PP10を図1の位相補償回路PPとして用いるケースにおいて、オートモードにて過電圧状態の検出を伴うことなくスリープ制御からPWM制御へ切り替えられるタイミングが、上述のタイミングTA1であったならば(図10参照)、タイミングTA1を境にスイッチSW0がオン状態に切り替えられて良い。他の位相補償回路を用いる場合も同様に考えて良い。
<<第2実施形態>>
本発明の第2実施形態を説明する。第2実施形態及び後述の第3実施形態は第1実施形態を基礎とする実施形態であり、第2及び第3実施形態において特に述べない事項に関しては、矛盾の無い限り、第1実施形態の記載が第2及び第3実施形態にも適用される。第2実施形態の記載を解釈するにあたり、第1及び第2実施形態間で矛盾する事項については第2実施形態の記載が優先されて良い(後述の第3実施形態についても同様)。矛盾の無い限り、第1~第3実施形態の内、任意の複数の実施形態を組み合わせても良い。
本発明が適用されるスイッチング電源装置の制御方式は任意である。第2実施形態では電流モード制御方式が採用されたスイッチング電源装置を説明する。図24は、本発明の第2実施形態に係るスイッチング電源装置2の全体構成図である。図24のスイッチング電源装置2は、スイッチング電源用回路(スイッチング電源用半導体装置)であるスイッチング電源IC200と、スイッチング電源IC200に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、コンデンサC1、コイルL1並びに抵抗R1及びR2が含まれる。スイッチング電源装置2は、所望の入力電圧Vinから所望の出力電圧Voutを生成する降圧型のスイッチング電源装置として構成されている。出力電圧Voutは出力端子OUTに接続された負荷LDに供給される。入力電圧Vin及び出力電圧Voutは正の直流電圧であり、出力電圧Voutは入力電圧Vinよりも低い。スイッチング電源装置2の出力端子OUTに出力電圧Voutが現れる。入力電圧Vinは例えば12Vである。抵抗R1及びR2の抵抗値を調整することで12V未満の所望の正の電圧値(例えば3.3Vや5V)にて出力電圧Voutを安定化させることができる。また、出力端子OUTを介して負荷LDに流れる電流を出力電流Ioutと称する。
IC100と同様に、IC200には、入力端子IN、スイッチ端子SW、帰還端子FB、出力監視端子OS及びグランド端子GNDが設けられ、IC200の外部より入力電圧Vinが入力端子INに供給され、スイッチ端子SWと出力端子OUTとの間にコイルL1が直列に介在している。出力端子OUTはコンデンサC1を介してグランドに接続される。出力端子OUTは抵抗R1の一端に接続され、抵抗R1の他端は抵抗R2を介してグランドに接続される。抵抗R1及びR2間の接続ノードが帰還端子FBに接続される。また、出力監視端子OSには出力電圧Voutが加えられ、グランド端子GNDはグランドに接続される。
IC200は、出力段回路MMと、出力段回路MMを制御するための主制御回路210と、を備える。IC200における出力段回路MMの構成はIC100におけるそれと同じであり、ゲートG1及びG2とトランジスタM1及びM2の状態との関係も第1実施形態で示した通りである。但し、ここでは、トランジスタM2のソースはセンス抵抗212aを介してグランドに接続されているものとする。第1実施形態と同様、トランジスタM1は出力トランジスタとして機能し、トランジスタM2は同期整流トランジスタとして機能する。コイルL1及びコンデンサC1は、スイッチ端子SWに現れる矩形波状のスイッチ電圧Vswを整流及び平滑化して出力電圧Voutを生成する整流平滑回路を構成する。抵抗R1及びR2間の接続ノードが帰還端子FBに接続されることで、その接続ノードに現れる分圧された電圧が帰還電圧Vfbとして帰還端子FBに入力される。
主制御回路210は、アンプAMP1と、PWMコンパレータであるコンパレータCMP1と、位相補償回路PPと、ランプ電圧生成回路Grampと、ロジック回路LLと、スイッチSW0と、スイッチ制御回路SWCと、軽負荷検出コンパレータCMP2と、を備え、それらの構成、動作及び接続関係は第1実施形態で示したものと同じである。但し、IC200において、アンプAMP1への入力はIC100のそれと異なる(詳細は後述)。尚、第1実施形態の記載を第2実施形態に適用する際、第1実施形態の“スイッチング電源装置1”、“IC100”は、夫々、第2実施形態では“スイッチング電源装置2”、“IC200”に読み替えられる。
主制御回路210は、更に、アンプAMP0と、位相補償回路211と、電流検出回路212と、クランプ回路213と、OR回路214と、逆電流強制回路215と、過電圧検出コンパレータCMP3及びCMP4と、を備える。
アンプAMP0は、電流出力型のトランスコンダクタンスアンプであって、主制御回路210においてエラーアンプとして機能する。アンプAMP0の反転入力端子には帰還端子FBに加わる電圧(即ち帰還電圧Vfb)が供給され、アンプAMP0の非反転入力端子には所定の基準電圧Vref1が供給される。基準電圧Vref1及び後述の基準電圧Vref2~Vref4は、互いに異なる正の電圧値を有する直流電圧であり、IC200内の図示されない基準電圧生成回路にて生成される。アンプAMP0は、帰還電圧Vfbと基準電圧Vref1との差分に応じた誤差電流信号I0を自身の出力端子から出力する。誤差電流信号I0による電荷は、誤差信号配線である配線WR0に対して入出力される。具体的には,アンプAMP0は、帰還電圧Vfbが基準電圧Vref1よりも低いときには配線WR0の電位が上がるようアンプAMP0から配線WR0に向けて誤差電流信号I0による電流を出力し、帰還電圧Vfbが基準電圧Vref1よりも高いときには配線WR0の電位が下がるよう配線WR0からアンプAMP0に向けて誤差電流信号I0による電流を引き込む。帰還電圧Vfb及び基準電圧Vref1間の差分の絶対値が増大するにつれて、誤差電流信号I0による電流の大きさも増大する。
位相補償回路211は、配線WR0とグランドとの間に設けられ、誤差電流信号I0の入力を受けて配線WR0上に誤差電圧Vcmpを生成する。位相補償回路211は抵抗211a及びコンデンサ211bの直列回路を含み、具体的には抵抗211aの一端が配線WR0に接続され、抵抗211aの他端がコンデンサ211bを介してグランドに接続される。抵抗211の抵抗値及びコンデンサ211bの静電容量値を適切に設定することにより誤差電圧Vcmpの位相を補償して出力帰還ループの発振を防ぐことができる。
電流検出回路212は、コイルL1に流れるコイル電流ILを所定のタイミングでサンプリングし、サンプリングしたコイル電流ILの値を示す電流検出信号Isnsを出力する。電流検出信号Isnsは電圧信号であるため、電流検出信号Isnsが表す電圧を、電圧Isnsと称することがある。スイッチ端子SWから出力端子OUTに向かう向きのコイル電流ILの極性は正であり、出力端子OUTからスイッチ端子SWに向かう向きのコイル電流ILの極性は負であるとする。コイル電流ILの極性が正であるとき電圧Isnsは正であり、且つ、コイル電流ILの極性が負であるとき電圧Isnsは負であるとする。電圧Isnsの絶対値は、コイル電流ILの絶対値に比例し、コイル電流ILの絶対値が増大するにつれて増大する。図24のスイッチング電源装置2において、電流検出回路212は、トランジスタM2のソースとグランドとの間に設けられたセンス抵抗212aを有し、トランジスタM2がオンとされている期間においてセンス抵抗212aの電圧降下をサンプリングすることで電圧Isnsを生成している。即ち、トランジスタ10Lに流れる電流を検出することを通じてコイル電流ILを検出しているが、電流検出回路212は、トランジスタM1に流れる電流を検出することを通じて又はコイルL1に流れる電流を直接検出することを通じて電圧Isnsを生成するようにしても良い。
IC200において、アンプAMP1の非反転入力端子には配線WR0に加わる誤差電圧Vcmpが供給され、アンプAMP1の反転入力端子には電圧Isnsが供給される。このため、IC200において、アンプAMP1は、誤差電圧Vcmpと電圧Isnsとの差分に応じた電流信号I1を自身の出力端子から出力することになる(この点はIC100と相違する)。第1実施形態と同様、アンプAMP1の出力端子はスイッチSW0の第1端E1_SW0に接続され、スイッチSW0の第2端E2_SW0はコンパレータCMP1の非反転入力端子に接続される。スイッチSW0の第2端E2_SW0とコンパレータCMP1の非反転入力端子とを接続する配線WR1に対比電圧Vcが加わる。
スイッチSW0がオンであるときに限り、電流信号I1による電荷はスイッチSW0を介し配線WR1に対して入出力される。具体的には、IC200におけるアンプAMP1は、スイッチSW0がオンであるという前提の下、電圧Isnsが誤差電圧Vcmpよりも低いときには配線WR1の電位が上がるようアンプAMP1から配線WR1に向けて電流信号I1による電流を出力し、電圧Isnsが誤差電圧Vcmpよりも高いときには配線WR1の電位が下がるよう配線WR1からアンプAMP1に向けて電流信号I1による電流を引き込む。電圧Isns及び誤差電圧Vcmp間の差分の絶対値が増大するにつれて、電流信号I1による電流の大きさも増大する。
位相補償回路PPは、配線WR1とグランドとの間に設けられ、電流信号I1の入力を受けて配線WR1上に対比電圧Vcを生成する。コンパレータCMP1及びランプ電圧生成回路Grampの動作については第1実施形態で述べた通りである。信号Spwmに応じたロジック回路LLの動作も第1実施形態で述べた通りである。IC200において、アンプAMP0は、帰還電圧Vfbと基準電圧Vref1とが等しくなるように電流信号I0を生成するため、スイッチング動作の実行を通じ、出力電圧Voutが、基準電圧Vref1と抵抗R1及びR2による分圧比とに応じた所定の目標電圧Vtgにて安定化される。
上述の如く、スイッチング電源装置2では、出力電圧Voutとコイル電流ILの双方に基づき出力帰還制御を行う電流モード制御方式が採用されている。コイル電流ILに応じた電圧IsnsがアンプAMP1に帰還入力されており、アンプAMP1の作用により、誤差電圧Vcmpが上昇するとコイル電流ILが増大し、誤差電圧Vcmpが低下するとコイル電流ILが減少する。このように、コイル電流ILの大きさを誤差電圧Vcmpに応じて制御することができ、よって、誤差電圧Vcmpに制限をかけることを通じてコイル電流ILを間接的に制限することが可能となる。
クランプ回路213は誤差電圧Vcmpの可変範囲に制限を設けることでコイル電流ILの可変範囲を制限する(詳細には、スイッチング動作の実行中におけるコイル電流ILの可変範囲を制限する)。図25(a)及び(b)に示す如く、クランプ回路213の状態は、ロジック回路LLの制御の下、誤差電圧Vcmpの可変範囲を所定の通常可変範囲とする通常クランプ状態、及び、誤差電圧Vcmpの可変範囲を所定の拡張可変範囲とする拡張クランプ状態の何れかとされる。
図25(a)に示す如く、通常可変範囲は、所定の下限電圧値Vmin1以上且つ所定の上限電圧値Vmax以下の電圧範囲である。故に、通常クランプ状態において、クランプ回路213は、配線WR0における誤差電圧Vcmpの値が下限電圧値Vmin1を下回らないように且つ上限電圧値Vmaxを上回らないように誤差電圧Vcmpに制限を加える。誤差電圧Vcmpの値が下限電圧値Vmin1と等しいとき、アンプAMP1を含む出力帰還ループは電圧Isnsの値を当該下限電圧値Vmin1に一致させるように電流信号I1を生成する。同様に、誤差電圧Vcmpの値が上限電圧値Vmaxと等しいとき、アンプAMP1を含む出力帰還ループは電圧Isnsの値を当該上限電圧値Vmaxに一致させるように電流信号I1を生成する。故に、電圧Isnsの値が、下限電圧値Vmin1、上限電圧値Vmaxと一致しているときのコイル電流ILの値を、夫々、“Imin1”、“Imax”で表すと、通常クランプ状態において、コイル電流ILの可変範囲は、電流下限値Imin1以上且つ電流上限値Imax以下に制限されることになる。
図25(b)に示す如く、拡張可変範囲は、所定の下限電圧値Vmin2以上且つ所定の上限電圧値Vmax以下の電圧範囲である。故に、拡張クランプ状態において、クランプ回路213は、配線WR0における誤差電圧Vcmpの値が下限電圧値Vmin2を下回らないように且つ上限電圧値Vmaxを上回らないように誤差電圧Vcmpに制限を加える。誤差電圧Vcmpの値が下限電圧値Vmin2と等しいとき、アンプAMP1を含む出力帰還ループは電圧Isnsの値を当該下限電圧値Vmin2に一致させるように電流信号I1を生成する。同様に、誤差電圧Vcmpの値が上限電圧値Vmaxと等しいとき、AMP1を含む出力帰還ループは電圧Isnsの値を当該上限電圧値Vmaxに一致させるように電流信号I1を生成する。故に、電圧Isnsの値が、下限電圧値Vmin2、上限電圧値Vmaxと一致しているときのコイル電流ILの値を、夫々、“Imin2”、“Imax”で表すと、拡張クランプ状態において、コイル電流ILの可変範囲は、電流下限値Imin2以上且つ電流上限値Imax以下に制限されることになる。
誤差電圧Vcmp及びコイル電流ILの夫々の可変範囲について、上限値(上限電圧値、上限電流値)及び下限値(下限電圧値、下限電流値)は、極性も考慮した値であり、任意の正の値は任意の負の値よりも大きく、負の値において、その絶対値が大きくなるほど、値は小さくなると解釈される。“Vmin2<0<Vmin1<Vmax”且つ“Imin2<0<Imin1<Imax”が成立する。故に例えば、“Vcmp≧Vmin1”となることで“IL≧Imin1”が成立しているときには正のコイル電流ILが流れ、“0>Vcmp≧Vmin2”となることで“0>IL≧Imin2”が成立しているときには負のコイル電流ILが流れる。例えば、電流値Imin2、Imin1、Imaxは、夫々、-3A(アンペア)、0.4A、3Aである。
誤差電圧Vcmpの上限設定を通じてコイル電流ILに上限を設けることは、出力段回路MM及びコイルL1に過電流が流れることを抑止するための過電流保護として機能する。一方、スイッチング電源装置2は、コイルL1に正の電流を流すことを通じて、出力電圧Voutを正の目標電圧Vtgにて安定化させ且つ出力端子OUTに繋がる負荷LDに電力を供給するものであるから、本来、コイルL1に負の電流(即ち、出力端子OUTからスイッチ端子SWに向かう電流であり、以下、逆電流と称することもある)を流すべきではない。通常クランプ状態では、コイル電流ILの下限を正の値“Imin1”に設定することで、逆電流の発生を抑止している(逆電流保護を働かせている)。一般的には、逆電流保護を常に働かせ続けることで十分とも言えるが、スイッチング電源装置2では、或る条件下で意図的に拡張クランプ状態を利用して逆電流を発生させる。これの意義については後述の説明から明らかとなる。
軽負荷検出コンパレータCMP2は、軽負荷状態を検出するための比較器であって、自身の非反転入力端子に入力される帰還電圧Vfbと自身の反転入力端子に入力される基準電圧Vref2とを比較して、その比較結果を示す制御信号SLPを出力する。この比較においてはヒステリシスが設定されている。ここでは、帰還電圧Vfbが基準電圧Vref2よりも低く制御信号SLPがローレベルである状態を起点として、コンパレータCMP2は、帰還電圧Vfbが基準電圧Vref2よりも高くなるとハイレベルの制御信号SLPを出力し、その後、帰還電圧Vfbが電圧(Vref2-ΔHYS2)よりも低くなると制御信号SLPのレベルをハイレベルからローレベルに切り替えるものとする。電圧(Vref2-ΔHYS2)は基準電圧Vref2よりも正のヒステリシス電圧ΔHYS2だけ低い電圧である。
過電圧検出コンパレータCMP3及びCMP4は、共に、過電圧状態(出力電圧Voutが過剰に高くなっている状態)を検出するための比較器であり、過電圧検出コンパレータCMP3及びCMP4並びにOR回路22により、過電圧検出回路が形成されている。
過電圧検出コンパレータCMP3は、自身の非反転入力端子に入力される帰還電圧Vfbと自身の反転入力端子に入力される基準電圧Vref3とを比較し、その比較結果を示す信号Sig3を出力する。この比較においてはヒステリシスが設定されている。ここでは、帰還電圧Vfbが基準電圧Vref3よりも低く信号Sig3がローレベルである状態を起点として、コンパレータCMP3は、帰還電圧Vfbが基準電圧Vref3よりも高くなるとハイレベルの信号Sig3を出力し、その後、帰還電圧Vfbが電圧(Vref3-ΔHYS3)よりも低くなると信号Sig3のレベルをハイレベルからローレベルに切り替えるものとする。電圧(Vref3-ΔHYS3)は基準電圧Vref3よりも正のヒステリシス電圧ΔHYS3だけ低い電圧である。
過電圧検出コンパレータCMP4は、自身の非反転入力端子に入力される出力電圧Voutと自身の反転入力端子に入力される基準電圧Vref4とを比較し、その比較結果を示す信号Sig4を出力する。この比較においてはヒステリシスが設定されている。ここでは、出力電圧Voutが基準電圧Vref4よりも低く信号Sig4がローレベルである状態を起点として、コンパレータCMP4は、出力電圧Voutが基準電圧Vref4よりも高くなるとハイレベルの信号Sig4を出力し、その後、出力電圧Voutが電圧(Vref4-ΔHYS4)よりも低くなると信号Sig4のレベルをハイレベルからローレベルに切り替えるものとする。電圧(Vref4-ΔHYS4)は基準電圧Vref4よりも正のヒステリシス電圧ΔHYS4だけ低い電圧である。
OR回路214は、信号Sig3及びSig4の論理和信号を制御信号OVP_DETとして出力する。即ち、OR回路214は、信号Sig3及びSig4の内、少なくとも一方がハイレベルであるときにハイレベルの制御信号OVP_DETを出力し、信号Sig3及びSig4の双方がローレベルであるときに限りローレベルの制御信号OVP_DETを出力する。ハイレベルの信号Sig3、ハイレベルの信号Sig4及びハイレベルの制御信号OVP_DETは、何れも、出力電圧Voutが過剰に高くなっている過電圧状態の発生を示す過電圧検出信号であると言え、コンパレータCMP3及びCMP4並びにOR回路214から成る過電圧検出回路は、帰還電圧Vfb又は出力電圧Voutに基づき出力電圧Voutが過電圧状態にあるか否かを検出して出力電圧Voutが過電圧状態にあるときに、その旨を示す過電圧検出信号を出力する、と言える。制御信号SLP及びOVP_DETはロジック回路LLに入力される。
帰還電圧Vfbが単調に上昇する過程において、まず帰還電圧Vfbが基準電圧Vref2よりも高くなり、その後に帰還電圧Vfbが基準電圧Vref3より高くなるよう、基準電圧Vref3は基準電圧Vref2よりも高い電圧に設定されている。また、基準電圧Vref4は、基準電圧Vref3よりも更に高く、且つ、帰還電圧Vfbが基準電圧Vref2と一致するときの出力電圧Voutよりも更に高い。ヒステリシス電圧ΔHYS2~ΔHYS4は互いに異なっていても良いが、ここでは互いに等しいものとする。
逆電流強制回路215は、配線WR0に接続され、信号Sig4がハイレベルであるときに作動して配線WR0における誤差電圧Vcmpの値を、アンプAMP0から出力される誤差電流信号I0に依らず、クランプ回路213が定める下限電圧値まで低下させる。ここにおける下限電圧値は、クランプ回路213が通常クランプ状態であればVmin1であり、クランプ回路213が拡張クランプ状態であればVmin2である。
具体的には例えば、逆電流強制回路215は、配線WR0と電圧値Vmin2より低い電圧が加わる電源端216との間に挿入された、定電流回路215a及びNチャネル型のMOSFET215bの直列回路から成り、MOSFET215bのゲートに信号Sig4を与えておく。信号Sig4がハイレベルであるとき、定電流回路215aは、配線WR0から電源端216に向けてMOSFET215bを介し定電流を流すように動作し、これにより、誤差電圧Vcmpがクランプ回路213により定められる下限電圧値まで速やかに低下する。これが実現されるよう、定電流回路215aが配線WR0から引き込む電流の大きさは、アンプAMP0が配線WR0に向けて吐きだすことができる電流の最大値よりも十分に大きく設定される。信号Sig4がローレベルであるとき、逆電流強制回路215は非作動となる。逆電流強制回路215が非作動であるとき、配線WR0及び電源端216間の電路が遮断され、定電流回路215aは配線WR0に対して電流を入出力しない。
IC200の位相補償回路PPとして、上述の実施例EX1_1~EX1_6の任意の何れかに示した位相補償回路(例えば、位相補償回路PP10、PP20、PP30、PP40、PP50又はPP60)を用いることができる。IC200において、スイッチSW0及び位相補償回路PP内の各スイッチの状態制御は、実施例EX1_1~EX1_6の任意の何れかに示したものと同様である。外部装置(マイクロコンピュータ等;不図示)からの信号に基づきIC200の制御モードがオートモードから強制PWMモードに遷移されることがある。スイッチング動作が停止している状態から外部装置からの信号に基づき強制PWMモードに遷移する際に、実施例EX1_1~EX1_6の任意の何れかに示した方法でスイッチング動作を開始すれば、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティDonでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。
第2実施形態は、以下の実施例EX2_1~EX2_3を含む。第2実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の実施例EX2_1~EX2_3に適用され、各実施例において、上述の事項と矛盾する事項については各実施例での記載が優先されて良い。また矛盾無き限り、実施例EX2_1~EX2_3の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる(即ち複数の実施例の内の任意の2以上の実施例を組み合わせることも可能である)。
[実施例EX2_1]
実施例EX2_1を説明する。実施例EX2_1において、IC200は、スイッチング電源装置2の外部に設けられた外部装置(マイクロコンピュータ等;不図示)から、強制PWMモードへの移行を指示する強制PWMモード指定信号を受けていないものとする。
まず制御信号OVP_DETがローレベルに維持されていることを前提とし、スイッチング電源装置2で実現される軽負荷制御について説明する。制御信号OVP_DETがローレベルに維持されているときには、クランプ回路213が通常クランプ状態(図25(a)参照)とされている。
IC200による軽負荷制御は、軽負荷時に(即ち負荷LDの消費電力が相応に小さいときに)実行される制御であって、誤差電圧Vcmpの下限設定を通じてコイル電流ILの最小電流がゼロを下回らないように制限するコイル電流制限制御と、その制限の結果として出力電圧Voutが目標電圧Vtgよりも高い所定電圧(図26のVthに相当)にまで上昇したときにスイッチング動作を停止させるスリープ制御(スイッチング停止制御)と、から成る。
図26は、軽負荷制御の動作に関わる波形図である。スイッチング動作が実行されているとき、コイル電流ILはPWM周期にて変動する。図26に示される各波形(特にコイル電流ILの波形)は模式的なものであり、実際の波形とは異なり得る。また、出力電圧Voutが所定電圧Vthと一致するときに帰還電圧Vfbが基準電圧Vref2と一致し、且つ、出力電圧Voutが所定電圧Vthと一致するときに帰還電圧Vfbが電圧(Vref2-ΔHYS2)と一致するものとする。
制御信号SLPがローレベルであってスイッチング動作が実行されている状態を起点として、負荷LDの消費電力が相当に低い電力に向けて小さくなっていく状況(即ち負荷LDが軽くなっていく状況)を想定する。この場合、出力帰還制御を通じてアンプAMP0は誤差電圧Vcmpを低下させてゆき、これに伴ってコイル電流ILも低下してゆく。そして、誤差電圧Vcmpの値が下限電流値Imin1に対応する下限電圧値Vmin1まで低下すると、更なる誤差電圧Vcmpの低下が制限されるため、コイル電流ILが下限電流値Imin1の近辺に維持されることになる。つまり、コイル電流IL(詳細には例えばPWM周期におけるコイル電流ILの平均値)の低下は、逆電流の発生を抑止すべく、ゼロよりも大きい下限電流値Imin1までに制限される。
コイル電流ILが下限電流値Imin1まで低下しても、出力段回路MMから出力端子OUTに向かう電力が負荷LDの消費電力よりも高い場合、出力電圧Voutが目標電圧Vtgを超えて上昇してゆき、出力電圧Voutが所定電圧Vthに達すると制御信号SLPがローレベルからハイレベルに切り替わる。ロジック回路LLは、制御信号SLPがハイレベルであるときにはスイッチング動作を停止させるスリープ制御を行う。スイッチング動作の停止とは、信号Spwmに依らず、トランジスタM1及びM2の双方をオフ状態に維持することを指す。
スイッチング動作の停止を通じて出力電圧Voutが低下してき、出力電圧Voutが所定電圧Vthよりも低い所定電圧Vthまで低下すると、制御信号SLPがハイレベルからローレベルに切り替わる。ロジック回路LLは、制御信号SLPのハイレベルからローレベルへの切り替えを受けてスイッチング動作を再開させる。
以後、軽負荷状態(即ち、スイッチング動作においてコイル電流ILが下限電流値Imin1まで低下していても出力電圧Voutが上昇していくような状態)が維持されている間は、スイッチング動作の停止及び再開が繰り返されて出力電圧Voutが概ね電圧Vth及びVth間を往復することになる。ハイレベルの制御信号SLPはスイッチング電源装置2の状態が軽負荷状態であることを示す信号として機能する。このような軽負荷制御により、軽負荷時にスイッチング動作が間欠的に実行されることになりスイッチングロスの低減を通じて効率の向上が図られる。また、スリープ制御が行われているときには、アンプAMP0、アンプAMP1、コンパレータCMP1及びランプ電圧生成回路Grampの動作を停止させると良く、これにより消費電力の低減が図られる。
ここで、スイッチング電源装置2からコンパレータCMP3及びCMP4、OR回路214並びに逆電流強制回路215を削除した構成を有し、且つ、クランプ回路213を常に通常クランプ状態とした仮想スイッチング電源装置を想定する。仮想スイッチング電源装置において、何らかの故障が発生している場合、故障の種類によっては出力電圧Voutが異常に上昇してゆくこともありえる。そのような故障が発生しているときに、出力電圧Voutの異常な上昇を止めることができなければ、負荷LDを正常に動作させることができなくなる又は負荷LDにダメージを与えるおそれがある。出力電圧Voutに異常な上昇をもたらしうる故障を、便宜上、特定故障と称する。特定故障としては、天絡、トランジスタM1のリーク、出力電圧Voutに応じた電圧を伝達すべき電路のオープン故障等が考えられる。
特定故障が発生しているときにおいて、出力電圧Voutの異常な上昇を抑止すべく、スイッチング電源装置2では、制御信号OVP_DETを以下のように利用する。
図27は、制御信号SLP及びOVP_DETのレベルと、スイッチング制御の実行有無等との関係を示している。故障が無いのであれば、負荷LDの重さに依存して制御信号SLPがローレベルで維持される又は図26に示す如くローレベル及びハイレベル間で遷移する。
制御信号SLP及びOVP_DETが共にローレベルであるとき、ロジック回路LLは、スイッチング動作を実行し且つクランプ回路213を通常クランプ状態とする第1制御を行う。この際、誤差電圧VcmpはアンプAMP0の出力により制御されることとなる。
制御信号SLPがハイレベル且つ制御信号OVP_DETがローレベルであるとき、ロジック回路LLは、スイッチング動作を停止させる第2制御(スリープ制御)を行う。このとき、クランプ回路213の状態はコイル電流ILや出力電圧Voutに何ら影響を与えないので、通常クランプ状態及び拡張クランプ状態のどちらであっても良い。第2制御ではスイッチング動作が停止しているので、誤差電圧Vcmpはコイル電流ILや出力電圧Voutに何ら影響を与えない。
天絡やトランジスタM1のリークの発生時において制御信号SLP及びOVP_DETが共にハイレベルとなりうる。制御信号SLP及びOVP_DETが共にハイレベルであるとき、ロジック回路LLは、スイッチング動作を実行し且つクランプ回路213を拡張クランプ状態とする第3制御を行う。この際、信号Sig4がハイレベルであったならば逆電流強制回路215が作動し、アンプAMP0から出力される誤差電流信号I0に依らず誤差電圧Vcmpの値が強制的にVmin2とされる。信号Sig4がローレベルであったとしても、出力電圧Voutが過電圧状態となっているので、高い帰還電圧Vfbを受けてアンプAMP0が誤差電圧Vcmpを拡張クランプ状態での下限電圧値(Vmin2)まで低下させるよう動作する。即ち、第3制御ではコイル電流ILが負の電流になることを許容する態様でスイッチング動作が行われるので(典型的には例えば、コイル電流ILの値がImin2と一致するようにスイッチング動作が行われるので)、過電圧状態を解消又は回避することが可能となる(詳細な動作例は後述の実施例EX2_2で示される)。
出力電圧Voutに応じた電圧を伝達すべき電路が断線しているときなどにおいて(より具体的には例えば、抵抗R1がオープン破壊されていて帰還電圧Vfbが出力電圧Voutに依存せず0Vとなっているときにおいて)、制御信号SLPがローレベル且つ制御信号OVP_DETがハイレベルとなりうる。制御信号SLPがローレベル且つ制御信号OVP_DETがハイレベルであるとき、ロジック回路LLは、スイッチング動作を実行し且つクランプ回路213を拡張クランプ状態とする第4制御を行う。“Vref2<Vref3”であることから、制御信号SLPがローレベルであるならば信号Sig3もローレベルとなっている。故に、制御信号SLPがローレベル且つ制御信号OVP_DETがハイレベルとなるケースは、信号Sig4がハイレベルとなるケースに限られる。故に、第4制御が行われる際には、逆電流強制回路215が作動し、アンプAMP0から出力される誤差電流信号I0に依らず誤差電圧Vcmpの値が強制的にVmin2とされる。故に第4制御では、第3制御と同様に、コイル電流ILが負の電流になることを許容する態様でスイッチング動作が行われるので(典型的には例えば、コイル電流ILの値がImin2と一致するようにスイッチング動作が行われるので)、過電圧状態を解消又は回避することが可能となる。
但し、例外処理として、制御信号OVP_DETがハイレベルからローレベルに切り替わった後(即ち過電圧状態の解消が検出された後)、所定時間tHLDが経過するまでは、ロジック回路LLは、制御信号SLPのレベルがハイレベルであるかローレベルであるかに依らずスイッチング動作を継続実行し且つクランプ回路213を拡張クランプ状態に維持する(例外処理の作用・効果については後述の実施例EX2_2で示される)。制御信号OVP_DETがハイレベルよりローレベルに切り替わってから所定時間tHLDが経過すると、原則通り、制御信号SLP及び制御信号OVP_DETに基づき上記の第1~第4制御が行われる。
第2制御が実行されている状態は、オートモードでのスリープ制御によりスイッチング動作が停止している状態に相当する。第2制御(スリープ制御)によりスイッチング動作が停止している状態から、第3制御又は第4制御によりスイッチング動作が開始される状態への遷移は、強制PWMモードへの遷移に相当する。ここにおける強制PWMモードへの遷移タイミングが、実施例EX1_1~EX1_6の任意の何れかおける強制PWMモードへの遷移タイミング(例えば、タイミングTA1、TB1、TC1、TD1)に相当していて良く、その遷移に関わる各スイッチの状態制御は、実施例EX1_1~EX1_6で示した通りである。第2制御から第3制御又は第4制御への切り替わり時において、アンプAMP1が相応に電流を引き込むよう動作することが見込まれるが、実施例EX1_1~EX1_6で示した構成及び動作を用いれば、強制PWMモードへの遷移時の特定期間において確実にスイッチング動作を開始させることができ、結果、速やかに過電圧状態を解消することが可能となる(具体的な動作例は実施例EX2_2にて示される)。
[実施例EX2_2]
実施例EX2_2を説明する。実施例EX2_2では、特に、特定故障として、天絡又はトランジスタM1のリークが発生する状況を想定する。天絡とは、入力端子INがトランジスタM1を介することなくスイッチ端子SW又は出力端子OUTに短絡している状況の他、入力端子INがスイッチ端子SW又は出力端子OUTに対しトランジスタM1を介することなく或る程度の抵抗値(例えば数10Ω~数キロΩ)を有する抵抗成分を介して接続されている状況を含む。トランジスタM1のリークとは、トランジスタM1がオフ状態であるのにも関わらず、入力端子INからスイッチ端子SWに向けてトランジスタM1を介して無視できない電流が流れる故障を指す。尚、実施例EX2_2において、IC200は、スイッチング電源装置2の外部に設けられた外部装置(マイクロコンピュータ等;不図示)から、強制PWMモードへの移行を指示する強制PWMモード指定信号を受けていないものとする。
図28に、制御信号SLP及びOVP_DETの波形例を、スイッチング動作の実行有無などと共に示す。時間の進行につれて、タイミングTH1、TH2、TH3、TH4が、この順番で訪れる。タイミングTH1より前において、特定故障を含む一切の故障は発生しておらず、制御信号SLP及びOVP_DETが共にローレベルとなっていて、スイッチング動作は継続実行され且つクランプ回路213は通常クランプ状態とされている。但し、負荷LDが軽いこと又は天絡等の故障に起因し、タイミングTH1にて制御信号SLP及びOVP_DETの内、制御信号SLPのみがローレベルからハイレベルに切り替わる。そうすると、ロジック回路LLはスイッチング動作を停止させる。
スイッチング動作の停止を含む軽負荷制御により、通常は出力電圧Voutが低下して過電圧状態には至らないのであるが、図28の例では、天絡等の影響により、タイミングTH2において制御信号OVP_DETがローレベルからハイレベルに切り替わる。そうすると、ロジック回路LLはタイミングTH2から(又はタイミングTH2の後、遅滞なく)クランプ回路213を拡張クランプ状態としつつスイッチング動作を再開する。この際、誤差電圧Vcmpの値がVmin2に向かうので負のコイル電流ILが流れるようスイッチング動作が行われることになり、出力電圧Voutの低下が見込める。図28の例では、タイミングTH3にて制御信号OVP_DETがハイレベルからローレベルに切り替わり、その後、所定時間tHLDの経過を経てタイミングTH4に至る。この場合、タイミングTH2及びTH4間では、制御信号SLPのレベルに依らずスイッチング動作が継続実行され且つクランプ回路213が拡張クランプ状態に維持されることになる。タイミングTH4の後、制御信号SLP及び制御信号OVP_DETに基づく上記の第1~第4制御が行われるが、図28の例では、タイミングTH1以降において軽負荷状態の継続により制御信号SLPがハイレベルに維持されていることからタイミングTH4にてスイッチング動作が停止される。尚、図28では、タイミングTH2及びTH3間に逆電流強制回路215が作動する例が示されているが、タイミングTH2及びTH3間で回路215が作動しないケースもある。
図29に、図28のタイミングTH1よりも後の期間における幾つかの信号波形を示す。尚、図29に示される各波形(特にコイル電流IL及びスイッチング電圧Vswの波形)は模式的なものであり、実際の波形とは異なり得る。
タイミングTH1よりも後において、スイッチング動作の停止を含む軽負荷制御により、通常は出力電圧Voutが低下して過電圧状態には至らないのであるが、図29の例では、天絡等の影響により出力電圧Voutが上昇してゆき、タイミングTH2において帰還電圧Vfbが基準電圧Vref3に達することで(或いは出力電圧Voutが基準電圧Vref4に達することで)制御信号OVP_DETがローレベルからハイレベルに切り替わる。尚、タイミングTH1よりも後であって且つタイミングTH2に至る前では、ハイレベルの制御信号SLPに基づく軽負荷制御によりスイッチング動作が停止されており、また帰還電圧Vfbが相応に高いことからアンプAMP0により誤差電圧Vcmpがクランプ回路213にて定められる通常可変範囲の下限(Vmin1)にまで低下せしめられている。タイミングTH1及びTH2間では、スイッチング動作が停止されているのであるからコイル電流ILはゼロである。
タイミングTH2にて制御信号OVP_DETがローレベルからハイレベルに切り替わると、ロジック回路LLはクランプ回路213を拡張クランプ状態としつつスイッチング動作を再開する。この際、過電圧状態の出力電圧Voutに対応する高い帰還電圧Vfbに基づきアンプAMP0が誤差電圧Vcmpを拡張クランプ状態での下限電圧値(Vmin2)まで低下させるよう動作する。或るいは、信号Sig4がハイレベルとなっていれば、逆電流強制回路215の作動により誤差電圧Vcmpの値が強制的にVmin2に向かう。何れにせよ、速やかに誤差電圧Vcmpの値がVmin2に向かう。そうすると、タイミングTH2からのスイッチング動作により、コイルL1に負の電流が流れて出力電圧Vout及び帰還電圧Vfbが低下してゆく(但し、タイミングTH2直後において短時間だけ出力電圧Vout及び帰還電圧Vfbが過渡的に上昇することもあり得る)。
図29の例では、タイミングTH2の直後において誤差電圧Vcmpの値がVmin2とされることによりオンデューティが十分に低い状態でスイッチング動作が再開され、コイル電流ILが下限電圧値Vmin2に対応する下限電流値Imin2に向けて低下してゆく過渡応答を経て、コイル電流ILが概ね下限電流値Imin2にて安定化し、その後、タイミングTH3にて帰還電圧Vfbが電圧(Vref3-ΔHYS3)未満まで低下している。
そうすると、タイミングTH3にて信号Sig3がハイレベルからローレベルへ切り替わる。また、タイミングTH3では信号Sig4もローレベルになっている。故に、タイミングTH3にて制御信号OVP_DETがハイレベルからローレベルに切り替わり、その後、所定時間tHLDの経過を経てタイミングTH4に至る。タイミングTH2及びTH4間では制御信号SLPのレベルに依らずスイッチング動作が継続実行され且つクランプ回路213が拡張クランプ状態に維持される。タイミングTH2及びTH3間での出力電圧Voutの低下に伴い、タイミングTH3及びTH4間では信号Sig4がローレベルとなっており、逆電流強制回路215が作動しないので、出力電圧Voutを所望の目標電圧Vtgにて安定化させようとする出力帰還制御(出力電圧Voutに応じて誤差電圧Vcmpが決まる出力帰還制御)が機能する。このためコイル電流ILは下限電流値Imin2を起点にして上昇する。
図29の例では、天絡又はトランジスタM1のリークにより入力端子INからコンデンサC1に流れ込む電流と、コンデンサC1から負荷LDに流れる電流とが概ね等しいことが想定されており、故に、タイミングTH3直後の過渡応答を経て、少なくともタイミングTH4の直前ではコイル電流ILがゼロ近辺で安定化している(コイル電流ILがゼロ近辺となることで出力電圧Voutが目標電圧Vtgに落ち着くことになるため)。
タイミングTH4の後、制御信号SLP及び制御信号OVP_DETに基づく上記の第1~第4制御が行われるが、図29の例では(図29に対応する図28も参照)、タイミングTH1以降において軽負荷状態の継続により制御信号SLPがハイレベルで維持されることが想定されており、故にタイミングTH4にてスイッチング動作が停止される。図29の例とは異なるが、タイミングTH4において制御信号SLPがローレベルとなっているならば、タイミングTH4以後もスイッチング動作は継続実行される。
本実施例の如く、過電圧状態の検出時に誤差電圧Vcmpを強制的に負のコイル電流ILに対応するVminにまで低下させつつスイッチング動作を再開させることにより(軽負荷制御によるスイッチング動作の停止制御からPWM制御に切り替えることにより)、出力電圧Voutを低下させて過電圧状態を解消することが可能となる。
但し、負のコイル電流ILを流す際に、コイル電流ILの絶対値を大きくし過ぎると、コイルL1又はトランジスタM2が劣化するおそれがあるため、コンデンサC1から引き込む電流の大きさを適切に制限すべきである。この点に関し、スイッチング電源装置2では、負のコイル電流ILを流すための電圧Vcmpが適切に設定されているため(上記劣化が生じないようにVmin2が定められているため)、上記のような劣化を抑制することができる。
また、タイミングTH3にてスイッチング動作を停止させたならばコイル電流ILの絶対値が大きな状態でスイッチング動作が停止されることになる。このとき、大きな絶対値を有するコイル電流ILは、トランジスタM1のソース-ドレイン間に並列形成された寄生ダイオードを通じて入力端子INに流れこむこととなるが、そのような大電流を寄生ダイオードに流すことはトランジスタM1にダメージを与え、トランジスタM1の劣化に繋がる。また、寄生ダイオードを介した大電流の流れは、IC200内におけるトランジスタM1周辺の回路動作にも不都合な影響を与え得る(不都合な寄生動作が発生し得る)。上述の如く、制御信号OVP_DETがハイレベルからローレベルに切り替わってから所定時間tHLDが経過した後に軽負荷制御に切り替えるようにすることで、トランジスタの劣化や寄生動作を防ぐことができる。
図28及び図29の動作例において、タイミングTH1からタイミングTH2の直前までの状況は、オートモードでのスリープ制御によりスイッチング動作が停止している状況に相当する。そして、タイミングTH2にて強制PWMモードに遷移されると考えることができる。ここにおける強制PWMモードへの遷移タイミングが、実施例EX1_1~EX1_6の任意の何れかおける強制PWMモードへの遷移タイミング(例えば、タイミングTA1、TB1、TC1、TD1)に相当していて良く、その遷移に関わる各スイッチの状態制御は、実施例EX1_1~EX1_6で示した通りである。タイミングTH2及びタイミングTH2直後において、アンプAMP1が相応に電流を引き込むよう動作することが見込まれるが、実施例EX1_1~EX1_6で示した構成及び動作を用いれば、強制PWMモードへの遷移時の特定期間において確実にスイッチング動作を開始させることができ、結果、速やかに過電圧状態を解消することが可能となる。
尚、図28及び図29の動作例のような、出力電圧Voutに応じた帰還電圧VfbがIC200に入力されるケースだけを考慮したときには、逆電流強制回路215は必須ではなく、またコンパレータCMP4も省略可能である。但し、抵抗R1がオープン破壊される/パターンから外れる等の故障が発生した場合には、出力電圧Voutが過電圧となっても信号Sig3がハイレベルとならず、また帰還電圧Vfbが0Vとなるが故に、アンプAMP0は誤差電圧Vcmpを高める向きの電流信号I0を出力することになる。これを考慮して、IC200では、コンパレータCMP4の出力をも用いて過電圧の有無を検出するように、コンパレータCMP4の出力信号Sig4がハイレベルであるときには、帰還電圧Vfbが0V等になっている可能性に備えて、逆電流強制回路215を作動させるようにしている。
[実施例EX2_3]
実施例EX2_3を説明する。図1のIC100及び図24のIC200において、スイッチSW0は、帰還電圧Vfbに応じた信号をPWMコンパレータCMP1に伝搬する帰還経路中に挿入された帰還経路スイッチである。スイッチSW0の挿入位置を、帰還経路中において、上述したものから変形することも可能である。
例えば、図30に示すようなIC200の変形構成が採用されても良い。図30におけるIC200の変形構成では、図24のIC200を基準として、スイッチSW0の挿入位置だけが変形されている。具体的には、図30に示す如く、IC200の変形構成では、アンプAMP1の出力端子が配線WR1を介してコンパレータCMP1の非反転入力端子に直接接続されている一方で、配線WR0にスイッチSW0が直列に挿入される。より具体的には、アンプAMP0の出力端子と抵抗211aと定電流回路215aとが共通接続されるノードと、アンプAMP1の非反転入力端子と、の間に、スイッチSW0が直列に挿入される。
図30のIC200の変形構成に対し、実施例EX1_1~EX1_3による技術、即ち、特定期間にてスイッチSW0をオフとしつつランプ電圧Vrampの可変範囲内の電圧(例えば出力電圧Voutに応じた電圧であって且つランプ電圧Vrampの可変範囲内の電圧)を対比電圧Vcの初期電圧に設定する第1方法を適用できる。この場合、特定期間においてアンプAMP1の非反転入力端子及び反転入力端子間の電位を強制的に同電位とするための回路をIC200の変形構成に追加しておき、特定期間においては、スイッチSW0をオフとしつつ上記回路を用いてアンプAMP1の非反転入力端子及び反転入力端子間の電位を強制的に同電位とする。そうすると、アンプAMP1は特定期間において電流の入出力を行わないので、特定期間において位相補償回路PP内の所定ノード(例えばND10又はND20)に発生した電圧(例えば“k×Vout”)を、位相補償抵抗部(例えばR10又はR20)を通じ対比電圧Vcの初期電圧として設定することができる。結果、制御モードの切り替えと同時にスイッチング動作を確実に開始することができ、最適なオンデューティDonでスイッチング動作を開始することで、オーバーシュートやアンダーシュートを防ぐことができる。図30のスイッチSW0(配線WR0に対して直列に挿入されたスイッチSW0)は、特定期間の終了時にオフからオンに切り替えられる。
<<第3実施形態>>
本発明の第3実施形態を説明する。第3実施形態では、第1又は第2実施形態と組み合わせて実施可能な技術、又は、第1及び第2実施形態に適用可能な変形技術を説明する。第3実施形態は、互いに組み合わせ可能な以下の実施例EX3_1~EX3_3を含む。
[実施例EX3_1]
実施例EX3_1を説明する。図31(a)は、実施例EX3_1に係るカーナビゲーション装置300の外観図であり、図31(b)は、カーナビゲーション装置300の概略構成ブロック図である。カーナビゲーション装置300は、スイッチング電源装置301と、DC/DCコンバータ302と、機能ブロック303と、を備える。スイッチング電源装置301として上述のスイッチング電源装置1又は2が用いられる。スイッチング電源装置301の入力電圧Vinは、カーナビゲーション装置300が搭載される車両に設置されたバッテリから供給されて良い。DC/DCコンバータ302は、スイッチング電源装置301の出力電圧Voutを所望の電圧値を有する1以上の直流電圧に変換し、得られた直流電圧を機能ブロック303に供給する。機能ブロック303は、DC/DCコンバータ302から供給される直流電圧に基づいて動作する。機能ブロック303は、カーナビゲーション装置300の各機能を実現する複数の構成要素を含み、表示装置、スピーカ、マイクロプロセッサ等を含む。尚、スイッチング電源装置301の出力電圧が、直接、機能ブロック303に供給されることもあり得る。
カーナビゲーション装置300においては、DC/DCコンバータ302と機能ブロック303とが、スイッチング電源装置301の負荷LDであると考えることができる。勿論、スイッチング電源装置1又は2は、カーナビゲーション装置に限らず、任意の負荷LDを内包する任意の機器に搭載されて良い。
[実施例EX3_2]
実施例EX3_2を説明する。IC100及びIC200において、帰還端子FBに出力電圧Voutを直接入力することも可能であり、この場合、帰還電圧Vfbは出力電圧Voutそのものとなる。帰還電圧Vfbが出力電圧Voutそのものであっても、帰還電圧Vfbが出力電圧Voutに応じた帰還電圧であることに変わりは無い。
[実施例EX3_3]
実施例EX3_3を説明する。
IC100及びIC200の各回路素子は半導体集積回路の形態で形成され、当該半導体集積回路を、樹脂にて構成された筐体(パッケージ)内に封入することで半導体装置が構成される。但し、複数のディスクリート部品を用いてIC100及びIC200内の回路と同等の回路を構成するようにしても良い。IC100又はIC200内に含まれるものとして上述した幾つかの回路素子(例えばトランジスタM1及びM2)は、IC100又はIC200外に設けられてIC100又はIC200に外付け接続されても良い。
任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。
トランジスタM1をPチャネル型のMOSFETにて構成するようにしても良く、この場合には、上述のスイッチング動作が実現されるように、トランジスタM1のゲートに供給される電圧レベルが上述のものから変形される。この他、FETのチャネル型は任意に変更可能である。
上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、MOSFETとして上述されたトランジスタを、接合型FET、IGBT(Insulated Gate Bipolar Transistor)又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第1電極、第2電極及び制御電極を有する。FETにおいては、第1及び第2電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。IGBTにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。IGBTに属さないバイポーラトランジスタにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
<<本発明の考察>>
上述の実施形態にて具体化された本発明について考察する。
本発明の一側面に係るスイッチング電源装置Wは、スイッチング動作により入力電圧(Vin)から出力電圧(Vout)を生成するための出力段回路(MM)と、前記出力電圧に応じた帰還電圧(Vfb)に基づき前記出力段回路をスイッチング動作させるPWM制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路(110、210)と、を備えたスイッチング電源装置において、前記主制御回路は、前記PWM制御において前記帰還電圧に応じて対比電圧(Vc)を生成する対比電圧生成部(AMP1等)と、前記PWM制御において前記対比電圧を周期的に電圧値が変化するランプ電圧(Vramp)と比較するPWMコンパレータ(CMP1)と、を有して、前記PWM制御において前記PWMコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、前記主制御回路は、前記帰還電圧に応じた信号を前記PWMコンパレータに伝搬する帰還経路中に挿入された帰還経路スイッチ(SW0)を更に有し、前記スリープ制御から前記PWM制御に切り替えられる際、前記PWM制御の1周期以上の特定期間(例えば図10のタイミングTA1-TA2間や図14のタイミングTB1-TB2間)において、前記帰還経路スイッチをオフとしつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記帰還経路スイッチをオンとすることで前記対比電圧生成部により前記対比電圧を制御することを特徴とする。
帰還経路スイッチが無い構成においてPWM制御へ切り替えられる際、PWM制御への切り替え時における出力電圧によっては、対比電圧の初期電圧が理想的でなくなる、又は、対比電圧がランプ電圧の可変範囲を逸脱してスイッチング動作が開始されないおそれもある。スイッチング電源装置Wによれば、PWM制御への切り替え後、スイッチング動作を即時且つ確実に開始することができ、最適なオンデューティにてスイッチング動作を開始することでオーバーシュートやアンダーシュートを防ぐことが可能となる。
尚、図1のIC100においては、アンプAMP1によって、スイッチング電源装置Wの対比電圧生成部が構成される(後述のスイッチング電源装置Wについても同様)。図24のIC200においては、アンプAMP1と、帰還端子FB及びアンプAMP1間に設けられる部品(アンプAMP0並びに回路211、213及び215)とによって、スイッチング電源装置Wの対比電圧生成部が構成される(後述のスイッチング電源装置Wについても同様)。位相補償回路PPも対比電圧生成部の構成要素に含まれる、と解しても良い。
具体的には例えば、スイッチング電源装置Wにおいて、前記主制御回路は、前記PWMコンパレータと前記帰還経路スイッチとの間に介在する、前記対比電圧が加わる特定配線(WR1)に接続されて、前記対比電圧の位相を補償するための位相補償回路(PP)と、遷移制御回路(SWC)と、を有し、前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加えても良い。
図1又は図24の構成においてスイッチ制御回路SWCが、スイッチング電源装置Wの遷移制御回路の機能を担う(後述のスイッチング電源装置Wについても同様)。
より具体的には例えば、スイッチング電源装置Wにおいて、前記位相補償回路は、複数のコンデンサを含み、所定ノード(例えば、ND10又はND20)に接続された位相補償容量部(例えば、C11及びC12、或いは、C21及びC22)と、前記特定配線と前記所定ノードとの間に設けられた位相補償抵抗部(例えばR10又はR20)と、を有し、前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加えると良い。
本発明の他の一側面に係るスイッチング電源装置Wは、スイッチング動作により入力電圧(Vin)から出力電圧(Vout)を生成するための出力段回路(MM)と、前記出力電圧に応じた帰還電圧(Vfb)に基づき前記出力段回路をスイッチング動作させるPWM制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路(110、210)と、を備えたスイッチング電源装置において、前記主制御回路は、前記PWM制御において前記帰還電圧に応じて対比電圧(Vc)を生成する対比電圧生成部(AMP1等)と、前記PWM制御において前記対比電圧を周期的に電圧値が変化するランプ電圧(Vramp)と比較するPWMコンパレータ(CMP1)と、前記対比電圧が加わる特定配線(WR1)に接続され、前記対比電圧の位相を補償する位相補償回路(PP)と、を有して、前記PWM制御において前記PWMコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、前記位相補償回路は、位相補償抵抗部と、位相補償容量部と、を有し、前記主制御回路は、前記スリープ制御から前記PWM制御に切り替えられる際、前記PWM制御の1周期以上の特定期間(例えば図18のタイミングTC1-TC2間や図21のタイミングTD1-TD2間)において、前記位相補償抵抗部における抵抗値を所定抵抗値から一時的に低下させつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記位相補償抵抗部における抵抗値を前記所定抵抗値に戻すことを特徴とする。
PWM制御へ切り替えられる際、PWM制御への切り替え時における出力電圧によっては、帰還電圧に応じた対比電圧生成部の入出力電流(特定配線に対する入出力電流)が相応に大きくなることがある。上記のような特定期間が設けられない仮想構成において、切り替え時に対比電圧生成部の入出力電流(特定配線に対する入出力電流)が相応に大きくなると、位相補償抵抗部の電圧降下も大きくなる。結果、対比電圧の初期電圧が理想的でなくなる、又は、対比電圧がランプ電圧の可変範囲を逸脱してスイッチング動作が開始されないおそれもある。スイッチング電源装置Wによれば、PWM制御への切り替えの際、位相補償抵抗部の抵抗値を一時的に低下させることで、このような不都合を解消又は抑制することができる。つまり、スイッチング電源装置Wによれば、PWM制御への切り替えの際、スイッチング動作を即時且つ確実に開始することができ、最適なオンデューティにてスイッチング動作を開始することでオーバーシュートやアンダーシュートを防ぐことが可能となる。
具体的には例えば、スイッチング電源装置Wにおいて、前記主制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える遷移制御回路(SWC)を有していて良い。
より具体的には例えば、スイッチング電源装置Wにおいて、前記位相補償容量部(例えば、C11及びC12、或いは、C21及びC22)は、所定ノード(例えば、ND10又はND20)に接続され、前記位相補償抵抗部(例えばR10又はR20)は、前記特定配線と前記所定ノードとの間に設けられ、前記遷移制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加えると良い。
また、スイッチング電源装置W又はWにおいて、前記対比電圧生成部は、前記PWM制御において、前記帰還電圧(Vfb)に基づき又は前記帰還電圧に応じて生成された信号(Vcmp)に基づき、前記特定配線との間で電流を入出力するアンプ(AMP1)を含んでいて良い。
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
1、2 スイッチング電源装置
100、200 スイッチング電源IC
MM 出力段回路
110、210 主制御回路
AMP0、AMP1 アンプ
CMP1~CMP4 コンパレータ
PP、PP10~PP60 位相補償回路
Gramp ランプ電圧生成回路
SWC スイッチ制御回路

Claims (18)

  1. スイッチング動作により入力電圧から出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき前記出力段回路をスイッチング動作させるPWM制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路と、を備えたスイッチング電源装置において、
    前記主制御回路は、
    前記PWM制御において前記帰還電圧に応じて対比電圧を生成する対比電圧生成部と、
    前記PWM制御において前記対比電圧を周期的に電圧値が変化するランプ電圧と比較するPWMコンパレータと、を有して、前記PWM制御において前記PWMコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、
    前記主制御回路は、前記帰還電圧に応じた信号を前記PWMコンパレータに伝搬する帰還経路中に挿入された帰還経路スイッチを更に有し、前記スリープ制御から前記PWM制御に切り替えられる際、前記PWM制御の1周期以上の特定期間において、前記帰還経路スイッチをオフとしつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記帰還経路スイッチをオンとすることで前記対比電圧生成部により前記対比電圧を制御する
    スイッチング電源装置。
  2. 前記主制御回路は、前記PWMコンパレータと前記帰還経路スイッチとの間に介在する、前記対比電圧が加わる特定配線に接続されて、前記対比電圧の位相を補償するための位相補償回路と、遷移制御回路と、を有し、
    前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える
    請求項1に記載のスイッチング電源装置。
  3. 前記位相補償回路は、
    複数のコンデンサを含み、所定ノードに接続された位相補償容量部と、
    前記特定配線と前記所定ノードとの間に設けられた位相補償抵抗部と、を有し、
    前記遷移制御回路は、前記特定期間において、前記帰還経路スイッチをオフとしつつ、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加える
    請求項2に記載のスイッチング電源装置。
  4. 前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、
    前記位相補償容量部は、第1端がグランドに接続され且つ第2端が前記所定ノードに接続された第1コンデンサと、第1端がグランドに接続された第2コンデンサを含み、
    前記スイッチ群は、前記第1コンデンサに並列接続された第1スイッチと、前記第2コンデンサの第2端を前記出力電圧の印加端又は前記所定ノードに切り替え接続する第2スイッチと、を含む
    請求項3に記載のスイッチング電源装置。
  5. 前記遷移制御回路は、
    前記スリープ制御が行われているとき、前記第1スイッチをオンとしつつ、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記出力電圧の印加端とすることで前記第2コンデンサを前記出力電圧を用いて充電しておき、
    前記スリープ制御から前記PWM制御に切り替えられる際に、前記第1スイッチをオンからオフに切り替えるとともに、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記所定ノードに切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させる
    請求項4に記載のスイッチング電源装置。
  6. 前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、
    前記位相補償容量部は、第1端がグランドに接続され且つ第2端が前記所定ノードに接続された第1コンデンサと、第1端が前記所定ノードに接続された第2コンデンサを含み、
    前記スイッチ群は、前記第1コンデンサに並列接続された第1スイッチと、前記第2コンデンサの第2端を前記出力電圧の印加端又は前記グランドに切り替え接続する第2スイッチと、を含む
    請求項3に記載のスイッチング電源装置。
  7. 前記主制御回路は、
    前記スリープ制御が行われているとき、前記第1スイッチをオンとしつつ、前記第2スイッチを介した前記第2コンデンサの第2端の接続先をグランドとし、
    前記スリープ制御から前記PWM制御に切り替えられる際に、前記第1スイッチをオンからオフに切り替えるとともに、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記出力電圧の印加端に切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させる
    請求項6に記載のスイッチング電源装置。
  8. 前記対比電圧生成部は、前記PWM制御において、前記帰還電圧に基づき又は前記帰還電圧に応じて生成された信号に基づき、前記特定配線との間で電流を入出力するアンプを含む
    請求項2~7の何れかに記載のスイッチング電源装置。
  9. スイッチング動作により入力電圧から出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき前記出力段回路をスイッチング動作させるPWM制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路と、を備えたスイッチング電源装置において、
    前記主制御回路は、
    前記PWM制御において前記帰還電圧に応じて対比電圧を生成する対比電圧生成部と、
    前記PWM制御において前記対比電圧を周期的に電圧値が変化するランプ電圧と比較するPWMコンパレータと、
    前記対比電圧が加わる特定配線に接続され、前記対比電圧の位相を補償する位相補償回路と、を有して、前記PWM制御において前記PWMコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、
    前記位相補償回路は、位相補償抵抗部と、位相補償容量部と、を有し、
    前記位相補償抵抗部は、前記特定配線と前記位相補償容量部との間に設けられ、
    前記主制御回路は、前記スリープ制御から前記PWM制御に切り替えられる際、前記PWM制御の1周期以上の特定期間において、前記位相補償抵抗部における抵抗値を所定抵抗値から一時的に低下させつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記位相補償抵抗部における抵抗値を前記所定抵抗値に戻す
    スイッチング電源装置。
  10. 前記位相補償容量部は、所定ノードに接続され、
    前記位相補償抵抗部は、前記特定配線と前記所定ノードとの間に設けられ、
    前記主制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える遷移制御回路を有する
    請求項9に記載のスイッチング電源装置。
  11. スイッチング動作により入力電圧から出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき前記出力段回路をスイッチング動作させるPWM制御又は前記出力段回路のスイッチング動作を停止させるスリープ制御を実行可能な主制御回路と、を備えたスイッチング電源装置において、
    前記主制御回路は、
    前記PWM制御において前記帰還電圧に応じて対比電圧を生成する対比電圧生成部と、
    前記PWM制御において前記対比電圧を周期的に電圧値が変化するランプ電圧と比較するPWMコンパレータと、
    前記対比電圧が加わる特定配線に接続され、前記対比電圧の位相を補償する位相補償回路と、を有して、前記PWM制御において前記PWMコンパレータの比較結果に基づき前記出力段回路をスイッチング動作させ、
    前記位相補償回路は、位相補償抵抗部と、位相補償容量部と、を有し、
    前記主制御回路は、前記スリープ制御から前記PWM制御に切り替えられる際、前記PWM制御の1周期以上の特定期間において、前記位相補償抵抗部における抵抗値を所定抵抗値から一時的に低下させつつ前記ランプ電圧の可変範囲内の電圧を前記対比電圧の初期電圧として設定することでスイッチング動作を開始させ、前記特定期間の後、前記位相補償抵抗部における抵抗値を前記所定抵抗値に戻し、
    前記主制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記位相補償回路内に発生させて発生電圧を前記位相補償回路を通じ前記対比電圧の初期電圧として前記特定配線に加える遷移制御回路を有し、
    前記位相補償容量部は、所定ノードに接続され、
    前記位相補償抵抗部は、前記特定配線と前記所定ノードとの間に設けられ、
    前記遷移制御回路は、前記特定期間において、前記ランプ電圧の可変範囲内の電圧を前記所定ノードに発生させて発生電圧を前記位相補償抵抗部を通じ前記対比電圧の初期電圧として前記特定配線に加える
    スイッチング電源装置。
  12. 前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、
    前記位相補償容量部は、第1端がグランドに接続され且つ第2端が前記所定ノードに接続された第1コンデンサと、第1端がグランドに接続された第2コンデンサを含み、
    前記スイッチ群は、前記第1コンデンサに並列接続された第1スイッチと、前記第2コンデンサの第2端を前記出力電圧の印加端又は前記所定ノードに切り替え接続する第2スイッチと、前記特定配線及び前記所定ノード間に設けられた抵抗に並列接続された第3スイッチと、を含み、
    前記抵抗と前記第3スイッチとの並列回路により前記位相補償抵抗部が構成され、
    前記所定抵抗値は前記抵抗の抵抗値であって、前記第3スイッチがオンとされることで前記位相補償抵抗部の抵抗値が前記所定抵抗値より小さくなる
    請求項11に記載のスイッチング電源装置。
  13. 前記遷移制御回路は、
    前記スリープ制御が行われているとき、前記第1スイッチをオンとしつつ、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記出力電圧の印加端とすることで前記第2コンデンサを前記出力電圧を用いて充電しておき、
    前記スリープ制御から前記PWM制御に切り替えられる際に、前記第1スイッチをオンからオフに切り替えるとともに、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記所定ノードに切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させ、
    前記特定期間において前記第3スイッチをオンとすることで、前記抵抗と前記第3スイッチとの並列回路による前記位相補償抵抗部の抵抗値を前記所定抵抗値よりも低下させ、前記特定期間の後、前記第3スイッチをオフとすることで前記抵抗の抵抗値を前記位相補償抵抗部の抵抗値とする
    請求項12に記載のスイッチング電源装置。
  14. 前記位相補償回路は、前記遷移制御回路により状態が制御される複数のスイッチから成るスイッチ群を更に有し、
    前記位相補償容量部は、第1端がグランドに接続され且つ第2端が前記所定ノードに接続された第1コンデンサと、第1端が前記所定ノードに接続された第2コンデンサを含み、
    前記スイッチ群は、前記第1コンデンサに並列接続された第1スイッチと、前記第2コンデンサの第2端を前記出力電圧の印加端又は前記グランドに切り替え接続する第2スイッチと、前記特定配線及び前記所定ノード間に設けられた抵抗に並列接続された第3スイッチと、を含み、
    前記抵抗と前記第3スイッチとの並列回路により前記位相補償抵抗部が構成され、
    前記所定抵抗値は前記抵抗の抵抗値であって、前記第3スイッチがオンとされることで前記位相補償抵抗部の抵抗値が前記所定抵抗値より小さくなる
    請求項11に記載のスイッチング電源装置。
  15. 前記主制御回路は、
    前記スリープ制御が行われているとき、前記第1スイッチをオンとしつつ、前記第2スイッチを介した前記第2コンデンサの第2端の接続先をグランドとし、
    前記スリープ制御から前記PWM制御に切り替えられる際に、前記第1スイッチをオンからオフに切り替えるとともに、前記第2スイッチを介した前記第2コンデンサの第2端の接続先を前記出力電圧の印加端に切り替えることで、前記特定期間にて前記出力電圧に応じた電圧を前記ランプ電圧の可変範囲内の電圧として前記所定ノードに発生させ、
    前記特定期間において前記第3スイッチをオンとすることで、前記抵抗と前記第3スイッチとの並列回路による前記位相補償抵抗部の抵抗値を前記所定抵抗値よりも低下させ、前記特定期間の後、前記第3スイッチをオフとすることで前記抵抗の抵抗値を前記位相補償抵抗部の抵抗値とする
    請求項14に記載のスイッチング電源装置。
  16. 前記対比電圧生成部は、前記PWM制御において、前記帰還電圧に基づき又は前記帰還電圧に応じて生成された信号に基づき、前記特定配線との間で電流を入出力するアンプを含む
    請求項9~15の何れかに記載のスイッチング電源装置。
  17. 前記主制御回路は、当該スイッチング電源装置の外部に設けられた外部装置からの信号に基づき、前記スリープ制御から前記PWM制御に切り替える際に、前記特定期間を設定する
    請求項1~16の何れかに記載のスイッチング電源装置。
  18. 前記主制御回路は、前記帰還電圧又は前記出力電圧に基づき前記出力電圧が過電圧状態にあるか否かを検出する過電圧検出回路を更に有し、前記スリープ制御により前記出力段回路のスイッチング動作を停止させているときにおいて前記過電圧状態が検出されたとき、前記スリープ制御から前記PWM制御に切り替え、この切り替えの際に前記特定期間を設定する
    請求項1~16の何れかに記載のスイッチング電源装置。
JP2019170255A 2019-09-19 2019-09-19 スイッチング電源装置 Active JP7316164B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019170255A JP7316164B2 (ja) 2019-09-19 2019-09-19 スイッチング電源装置
US17/026,595 US11368093B2 (en) 2019-09-19 2020-09-21 Switching power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019170255A JP7316164B2 (ja) 2019-09-19 2019-09-19 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2021048716A JP2021048716A (ja) 2021-03-25
JP7316164B2 true JP7316164B2 (ja) 2023-07-27

Family

ID=74878890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019170255A Active JP7316164B2 (ja) 2019-09-19 2019-09-19 スイッチング電源装置

Country Status (2)

Country Link
US (1) US11368093B2 (ja)
JP (1) JP7316164B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112751480A (zh) * 2019-10-29 2021-05-04 瑞萨电子美国有限公司 切换调节器控制
KR102502763B1 (ko) * 2021-01-12 2023-02-21 서울시립대학교 산학협력단 커패시터 공유 방식의 소프트 스타트업 회로 및 이를 포함하는 스위치 제어 회로 및 dc-dc 컨버터
EP4278429A4 (en) * 2021-01-12 2024-04-10 Texas Instruments Incorporated POWER CONVERTER CONTROL WITH WAKE-UP SHEEP MODE
CN114257088A (zh) * 2021-12-29 2022-03-29 北京奕斯伟计算技术有限公司 电压转换电路及电源转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233261A (ja) 2010-04-23 2011-11-17 Rohm Co Ltd スイッチング電源の制御回路、制御方法およびそれらを用いた発光装置および電子機器
JP2012125134A (ja) 2010-11-15 2012-06-28 Sanken Electric Co Ltd 調光装置及び調光方法
JP2013198253A (ja) 2012-03-19 2013-09-30 Ricoh Co Ltd Dc/dcコンバータ
JP2018107930A (ja) 2016-12-27 2018-07-05 ローム株式会社 位相補償回路及びこれを用いたdc/dcコンバータ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382114B2 (en) * 2005-06-07 2008-06-03 Intersil Americas Inc. PFM-PWM DC-DC converter providing DC offset correction to PWM error amplifier and equalizing regulated voltage conditions when transitioning between PFM and PWM modes
JP5174390B2 (ja) * 2007-08-06 2013-04-03 ローム株式会社 電源装置及びこれを備えた電子機器
US10122168B2 (en) * 2016-03-25 2018-11-06 Qualcomm Incorporated Power supply current priority based auto de-rating for power concurrency management
US10320292B2 (en) * 2016-12-27 2019-06-11 Rohm Co., Ltd. Phase compensation circuit and DC/DC converter using the same
JP6794250B2 (ja) 2016-12-27 2020-12-02 ローム株式会社 位相補償回路及びこれを用いたdc/dcコンバータ
JP7058186B2 (ja) * 2018-06-22 2022-04-21 ローム株式会社 スイッチング電源装置及び半導体装置
US11050348B2 (en) * 2018-11-09 2021-06-29 Rohm Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233261A (ja) 2010-04-23 2011-11-17 Rohm Co Ltd スイッチング電源の制御回路、制御方法およびそれらを用いた発光装置および電子機器
JP2012125134A (ja) 2010-11-15 2012-06-28 Sanken Electric Co Ltd 調光装置及び調光方法
JP2013198253A (ja) 2012-03-19 2013-09-30 Ricoh Co Ltd Dc/dcコンバータ
JP2018107930A (ja) 2016-12-27 2018-07-05 ローム株式会社 位相補償回路及びこれを用いたdc/dcコンバータ

Also Published As

Publication number Publication date
US11368093B2 (en) 2022-06-21
JP2021048716A (ja) 2021-03-25
US20210091671A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
JP7316164B2 (ja) スイッチング電源装置
JP7058186B2 (ja) スイッチング電源装置及び半導体装置
US8018694B1 (en) Over-current protection for a power converter
JP4481879B2 (ja) スイッチング電源装置
US8669748B2 (en) Device for synchronous DC-DC conversion and synchronous DC-DC converter
US9131582B2 (en) High efficiency LED driving circuit and driving method
US20190260290A1 (en) Switching power supply
US9030848B2 (en) DC to DC converter
US9912241B2 (en) System and method for a cascode switch
JP2004535150A (ja) 電力コンバータの同期整流器を制御するための方法及び装置
JP6860118B2 (ja) 力率改善回路及び半導体装置
CN107404229B (zh) 用于零电压转变功率转换器的自适应计时的方法及设备
JP6794250B2 (ja) 位相補償回路及びこれを用いたdc/dcコンバータ
KR20190043268A (ko) 직류-직류 컨버터
US20200382005A1 (en) Method for driving a switch in a power converter, drive circuit and power converter
JP7300263B2 (ja) スイッチング電源用回路
TWI387192B (zh) 用來降低直流轉換器之能量損失的方法與相關控制裝置及直流轉換器
WO2021054027A1 (ja) 電源装置
US11764677B2 (en) Control circuit, switching converter and integrated circuit
JP7399739B2 (ja) スイッチング電源装置
JP6794249B2 (ja) 位相補償回路及びこれを用いたdc/dcコンバータ
JP7177714B2 (ja) 電源装置
US20230412077A1 (en) Switching power supply circuit and switching power supply device
JP7360898B2 (ja) 非絶縁バックコンバータ用の半導体装置、非絶縁バックコンバータ、及び、電源装置
WO2006087850A1 (ja) 電源装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230714

R150 Certificate of patent or registration of utility model

Ref document number: 7316164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150