CN111813211B - 电压监控装置 - Google Patents

Abstract

本发明提供一种即使在低电压区域也能稳定地动作的电压监控装置。电压监控装置(1)具有：内部电压产生部(40)，将输入电压(VIN)降压而产生内部电压(Vreg)；输入电压监控部(30)，从内部电压产生部(40)的输出端接受电力供给而动作；开关部(50)，设置在输入电压(VIN)的输入端与内部电压产生部(40)的输出端之间；及开关驱动部(60)，在输入电压(VIN)低于阈值电压时(例如，Vy＜Vref时)，使开关部(50)导通，在输入电压(VIN)高于阈值电压时(例如，Vy＞Vref时)，使开关部(50)断开。此外，所述阈值电压例如宜预先设定为：在内部电压产生部(40)变为能输出至少比输入电压监控部(30)的最低动作电压高的内部电压(Vreg)的状态后，使开关部(50)断开。

Description

电压监控装置

技术领域

本说明书中所公开的发明涉及一种电压监控装置。

背景技术

监控输入电压是否达到指定阈值的电压监控装置(例如重置IC(IntegratedCircuit，集成电路))广泛地普遍用于各种应用程序。

此外，作为与所述内容相关的现有技术的一例，可列举专利文献1。

[背景技术文献]

[专利文献]

[专利文献1]日本专利特开2018-117235号公报

发明内容

[发明要解决的问题]

然而，在现有的电压监控装置(尤其是最大输入电压高的高耐压品)中，关于低电压区域中的稳定动作，有改善的余地。

本说明书中所公开的发明鉴于本案发明者发现的所述问题，目的在于提供一种即使在低电压区域中也能稳定地动作的电压监控装置。

[解决问题的技术手段]

本说明书中所公开的电压监控装置係如下构成(第1构成)，即，具有：内部电压产生部，将输入电压降压而产生内部电压；输入电压监控部，从所述内部电压产生部的输出端接受电力供给而动作；开关部，设置在所述输入电压的输入端与所述内部电压产生部的输出端之间；及开关驱动部，在所述输入电压低于阈值电压时，使所述开关部导通，在所述输入电压高于所述阈值电压时，使所述开关部断开。

此外，根据包含所述第1构成的电压监控装置，宜设为如下构成(第2构成)，即，所述阈值电压被设定为：在所述内部电压产生部变为能输出至少比所述输入电压监控部的最低动作电压高的所述内部电压的状态之后，使所述开关部断开。

另外，根据包含所述第1或第2构成的电压监控装置，宜设为如下构成(第3构成)，即，所述阈值电压被设定为：在所述输入电压超过所述输入电压监控部的耐压之前，使所述开关部断开。

另外，根据包含所述第1至第3中的任一构成的电压监控装置，宜设为如下构成(第4构成)，即，所述开关部包含：PMOSFET[P-channel type metal oxide semiconductorfield effect transistor，P通道型金属氧化物半导体场效应管]，源极连接在所述输入电压的输入端，漏极连接在所述内部电压产生部的输出端；NMOSFET[N-channel typeMOSFET，N通道型金属氧化物半导体场效应管]，漏极连接在所述PMOSFET的栅极，源极连接在接地端，栅极连接在所述开关驱动部；及电流源，第1端连接在所述输入电压的输入端，第2端连接在所述PMOSFET的栅极。

另外，根据包含所述第4构成的电压监控装置，宜设为如下构成(第5构成)，即，所述阈值电压被设定为：在所述输入电压超过所述PMOSFET的栅极-源极间耐压之前，使所述NMOSFET断开。

另外，根据包含所述第1至第5中的任一构成的电压监控装置，宜设为如下构成(第6构成)，即，所述输入电压监控部包含：第1比较器，从所述内部电压产生部的输出端接受电力供给而动作，比较对应于所述输入电压的第1分压电压与指定的基准电压，而产生第1比较信号；及输出晶体管，根据所述第1比较信号而导通/断开。

另外，根据包含所述第6构成的电压监控装置，宜设为如下构成(第7构成)，即，所述输入电压监控部还包含对所述第1比较信号赋予延迟的延迟部。

另外，根据包含所述第6或第7构成的电压监控装置，宜设为如下构成(第8构成)，即，所述开关驱动部包含第2比较器，所述第2比较器从所述内部电压产生部的输出端接受电力供给而动作，比较对应于所述输入电压的第2分压电压与所述基准电压，而产生用来驱动所述开关部的第2比较信号。

另外，包含所述第8构成的电压监控装置宜设为如下构成(第9构成)，即，还具有分压电压产生部，所述分压电压产生部将所述输入电压分压而产生所述第1分压电压及所述第2分压电压。

另外，根据包含所述第9构成的电压监控装置，宜设为如下构成(第10构成)，即，所述分压电压产生部具备调整所述第1分压电压及所述第2分压电压中的至少一个的分压比的功能。

[发明的效果]

根据本说明书中所公开的发明，可提供一种即使在低电压区域中也能稳定地动作的电压监控装置。

附图说明

图1是表示电压监控装置的第1比较例的图。

图2是表示电压监控装置的第2比较例的图。

图3是表示第2比较例的输入输出特性的图。

图4是表示电压监控装置的第1实施方式的图。

图5是表示第1实施方式的输入输出特性的图。

图6是表示电压监控装置的第2实施方式的图。

图7是表示电压监控装置的第3实施方式的图。

图8是表示延迟动作的一例的图。

具体实施方式

＜电压监控装置(比较例)＞

首先，在说明电压监控装置的新颖的实施方式之前，先简单地叙述要与其对比的比较例。

图1是表示电压监控装置的第1比较例的图。第1比较例的电压监控装置1是监控输入电压VIN(例如最大7V)是否在上升，并输出重置信号RST的半导体集成电路装置(所谓的重置IC)，具有基准电压产生部10、分压电压产生部20及输入电压监控部30。

另外，电压监控装置1具有外部端子T1～T3作为确立与装置外部的电连接的机构。外部端子T1是受理输入电压VIN的输入的电源端子。外部端子T2是用来输出重置信号RST的输出端子，经由外部安装的电阻RL连接在提升电压VPU的施加端。外部端子T3是连接在接地端的接地端子。

此外，电压监控装置1也可具有除所述以外的构成要素或外部端子。另外，在电压监控装置1中，其各部附带有各种寄生元件(寄生二极管等)，但为了方便图示，省略对它们的描绘。

基准电压产生部10连接在外部端子T1与外部端子T3之间，根据输入电压VIN产生指定的基准电压Vref。此外，作为基准电压产生部10，可优选使用电源依存性或温度依存性小的带隙电源等。

分压电压产生部20包含串联连接在外部端子T1与外部端子T3之间的电阻阶梯(在本图中，例示电阻21～24这4个)，通过将输入电压VIN以指定的分压比α(其中，0＜α＜1)进行分压，而产生对应于输入电压VIN的分压电压Vx(＝α×VIN)。

此外，在本图中，是从电阻22及23彼此间的连接节点引出分压电压Vx，但分压电压Vx的引出口为任意。另外，电阻21～24各自的电阻值可通过修整等进行微调整。像这样，分压电压产生部20较理想的是具备任意地调整分压电压Vx的分压比α的功能。

输入电压监控部30是从外部端子T1接受输入电压VIN的供给而动作的电路区块，包含比较器31(＝相当于第1比较器)、以及NMOSFET32及33。

比较器31比较输入到非反相输入端(+)的基准电压Vref、与输入到反相输入端(-)的分压电压Vx，而产生比较信号S1。此外，比较器31的上侧电源端连接在输入电压VIN的施加端(＝外部端子T1)。另外，比较器31的下侧电源端连接在接地电压GND的施加端(＝外部端子T3)。因此，比较信号S1在Vx＜Vref(进而VIN＜Vref/α)时变为高电平(≒VIN)，在Vx＞Vref(进而VIN＞Vref/α)时变为低电平(≒GND)。

NMOSFET32是根据比较信号S1而导通/断开的输出晶体管，形成用来输出重置信号RST的开路漏极输出级。如果针对连接关系进行叙述，则NMOSFET32的漏极连接在外部端子T2。NMOSFET32的源极连接在外部端子T3。NMOSFET32的栅极连接在比较信号S1的施加端。

当比较信号S1为高电平(≒VIN)时，NMOSFET32导通，所以重置信号RST变为低电平(≒GND)。另一方面，当比较信号S1为低电平(≒GND)时，NMOSFET32断开，所以重置信号RST变为高电平(≒VPU)。

NMOSFET33是根据比较信号S1而导通/断开的迟滞赋予用晶体管。如果针对连接关系进行叙述，则NMOSFET33的漏极连接在电阻23及24彼此间的连接节点。NMOSFET33的源极连接在外部端子T3。NMOSFET33的栅极连接在比较信号S1的施加端。

当比较信号S1为高电平(≒VIN)时，NMOSFET33导通，电阻24的两端间短路，所以分压电压Vx的分压比α变低。另一方面，当比较信号S1为低电平(≒GND)时，NMOSFET33断开，电阻24的两端间开路，所以分压电压Vx的分压比α变高。

通过这种分压比α的切换控制，而对输入电压VIN的重置解除电压(＝相当于重置信号RST从低电平上升到高电平的上侧阈值电压)与重置检测电压(＝相当于重置信号RST从高电平下降到低电平的下侧阈值电压)之间赋予指定的迟滞电压Vhys。

此外，第1比较例的电压监控装置1是监控相对较低的输入电压VIN(例如最大7V)的低耐压品。因此，即使在基准电压产生部10及输入电压监控部30包含低耐压元件(例如7V耐压元件)的情况下，也可直接输入输入电压VIN作为各自的电源电压。

因此，第1比较例的电压监控装置1只要输入电压VIN超过基准电压产生部10及输入电压监控部30的最低动作电压VL(＝各自的最低动作电压中较高的一个)，便能够将重置信号RST预先确实地降低到低电平。

图2是表示电压监控装置的第2比较例的图。第2比较例的电压监控装置1是能受理比上文中的第1比较例(图1)高的输入电压VIN(例如最大60V)的输入的高耐压品，还具有内部电压产生部40。

内部电压产生部40是将输入电压VIN降压而产生内部电压Vreg(例如5V)的线性调节器(LDO[low drop-out，低压差]调节器等)，包含NMOSFET41及栅极控制器42。

NMOSFET41的漏极连接在外部端子T1(＝输入电压VIN的输入端)。NMOSFET41的源极作为内部电压Vreg的输出端而连接在基准电压产生部10及输入电压监控部30(尤其是比较器31的上侧电源端)。NMOSFET41的栅极连接在栅极控制器42。

栅极控制器42从外部端子T1接受输入电压VIN的供给而动作，进行NMOSFET41的栅极控制以使内部电压Vreg与所期望的目标值一致。如果更具体地叙述，则当内部电压Vreg低于目标值时，通过提高NMOSFET41的栅极电压并降低NMOSFET41的导通电阻值，而使内部电压Vreg上升。相反，当内部电压Vreg高于目标值时，通过降低NMOSFET41的栅极电压并提高NMOSFET41的导通电阻值，而使内部电压Vreg下降。

像这样，基准电压产生部10及输入电压监控部30并非受理输入电压VIN的直接输入作为各自的电源电压，而是接受更低的内部电压Vreg的输入作为各自的电源电压而动作。因此，即使输入电压VIN较高，也可使基准电压产生部10及输入电压监控部30包含低耐压元件(例如5V耐压元件)。

但，在导入了内部电压产生部40的情况下，电压监控装置1的最低动作电压变高。以下，一边参考附图，一边对该问题详细地进行叙述。

图3是表示第2比较例的输入输出特性的图，按照由上到下的顺序描绘了输入电压VIN(单点划线)及内部电压Vreg(实线)、比较信号S1、以及重置信号RST。另外，本图的横轴示出输入电压VIN(此处，设为0＜V11＜V12＜V13＜V14＜V15＜V16)。

当0＜VIN＜V11时，内部电压产生部40不启动，而是保持Vreg＝0V的状态。因此，基准电压产生部10及输入电压监控部30均变为不定状态。但，外部端子T2由于经由外部安装的电阻RL连接在提升电压VPU的施加端，所以重置信号RST变为高电平(≒VPU)。

当VIN＞V11时，内部电压产生部40启动，所以内部电压Vreg开始朝目标值(例如5V)上升。在该时点，输入电压VIN未达到重置解除电压(＝Vref/α)，所以比较信号S1变为高电平(≒Vreg)。因此，伴随内部电压Vreg的上升，比较信号S1的高电平也上升。

当VIN＝V12时，输入电压VIN达到基准电压产生部10及输入电压监控部30的最低动作电压VL。因此，例如，如果像上文中的第1比较例(图1)那样，直接输入输入电压VIN作为基准电压产生部10及输入电压监控部30各自的电源电压，则在该时点能将重置信号RST降低到低电平(参考RST短虚线)。

然而，在第2比较例的电压监控装置1中，是输入比输入电压VIN低的内部电压Vreg作为基准电压产生部10及输入电压监控部30各自的电源电压。另外，在VIN＝V12(＝VL)的时点，为Vreg＜VL。因此，基准电压产生部10及输入电压监控部30均保持不定状态，重置信号RST保持被提升到高电平的状态(参考RST实线)。

当VIN＝V13时，内部电压Vreg达到基准电压产生部10及输入电压监控部30的最低动作电压VL。因此，第2比较例的电压监控装置1在该时点才能将重置信号RST降低到低电平(参考RST实线)。

即，通过内部电压产生部40的导入，电压监控装置1的最低动作电压(＝用来预先将重置信号RST确实地降低到低电平的输入电压VIN)从电压值V12上升到电压值V13。此外，两电压值的差量(＝V13－V12)相当于内部电压产生部40(尤其是NMOSFET41)中的电压下降量。

另外，例如，在可施加输入电压VIN作为提升电压VPU的情况下，必须使NMOSFET32高耐压化(例如60V耐压)。在该情况下，NMOSFET32的导通临限电压Vth上升，所以输入电压监控部30的最低动作电压VL变高(VL→VL')。

结果为，内部电压Vreg达到输入电压监控部30的最低动作电压VL'所需的输入电压VIN进一步变高。在本图中，在VIN＝V14的时点，内部电压Vreg达到输入电压监控部30的最低动作电压VL'。即，通过将NMOSFET32高耐压化，电压监控装置1的最低动作电压从电压值V13进一步上升到电压值V14(参考RST长虚线)。

此外，如果输入电压VIN进一步上升，则当VIN＝V16时，比较信号S1从高电平(≒Vreg)下降到低电平(≒GND)。结果为，重置信号RST从低电平(≒GND)上升到高电平(≒VPU)。

另一方面，如果在重置信号RST上升到高电平(≒VPU)之后，输入电压VIN转为下降，则当VIN＝V15时，比较信号S1从低电平(≒GND)上升到高电平(≒Vreg)。结果为，重置信号RST从高电平(≒VPU)下降到低电平(≒GND)。

即，电压值V15及V16分别相当于输入电压VIN的重置检测电压及重置解除电压，且彼此之间被赋予迟滞电压Vhys。

以下，关于能输入高输入电压VIN的电压监控装置(＝内部电压产生部40的导入所需的高耐压品)，提出能够降低其最低动作电压的新颖的实施方式。

＜电压监控装置(第1实施方式)＞

图4是表示电压监控装置的第1实施方式的图。第1实施方式的电压监控装置1是基于前文所述的第2比较例(图2)，并且还具有开关部50及开关驱动部60。

开关部50是设置在输入电压VIN(例如，最大60V或其以上)的输入端(＝外部端子T1)与内部电压产生部40的输出端(＝内部电压Vreg的输出端)之间的电路区块，包含PMOSFET51、NMOSFET52及电流源53。这些电路要素51～53必须由能承受输入电压VIN的施加的高耐压元件(例如60V耐压)形成。

PMOSFET51的源极连接在输入电压VIN的输入端(＝外部端子T1)。PMOSFET51的漏极连接在内部电压产生部40的输出端(＝内部电压Vreg的输出端)。此外，在PMOSFET51的源极与输入电压VIN的输入端之间，也可插入电流限制用电阻。

NMOSFET52的漏极连接在PMOSFET51的栅极。NMOSFET52的源极连接在接地端(＝外部端子T3)。NMOSFET52的栅极连接在开关驱动部60的输出端(＝下述比较信号S2的输出端)。因此，NMOSFET52在比较信号S2为高电平(≒Vreg或VIN)时导通，在比较信号S2为低电平(≒GND)时断开。

电流源53的第1端连接在输入电压VIN的输入端。电流源53的第2端连接在PMOSFET51的栅极。此外，电流源53也可置换为电阻等负载。

如此连接的NMOSET52及电流源53作为如下反相器发挥功能，即，使比较信号S2的逻辑电平反相，产生反相比较信号S2B，并输出到PMOSFET51的栅极。

因此，当比较信号S2为高电平(≒Vreg或VIN)时，反相比较信号S2B变为低电平(≒GND)。相反，当比较信号S2为低电平(≒GND)时，反相比较信号S2B变为高电平(≒VIN)。

此外，当反相比较信号S2B为低电平(≒GND)时，PMOSFET51导通，变为Vreg＝VIN。另一方面，当反相比较信号S2B为高电平(≒VIN)时，PMOSFET51断开，变为Vreg≠VIN。

开关驱动部60是当输入电压VIN低于阈值电压时使开关部50导通，当输入电压VIN高于阈值电压时使开关部50断开的电路区块，包含比较器61(＝相当于第2比较器)。

比较器61比较输入到非反相输入端(+)的基准电压Vref、与输入到反相输入端(-)的分压电压Vy(＞Vx)，而产生比较信号S2。此外，分压电压Vy与分压电压Vx同样，由分压电压产生部20产生。

如果更具体地叙述，则分压电压产生部20通过将输入电压VIN以指定的分压比α及β(其中，0＜α＜β＜1)进行分压，而产生与输入电压VIN对应的分压电压Vx(＝α×VIN)及Vy(＝β×VIN)。像这样，如果利用共通的分压电压产生部20产生分压电压Vx及Vy，则无需额外增加电路。

在本图中，是从电阻22及23彼此之间的连接节点引出分压电压Vx，从电阻21及22彼此之间的连接节点引出分压电压Vy，但分压电压Vx及Vy的引出口为任意。另外，电阻21～24各自的电阻值可通过修整等来进行微调整。像这样，分压电压产生部20较理想的是具备任意地调整分压电压Vx及Vy各自的分压比α及β的功能。

此处，比较器61的上侧电源端连接在内部电压产生部40的输出端。另外，比较器61的下侧电源端连接在接地电压GND的施加端(＝外部端子T3)。因此，比较信号S2在Vy＜Vref(进而VIN＜Vref/β)时变为高电平(≒Vreg或VIN)，在Vy＞Vref(进而VIN＞Vref/β)时变为低电平(≒GND)。

此外，比较器61与基准电压产生部10或输入电压监控部30同样，可包含低耐压元件(例如5V耐压元件)。

如果是本实施方式的电压监控装置1，则可通过开关部50及开关驱动部60的导入来降低最低动作电压，该最低动作电压是用来预先将重置信号RST确实地降低到低电平。以下，针对该特长，一边参考附图，一边详细地进行叙述。

图5是表示第1实施方式的输入输出特性的图，按照由上到下的顺序描绘了输入电压VIN(单点划线)及内部电压Vreg(实线)、比较信号S1、比较信号S2、反相比较信号S2B、以及重置信号RST。此外，关于内部电压Vreg及比较信号S1，为了对比而以短虚线示出第2比较例的行为(图3)。另外，本图的横轴示出输入电压VIN(此处，设为0＜V21＜V22＜V23＜V24＜V25＜V26)。

当0＜VIN＜V21时，内部电压产生部40不启动，保持Vreg＝0V的状态。因此，基准电压产生部10、输入电压监控部30及开关驱动部60均变为不定状态。但，外部端子T2经由外部安装的电阻RL连接在提升电压VPU的施加端，所以重置信号RST变为高电平(≒VPU)。

当VIN＞V21时，内部电压产生部40启动，所以内部电压Vreg开始朝目标值(例如5V)上升。在该时点，输入电压VIN既未达到重置解除电压(＝Vref/α)，也未达到屏蔽解除电压(＝Vref/β)，所以比较信号S1及S2均变为高电平。

此外，如果比较信号S2为高电平，则反相比较信号S2B变为低电平，开关部50导通，所以变为Vreg＝VIN。因此，伴随输入电压VIN的上升，比较信号S1及S2各自的高电平(≒VIN)也逐渐上升。

当VIN＝V22时，输入电压VIN达到基准电压产生部10及输入电压监控部30的最低动作电压VL。此处，在本实施方式的电压监控装置1中，像上文中也叙述过的那样，在该时点，开关部50导通，Vreg＝VIN。因此，输入输入电压VIN作为基准电压产生部10及输入电压监控部30各自的电源电压，所以在该时点，可将重置信号RST降低到低电平(参考RST实线)。

假设在不使开关部50导通，而输入了比输入电压VIN低的内部电压Vreg作为基准电压产生部10及输入电压监控部30各自的电源电压的情况下，当VIN＝V23时，在内部电压Vreg达到基准电压产生部10及输入电压监控部30的最低动作电压VL的时点，才能将重置信号RST降低到低电平(参考RST虚线)。

即，通过开关部50及开关驱动部60的导入，在低输入区域(VIN＜Vref/β)中，能使开关部50导通而消除输入电压VIN与内部电压Vreg的差量，所以能够将电压监控装置1的最低动作电压从电压值V23降低到电压值V22。

此外，如果输入电压VIN进一步上升，则当VIN＝V24时，输入电压VIN达到屏蔽解除电压(＝Vref/β)。因此，比较信号S2下降到低电平(≒GND)，接收该低电平的比较信号S2后反相比较信号S2B上升到高电平(≒VIN)，所以开关部50断开。也就是说，屏蔽解除电压(＝Vref/β)相当于开关部50从导通切换为断开的阈值电压。此外，屏蔽解除电压(＝Vref/β)只要考虑电压监控装置1的输出特性而设定为适当的电压值(例如3V左右)即可(详细情况将于下文叙述)。

当开关部50断开时，变为Vreg≠VIN，所以对基准电压产生部10、输入电压监控部30及开关驱动部60，输入内部电压Vreg作为各自的电源电压。例如，比较信号S1的高电平从输入电压VIN切换为内部电压Vreg。

另外，如果输入电压VIN进一步上升，则当VIN＝V26时，比较信号S1从高电平(≒Vreg)下降到低电平(≒GND)。结果为，重置信号RST从低电平(≒GND)上升到高电平(≒VPU)。

另一方面，如果重置信号RST上升到高电平(≒VPU)之后，输入电压VIN转为下降，则当VIN＝V25时，比较信号S1从低电平(≒GND)上升到高电平(≒Vreg)。结果为，重置信号RST从高电平(≒VPU)下降到低电平(≒GND)。

即，电压值V25及V26分别相当于输入电压VIN的重置检测电压及重置解除电压，彼此之间被赋予迟滞电压Vhys。这种电压监控装置1的正常动作与上文中的第2比较例(图3)无任何不同。

如上所述，开关驱动部60在输入电压VIN低于屏蔽解除电压(＝Vref/β)时，使开关部50导通，另一方面，在输入电压VIN高于屏蔽解除电压时，使开关部50断开。即，在低输入区域(VIN＜Vref/β)中，能够消除输入电压VIN与内部电压Vreg的差量。

以下，对屏蔽解除电压(＝Vref/β)的设定值进行考察。首先，屏蔽解除电压(＝Vref/β)宜预先设定为：在内部电压产生部40变为能输出至少比基准电压产生部10及输入电压监控部30的最低动作电压VL高的内部电压Vreg的状态后，使开关部50断开。根据这种设定，无需担心在使开关部50断开时，基准电压产生部10及输入电压监控部30恢复为不定状态。

另外，屏蔽解除电压(＝Vref/β)宜预先设定为：在输入电压VIN超过基准电压产生部10、输入电压监控部30及开关驱动部60各自的耐压之前，使开关部50断开。根据这种设定，无需担心在开关部50导通的期间内(Vreg＝VIN)，由低耐压元件形成的内部电路(基准电压产生部10、输入电压监控部30或开关驱动部60)损坏。

另外，屏蔽解除电压(＝Vref/β)宜预先设定为：在输入电压VIN超过PMOSFET51的栅极-源极间耐压之前，使NMOSFET52断开。根据这种设定，无需担心在开关部50导通的期间内(S2B≒GND)，产生PMOSFET51的栅极-源极间耐压破坏。一般来说，PMOSFET51的栅极源极间耐压(例如7V耐压)不像漏极-源极间耐压(例如60V耐压)那么高，所以所述设定非常重要。

此外，当开关部50从导通切换为断开时，PMOSFET51的栅极-源极间电压变为零值，所以即使输入电压VIN上升，也不会产生PMOSFET51的栅极-源极间耐压破坏。

＜电压监控装置(第2实施方式)＞

图6是表示电压监控装置的第2实施方式的图。在本实施方式中，分压电压产生部20被设为如下构成，即，包含n个电阻21(1)～21(n)作为前文所述的电阻21，且由电压选择部25选择从彼此之间的连接节点引出的分压电压Vy(1)～Vy(n)中的一个作为前文所述的分压电压Vy。

此外，电压选择部25宜根据从电压监控装置1的外部输入的控制信号、或从电压监控装置1的存储部(未图示)读出的控制信号，动态地进行电压选择。或者，也可在电压监控装置1的制造阶段中，通过修整等来固定电压选择部25的电压选择状态。

通过设为这种构成，能够任意且容易地调整分压电压Vy的分压比β。例如，当改变NMOSFET32的耐压时，只要相应地适当调整分压电压Vy的分压比β(进而，前述屏蔽解除电压Vref/β)即可。

另外，在本实施方式中，列举分压比β的调整机构为例进行了说明，但关于分压比α的调整机构，也可采用相同的构成。

＜电压监控装置(第3实施方式)＞

图7是表示电压监控装置的第3实施方式的图。在本实施方式中，输入电压监控部30在比较器31的输出端与NMOSFET32的栅极之间还包含延迟部34。

延迟部34是对比较信号S1赋予延迟而产生延迟比较信号S1D，并将其输出到NMOSFET32的栅极的电路区块，可使用RC(Resistance Capacitance，电阻电容)时间常数电路或定电流电路等来实现。

图8是表示延迟部34的延迟动作的一例的图，按照由上到下的顺序描绘了比较信号S1及延迟比较信号S1D。

如本图所示，延迟比较信号S1D是在从比较信号S1在时刻t1上升到高电平起经过延迟时间Td1后的时点(＝时刻t2)，变为高电平。另外，延迟比较信号S1D是在从比较信号S1在时刻t3下降到低电平起经过延迟时间Td2后的时点(＝时刻t4)，变为低电平。

像这样，如果导入延迟部34，则可任意地调整延迟比较信号S1D的脉冲边沿定时(pulse edge timing)(进而重置信号RST的脉冲边沿定时)。

＜其他变化例＞

此外，关于本说明书中所公开的各种技术性特征，除了所述实施方式以外，能够在不脱离其技术性创作的主旨的范围内施加各种变更。即，应明白所述实施方式的所有点都为例示，而并非限制性的，还应理解为本发明的技术性范围不受所述实施方式限定，包含与权利要求书均等的含义及范围内所属的全部变更。

[工业上的可利用性]

本说明书中所公开的发明可用于需要监控高输入电压的电压监控装置(例如车辆用重置IC)。

[符号的说明]

1 电源监控装置(重置IC)

10 基准电压产生部

20 分压电压产生部

21、21(1)～21(n)、22、23、24 电阻

25 选择器

30 输入电压监控部

31 比较器

32、33 NMOSFET

34 延迟部

40 内部电压产生部

41 NMOSFET

42 栅极控制器

50 开关部

51 PMOSFET

52 NMOSFET

53 电流源

60 开关驱动部

61 比较器

RL 电阻

T1～T3 外部端子

Claims (9)

1.一种电压监控装置，其特征在于具有：

内部电压产生部，将输入电压降压而产生内部电压；

输入电压监控部，从所述内部电压产生部的输出端接受电力供给而动作；

开关部，设置在所述输入电压的输入端与所述内部电压产生部的输出端之间；及

开关驱动部，通过比较将所述开关部从导通切换为断开的屏蔽解除电压与所述输入电压，在所述输入电压低于所述屏蔽解除电压时，使所述开关部导通，在所述输入电压高于所述屏蔽解除电压时，使所述开关部断开；

所述内部电压产生部在所述输入电压高于所述屏蔽解除电压时，输出比所述输入电压监控部的最低动作电压高的所述内部电压。

2.根据权利要求1所述的电压监控装置，其特征在于，所述屏蔽解除电压被设定为比所述输入电压监控部的耐压低。

3.根据权利要求1或2所述的电压监控装置，其特征在于，所述开关部包含：

PMOSFET，源极连接在所述输入电压的输入端，漏极连接在所述内部电压产生部的输出端；

NMOSFET，漏极连接在所述PMOSFET的栅极，源极连接在接地端，栅极连接在所述开关驱动部；及

电流源，第1端连接在所述输入电压的输入端，第2端连接在所述PMOSFET的栅极。

4.根据权利要求3所述的电压监控装置，其特征在于，所述屏蔽解除电压被设定为比所述PMOSFET的栅极-源极间耐压低。

5.根据权利要求1或2所述的电压监控装置，其特征在于，所述输入电压监控部包含：

第1比较器，从所述内部电压产生部的输出端接受电力供给而动作，比较对应于所述输入电压的第1分压电压与指定的基准电压，而产生第1比较信号；及

输出晶体管，根据所述第1比较信号而导通/断开。

6.根据权利要求5所述的电压监控装置，其特征在于，所述输入电压监控部还包含对所述第1比较信号赋予延迟的延迟部。

7.根据权利要求5所述的电压监控装置，其特征在于，所述开关驱动部包含第2比较器，

所述第2比较器从所述内部电压产生部的输出端接受电力供给而动作，比较对应于所述输入电压的第2分压电压与所述基准电压，而产生用来驱动所述开关部的第2比较信号。

8.根据权利要求7所述的电压监控装置，其特征在于，还具有分压电压产生部，所述分压电压产生部将所述输入电压分压，而产生所述第1分压电压及所述第2分压电压。

9.根据权利要求8所述的电压监控装置，其特征在于，所述分压电压产生部具备调整所述第1分压电压及所述第2分压电压中的至少一个的分压比的功能。