KR102602246B1 - 비교기 회로 및 이를 포함하는 스위치 제어 장치 - Google Patents

비교기 회로 및 이를 포함하는 스위치 제어 장치 Download PDF

Info

Publication number
KR102602246B1
KR102602246B1 KR1020200111165A KR20200111165A KR102602246B1 KR 102602246 B1 KR102602246 B1 KR 102602246B1 KR 1020200111165 A KR1020200111165 A KR 1020200111165A KR 20200111165 A KR20200111165 A KR 20200111165A KR 102602246 B1 KR102602246 B1 KR 102602246B1
Authority
KR
South Korea
Prior art keywords
voltage
comparator
state
node
delay signal
Prior art date
Application number
KR1020200111165A
Other languages
English (en)
Other versions
KR20220029167A (ko
Inventor
김근용
김현
박재순
최선호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020200111165A priority Critical patent/KR102602246B1/ko
Priority to EP21193488.0A priority patent/EP3965295A1/en
Priority to CN202110995072.4A priority patent/CN114124048A/zh
Priority to US17/446,575 priority patent/US11476840B2/en
Publication of KR20220029167A publication Critical patent/KR20220029167A/ko
Application granted granted Critical
Publication of KR102602246B1 publication Critical patent/KR102602246B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/013Modifications of generator to prevent operation by noise or interference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28Modifications for introducing a time delay before switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Selective Calling Equipment (AREA)

Abstract

본 발명의 실시 예는 비교기 회로 및 이를 포함하는 스위치 제어 장치에 관한 것이다. 상기 비교기 회로는, 입력 전압 및 기준 전압을 각각 수신하는 제1 및 제2 입력 단자, 상기 입력 전압 및 상기 기준 전압의 비교 결과에 따른 출력 신호를 출력하는 출력 단자, 및 동작 전압을 수신하는 전원 단자를 포함하는 비교기, 그리고 전원으로부터 전력 공급이 개시되면 기 설정된 지연시간 동안 제1 동작 전압 및 제1 기준 전압을 상기 비교기의 상기 제2 입력 단자 및 상기 전원 단자로 각각 인가하고, 상기 지연시간이 경과하면 제2 동작 전압 및 제2 기준 전압을 상기 비교기의 상기 제2 입력 단자 및 상기 전원 단자로 각각 인가하는 모드 제어부를 포함할 수 있다. 여기서, 상기 제1 동작 전압은 접지 전압보다 더 높고, 상기 제2 동작 전압보다 더 낮을 수 있다.

Description

비교기 회로 및 이를 포함하는 스위치 제어 장치{COMPARATOR CIRCUIT AND SWITCH CONTROL DEVICE INCLUDING THE SAME}
본 발명의 실시 예는 비교기 회로, 및 이를 포함하는 스위치 제어 장치에 관한 것이다.
글리치(glitch)는 의도하지 않은 펄스 신호를 의미하며, 노이즈(noise), 논리 회로가 타이밍에서 벗어나 동작하는 것 등에 의해 발생한다. 이러한 글리치는 신호 클럭(signal clock), 게이트 신호(gate signal) 등 제어 신호에 치명적인 오류를 발생시키는 원인으로 작용할 수 있다. 따라서, 정상 동작 중인 시스템에서 간헐적 또는 다발적으로 발생하는 글리치의 영향을 제한하기 위한 방법이 필요하다.
종래에는 글리치 신호를 검출 및 제한하기 위해 별도의 디지털 회로가 사용되었다. 그러나 이러한 방법은, 디지털 회로(예를 들어, 마이크로프로세서)가 동작을 개시하는 시점보다 이전에 아날로그 회로가 동작하고, 이러한 아날로그 회로에 글리치 신호가 영향을 미치는 경우에 대해서는 적용이 어려운 문제가 있다. 일 예로, 비교기 회로의 출력 신호에 의해 스위치를 제어하는 시스템의 경우, 디지털 회로가 글리치 신호를 검출 및 제한하기 이전에 비교기 회로에서 발생하는 글리치 신호로 인해 스위치 및 시스템의 오작동을 초래하는 현상이 있을 수 있다.
본 발명의 실시 예들을 통해 해결하고자 하는 과제는, 비교기 회로에서의 글리치 신호의 발생을 제한하여, 글리치 신호로 인한 스위치의 오작동을 방지할 수 있는 비교기 회로 및 이를 포함하는 스위치 제어 장치를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시 예에 따른 비교기 회로는, 입력 전압 및 기준 전압을 각각 수신하는 제1 및 제2 입력 단자, 상기 입력 전압 및 상기 기준 전압의 비교 결과에 따른 출력 신호를 출력하는 출력 단자, 및 동작 전압을 수신하는 전원 단자를 포함하는 비교기, 그리고 전원으로부터 전력 공급이 개시되면 기 설정된 지연시간 동안 제1 동작 전압 및 제1 기준 전압을 상기 비교기의 상기 제2 입력 단자 및 상기 전원 단자로 각각 인가하고, 상기 지연시간이 경과하면 제2 동작 전압 및 제2 기준 전압을 상기 비교기의 상기 제2 입력 단자 및 상기 전원 단자로 각각 인가하는 모드 제어부를 포함할 수 있다. 여기서, 상기 제1 동작 전압은 접지 전압보다 더 높고, 상기 제2 동작 전압보다 더 낮을 수 있다.
상기 비교기 회로에서, 상기 모드 제어부는, 상기 지연시간 동안 제1 상태를 유지하고 상기 지연시간이 경과하면 제2 상태로 변경되는 지연 신호를 발생시키는 지연 신호 발생부, 상기 전원에 연결되며, 상기 전원에서 공급되는 전압으로부터 상기 제1 동작 전압 및 상기 제1 기준 전압, 또는 상기 제2 동작 전압 및 상기 제2 기준 전압을 발생시키는 전압 제어부, 그리고 상기 지연 신호를 수신하며, 상기 지연 진호가 상기 제1 상태이면 상기 제1 동작 전압 및 상기 제1 기준 전압을 상기 비교기에 인가하도록 상기 전압 제어부를 제어하고, 상기 지연 신호가 상기 제2 상태이면 상기 제2 동작 전압 및 상기 제2 기준 전압을 상기 비교기로 인가하도록 상기 전압 제어부를 제어하는 모드 선택부를 포함할 수 있다.
상기 비교기 회로에서, 상기 지연 신호 발생부는, 상기 지연 신호를 카운팅하는 타이머, 그리고 상기 타이머의 출력 신호에 따라 상기 제1 상태 또는 상기 제2 상태의 상기 지연 신호를 출력하는 신호 발생기를 포함할 수 있다.
상기 비교기 회로에서, 상기 전압 제어부는, 상기 전원과 상기 제1 노드 사이에 연결되는 제1 저항, 상기 제1 노드와 제2 노드 사이에 연결되는 제2 저항, 상기 제2 노드와 제3 노드 사이에 연결되는 제3 저항, 그리고 상기 제3 노드와 접지 사이에 연결되는 제4 저항을 포함할 수 있다. 상기 제1 노드에는 상기 전원 단자가 연결되고, 상기 제3 노드에는 상기 제2 입력 단자가 연결될 수 있다.
상기 비교기 회로에서, 상기 모드 선택부는, 상기 제2 노드와 상기 접지 사이에 연결되는 선택 스위치를 포함하고, 상기 지연 신호는 상기 선택 스위치의 제어 신호로 입력될 수 있다.
상기 비교기 회로에서, 상기 선택 스위치는 상기 지연 신호가 상기 제1 상태이면 온 상태로 전환되고, 상기 지연 신호가 제2 상태이면 오프 상태로 전환될 수 있다.
상기 비교기 회로에서, 상기 전원으로부터 전원 공급이 중단되면, 상기 타이머는 리셋되고, 상기 신호 발생기는 소정 시간 동안 상기 지연 신호를 상기 제1 상태로 유지할 수 있다.
또한, 본 발명의 실시 예에 따른 스위치 제어 장치는, 입력 전압 및 기준 전압을 각각 수신하는 제1 및 제2 입력 단자, 상기 입력 전압 및 상기 기준 전압의 비교 결과에 따른 출력 신호를 스위치의 제어 신호로 출력하는 출력 단자, 및 동작 전압을 수신하는 전원 단자를 포함하는 비교기, 전원에서 공급되는 전압으로부터 제1 동작 전압 및 제1 기준 전압, 또는 제2 동작 전압 및 제2 기준 전압을 발생시키는 전압 제어부, 그리고 상기 전원으로부터 전력 공급이 개시되면 기 설정된 지연시간 동안 상기 제1 동작 전압 및 상기 제1 기준 전압이 상기 비교기의 상기 전원 단자 및 상기 제2 입력 단자로 각각 인가되도록 상기 전압 제어부를 제어하고, 상기 지연시간이 경과하면 상기 제2 동작 전압 및 상기 제2 기준 전압이 상기 비교기의 상기 전원 단자 및 상기 제2 입력 단자로 각각 인가되도록 상기 전압 제어부를 제어하는 모드 선택부를 포함할 수 있다. 여기서, 상기 제1 동작 전압은 접지 전압보다 더 높고, 상기 제2 동작 전압보다 더 낮을 수 있다.
상기 스위치 제어 장치에서, 상기 모드 선택부로 지연 신호를 출력하며, 상기 지연시간 동안 상기 지연 신호를 제1 상태로 유지하고, 상기 지연시간이 경과하면 상기 지연 신호를 제2 상태로 변경하는 지연 신호 발생부를 더 포함할 수 있다. 상기 모드 선택부는, 상기 지연 신호에 따라 상기 전압 제어부를 제어할 수 있다.
상기 스위치 제어 장치에서, 상기 지연 신호 발생부는, 상기 지연 신호를 카운팅하는 타이머, 그리고 상기 타이머의 출력 신호에 따라 상기 제1 상태 또는 상기 제2 상태의 상기 지연 신호를 출력하는 신호 발생기를 포함할 수 있다.
상기 스위치 제어 장치에서, 상기 전압 제어부는, 상기 전원과 상기 제1 노드 사이에 연결되는 제1 저항, 상기 제1 노드와 제2 노드 사이에 연결되는 제2 저항, 상기 제2 노드와 제3 노드 사이에 연결되는 제3 저항, 그리고 상기 제3 노드와 접지 사이에 연결되는 제4 저항을 포함할 수 있다. 상기 제1 노드에는 상기 전원 단자가 연결되고, 상기 제3 노드에는 상기 제2 입력 단자가 연결될 수 있다.
상기 스위치 제어 장치에서, 상기 모드 선택부는, 상기 제2 노드와 상기 접지 사이에 연결되는 선택 스위치를 포함하고, 상기 지연 신호는 상기 선택 스위치의 제어 신호로 입력될 수 있다.
상기 스위치 제어 장치에서, 상기 선택 스위치는 상기 지연 신호가 상기 제1 상태이면 온 상태로 전환되고, 상기 지연 신호가 제2 상태이면 오프 상태로 전환될 수 있다.
상기 스위치 제어 장치에서, 상기 전원으로부터 전원 공급이 중단되면, 상기 타이머는 리셋되고, 상기 신호 발생기는 소정 시간 동안 상기 지연 신호를 상기 제1 상태로 유지할 수 있다.
상기 스위치 제어 장치에서, 상기 제1 동작 전압은, 상기 스위치의 임계 전압보다 더 낮을 수 있다.
본 발명의 실시 예들에 따르면, 비교기 회로에서의 글리치 신호 발생을 제한함으로써, 비교기 회로에 의해 제어되는 스위치의 오작동을 방지할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 스위치 제어 장치를 개략적으로 도시한다.
도 2는 본 발명의 일 실시 예에 따른 스위치 제어 장치의 회로 구성의 일 예를 도시한다.
도 3은 비교기 회로에서 글리치 신호가 발생하는 일 예를 도시한다.
도 4는 본 발명의 일 실시 예에 따른 스위치 제어 장치의 동작 타이밍도의 일 예를 도시한다.
도 5는 본 발명의 일 실시 예에 따른 스위치 제어 장치의 동작 타이밍도의 다른 예를 도시한다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명한다. 이하 첨부된 도면들을 참조하여 실시 예들의 효과 및 특징, 그리고 그 구현 방법을 상세히 설명한다. 도면에서, 동일한 참조 부호는 동일한 구성 요소를 나타내며, 그에 대한 중복되는 설명은 생략된다. 그러나, 본 발명은 다양한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되는 것으로 해석되어서는 안된다. 오히려, 이들 실시 예들은 본 개시가 철저하고 완전하게 될 수 있도록 예로서 제공되며, 통상의 기술자에게 본 발명의 양태 및 특징을 충분히 전달할 것이다.
따라서, 본 발명의 양태들 및 특징들의 완전한 이해를 위해 당업자에게 필요하지 않다고 여겨지는 프로세스들, 요소들, 및 기술들은 설명되지 않을 수 있다. 도면에서, 소자들, 층들, 및 영역들의 상대적 크기는 명확성을 위해 과장될 수 있다.
본 문서에서 "및/또는"이라는 용어는 관련되어 열거된 복수의 항목들의 모든 조합 또는 임의의 조합을 포함한다. 본 발명의 실시 예들을 기술할 때 "~할 있다"를 사용하는 것은 "본 발명의 하나 이상의 실시 예"를 의미한다. 다음의 본 발명의 실시예에 대한 설명에서, 단수 형태의 용어는 문맥에 달리 명시되지 않는 한 복수 형태를 포함 할 수 있다.
"제1" 및 "제2"의 용어는 다양한 구성요소들을 설명하는데 사용되지만, 이들 구성요소들은 이 용어들에 의해 한정되지는 않는다. 이 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다.
실시 예들을 설명함에 있어서 연결한다는 표현은, 전기적으로 연결한다는 것을 의미한다. 2개의 구성요소를 전기적으로 연결한다는 것은 2개의 구성요소를 직접(directly) 연결할 경우뿐만 아니라, 2개의 구성요소 사이에 다른 구성요소를 거쳐서 연결하는 경우도 포함한다. 다른 구성요소는 스위치, 저항, 커패시터 등을 포함할 수 있다.
이하, 필요한 도면들을 참조하여 본 발명의 실시 예에 따른 비교기 회로 및 이를 포함하는 스위치 제어 장치에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 스위치 제어 장치를 개략적으로 도시하고, 도 2는 도 1의 스위치 제어 장치의 회로 구성의 일 예를 도시한다. 또한, 도 3은 비교기 회로에서 글리치(glitch) 신호가 발생하는 일 예를 도시한다.
도 1을 참조하면, 본 발명의 실시 예에 따른 스위치 제어 장치(1)는 비교기 회로(10), 비교기 회로(10)에 동작 전압을 공급하는 전원(20) 및 비교기 회로(10)의 출력 신호에 따라서 도통 상태가 제어되는 스위치(30)를 포함할 수 있다.
비교기 회로(10)는, 비교기(11) 및 비교기(11)의 동작 모드를 제어하는 모드 제어부(12)를 포함할 수 있다.
비교기(11)는 입력 전압 및 기준 전압이 각각 입력되는 입력 단자들과, 출력 단자를 포함하며, 입력 전압 및 기준 전압의 비교 결과에 대응하는 출력 신호를 출력 단자를 통해 출력할 수 있다. 비교기(11)는 비교기(11)의 동작 전압이 인가되는 전원 단자를 더 포함하며, 비교기(11)의 출력 신호는 전원 단자로 인가되는 전압의 전압 레벨에 따라 그 전압 레벨이 제한될 수 있다.
모드 제어부(12)는 비교기(11)로 인가되는 동작 전압 및 기준 전압을 조절하여 비교기(11)의 동작 모드를 제어할 수 있다.
도 3은, 비교기를 포함하는 시스템에서 글리치 신호가 발생하는 일 예를 도시한다. 도 3을 참조하면, 비교기의 입력 전압(Vin)이 전지 셀의 전압과 같이 시스템 가동 전부터 발생된 전압인 경우, 시스템 가동으로 비교기에 동작 전압(Vop) 및 기준 전압(Vref)이 인가되는 순간, 비교기의 출력 단자로 글리치(glitch) 신호가 출력될 수 있다. 이러한 글리치 신호는 전원 가동 초기에 비교기(11)의 동작 전압(Vop) 및 기준 전압(Vref)이 충분히 안정되지 않은 상태에서 입력 전압(Vin)이 비교기(11)에 먼저 인가되어 발생할 수 있다. 비교기의 출력 신호(Vout)가 스위치(30)의 제어 신호로 인가되는 도 1의 시스템의 경우, 이러한 글리치 신호는 스위치(30)의 오작동을 발생시킬 수 있어 제한될 필요가 있다.
모드 제어부(12)는 전원(20)이 가동하여 전력 공급을 개시한 시점으로부터 소정 시간(이하, '지연시간'이라 칭함) 동안, 비교기(11)의 동작 전압(Vop) 및 기준 전압(Vref)을 정상 동작 시의 동작 전압(Vop) 및 기준 전압(Vref)보다 낮추어 공급함으로써, 비교기(11)의 초기 동작 시 글리치 신호의 발생을 제한할 수 있다. 그런 다음, 모드 제어부(12)는 전원(20) 및 비교기(11)의 상태가 안정화되면, 정상 상태의 동작 전압(Vop) 및 기준 전압(Vref)을 공급함으로써 비교기(11)가 정상 동작하도록 할 수 있다.
이러한 동작을 위해, 모드 제어부(12)는 지연 신호 발생부(121), 모드 선택부(122) 및 전압 제어부(123)를 포함할 수 있다.
지연 신호 발생부(121)는 전원(20)으로부터 전력 공급이 개시되면 웨이크업(wake up) 될 수 있다. 지연 신호 발생부(121)는 웨이크업 되면, 기 설정된 지연시간 동안 제1 상태의 지연 신호를 출력하고, 이후 지연시간이 경과하면 지연 신호를 제2 상태로 제어할 수 있다.
도 2를 예로 들면, 지연 신호 발생부(121)는 타이머(201) 및 신호 발생기(202)를 포함할 수 있다. 타이머(201)는 지연시간을 카운팅할 수 있다. 즉, 타이머(201)는 전원(20)으로부터 전력 공급이 개시되면 카운팅을 개시하고, 기 설정된 지연시간에 대한 카운팅이 완료되면 카운팅 동작을 종료할 수 있다. 타이머(201)는 지연시간에 대한 카운팅이 완료되면 완료신호를 신호 발생기(202)로 출력할 수 있다. 신호 발생기(202)는 지연 신호(S1)를 출력하며, 타이머(201)의 완료신호에 기초하여 지연 신호의 상태 즉, 전압 레벨을 제어할 수 있다. 예를 들어, 신호 발생기(202)는 타이머(201)로부터 완료신호가 수신되기 전까지 제1 상태(예를 들어, 로우(low) 레벨)의 지연 신호를 출력하고, 타이머(201)로부터 완료 신호가 수신되면 지연 신호의 상태를 제2 상태(예를 들어, 하이(high) 레벨)로 제어할 수 있다.
한편, 도 2에 도시된 타이머(201) 및 신호 발생기(202)는 지연 신호 발생부(121)의 일 예로서, 지연 신호의 발생이 가능한 다른 구성의 회로가 지연 신호 발생부(121)로 사용될 수도 있다. 예를 들어, RC 시정수를 이용한 신호 발생 회로, 또는 마이크로프로세서(microprocessor)의 내부 타이머 및 범용 입출력(general-purpose input/output, GPIO) 장치 등이 지연 신호 발생부(121)로서 사용될 수도 있다.
다시, 도 1을 보면, 모드 선택부(122)는 지연 신호 발생부(121)로부터 출력되는 지연 신호에 따라서 후술하는 전압 제어부(123)의 전압 출력을 제어함으로써, 비교기(11)의 동작 모드를 선택할 수 있다.
전압 제어부(123)는 전원(20)에서 공급하는 전압으로부터 비교기(11)의 동작 전압(Vop) 및 기준 전압(Vref)을 발생시키고, 이를 비교기(11)로 인가할 수 있다. 전압 제어부(123)는 모드 선택부(122)의 제어에 의해, 동작 전압(Vop) 및 기준 전압(Vref)의 전압 레벨을 조정할 수 있다. 전압 제어부(123)는 모드 선택부(122)의 제어에 따라 전원(20)의 가동 초기에는 정상 상태의 레벨보다 낮은 레벨의 동작 전압(Vop) 및 기준 전압(Vref)을 비교기(11)로 공급할 수 있다. 그리고, 전원(20)이 가동된 후 지연시간이 경과하면, 전압 제어부(123)는 모드 선택부(122)의 제어에 따라 정상 상태의 동작 전압(Vop) 및 기준 전압(Vref)을 비교기(11)로 공급할 수 있다.
도 2를 예로 들면, 전압 제어부(123)는 전원(20)과 접지 사이에 서로 직렬로 연결되는 복수의 저항(R1 ~ R4)으로 구성된 전압 분배기 회로를 포함할 수 있다. 전압 분배기 회로의 제1 저항(R1)은 전원(20)과 제1 노드(n1) 사이에 연결되고, 제2 저항(R2)은 제1 노드(n1)와 제2 노드(n2) 사이에 연결되며, 제3 저항(R3)은 제2 노드(n2)와 제3 노드(n3) 사이에 연결되고, 제4 저항(R4)은 제3 노드(n3)와 접지 사이에 연결될 수 있다. 제1 노드(n1)에는 비교기(11)의 전원 단자가 연결되고, 제2 노드(n2)에는 모드 선택부(122)가 연결되며, 제3 노드(n3)에는 비교기(11)의 기준 전압(Vref) 입력용 입력 단자가 연결될 수 있다. 모드 선택부(122)는 제2 노드(n2)와 접지 사이에 연결되는 선택 스위치(SW1)를 포함할 수 있다.
도 2를 참조하면, 선택 스위치(SW1)는 지연 신호 발생부(121)의 지연 신호에 따라서 온(On)/오프(Off)가 제어될 수 있다. 선택 스위치(SW1)는 지연 신호가 제1 상태이면 온 상태(도통 상태 또는 닫힘 상태)로 동작하여 제2 노드(n2)를 접지와 연결하고, 지연 신호가 제2 상태이면 오프 상태(비도통 상태 또는 개방 상태)로 동작하여 제2 노드(n2)와 접지 사이의 연결을 차단할 수 있다.
제2 노드(n2)가 접지와 연결된 상태에서 전원(20)으로부터 공급되는 전압(Vs)은 제1 및 제2 저항(R1, R2)에 의해서만 분배되어 비교기(11)의 동작 전압(Vop)으로 인가되고, 비교기(11)의 기준 전압(Vref)으로는 접지 전압이 인가될 수 있다. 반면에, 제2 노드(n2)가 접지와 연결되지 않은 상태에서 전원(20)으로부터 공급되는 전압(Vs)은 제1 저항(R1)과, 제2, 제3 및 제4 저항(R2, R3, R4)의 저항 결합에 의해 분배되어 비교기(11)의 동작 전압(Vop)으로 인가될 수 있다. 또한, 제2 노드(n2)가 접지와 연결되지 않은 상태에서 전원(20)으로부터 공급되는 전압(Vs)은, 제1, 제2, 및 제3 저항(R1, R2, R3)의 저항 결합과, 제4 저항(R4)에 의해 전압 분배되어 비교기(11)의 기준 전압(Vref)으로 인가될 수 있다.
따라서, 제2 노드(n2)가 접지와 연결된 상태에서의 비교기(11)의 동작 전압(Vop) 및 기준 전압(Vref)은, 제2 노드(n2)가 접지와 연결되지 않은 상태에서의 비교기(11)의 동작 전압(Vop) 및 기준 전압(Vref)보다 더 낮은 전압 레벨을 가질 수 있다.
제1 내지 제4 저항(R1 ~ R4)은 제2 노드(n2)가 접지와 연결된 상태에서의 비교기(11)의 동작 전압(Vop)이 스위치(30)의 임계 전압보다 낮은 전압 레벨(예를 들어, 100mV 내지 200mV)을 가지도록 저항값들이 설계될 수 있다. 비교기(11)의 출력 신호는 비교기(11)로 인가되는 동작 전압(Vop)의 전압 레벨에 의해 그 크기가 제한될 수 있다. 따라서, 비교기(11)의 동작 전압(Vop)으로 100mV 내지 200mV의 전압을 인가하면, 비교기(11)에 의해 글리치 신호가 발생하더라도 그 신호 크기가 미미하여 스위치(30)의 작동에 영향을 미칠 수 없다. 또한, 비교기(11)의 동작 전압(Vop)으로 접지 전압이 아닌 소정 레벨(예를 들어, 100mV 내지 200mV)의 전압을 인가하다가 정상 레벨의 동작 전압(Vop)을 공급하면, 글리치 신호의 발생 없이 비교기(11)가 빠른 응답이 가능하다.
제1 내지 제4 저항(R1 ~ R4)은 제2 노드(n2)가 접지와 연결된 상태에서의 비교기(11)의 기준 전압(Vref)이 비교기(11)의 기준 전압으로서 요구되는 전압 레벨을 가지도록 그 저항값이 설계되며, 기준 전압으로서 요구되는 전압 레벨은 스위치 제어 장치(1)가 적용되는 시스템에 따라 다르게 설정될 수 있다. 한편, 도 2에서는 전원(20) 가동 후 지연시간 동안 비교기(11)의 기준 전압(Vref)으로 접지 전압이 인가되도록 전압 제어부(123)를 설계한 경우를 예로 들어 도시하였으나, 본 발명의 실시 예는 이로 인해 한정되는 것은 아니다. 전원(20) 가동 후 지연시간 동안 비교기(11)의 기준 전압(Vref)으로 인가되는 전압은, 접지 전압보다 높은 전압 레벨을 가질 수도 있다. 이 경우에도, 전원(20) 가동 후 지연시간 동안 비교기(11)의 기준 전압(Vref)으로 인가되는 전압은, 정상 상태의 기준 전압(Vref)보다 낮은 전압일 수 있다.
이하, 도 4를 참조하여 전술한 스위치 제어 장치(1)의 동작 방법을 상세히 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 스위치 제어 장치(1)의 동작 타이밍도를 개략적으로 도시한다.
도 4를 참조하면, 전원(20)이 가동되기 전의 구간(t0~t11 구간 참조)에서, 비교기(11)는 동작 전압(Vop)이 인가되지 않은 상태이므로 비활성화 모드로 동작한다. 한편, 전지 셀의 셀 전압과 같이 전원(20)의 가동과 무관한 전압을 비교기(11)를 통해 검출하는 경우, 전원(20)이 활성화되지 않은 상태에서도 비교기(11)의 입력 단자로 소정 레벨의 입력 전압(Vin)이 인가될 수 있다. 이러한 상태에서 전원(20)이 가동되고 비교기(11)가 동작할 경우, 비교기(11)의 동작 전압(Vop) 및 기준 전압(Vref)이 안정화되기 전에 비교기(11)가 동작하여 글리치 신호가 발생할 수 있다. 따라서, 스위치 제어 장치(1)는 후술하는 바와 같이, 전원(20)이 가동되고 나서 소정 시간 동안은 비교기(11)의 동작 전압(Vop) 및 기준 전압(Vref)을 정상 상태보다 낮게 유지하는 초기 모드로 동작하고, 소정 시간이 경과한 후에는 비교기(11)의 동작 전압(Vop) 및 기준 전압(Vref)을 정상 상태로 제어하여 정상 모드로 동작한다.
t11 시점에서, 전원(20)이 가동됨에 따라 전원(20)으로부터 스위치 제어 장치(1)로 전력 공급이 개시된다. 또한, 지연 신호 발생부(121)가 웨이크업되며, 기 설정된 지연시간(t11~t12 구간 참조) 동안 지연 신호(S1)를 제1 상태로 유지한다.
지연 신호 발생부(121)의 지연 신호(S1)는 모드 선택부(122)를 구성하는 선택 스위치(SW1)의 제어 신호로 전달된다. 선택 스위치(SW1)는 t11 시점에서 지연 신호(S1)에 응답하여 온(On) 상태로 전환되며, 이후 지연시간(t11~t12 구간 참조) 동안 온(On) 상태를 유지한다.
도 4에서는 지연 신호(S1)의 초기 값 즉, 제1 상태가 로우(low) 레벨이고, 선택 스위치(SW1)가 로우 레벨의 제어 신호에 의해 온 상태로 제어되는 스위칭 소자(예를 들어, P채널 MOSFET(Metal Oxide Semiconductor Field Effect transistor), PNP 트랜지스터(transistor) 등)인 경우를 예로서 도시한다. 그러나, 본 발명의 실시 예가 이로 인해 한정되는 것은 아니어서, 도 5에 도시된 바와 같이, 지연 신호(S1)의 초기 값 즉, 제1 상태가 하이(high) 레벨이고, 선택 스위치(SW1)가 하이 레벨의 제어 신호에 의해 온 상태로 제어되는 스위칭 소자(예를 들어, N채널 MOSFET, NPN 트랜지스터 등)일 수도 있다.
t11 시점에서 선택 스위치(SW1)가 온 상태로 전환됨에 따라, 전압 제어부(123)의 전압 분배기 회로는 제1 저항(R1)과 제2 저항(R2)만을 사용하여 전원(20)으로부터 공급되는 전압(Vs)을 분배하고, 지연시간(t11~t12 구간 참조) 동안은 제1 및 제2 저항(R1, R2)에 의해 분배된 전압이 비교기(11)의 동작 전압(Vop)으로 공급된다. 따라서, 지연시간(t11~t12 구간 참조) 동안은 스위치(30)의 임계 전압(Vth)보다 낮은 레벨의 전압이 비교기(11)의 동작 전압(Vop)으로 공급되고, 이로 인해 비교기(11)에 출력(Vout)에서 글리치 신호가 발생하더라도 미미한 신호 크기로 인해 무시될 수 있다. 또한, 지연시간(t11~t12 구간 참조) 동안 비교기(11)의 기준 전압(Vref)은 접지 전압이 인가될 수 있다.
지연시간이 경과하고 t12 시점이 되면, 지연 신호 발생부(121)는 지연 신호(S1)를 제2 상태로 제어하고, 모드 선택부(122)의 선택 스위치(SW1)는 오프 상태로 전환된다. 이에 따라, 전압 제어부(123)의 전압 분배기 회로에서는 제1 저항(R1)과, 제2, 제3 및 제4 저항(R2, R3, R4)의 저항 결합에 의해 분배된 전압이 비교기(11)의 동작 전압(Vop)으로 공급되어, 정상 상태의 동작 전압(Vop)이 비교기(11)로 공급된다. 또한, 제1, 제2 및 제3 저항(R1, R2, R3)의 저항 결합과, 제4 저항(R4)에 의해 분배된 전압이 비교기(11)의 기준 전압(Vref)으로 공급되어, 정상 상태의 기준 전압(Vref)이 비교기(11)로 공급된다.
이와 같이, 정상 상태의 동작 전압(Vop) 및 기준 전압(Vref)이 비교기(11)로 공급됨에 따라, 비교기(11)는 입력 전압(Vin)에 대한 정상적인 모니터링 동작을 개시한다. 예를 들어, 비교기(11)는 도 4에 도시된 바와 같이, 입력 전압(Vin)이 기준 전압(Vref)보다 높으면(t12~t13 구간 참조) 로우 레벨의 출력 신호(Vout)를 출력하고, 입력 전압(Vin)이 기준 전압(Vref)보다 낮으면(t13~t14 구간 참조) 하이 레벨의 출력 신호(Vout)를 출력할 수 있다. 또한, 예를 들어, 비교기(11)는 입력 전압(Vin)이 기준 전압(Vref)보다 높으면 하이 레벨의 출력 신호(Vout)를 출력하고, 입력 전압(Vin)이 기준 전압(Vref)보다 낮으면 로우 레벨의 출력 신호(Vout)를 출력할 수도 있다.
비교기(11)의 출력 신호(Vout)는 스위치(30)의 제어 신호로 전달되어, 스위치(30)는 비교기(11)의 출력 신호(Vout)에 따라서 온/오프가 제어된다. 예를 들어, 스위치(30)는 도 4에 도시된 바와 같이 비교기(11)의 출력 신호(Vout)가 로우 레벨이면 오프 상태로 동작하고, 비교기(11)의 출력 신호(Vout)가 하이 레벨이면 온 상태로 동작할 수도 있다. 또한, 예를 들어, 스위치(30)는 비교기(11)의 출력 신호(Vout)가 하이 레벨이면 오프 상태로 동작하고, 비교기(11)의 출력 신호(Vout)가 로우 레벨이면 온 상태로 동작할 수도 있다.
한편, 전원(20)으로부터 전력 공급이 중단되면, 지연 신호 발생부(121)의 타이머(201)는 리셋되어 다음 동작을 준비하고, 신호 발생기(202)는 소정 시간 동안 지연 신호(S1)를 제1 상태로 제어한다. 이에 따라, 비교기(11)의 동작 전압(Vop) 및 기준 전압(Vref)이 빠르게 제거되고, 전원(20)의 전력 공급이 종료되는 시점에서도, 글리치 신호의 발생이 제한될 수 있다.
전술한 실시 예에 따르면, 스위치 제어 장치(1)는 전원(20) 가동 시 또는 전원(20)의 가동 종료 시에 비교기(11)에서 발생하는 글리치 신호의 크기를 억제함으로써, 스위치(30)의 오작동을 방지할 수 있다.
여기에 설명된 본 발명의 실시 예들에 따른 전자 또는 전기 장치 및/또는 임의의 다른 관련 장치 또는 구성 요소는 임의의 적합한 하드웨어, 펌웨어(예를 들어, 주문형 집적회로(application-specific integrated circuit)), 소프트웨어, 또는 소프트웨어, 펌웨어 및 하드웨어의 조합을 이용하여 구현될 수 있다. 예를 들어, 이들 장치의 다양한 구성 요소는 하나의 집적 회로(IC) 칩 상에 또는 개별 IC 칩 상에 형성될 수 있다. 또한, 이들 장치의 다양한 구성 요소들은 가요성 인쇄 회로 필름(flexible printed circuit film), 테이프 캐리어 패키지(TCP: tape carrier package), 인쇄 회로 기판(PCB: printed circuit board) 또는 하나의 기판 상에 구현될 수 있다. 본 명세서에 기재된 전기적 연결 또는 상호 연결은, 예를 들어, PCB 또는 다른 종류의 회로 캐리어 상의 배선 또는 전도성 소자들에 의해 구현될 수 있다. 전도성 소자는 예를 들어 표면 금속화(surface metallizations)와 같은 금속화, 및/또는 핀(pin)들을 포함할 수 있으며, 전도성 중합체(conductive polymers) 또는 세라믹(ceramics)을 포함할 수 있다. 또한 전기 에너지는 예를 들어, 전자기 방사 또는 빛을 이용한 무선 접속을 통해 전송될 수 있다.
또한, 이들 장치의 다양한 구성 요소는 여기에 설명된 다양한 기능을 수행하기 위해 하나 이상의 프로세서 상에서 실행되고, 하나 이상의 컴퓨팅 장치 내에서 실행되며, 컴퓨터 프로그램 명령을 실행하고 다른 시스템 구성 요소와 상호 작용하는 프로세스 또는 스레드일 수 있다. 컴퓨터 프로그램 명령은 예를 들어 랜덤 액세스 메모리(RAM: random access memory)와 같은, 표준 메모리 장치를 사용하는 컴퓨팅 장치에서 구현될 수 있는 메모리에 저장된다. 컴퓨터 프로그램 명령은 또한 예를 들어 CD-ROM, 플래시 드라이브 등과 같은 다른 비일시적(non-transitory) 컴퓨터 판독 가능 매체에 저장될 수 있다.
또한, 당업자는 다양한 컴퓨팅 장치의 기능이 단일 컴퓨팅 장치에 결합되거나 또는 통합될 수 있거나, 또는 특정 컴퓨팅 장치의 기능이 본 발명의 예시적인 실시예들의 범위를 벗어나지 않으면서 하나 이상의 다른 컴퓨팅 장치에 걸쳐 분산될 수 있음을 인식해야 한다.
1: 스위치 제어 장치
10: 비교기 회로
11: 비교기
12: 모드 제어부
121: 지연 신호 발생부
122: 모드 선택부
123: 전압 제어부
20: 전원
30: 스위치
201: 타이머
202: 신호 발생기
SW1: 선택 스위치
R1, R2, R3, R4: 전압 분배기 회로의 저항

Claims (15)

  1. 입력 전압 및 기준 전압을 각각 수신하는 제1 및 제2 입력 단자, 상기 입력 전압 및 상기 기준 전압의 비교 결과에 따른 출력 신호를 출력하는 출력 단자, 및 동작 전압을 수신하는 전원 단자를 포함하는 비교기, 그리고
    전원으로부터 전력 공급이 개시되면 기 설정된 지연시간 동안 제1 동작 전압 및 제1 기준 전압을 상기 비교기의 상기 제2 입력 단자 및 상기 전원 단자로 각각 인가하고, 상기 지연시간이 경과하면 제2 동작 전압 및 제2 기준 전압을 상기 비교기의 상기 제2 입력 단자 및 상기 전원 단자로 각각 인가하는 모드 제어부를 포함하며,
    상기 제1 동작 전압은 접지 전압보다 더 높고, 상기 제2 동작 전압보다 더 낮은, 비교기 회로.
  2. 제1항에 있어서,
    상기 모드 제어부는,
    상기 지연시간 동안 제1 상태를 유지하고 상기 지연시간이 경과하면 제2 상태로 변경되는 지연 신호를 발생시키는 지연 신호 발생부,
    상기 전원에 연결되며, 상기 전원에서 공급되는 전압으로부터 상기 제1 동작 전압 및 상기 제1 기준 전압, 또는 상기 제2 동작 전압 및 상기 제2 기준 전압을 발생시키는 전압 제어부, 그리고
    상기 지연 신호를 수신하며, 상기 지연 신호가 상기 제1 상태이면 상기 제1 동작 전압 및 상기 제1 기준 전압을 상기 비교기에 인가하도록 상기 전압 제어부를 제어하고, 상기 지연 신호가 상기 제2 상태이면 상기 제2 동작 전압 및 상기 제2 기준 전압을 상기 비교기로 인가하도록 상기 전압 제어부를 제어하는 모드 선택부를 포함하는, 비교기 회로.
  3. 제2항에 있어서,
    상기 지연 신호 발생부는,
    상기 지연 신호를 카운팅하는 타이머, 그리고
    상기 타이머의 출력 신호에 따라 상기 제1 상태 또는 상기 제2 상태의 상기 지연 신호를 출력하는 신호 발생기를 포함하는, 비교기 회로.
  4. 제2항에 있어서,
    상기 전압 제어부는,
    상기 전원과 제1 노드 사이에 연결되는 제1 저항,
    상기 제1 노드와 제2 노드 사이에 연결되는 제2 저항,
    상기 제2 노드와 제3 노드 사이에 연결되는 제3 저항, 그리고
    상기 제3 노드와 접지 사이에 연결되는 제4 저항을 포함하고,
    상기 제1 노드에는 상기 전원 단자가 연결되고, 상기 제3 노드에는 상기 제2 입력 단자가 연결되는, 비교기 회로.
  5. 제4항에 있어서,
    상기 모드 선택부는, 상기 제2 노드와 상기 접지 사이에 연결되는 선택 스위치를 포함하고, 상기 지연 신호는 상기 선택 스위치의 제어 신호로 입력되는, 비교기 회로.
  6. 제5항에 있어서,
    상기 선택 스위치는 상기 지연 신호가 상기 제1 상태이면 온 상태로 전환되고, 상기 지연 신호가 제2 상태이면 오프 상태로 전환되는, 비교기 회로.
  7. 제3항에 있어서,
    상기 전원으로부터 전원 공급이 중단되면, 상기 타이머는 리셋되고, 상기 신호 발생기는 소정 시간 동안 상기 지연 신호를 상기 제1 상태로 유지하는, 비교기 회로.
  8. 입력 전압 및 기준 전압을 각각 수신하는 제1 및 제2 입력 단자, 상기 입력 전압 및 상기 기준 전압의 비교 결과에 따른 출력 신호를 스위치의 제어 신호로 출력하는 출력 단자, 및 동작 전압을 수신하는 전원 단자를 포함하는 비교기,
    전원에서 공급되는 전압으로부터 제1 동작 전압 및 제1 기준 전압, 또는 제2 동작 전압 및 제2 기준 전압을 발생시키는 전압 제어부, 그리고
    상기 전원으로부터 전력 공급이 개시되면 기 설정된 지연시간 동안 상기 제1 동작 전압 및 상기 제1 기준 전압이 상기 비교기의 상기 전원 단자 및 상기 제2 입력 단자로 각각 인가되도록 상기 전압 제어부를 제어하고, 상기 지연시간이 경과하면 상기 제2 동작 전압 및 상기 제2 기준 전압이 상기 비교기의 상기 전원 단자 및 상기 제2 입력 단자로 각각 인가되도록 상기 전압 제어부를 제어하는 모드 선택부를 포함하며,
    상기 제1 동작 전압은 접지 전압보다 더 높고, 상기 제2 동작 전압보다 더 낮은, 스위치 제어 장치.
  9. 제8항에 있어서,
    상기 모드 선택부로 지연 신호를 출력하며, 상기 지연시간 동안 상기 지연 신호를 제1 상태로 유지하고, 상기 지연시간이 경과하면 상기 지연 신호를 제2 상태로 변경하는 지연 신호 발생부를 더 포함하며,
    상기 모드 선택부는, 상기 지연 신호에 따라 상기 전압 제어부를 제어하는, 스위치 제어 장치.
  10. 제9항에 있어서,
    상기 지연 신호 발생부는,
    상기 지연 신호를 카운팅하는 타이머, 그리고
    상기 타이머의 출력 신호에 따라 상기 제1 상태 또는 상기 제2 상태의 상기 지연 신호를 출력하는 신호 발생기를 포함하는, 스위치 제어 장치.
  11. 제9항에 있어서,
    상기 전압 제어부는,
    상기 전원과 제1 노드 사이에 연결되는 제1 저항,
    상기 제1 노드와 제2 노드 사이에 연결되는 제2 저항,
    상기 제2 노드와 제3 노드 사이에 연결되는 제3 저항, 그리고
    상기 제3 노드와 접지 사이에 연결되는 제4 저항을 포함하고,
    상기 제1 노드에는 상기 전원 단자가 연결되고, 상기 제3 노드에는 상기 제2 입력 단자가 연결되는, 스위치 제어 장치.
  12. 제11항에 있어서,
    상기 모드 선택부는, 상기 제2 노드와 상기 접지 사이에 연결되는 선택 스위치를 포함하고, 상기 지연 신호는 상기 선택 스위치의 제어 신호로 입력되는, 스위치 제어 장치.
  13. 제12항에 있어서,
    상기 선택 스위치는 상기 지연 신호가 상기 제1 상태이면 온 상태로 전환되고, 상기 지연 신호가 제2 상태이면 오프 상태로 전환되는, 스위치 제어 장치.
  14. 제10항에 있어서,
    상기 전원으로부터 전원 공급이 중단되면, 상기 타이머는 리셋되고, 상기 신호 발생기는 소정 시간 동안 상기 지연 신호를 상기 제1 상태로 유지하는, 스위치 제어 장치.
  15. 제8항에 있어서,
    상기 제1 동작 전압은, 상기 스위치의 임계 전압보다 더 낮은, 스위치 제어 장치.
KR1020200111165A 2020-09-01 2020-09-01 비교기 회로 및 이를 포함하는 스위치 제어 장치 KR102602246B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200111165A KR102602246B1 (ko) 2020-09-01 2020-09-01 비교기 회로 및 이를 포함하는 스위치 제어 장치
EP21193488.0A EP3965295A1 (en) 2020-09-01 2021-08-27 Comparator circuit and switch control device including the same
CN202110995072.4A CN114124048A (zh) 2020-09-01 2021-08-27 比较器电路和包括比较器电路的开关控制装置
US17/446,575 US11476840B2 (en) 2020-09-01 2021-08-31 Comparator circuit and switch control device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200111165A KR102602246B1 (ko) 2020-09-01 2020-09-01 비교기 회로 및 이를 포함하는 스위치 제어 장치

Publications (2)

Publication Number Publication Date
KR20220029167A KR20220029167A (ko) 2022-03-08
KR102602246B1 true KR102602246B1 (ko) 2023-11-13

Family

ID=77520570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200111165A KR102602246B1 (ko) 2020-09-01 2020-09-01 비교기 회로 및 이를 포함하는 스위치 제어 장치

Country Status (4)

Country Link
US (1) US11476840B2 (ko)
EP (1) EP3965295A1 (ko)
KR (1) KR102602246B1 (ko)
CN (1) CN114124048A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001229697A (ja) 1999-12-10 2001-08-24 Toshiba Corp 半導体集積回路
JP2006141184A (ja) 2004-11-15 2006-06-01 Nec Saitama Ltd 昇圧型dc/dcコンバータ
US20140285243A1 (en) 2013-03-19 2014-09-25 Fujitsu Semiconductor Limited Power on reset circuit, power supply circuit, and power supply system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3606814B2 (ja) 2001-02-01 2005-01-05 松下電器産業株式会社 電源検出回路
KR100487536B1 (ko) * 2002-08-20 2005-05-03 삼성전자주식회사 파워-온 리셋 회로
JP4439974B2 (ja) 2004-03-31 2010-03-24 Necエレクトロニクス株式会社 電源電圧監視回路
JP2011082785A (ja) * 2009-10-07 2011-04-21 Renesas Electronics Corp パワーオンリセット回路
JP5985949B2 (ja) * 2012-10-01 2016-09-06 ローム株式会社 タイマー回路、並びに、これを用いたパワーオンリセット回路、電子機器及び車両
DE102018200704B4 (de) * 2018-01-17 2022-02-10 Robert Bosch Gmbh Elektrische Schaltung für den sicheren Hoch- und Runterlauf eines Verbrauchers
US10928846B2 (en) * 2019-02-28 2021-02-23 Apple Inc. Low voltage high precision power detect circuit with enhanced power supply rejection ratio
JP7327980B2 (ja) * 2019-04-11 2023-08-16 ローム株式会社 電圧監視装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001229697A (ja) 1999-12-10 2001-08-24 Toshiba Corp 半導体集積回路
JP2006141184A (ja) 2004-11-15 2006-06-01 Nec Saitama Ltd 昇圧型dc/dcコンバータ
US20140285243A1 (en) 2013-03-19 2014-09-25 Fujitsu Semiconductor Limited Power on reset circuit, power supply circuit, and power supply system

Also Published As

Publication number Publication date
CN114124048A (zh) 2022-03-01
US11476840B2 (en) 2022-10-18
US20220069808A1 (en) 2022-03-03
EP3965295A1 (en) 2022-03-09
KR20220029167A (ko) 2022-03-08

Similar Documents

Publication Publication Date Title
CN211086970U (zh) 一种多电源上下电控制电路
KR101926000B1 (ko) 파워 온 리셋 회로 및 리셋 방법
US8680901B2 (en) Power on reset generation circuits in integrated circuits
US7876144B2 (en) Start-up circuit and start-up method
CN103066985B (zh) 具有复用引脚的芯片
US6181173B1 (en) Power-on reset circuit
US7839026B2 (en) Power discharge control system
KR101831462B1 (ko) 호스트 파워-온 리셋 제어 장치 및 방법
WO2017084447A1 (zh) 上电时序控制电路、控制方法、供电装置及电子终端
CN109062391B (zh) 一种上电时序控制电路及电子设备
KR100662689B1 (ko) 히스테리시스 콤퍼레이터 및 그것을 이용한 리세트 신호발생 회로
CN103684374A (zh) 零或超低dc电流消耗的电源开启和欠压检测器
CN109669524B (zh) 芯片的上电复位电路
US9501113B2 (en) Voltage detection system and controlling method of the same
KR102602246B1 (ko) 비교기 회로 및 이를 포함하는 스위치 제어 장치
US10453498B2 (en) Power reset circuit
US7890785B2 (en) Apparatus and method of generating power-up signal of semiconductor memory apparatus
US8004321B2 (en) Method of implementing power-on-reset in power switches
JP3167169U (ja) テストモード制御回路及びセルフテスト機能を有する電子装置
KR101822241B1 (ko) 전원 제어 시스템
CN112526897A (zh) 一种电源时序的控制装置及控制方法
JP2002259357A (ja) マイクロコンピュータ
CN217112651U (zh) 一种电源板卡监测电路
CN113489473B (zh) 频率产生装置与频率产生方法
CN220173220U (zh) 上下电控制电路及电子设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant