KR20170061730A - 전원 제어 시스템 - Google Patents

전원 제어 시스템 Download PDF

Info

Publication number
KR20170061730A
KR20170061730A KR1020150166002A KR20150166002A KR20170061730A KR 20170061730 A KR20170061730 A KR 20170061730A KR 1020150166002 A KR1020150166002 A KR 1020150166002A KR 20150166002 A KR20150166002 A KR 20150166002A KR 20170061730 A KR20170061730 A KR 20170061730A
Authority
KR
South Korea
Prior art keywords
power
reset signal
power supply
signal
output terminal
Prior art date
Application number
KR1020150166002A
Other languages
English (en)
Other versions
KR101822241B1 (ko
Inventor
박재현
공헌
강건수
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020150166002A priority Critical patent/KR101822241B1/ko
Publication of KR20170061730A publication Critical patent/KR20170061730A/ko
Application granted granted Critical
Publication of KR101822241B1 publication Critical patent/KR101822241B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • B60L11/1811—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

전원 오프 과정에서 전원 IC 소자에서 출력되는 리셋 신호의 상승 에지에 의해 마이크로 컨트롤러 칩이 리셋됨으로써 전원 오프가 실패하는 문제를 해결할 수 있는 전원 제어 시스템이 개시된다. 상기 전원 제어 시스템은, 활성화 신호에 따라 전원 전압을 제공하며, 사전 설정된 조건이 충족되는 경우 상기 전원 전압을 제공받는 외부 요소들을 리셋하기 위한 리셋 신호를 출력하는 전원 IC 소자; 상기 활성화 신호를 상기 전원 전압에 제공하고, 상기 활성화 신호를 전환하여 상기 전원 IC 소자를 오프 시킬 때 하이 상태를 갖는 홀드 신호를 출력하는 마이크로 컨트롤러 칩; 및 상기 리셋 신호와 상기 홀드 신호를 OR 논리 연산하여 상기 마이크로 컨트롤러 칩의 리셋 신호 입력단자에 제공하는 OR 게이트 논리 소자를 포함한다.

Description

전원 제어 시스템{SYSTEM OF CONTROLLING POWER}
본 발명은 전원 제어 시스템에 관한 것으로, 더욱 상세하게는 전원 오프 과정에서 전원 IC 소자에서 출력되는 리셋 신호의 상승 에지에 의해 마이크로 컨트롤러 칩이 리셋됨으로써 전원 오프가 실패하는 문제를 해결할 수 있는 전원 제어 시스템에 관한 것이다.
일반적으로, 하이브리드 차량 및 전기 차량에는 전력 변환 제어를 수행하기 위해 고성능의 마이크로 컨트롤러 칩이 탑재된다. 마이크로 컨트롤러 칩은 차량 구동 시스템의 전반적인 제어를 위해 매우 중요한 요소이므로 각종 오작동 상황에서 탈출하여 신속하게 정상적인 작동이 가능하도록 하드웨어적인 리셋 입력 단자를 가지고 있다.
그런데 전원 오프 시에는, 전원 전압이 하강하면서 마이크로 컨트롤러 칩 및 기타 주변 IC들이 정상 작동 전압 범위를 벗어난 예외적 상황이 발생할 수 있다. 이러한 상황에서는 마이크로 컨트롤러 칩을 비롯한 각종 디지털 IC들이 사양에 명시된 특성 및 작동 시퀀스에 일치하게 작동하지 않는다. 따라서, 이러한 정상 작동 전압 범위를 벗어난 상황에서 마이크로 컨트롤러 칩 또는 각종 IC에 불필요한 리셋 신호가 입력되는 경우, 마이크로 컨트롤러 칩이나 IC들은 설계에서 의도하지 못한 동작 상태에 빠뜨릴 수 있다.
상기의 배경기술로서 설명된 사항들은 본 발명의 배경에 대한 이해 증진을 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
KR 10-2010-0072835 A KR 10-2008-0000330 A
이에 본 발명은, 원 오프 과정에서 전원 IC 소자에서 출력되는 리셋 신호의 상승 에지에 의해 마이크로 컨트롤러 칩이 리셋됨으로써 전원 오프가 정상적으로 완료되지 못하는 문제를 해결할 수 있는 전원 제어 시스템을 제공하는 것을 해결하고자 하는 기술적 과제로 한다.
상기 기술적 과제를 해결하기 위한 수단으로서 본 발명은,
활성화 신호에 따라 전원 전압을 제공하며, 사전 설정된 조건이 충족되는 경우 상기 전원 전압을 제공받는 외부 요소들을 리셋하기 위한 리셋 신호를 출력하는 전원 IC 소자;
상기 활성화 신호를 상기 전원 전압에 제공하고, 상기 활성화 신호를 전환하여 상기 전원 IC 소자를 오프 시킬 때 하이 상태를 갖는 홀드 신호를 출력하는 마이크로 컨트롤러 칩; 및
상기 리셋 신호와 상기 홀드 신호를 OR 논리 연산하여 상기 마이크로 컨트롤러 칩의 리셋 신호 입력단자에 제공하는 OR 게이트 논리 소자;
를 포함하는 전원 제어 시스템을 제공한다.
본 발명의 일 실시형태에서, 상기 전원 IC 소자의 리셋 신호 출력 단자와 상기 전원 IC 소자의 전원 전압 출력단 사이에 연결된 풀업 저항을 더 포함할 수 있다. 이 실시형태에서, 상기 전원 IC 소자는 상기 리셋 신호 출력 단자와 접지 사이의 전기적 연결을 스위칭 하는 스위칭 소자를 포함할 수 있다. 상기 리셋 신호는 상기 스위칭 소자를 개방하는 경우 상기 풀업 저항을 통해 전원 전압이 상기 리셋 신호 출력 단자에 인가 되어 하이 상태가 되고, 상기 스위칭 소자를 단락 시키는 경우 상기 리셋 신호 출력 단자가 접지와 연결되어 로우 상태가 될 수 있다.
본 발명의 일 실시형태에서, 상기 스위칭 소자는 상기 사전 설정된 조건이 충족되는 경우 단락 되어 상기 리셋 신호 출력 단자를 접지와 전기적으로 연결함으로써 상기 리셋 신호를 로우 상태로 전환한 후, 다시 개방되면서 풀업 저항을 통해 전원 전압이 상기 리셋 신호 출력 단자에 인가되게 함으로써 상기 리셋 신호를 하이 상태로 전환할 수 있다.
본 발명의 일 실시형태에서, 전원 오프 시, 상기 마이크로 컨트롤러 칩은 상기 활성화 신호를 로우 상태로 전환하고, 상기 전원 IC 소자는 로우 상태로 전환된 활성화 신호를 입력 받아 상기 전원 전압을 점진적으로 하강시키며, 상기 스위칭 소자를 단락 시켜 상기 리셋 신호를 로우 상태로 유지할 수 있다.
본 발명의 일 실시형태에서, 상기 OR 게이트 논리 소자는 상기 리셋 신호와 상기 홀드 신호를 OR 논리 연산함으로써, 상기 리셋 신호가 전원 오프 이후 상승 에지를 출력하더라도 상기 마이크로 컨트롤러 칩의 리셋 신호 입력단자에 상기 상승 에지가 입력되는 것을 차단할 수 있다.
상기 기술적 과제를 해결하기 위한 다른 수단으로서 본 발명은,
활성화 신호에 따라 전원 전압을 제공하며, 사전 설정된 조건이 충족되는 경우 상기 전원 전압을 제공받는 외부 요소들을 리셋하기 위한 리셋 신호를 출력하는 전원 IC 소자;
상기 활성화 신호를 상기 전원 전압에 제공하고, 상기 활성화 신호를 전환하여 상기 전원 IC 소자를 오프 시킬 때 하이 상태를 갖는 홀드 신호를 출력하는 마이크로 컨트롤러 칩;
상기 리셋 신호와 상기 홀드 신호를 OR 논리 연산하여 상기 마이크로 컨트롤러 칩의 리셋 신호 입력단자에 제공하는 OR 게이트 논리 소자; 및
상기 전원 IC 소자의 리셋 신호 출력 단자와 상기 전원 IC 소자의 전원 전압 출력단 사이에 연결된 풀업 저항;을 포함하며,
상기 전원 IC 소자는 상기 리셋 신호 출력 단자와 접지 사이의 전기적 연결을 스위칭 하는 스위칭 소자를 포함하고,
전원 오프 시, 상기 마이크로 컨트롤러 칩은 상기 활성화 신호를 로우 상태로 전환하고, 상기 전원 IC 소자는 로우 상태로 전환된 활성화 신호를 입력 받아 상기 전원 전압을 점진적으로 하강시키며, 상기 OR 게이트 논리 소자는 상기 리셋 신호와 상기 홀드 신호를 OR 논리 연산함으로써, 상기 리셋 신호가 전원 오프 이후 상승 에지를 출력하더라도 상기 갖더라도 상기 마이크로 컨트롤러 칩의 리셋 신호 입력단자에 상기 상승 에지가 입력되는 것을 차단하는 것을 특징으로 하는 전원 제어 시스템을 제공한다.
전술한 것과 같은 과제의 해결 수단을 갖는 전원 제어 시스템에 따르면, 전원 오프 과정과 같이 정상 전압 이하의 동작 성능이 보증되지 않은 영역에서도 마이크로 컨트롤러 칩의 하드웨어 리셋이 작동 시퀀스에서 벗어나지 않도록 강제할 수 있고 그 결과 시스템의 강건성을 향상시킬 수 있다.
즉, 상기 전원 제어 시스템에 따르면, 전원 오프 과정에서 전원 IC 소자의 특성에 따라 발생하는 리셋 신호의 상승 에지에 따른 전원 오프 실패를 방지할 수 있다.
나아가, 상기 전원 제어 시스템에 따르면, 상이한 리셋 출력 기능을 가진 전원 IC 소자 및 마이크로 컨트롤러 칩을 자유롭게 조합하여 사용 가능하며, 양산 이후 발생한 리셋 오류와 관련한 필드 고장 이슈에 대해 최소한의 비용으로 대응 가능하다.
도 1은 본 발명의 일 실시형태에 따른 전원 제어 시스템의 구성도이다.
도 2는 본 발명의 일 실시형태에 따른 전원 제어 시스템의 전원 IC 소자의 리셋 출력 단자를 더욱 상세하게 도시한 도면이다.
도 3은 도2에 도시된 리셋 출력 단자의 출력 파형을 비교 설명하는 도면이다.
도 4는 본 발명의 일 실시형태에 따른 전원 제어 시스템의 전원 오프 과정에서 나타나는 각종 신호의 파형을 도시한 도면이다.
도 5는 도 4에 도시된 신호의 실제 실험 파형을 도시한 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시형태에 따른 전원 제어 시스템에 대하여 살펴본다.
도 1은 본 발명의 일 실시형태에 따른 전원 제어 시스템의 구성도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 전원 제어 시스템은 전원 IC 소자(10)와 마이크로 프로세서 칩(20) 및 OR 게이트 논리 소자(30)를 포함하여 구성될 수 있다.
전원 IC 소자(10)는 전원 제어 시스템을 포함하는 전체 시스템(예를 들어, 각종 전자 제품, 차량의 전장을 포함하는 전기 시스템, 전기 차량의 일부를 구성하는 각종 시스템)에 일정한 전압/전류를 갖는 전원을 제공하기 위한 회로가 집적된 소자이다. 통상, 전원 IC 소자(10)는 전체 시스템의 마이크로 컨트롤러 칩(20)으로부터 제어를 위한 신호를 입력 받아 제어될 수 있다.
특히, 본 발명의 일 실시형태에 따른 전원 제어 시스템에서, 전원 IC 소자(10)는 마이크로 컨트롤러 칩(20)으로부터 활성화 신호(ENABLE 신호)를 제공받아 전원 제공 기능을 온/오프할 수 있으며, 리셋 신호(RESET 신호)를 출력하여 마이크로 컨트롤러 칩(20)을 포함한 전체 시스템을 구현하는 각종 장치나 시스템을 초기화할 수 있다.
이를 위해, 전원 IC 소자(10)는 활성화 신호를 입력 받는 활성화 신호 입력 단자, 전원 전압/전류를 출력하는 전원 출력 단자 및 리셋 신호를 출력하는 리셋 출력 단자를 포함할 수 있다.
마이크로 컨트롤러 칩(20)은 전체 시스템을 제어하기 위한 각종 연산과 제어 신호를 생성 및 출력하는 소자로서, 마이크로 컨트롤러 칩(20)은 상용화된 다양한 종류의 컨트롤러 칩이 적용될 수 있다.
본 발명의 일 실시형태에서, 마이크로 컨트롤러 칩(20)은 전원 IC 소자(10)의 동작을 제어하기 위한 활성화 신호를 출력하는 활성화 신호 출력 단자(21)와 전원 IC 소자(10)로부터 작동을 위한 전력을 제공받는 전원 입력 단자(23) 및 리셋 여부를 결정하는 리셋 신호를 입력 받는 리셋 입력 단자(25)를 포함할 수 있다.
특히, 본 발명의 일 실시형태에서, 마이크로 컨트롤러 칩(20)의 리셋 입력 단자(25)에는 전원 IC 소자(10)에서 제공되는 리셋 신호가 직접 입력 되는 것이 아니라 전원 IC 소자(10)에서 출력되는 리셋 신호와, 마이크로 컨트롤러 칩(20)에서 출력하는 홀드 신호(HOLD 신호)를 OR 논리 연산한 결과가 입력된다.
이를 위해, 마이크로 컨트롤러 칩(20)은 활성화 신호가 하이 상태에서 로우 상태로 전환할 때, 즉 전원 IC 소자(10)를 오프 시켜 전체 시스템을 오프 하려고 할 때, 하이 상태를 갖는 홀드 신호를 출력하는 홀드 출력 단자(27)를 더 포함할 수 있다.
전술한 활성화 신호 출력 단자(21)와 홀드 출력 단자(27)는 일반적인 마이크로 컨트롤러 칩(20)에 마련되는 범용 입출력(General Purpose Input Output: GPIO) 단자를 활용하여, 마이크로 컨트롤러 칩(20) 내부에 소프트웨어 알고리즘을 탑재하여 원하는 기능을 구현할 수 있다.
본 발명의 일 실시형태는, 전원 오프 시 마이크로 컨트롤러 칩(20)에 입력되는 리셋 신호를 전원 IC 소자(10)로부터 직접 입력 받지 않고, 전원 IC 소자(10)에서 출력되는 리셋 신호와 홀드 신호를 OR 게이트 논리 소자(30)를 통해 OR 논리 연산한 결과를 리셋 신호 입력 단자(25)로 제공받는다. 따라서, 전원 오프 과정에서 전원 IC 소자(10)에서 출력되는 리셋 신호가 변형되는 경우에도 전원 오프 과정을 방해 받지 않고 진행할 수 있게 된다.
본 발명의 일 실시형태에 따른 전원 제어 시스템의 작용 효과에 대해 첨부 도면을 참조하여 더욱 상세하게 설명하기로 한다.
도 2는 본 발명의 일 실시형태에 따른 전원 제어 시스템의 전원 IC 소자의 리셋 출력 단자를 더욱 상세하게 도시한 도면이며, 도 3은 도2에 도시된 리셋 출력 단자의 출력 파형을 비교 설명하는 도면이다.
도 2에 도시된 것과 같이, 전원 IC 소자(10)의 리셋 신호 출력 단자(15)은 트랜지스터와 같은 스위칭 소자(17)를 이용한 오픈 드레인(또는 오픈 컬렉터)의 구조로 구현될 수 있다.
더욱 상세하게, 전원 IC 소자(10)는 그 내부에 트랜지스터와 같은 스위칭 소자(17)를 포함하며, 이 스위칭 소자(17)는 리셋 신호 출력 단자(15)와 접지 사이의 전기적 연결을 스위칭 한다. 또한, 본 발명의 일 실시형태에 따른 전원 제어 시스템은 전원 IC 소자의 전원 출력 단자(13)와 리셋 신호 출력 단자(15) 사이에 연결된 풀업 저항(40)을 포함한다.
이러한 회로 구조에 의하면, 전원 IC 소자(10)가 정상적으로 동작하는 경우에 스위칭 소자(17)는 개방 상태를 유지하여 풀업 저항(40)을 통해 전원 전압(VDD)이 리셋 신호 출력 단자(15)로 인가되게 함으로써 하이(High) 상태의 신호를 유지한다. 사전 설정된 리셋 조건이 충족하여 리셋 신호를 출력하고자 하는 경우에, 전원 IC 소자(10)는 스위칭 소자(17)를 구동하기 위한 전기적 신호를 스위칭 소자(17)로 인가하고, 스위칭 소자(17)가 단락됨으로써 리셋 신호 출력 단자(15)는 접지와 전기적으로 연결된다. 이에 따라, 리셋 신호 출력 단자(15)에는 로우(Low) 상태의 신호가 출력된다. 리셋 조건이 해제되거나 사전 설정된 시간 경과한 후 다시 스위칭 소자(17)가 오프 되어 풀업 저항(40)을 통해 전원 전압(VDD)이 리셋 신호 출력 단자(15)로 다시 인가되면, 리셋 신호가 하이 상태가 되는데, 마이크로 컨트롤러 칩(20) 등과 같이 전원 IC 소자(10)로부터 전원을 제공 받는 요소들은 리셋 신호가 하이 상태가 되는 상승 에지를 감지하여 자체 동작을 초기화할 수 있다.
더하여, 전원 IC 소자(10)의 작동의 오프를 위해 전원 IC 소자(10)의 활성화 입력 단자(11)에 활성화 신호가 전환되면 리셋 신호도 그에 따라 하이 상태에서 로우 상태로 전환된다.
도 3 (a)은 이상적인 시스템의 전원 오프 과정, 즉 전원 IC 소자(10)의 오프 과정(통상, 파워다운 시퀀스라고도 함)을 도시한 것으로서, 마이크로 컨트롤러 칩(20)으로부터 전원 오프를 지시하기 위해 하이 상태에서 로우 상태로 전환되는 활성화 신호(ENABLE)가 전원 IC 소자(10)로 입력된 경우, 전원(VDD)는 일정 시간 동안 점진적으로 감소하게 되고, 전원 IC 소자(10)의 리셋 신호 출력 단자(15)는 스위칭 소자(17)의 구동에 의해 접지와 연결되어 로우 상태를 유지하여야 한다.
그러나, 실제 전원 오프 과정에서는, 도 3의 (b)에 도시한 바와 같이, 전원 IC 소자(10)이 리셋 신호 출력 단자(15)에 상승 에지가 발생할 수 있다. 즉, 전원 IC 소자(10)가 리셋 신호를 출력하기 위해서는 스위칭 소자(17)를 구동하기 위한 구동 전원이 필요한데, 전원 전압(VDD)이 일정 수준 이상으로 떨어지면　스위칭 소자인 트랜지스터(17)의 구동이 정지되어 로우 상태를 유지하지 못하고 리셋 신호의 상승이 발생하게 되는 것이다. 이 상승 신호는 간헐적으로 마이크로 컨트롤러 칩(20) 등의 전자 장치에서 인식되어 초기화 프로세스를 수행하게 만들 수 있다.
나아가, 전원 오프 과정, 즉 전원이 다운되는 상태에서는 마이크로 컨트롤러 칩(20) 또한 보장되지 않은 작동 전압 상태에 있기 때문에 초기화 프로세스는 실패할 가능성이 높으며, 그 이후 예측하기 어려운 불명확한 동작 상태에 진입할 수 있다.
도 4는 본 발명의 일 실시형태에 따른 전원 제어 시스템의 전원 오프 과정에서 나타나는 각종 신호의 파형을 도시한 도면이며, 도 5는 도 4에 도시된 신호의 실제 실험 파형을 도시한 도면이다.
도 4 및 도 5에서, T1은 전원 오프 과정을 개시하기 위해 마이크로 컨트롤러 칩(10)에서 활성화 신호를 하이 상태에서 로우 상태로 전환한 시점을 나타내며, T2는 전원 IC 소자(10)의 리셋 신호 출력단(15)에서 출력되는 리셋 신호에서 상승 에지가 발생하는 시점을 나타내며, T3는 전원 오프 과정이 종료되는 시점을 나타낸다.
도 4 및 도 5를 참조하면, T1 시점에 전원 오프 과정을 개시하기 위해 마이크로 컨트롤러 칩(20)에서 활성화 신호(ENALBLE)에 로우 상태의 신호를 활성화 신호 출력단(21)으로 출력하면, 전원 IC 소자(20)는 이를 활성화 신호 입력단(11)으로 입력 받는다. 전원 IC 소자(10)는 로우 상태의 활성화 신호를 인식하여 전원 전압(VDD)를 하강 시키고, 스위칭 소자(17)을 구동하여 리셋 신호 출력단(15)과 접지를 전기적으로 연결함으로써 로우 상태의 리셋 신호(RESET)를 출력한다. 또한, 마이크로 컨트롤러 칩(20)는 홀드 출력 단자(27)에서 하이 상태의 홀드 신호(HOLD)를 출력한다.
이에 따라, OR 게이트 논리 소자(30)에는 리셋 신호(RESET)와 홀드 신호(HOLD)를 OR 논리 연산한 결과(RESET_IN)를 마이크로 컨트롤러 칩(20)의 리셋 신호 입력단(25)에 입력하게 된다. 이 때, OR 게이트 논리 소자(30)의 출력(RESET_IN)은 하이 상태를 유지한다.
이어, T2의 시점에, 전원 IC 소자(10)가 일정 레벨 이하의 전원을 출력하는 상태가 되어 내부의 스위칭 소자(17)로 구동 전원을 제공하지 못하게 되면, 스위칭 소자(17)의 구동 전원 입력단(게이트 또는 베이스)이 플로팅 상태가 되고, 풀업 저항(40)에 의해 풀업된 전원 전압(VDD)이 전원 IC 소자(10)의 리셋 신호 출력단(15)에 인가됨으로써 상승 에지가 출력된다. 이 시점에서, 종래에는 리셋 신호 출력단(15)에 발생한 상승 에지가 마이크로 컨트롤러 칩(20)에 인가됨으로써 마이크로 컨트롤러 칩(20)이 전원 저하 상태에서 리셋을 인식하여 예측할 수 없는 오작동이 발생할 여지가 있었다. 그러나, 본 발명의 일 실시형태에서는, 전원 전압(VDD)의 하강을 추종하여 점진적으로 감소하는 홀드 신호(HOLD)와 전원 IC 소자(10)의 리셋 신호 출력단(15)의 신호가 OR 논리 연산되어 마이크로 컨트롤러 칩(20)의 리셋 입력 단자(25)로 인가됨으로써, 마이크로 컨트롤러 칩(20)의 리셋 입력 단자(25)에 상승 에지가 인가되는 것이 차단된다.
이에 따라, 최종적으로 T3의 시점에서, 정상적으로 전원 오프를 위한 과정이 성공적으로 완료될 수 있다.
이상에서 설명한 바와 같이, 본 발명의 일 실시형태에 따른 전원 제어 시스템은, 전원 오프 과정과 같이 정상 전압 이하의 동작 성능이 보증되지 않은 영역에서도 마이크로 컨트롤러 칩의 하드웨어 리셋이 작동 시퀀스에서 벗어나지 않도록 강제할 수 있고 그 결과 시스템의 강건성을 향상시킬 수 있다.
즉, 본 발명의 일 실시형태에 따른 전원 제어 시스템은, 전원 오프 과정에서 전원 IC 소자의 특성에 따라 발생하는 리셋 신호의 상승 에지에 따른 전원 오프 실패를 방지할 수 있다.
나아가, 본 발명의 일 실시형태에 따른 전원 제어 시스템은 상이한 리셋 출력 기능을 가진 전원 IC 소자 및 마이크로 컨트롤러 칩을 자유롭게 조합하여 사용 가능하며, 양산 이후 발생한 리셋 오류와 관련한 필드 고장 이슈에 대해 최소한의 비용으로 대응 가능하다.
본 발명은 특정한 실시형태에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 제공되는 본 발명의 기술적 사상을 벗어나지 않는 한도 내에서, 본 발명이 다양하게 개량 및 변화될 수 있다는 것은 당 업계에서 통상의 지식을 가진 자에게 있어서 자명할 것이다.
10: 전원 IC 소자 11: 활성화 신호 입력단
13: 전원 출력단 15: 리셋 신호 출력단
17: 스위칭 소자 20: 마이크로 컨트롤러 칩
21: 활성화 신호 출력단 23: 전원 입력단
25: 리셋 신호 입력단 27: 홀드 출력단
30: OR 게이트 논리 소자 40: 풀업 저항

Claims (6)

  1. 활성화 신호에 따라 전원 전압을 제공하며, 사전 설정된 조건이 충족되는 경우 상기 전원 전압을 제공받는 외부 요소들을 리셋하기 위한 리셋 신호를 출력하는 전원 IC 소자;
    상기 활성화 신호를 상기 전원 전압에 제공하고, 상기 활성화 신호를 전환하여 상기 전원 IC 소자를 오프 시킬 때 하이 상태를 갖는 홀드 신호를 출력하는 마이크로 컨트롤러 칩; 및
    상기 리셋 신호와 상기 홀드 신호를 OR 논리 연산하여 상기 마이크로 컨트롤러 칩의 리셋 신호 입력단자에 제공하는 OR 게이트 논리 소자;
    를 포함하는 전원 제어 시스템.
  2. 청구항 1에 있어서,
    상기 전원 IC 소자의 리셋 신호 출력 단자와 상기 전원 IC 소자의 전원 전압 출력단 사이에 연결된 풀업 저항을 더 포함하며,
    상기 전원 IC 소자는 상기 리셋 신호 출력 단자와 접지 사이의 전기적 연결을 스위칭 하는 스위칭 소자를 포함하며, 상기 리셋 신호는 상기 스위칭 소자를 개방하는 경우 상기 풀업 저항을 통해 전원 전압이 상기 리셋 신호 출력 단자에 인가 되어 하이 상태가 되고, 상기 스위칭 소자를 단락 시키는 경우 상기 리셋 신호 출력 단자가 접지와 연결되어 로우 상태가 되는 것을 특징으로 하는 전원 제어 시스템.
  3. 청구항 2에 있어서,
    상기 스위칭 소자는 상기 사전 설정된 조건이 충족되는 경우 단락 되어 상기 리셋 신호 출력 단자를 접지와 전기적으로 연결함으로써 상기 리셋 신호를 로우 상태로 전환한 후, 다시 개방되면서 풀업 저항을 통해 전원 전압이 상기 리셋 신호 출력 단자에 인가되게 함으로써 상기 리셋 신호를 하이 상태로 전환하는 것을 특징으로 하는 전원 제어 시스템.
  4. 제2항에 있어서,
    전원 오프 시,
    상기 마이크로 컨트롤러 칩은 상기 활성화 신호를 로우 상태로 전환하고,
    상기 전원 IC 소자는 로우 상태로 전환된 활성화 신호를 입력 받아 상기 전원 전압을 점진적으로 하강시키며, 상기 스위칭 소자를 단락 시켜 상기 리셋 신호를 로우 상태로 유지하는 것을 특징으로 하는 전원 제어 시스템.
  5. 청구항 4에 있어서,
    상기 OR 게이트 논리 소자는 상기 리셋 신호와 상기 홀드 신호를 OR 논리 연산함으로써, 상기 리셋 신호가 전원 오프 이후 상승 에지를 출력하더라도 상기 갖더라도 상기 마이크로 컨트롤러 칩의 리셋 신호 입력단자에 상기 상승 에지가 입력되는 것을 차단하는 것을 특징으로 하는 전원 제어 시스템.
  6. 활성화 신호에 따라 전원 전압을 제공하며, 사전 설정된 조건이 충족되는 경우 상기 전원 전압을 제공받는 외부 요소들을 리셋하기 위한 리셋 신호를 출력하는 전원 IC 소자;
    상기 활성화 신호를 상기 전원 전압에 제공하고, 상기 활성화 신호를 전환하여 상기 전원 IC 소자를 오프 시킬 때 하이 상태를 갖는 홀드 신호를 출력하는 마이크로 컨트롤러 칩;
    상기 리셋 신호와 상기 홀드 신호를 OR 논리 연산하여 상기 마이크로 컨트롤러 칩의 리셋 신호 입력단자에 제공하는 OR 게이트 논리 소자; 및
    상기 전원 IC 소자의 리셋 신호 출력 단자와 상기 전원 IC 소자의 전원 전압 출력단 사이에 연결된 풀업 저항;을 포함하며,
    상기 전원 IC 소자는 상기 리셋 신호 출력 단자와 접지 사이의 전기적 연결을 스위칭 하는 스위칭 소자를 포함하고,
    전원 오프 시,
    상기 마이크로 컨트롤러 칩은 상기 활성화 신호를 로우 상태로 전환하고,
    상기 전원 IC 소자는 로우 상태로 전환된 활성화 신호를 입력 받아 상기 전원 전압을 점진적으로 하강시키며,
    상기 OR 게이트 논리 소자는 상기 리셋 신호와 상기 홀드 신호를 OR 논리 연산함으로써, 상기 리셋 신호가 전원 오프 이후 상승 에지를 출력하더라도 상기 갖더라도 상기 마이크로 컨트롤러 칩의 리셋 신호 입력단자에 상기 상승 에지가 입력되는 것을 차단하는 것을 특징으로 하는 전원 제어 시스템.
KR1020150166002A 2015-11-26 2015-11-26 전원 제어 시스템 KR101822241B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150166002A KR101822241B1 (ko) 2015-11-26 2015-11-26 전원 제어 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150166002A KR101822241B1 (ko) 2015-11-26 2015-11-26 전원 제어 시스템

Publications (2)

Publication Number Publication Date
KR20170061730A true KR20170061730A (ko) 2017-06-07
KR101822241B1 KR101822241B1 (ko) 2018-01-26

Family

ID=59223459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150166002A KR101822241B1 (ko) 2015-11-26 2015-11-26 전원 제어 시스템

Country Status (1)

Country Link
KR (1) KR101822241B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200022167A (ko) * 2018-08-22 2020-03-03 현대자동차주식회사 웨이크업 판단 시스템 및 방법
US11458845B2 (en) * 2020-10-19 2022-10-04 Vitesco Technologies USA, LLC High voltage circuit and method for controlling a contactor in electric vehicles

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200022167A (ko) * 2018-08-22 2020-03-03 현대자동차주식회사 웨이크업 판단 시스템 및 방법
US11458845B2 (en) * 2020-10-19 2022-10-04 Vitesco Technologies USA, LLC High voltage circuit and method for controlling a contactor in electric vehicles

Also Published As

Publication number Publication date
KR101822241B1 (ko) 2018-01-26

Similar Documents

Publication Publication Date Title
JP6468150B2 (ja) 負荷駆動装置
KR101831462B1 (ko) 호스트 파워-온 리셋 제어 장치 및 방법
US8710873B2 (en) System and method for a driver circuit with a referenced control signal
JP6659427B2 (ja) 半導体装置
US7839026B2 (en) Power discharge control system
US9748064B2 (en) Fail-safe circuit
JP6634329B2 (ja) 半導体装置
JP5880494B2 (ja) スイッチング制御回路
US9917573B2 (en) Voltage detection circuit
KR101822241B1 (ko) 전원 제어 시스템
US8994437B2 (en) Semiconductor device and circuit for controlling potential of gate of insulated gate type switching device
CN105553236A (zh) 驱动电路
JP5864222B2 (ja) トランジスタ保護回路
US10992293B2 (en) Device with isolation barrier and fault detection
KR20180073695A (ko) 브러시리스 직류 모터의 보호회로 및 제어장치
TW201712997A (zh) 電源啟動重置電路、電源啟動重置方法及其電子裝置
CN109417387A (zh) 基于锁存器的上电检查器
JP4730356B2 (ja) 電源制御装置
KR100642402B1 (ko) 반도체 장치의 초기화 신호 발생회로
JP2003338743A (ja) パワーデバイスの駆動回路
US9507361B2 (en) Initialization signal generation circuits and semiconductor devices including the same
KR102602246B1 (ko) 비교기 회로 및 이를 포함하는 스위치 제어 장치
KR20190086714A (ko) 전원 회로 스위칭 디바이스
CN107565800B (zh) 门极驱动电路及门极驱动方法
CN117081556A (zh) 一种电源控制电路和电动车辆

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant