JP2003338743A - パワーデバイスの駆動回路 - Google Patents
パワーデバイスの駆動回路Info
- Publication number
- JP2003338743A JP2003338743A JP2002146264A JP2002146264A JP2003338743A JP 2003338743 A JP2003338743 A JP 2003338743A JP 2002146264 A JP2002146264 A JP 2002146264A JP 2002146264 A JP2002146264 A JP 2002146264A JP 2003338743 A JP2003338743 A JP 2003338743A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- power device
- output
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 簡易な回路構成、制御を可能とするパワーデ
バイスの駆動回路を提供する。 【解決手段】 パワーデバイスの駆動回路であって、パ
ワーデバイスのオン、オフを指令する指令信号ＩＮを外
部から入力し、指令信号ＩＮに基きパワーデバイスのオ
ンを指示するＯＮ信号を生成する回路１３と、指令信号
ＩＮに基きパワーデバイスのオフを指示するＯＦＦ信号
を生成する回路１５と、ＯＮ及びＯＦＦ信号を一のオン
・オフ信号に統合するＮＯＲ回路１１とを含むワンショ
ット回路１０と、一のオン・オフ信号を高電位にレベル
シフトして出力するレベルシフト回路３０と、レベルシ
フト回路３０からの出力にしたがい一対のスイッチング
素子Ｔ１、Ｔ２を制御してパワーデバイスに対する駆動
信号を出力する出力回路７０とを備える。
バイスの駆動回路を提供する。 【解決手段】 パワーデバイスの駆動回路であって、パ
ワーデバイスのオン、オフを指令する指令信号ＩＮを外
部から入力し、指令信号ＩＮに基きパワーデバイスのオ
ンを指示するＯＮ信号を生成する回路１３と、指令信号
ＩＮに基きパワーデバイスのオフを指示するＯＦＦ信号
を生成する回路１５と、ＯＮ及びＯＦＦ信号を一のオン
・オフ信号に統合するＮＯＲ回路１１とを含むワンショ
ット回路１０と、一のオン・オフ信号を高電位にレベル
シフトして出力するレベルシフト回路３０と、レベルシ
フト回路３０からの出力にしたがい一対のスイッチング
素子Ｔ１、Ｔ２を制御してパワーデバイスに対する駆動
信号を出力する出力回路７０とを備える。
Description
【０００１】
【発明の属する技術分野】本発明はパワーデバイスの駆
動回路であって、特に、レベルシフト回路の前段に挿入
される短いパルス信号を生成するワンショット回路に関
する。
動回路であって、特に、レベルシフト回路の前段に挿入
される短いパルス信号を生成するワンショット回路に関
する。
【０００２】
【従来の技術】図６に従来のパワーデバイスの駆動回路
の構成を示す。駆動回路は、ＩＧＢＴやＭＯＳＦＥＴ等
のパワーデバイス（図示せず）に接続され、そのパワー
デバイスの駆動信号を生成する回路であり、一対の電界
効果トランジスタＴ１、Ｔ２からなる出力部を有する。
駆動回路はさらに、その出力部のトランジスタＴ１、Ｔ
２を制御する制御信号を生成するために、ＲＳフリップ
フロップ６１、Ｔフリップフロップ６３、インバータＩ
１１、Ｉ１３、Ｉ１５、レベルシフト回路３０ｂ及びワ
ンショット回路１０ｂを含む。レベルシフト回路３０ｂ
は抵抗３６、３８及び高耐圧のＤＭＯＳトランジスタ３
２、３４を含む。
の構成を示す。駆動回路は、ＩＧＢＴやＭＯＳＦＥＴ等
のパワーデバイス（図示せず）に接続され、そのパワー
デバイスの駆動信号を生成する回路であり、一対の電界
効果トランジスタＴ１、Ｔ２からなる出力部を有する。
駆動回路はさらに、その出力部のトランジスタＴ１、Ｔ
２を制御する制御信号を生成するために、ＲＳフリップ
フロップ６１、Ｔフリップフロップ６３、インバータＩ
１１、Ｉ１３、Ｉ１５、レベルシフト回路３０ｂ及びワ
ンショット回路１０ｂを含む。レベルシフト回路３０ｂ
は抵抗３６、３８及び高耐圧のＤＭＯＳトランジスタ３
２、３４を含む。
【０００３】以上の構成の駆動回路は、外部よりパワー
デバイスをオンまたはオフのいずれに制御するかを指令
するための制御信号（以下「指令信号」という。）ＩＮ
を入力する。指令信号は例えば図７（ａ）に示すような
信号であり、「Ｈｉｇｈ」のときにパワーデバイスをオ
ンし、「Ｌｏｗ」のときにパワーデバイスをオフに制御
することを示す。
デバイスをオンまたはオフのいずれに制御するかを指令
するための制御信号（以下「指令信号」という。）ＩＮ
を入力する。指令信号は例えば図７（ａ）に示すような
信号であり、「Ｈｉｇｈ」のときにパワーデバイスをオ
ンし、「Ｌｏｗ」のときにパワーデバイスをオフに制御
することを示す。
【０００４】ワンショット回路１０ｂは、指令信号ＩＮ
から、パワーデバイスのオン、オフをそれぞれ指示する
２種類の短いパルス信号（以下「ＯＮ信号」、「ＯＦＦ
信号」という。）を生成する。例えば、図７の（ｂ）に
示すように指令信号ＩＮの立下りエッジに基き、パワー
デバイスのオフを指示するＯＦＦ信号を生成し、図７の
（ｃ）に示すように指令信号ＩＮの立上りエッジに基
き、パワーデバイスのオンを指示するＯＮ信号を生成す
る。このように、指令信号ＩＮから短いパルスのＯＮ信
号またはＯＦＦ信号を生成するのは、後段のレベルシフ
ト回路３０ｂのＤＭＯＳトランジスタの長時間の導通に
よる破壊を防止するためである。
から、パワーデバイスのオン、オフをそれぞれ指示する
２種類の短いパルス信号（以下「ＯＮ信号」、「ＯＦＦ
信号」という。）を生成する。例えば、図７の（ｂ）に
示すように指令信号ＩＮの立下りエッジに基き、パワー
デバイスのオフを指示するＯＦＦ信号を生成し、図７の
（ｃ）に示すように指令信号ＩＮの立上りエッジに基
き、パワーデバイスのオンを指示するＯＮ信号を生成す
る。このように、指令信号ＩＮから短いパルスのＯＮ信
号またはＯＦＦ信号を生成するのは、後段のレベルシフ
ト回路３０ｂのＤＭＯＳトランジスタの長時間の導通に
よる破壊を防止するためである。
【０００５】レベルシフト回路３０ｂは、ワンショット
回路１０ｂからのＯＮ信号及びＯＦＦ信号を高電位にレ
ベルシフトする。ＲＳフリップフロップ６１は、レベル
シフトされたＯＮ信号及びＯＦＦ信号を受けてトランジ
スタＴ１、Ｔ２を駆動するためのラッチ信号を生成す
る。なお、ＲＳフリップフロップ６１の後段のＴフリッ
プフロップ６３には信号ＵＶが入力されるが、この信号
ＵＶは電源電圧ＶＢの異常低下を検出する信号であり、
異常低下が検出されたときは、Ｔフリップフロップ６３
によりパワーデバイスをオフするように制御信号が生成
される。
回路１０ｂからのＯＮ信号及びＯＦＦ信号を高電位にレ
ベルシフトする。ＲＳフリップフロップ６１は、レベル
シフトされたＯＮ信号及びＯＦＦ信号を受けてトランジ
スタＴ１、Ｔ２を駆動するためのラッチ信号を生成す
る。なお、ＲＳフリップフロップ６１の後段のＴフリッ
プフロップ６３には信号ＵＶが入力されるが、この信号
ＵＶは電源電圧ＶＢの異常低下を検出する信号であり、
異常低下が検出されたときは、Ｔフリップフロップ６３
によりパワーデバイスをオフするように制御信号が生成
される。
【０００６】
【発明が解決しようとする課題】以上の駆動回路におい
ては、レベルシフト回路３０ｂの前段のワンショット回
路１０ｂがパワーデバイスのオン、オフにそれぞれ対応
した２系統の信号（ＯＮ信号及びＯＦＦ信号）を生成し
ている。このため、レベルシフト回路３０ｂ以後の回路
構成や制御が２系統の信号に対応する必要があり、複雑
になるという問題があった。
ては、レベルシフト回路３０ｂの前段のワンショット回
路１０ｂがパワーデバイスのオン、オフにそれぞれ対応
した２系統の信号（ＯＮ信号及びＯＦＦ信号）を生成し
ている。このため、レベルシフト回路３０ｂ以後の回路
構成や制御が２系統の信号に対応する必要があり、複雑
になるという問題があった。
【０００７】本発明は上記課題を解決すべくなされたも
のであり、その目的とするところは、簡易な回路構成、
制御を可能とするパワーデバイスの駆動回路を提供する
ことにある。
のであり、その目的とするところは、簡易な回路構成、
制御を可能とするパワーデバイスの駆動回路を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明に係る第１のパワ
ーデバイスの駆動回路は、パワーデバイスのオン、オフ
を指令する指令信号を外部から入力し、指令信号に基い
てパワーデバイスのオンを指示する第１の制御信号を生
成する第１の回路、指令信号に基いてパワーデバイスの
オフを指示する第２の制御信号を生成する第２の回路、
及び、第１及び第２の制御信号を一の制御信号に統合す
る回路を含むワンショット回路と、一の制御信号を所定
の電位にレベルシフトして出力するレベルシフト回路
と、レベルシフト回路からの出力にしたがい一対のスイ
ッチング素子を制御してパワーデバイスに対する駆動信
号を出力する出力回路とを備える。第１のパワーデバイ
スの駆動回路によれば、ワンショット回路の出力を一系
統にすることにより、その後段の回路において回路構成
及び制御を簡易にすることができる。
ーデバイスの駆動回路は、パワーデバイスのオン、オフ
を指令する指令信号を外部から入力し、指令信号に基い
てパワーデバイスのオンを指示する第１の制御信号を生
成する第１の回路、指令信号に基いてパワーデバイスの
オフを指示する第２の制御信号を生成する第２の回路、
及び、第１及び第２の制御信号を一の制御信号に統合す
る回路を含むワンショット回路と、一の制御信号を所定
の電位にレベルシフトして出力するレベルシフト回路
と、レベルシフト回路からの出力にしたがい一対のスイ
ッチング素子を制御してパワーデバイスに対する駆動信
号を出力する出力回路とを備える。第１のパワーデバイ
スの駆動回路によれば、ワンショット回路の出力を一系
統にすることにより、その後段の回路において回路構成
及び制御を簡易にすることができる。
【０００９】第１の駆動回路において、レベルシフト回
路と出力回路の間に、誤信号を除去するフィルタ回路を
挿入してもよい。これにより、誤信号を除去でき、誤動
作を防止できる。
路と出力回路の間に、誤信号を除去するフィルタ回路を
挿入してもよい。これにより、誤信号を除去でき、誤動
作を防止できる。
【００１０】第１の駆動回路において、出力回路は、レ
ベルシフト回路からの出力を受けるＴ型フリップフロッ
プを含んでもよい。Ｔ型フリップフロップを用いること
により、少ないフリップフロップ段数で駆動信号を生成
できる。
ベルシフト回路からの出力を受けるＴ型フリップフロッ
プを含んでもよい。Ｔ型フリップフロップを用いること
により、少ないフリップフロップ段数で駆動信号を生成
できる。
【００１１】第１の駆動回路において、パワーデバイス
の制御すべき状態を検出する回路と、その検出結果に基
いて、パワーデバイスが本来の制御すべき状態に制御さ
れるようにレベルシフト回路からの出力を修正する回路
とをさらに備えてもよい。これにより、パワーデバイス
をより精度よく所望の状態に駆動することができる。
の制御すべき状態を検出する回路と、その検出結果に基
いて、パワーデバイスが本来の制御すべき状態に制御さ
れるようにレベルシフト回路からの出力を修正する回路
とをさらに備えてもよい。これにより、パワーデバイス
をより精度よく所望の状態に駆動することができる。
【００１２】本発明に係る第２のパワーデバイスの駆動
回路は、高電圧信号を入力し、その高電圧信号に基いて
パワーデバイスのオンを指示する第１の制御信号を生成
する第１の回路、高電圧信号に基いてパワーデバイスの
オフを指示する第２の制御信号を生成する第２の回路、
及び、第１及び第２の制御信号を一の制御信号に統合す
る回路を含むワンショット回路と、一の制御信号を所定
の低電位にレベルシフトして出力するレベルシフト回路
と、レベルシフト回路からの出力にしたがい一対のスイ
ッチング素子を制御してパワーデバイスに対する駆動信
号を出力する出力回路とを備える。第２の駆動回路によ
れば、簡易な回路構成により高圧部の信号に基いたパワ
ーデバイスの制御が可能となり、例えば、高圧部の異常
検出部にパワーデバイスを停止させる等の制御を簡易な
構成で実現できる。
回路は、高電圧信号を入力し、その高電圧信号に基いて
パワーデバイスのオンを指示する第１の制御信号を生成
する第１の回路、高電圧信号に基いてパワーデバイスの
オフを指示する第２の制御信号を生成する第２の回路、
及び、第１及び第２の制御信号を一の制御信号に統合す
る回路を含むワンショット回路と、一の制御信号を所定
の低電位にレベルシフトして出力するレベルシフト回路
と、レベルシフト回路からの出力にしたがい一対のスイ
ッチング素子を制御してパワーデバイスに対する駆動信
号を出力する出力回路とを備える。第２の駆動回路によ
れば、簡易な回路構成により高圧部の信号に基いたパワ
ーデバイスの制御が可能となり、例えば、高圧部の異常
検出部にパワーデバイスを停止させる等の制御を簡易な
構成で実現できる。
【００１３】
【発明の実施の形態】以下、添付の図面を参照して、本
発明に係るパワーデバイスの駆動回路の実施形態を詳細
に説明する。
発明に係るパワーデバイスの駆動回路の実施形態を詳細
に説明する。
【００１４】実施の形態１．図１に本発明に係る駆動回
路の構成を示す。駆動回路は、ワンショット回路１０
と、レベルシフト回路３０と、ノイズフィルタ回路５０
と、出力回路７０とからなる。
路の構成を示す。駆動回路は、ワンショット回路１０
と、レベルシフト回路３０と、ノイズフィルタ回路５０
と、出力回路７０とからなる。
【００１５】ワンショット回路１０はパワーデバイス
（図示せず）のオン、オフを指令する信号（指令信号）
ＩＮを外部から入力し、この指令信号ＩＮから１種類の
短いパルス信号（以下「オン・オフ信号」という。）を
生成する。このため、ワンショット回路１０は、インバ
ータとＮＡＮＤゲートを組み合わせてなる回路１３、１
５と、それぞれの回路１３、１５からの信号を統合する
ＮＯＲゲート１１とを含む。回路１３は指令信号ＩＮの
立ち上りエッジに対応した信号（ＯＮ信号）を生成し、
回路１５は指令信号ＩＮの立ち下りエッジに対応した信
号（ＯＦＦ信号）を生成する（図３（ａ）〜（ｃ）参
照）。回路１３及び回路１５の構成、動作は図６に示し
た従来のワンショット回路１０ｂと同じである。ＮＯＲ
ゲ−ト１１は、回路１３からのＯＮ信号と、回路１５か
らのＯＦＦ信号とを１系統のオン・オフ信号に統合して
出力する（図３（ｄ）参照）。
（図示せず）のオン、オフを指令する信号（指令信号）
ＩＮを外部から入力し、この指令信号ＩＮから１種類の
短いパルス信号（以下「オン・オフ信号」という。）を
生成する。このため、ワンショット回路１０は、インバ
ータとＮＡＮＤゲートを組み合わせてなる回路１３、１
５と、それぞれの回路１３、１５からの信号を統合する
ＮＯＲゲート１１とを含む。回路１３は指令信号ＩＮの
立ち上りエッジに対応した信号（ＯＮ信号）を生成し、
回路１５は指令信号ＩＮの立ち下りエッジに対応した信
号（ＯＦＦ信号）を生成する（図３（ａ）〜（ｃ）参
照）。回路１３及び回路１５の構成、動作は図６に示し
た従来のワンショット回路１０ｂと同じである。ＮＯＲ
ゲ−ト１１は、回路１３からのＯＮ信号と、回路１５か
らのＯＦＦ信号とを１系統のオン・オフ信号に統合して
出力する（図３（ｄ）参照）。
【００１６】レベルシフト回路３０はワンショット回路
１０からのオン・オフ信号を受け、高電位にレベルシフ
トして出力するものであり、電源線ＶＢとグランド線Ｇ
ＮＤの間に、抵抗３３と、高耐圧のＮ型ＤＭＯＳトラン
ジスタ３１と、カレントミラー回路３５とをこの順に直
列に接続して構成される。
１０からのオン・オフ信号を受け、高電位にレベルシフ
トして出力するものであり、電源線ＶＢとグランド線Ｇ
ＮＤの間に、抵抗３３と、高耐圧のＮ型ＤＭＯＳトラン
ジスタ３１と、カレントミラー回路３５とをこの順に直
列に接続して構成される。
【００１７】ノイズフィルタ回路５０は、レベルシフト
回路３０からのレベルシフトされた信号上に重畳する短
い誤信号を除去するものであり、図２に示すように複数
のインバータと、ＮＡＮＤゲートと、コンデンサとを組
み合わせて構成される。図３（ｅ）に示すようにＤＭＯ
Ｓトランジスタ３１の出力に主信号に対して短い誤信号
が発生した場合でも、ノイズフィルタ回路５０により誤
信号がキャンセルされる（図３（ｅ）〜（ｊ）参照）。
回路３０からのレベルシフトされた信号上に重畳する短
い誤信号を除去するものであり、図２に示すように複数
のインバータと、ＮＡＮＤゲートと、コンデンサとを組
み合わせて構成される。図３（ｅ）に示すようにＤＭＯ
Ｓトランジスタ３１の出力に主信号に対して短い誤信号
が発生した場合でも、ノイズフィルタ回路５０により誤
信号がキャンセルされる（図３（ｅ）〜（ｊ）参照）。
【００１８】出力回路７０はＴフリップフロップ６０、
インバータＩ１５及び一対の電界効果トランジスタＴ
１、Ｔ２からなる。ノイズフィルタ回路５０を介して入
力されたオン・オフ信号はＴフリップフロップ６０でラ
ッチされ、そのラッチされた信号によりトランジスタＴ
１、Ｔ２が駆動される。トランジスタＴ１、Ｔ２の接続
点の出力電圧によりパワーデバイスが駆動される。
インバータＩ１５及び一対の電界効果トランジスタＴ
１、Ｔ２からなる。ノイズフィルタ回路５０を介して入
力されたオン・オフ信号はＴフリップフロップ６０でラ
ッチされ、そのラッチされた信号によりトランジスタＴ
１、Ｔ２が駆動される。トランジスタＴ１、Ｔ２の接続
点の出力電圧によりパワーデバイスが駆動される。
【００１９】なお、図１の回路において電源線ＶＢには
パワーデバイスを駆動するための高い電圧が供給され、
電源線ＶＳは高圧部の基準電位を与える電圧が供給され
る。また、Ｔフリップフロップ６０に入力される信号Ｕ
Ｖは電源電圧ＶＢの異常低下を検出する信号であり、異
常低下が検出されたときは、Ｔフリップフロップ６０に
よりパワーデバイスをオフするように駆動信号が生成さ
れる。
パワーデバイスを駆動するための高い電圧が供給され、
電源線ＶＳは高圧部の基準電位を与える電圧が供給され
る。また、Ｔフリップフロップ６０に入力される信号Ｕ
Ｖは電源電圧ＶＢの異常低下を検出する信号であり、異
常低下が検出されたときは、Ｔフリップフロップ６０に
よりパワーデバイスをオフするように駆動信号が生成さ
れる。
【００２０】従来は、ワンショット回路において、図６
に示すように、指令信号ＩＮのエッジに対応して２系統
の信号（ＯＮ信号、ＯＦＦ信号）を生成し、レベルシフ
ト回路３０に出力していた。これに対し、本実施形態の
ワンショット回路１０は、ＮＯＲゲート１５により２系
統の信号（ＯＮ信号及びＯＦＦ信号）を１系統の信号
（オン・オフ信号）に統合してレベルシフト回路３０に
出力する。これにより、レベルシフト回路３０を１つの
ＤＭＯＳトランジスタを含む簡単な回路構成で実現でき
る。
に示すように、指令信号ＩＮのエッジに対応して２系統
の信号（ＯＮ信号、ＯＦＦ信号）を生成し、レベルシフ
ト回路３０に出力していた。これに対し、本実施形態の
ワンショット回路１０は、ＮＯＲゲート１５により２系
統の信号（ＯＮ信号及びＯＦＦ信号）を１系統の信号
（オン・オフ信号）に統合してレベルシフト回路３０に
出力する。これにより、レベルシフト回路３０を１つの
ＤＭＯＳトランジスタを含む簡単な回路構成で実現でき
る。
【００２１】実施の形態２．実施の形態１に示した駆動
回路の構成においては、Ｔフリップフロップ６０の出力
が、Ｔフリップフロップ６０のＴ入力の信号入力タイミ
ングや誤信号の影響等により反転し、本来の制御と逆の
制御を指示するような信号となることがある。すなわ
ち、パワーデバイスをオンするよう指令が出ているとき
に、Ｔフリップフロップ６０の出力が反転し、パワーデ
バイスをオフするように制御する信号となってしまうこ
とがある。
回路の構成においては、Ｔフリップフロップ６０の出力
が、Ｔフリップフロップ６０のＴ入力の信号入力タイミ
ングや誤信号の影響等により反転し、本来の制御と逆の
制御を指示するような信号となることがある。すなわ
ち、パワーデバイスをオンするよう指令が出ているとき
に、Ｔフリップフロップ６０の出力が反転し、パワーデ
バイスをオフするように制御する信号となってしまうこ
とがある。
【００２２】そこで、本実施形態の駆動回路は、パワー
デバイスの本来の制御すべき状態を検出し、その検出結
果に基いて、パワーデバイスが本来の制御すべき状態に
制御されるようにレベルシフト回路３０からの出力を修
正する機能を有する。より具体的には、駆動回路は、指
令信号ＩＮとＴフリップフロップ６０の出力とを比較
し、Ｔフリップフロップ６０の出力が指令信号ＩＮが指
示する本来の制御を行なう出力となるよう、オン・オフ
信号を調整する。
デバイスの本来の制御すべき状態を検出し、その検出結
果に基いて、パワーデバイスが本来の制御すべき状態に
制御されるようにレベルシフト回路３０からの出力を修
正する機能を有する。より具体的には、駆動回路は、指
令信号ＩＮとＴフリップフロップ６０の出力とを比較
し、Ｔフリップフロップ６０の出力が指令信号ＩＮが指
示する本来の制御を行なう出力となるよう、オン・オフ
信号を調整する。
【００２３】図４に本実施形態の駆動回路の構成を示
す。本実施形態の駆動回路は、実施の形態１の駆動回路
の構成に加えて、制御状態検知用のレベルシフト回路７
１と、ＯＮ／ＯＦＦ検知回路７３と、ＯＮ／ＯＦＦ発生
回路７５とをさらに備える。
す。本実施形態の駆動回路は、実施の形態１の駆動回路
の構成に加えて、制御状態検知用のレベルシフト回路７
１と、ＯＮ／ＯＦＦ検知回路７３と、ＯＮ／ＯＦＦ発生
回路７５とをさらに備える。
【００２４】本実施形態の駆動回路はパワーデバイスの
本来の制御すべき状態を指令信号ＩＮに基いて検出す
る。レベルシフト回路７１は指令信号ＩＮを入力し、高
電位にレベルシフトする。ＯＮ／ＯＦＦ検知回路７３
は、レベルシフトされた指令信号ＩＮと、Ｔフリップフ
ロップ６０の出力信号とを入力し、これらを比較し、そ
の比較結果をＯＮ／ＯＦＦ発生回路７５に出力する。
本来の制御すべき状態を指令信号ＩＮに基いて検出す
る。レベルシフト回路７１は指令信号ＩＮを入力し、高
電位にレベルシフトする。ＯＮ／ＯＦＦ検知回路７３
は、レベルシフトされた指令信号ＩＮと、Ｔフリップフ
ロップ６０の出力信号とを入力し、これらを比較し、そ
の比較結果をＯＮ／ＯＦＦ発生回路７５に出力する。
【００２５】ＯＮ／ＯＦＦ発生回路７５は、ノイズフィ
ルタ回路５０を介して入力したオン・オフ信号と、ＯＮ
／ＯＦＦ検知回路７３からの比較結果とから、指令信号
ＩＮが指示する本来の制御が実現されるよう、Ｔフリッ
プフロップ６０に対するオン・オフ信号を生成する。よ
り具体的には、ＯＮ／ＯＦＦ発生回路７５は、ＯＮ／Ｏ
ＦＦ検知回路７３からの比較結果に基き、Ｔフリップフ
ロップ６０の出力と指令信号ＩＮとが制御内容において
同一であれば、ノイズフィルタ回路５０からのオン・オ
フ信号をそのまま出力し、Ｔフリップフロップ６０の出
力と指令信号ＩＮとが制御内容において異なっていれ
ば、ノイズフィルタ回路５０からのオン・オフ信号を反
転して出力する。
ルタ回路５０を介して入力したオン・オフ信号と、ＯＮ
／ＯＦＦ検知回路７３からの比較結果とから、指令信号
ＩＮが指示する本来の制御が実現されるよう、Ｔフリッ
プフロップ６０に対するオン・オフ信号を生成する。よ
り具体的には、ＯＮ／ＯＦＦ発生回路７５は、ＯＮ／Ｏ
ＦＦ検知回路７３からの比較結果に基き、Ｔフリップフ
ロップ６０の出力と指令信号ＩＮとが制御内容において
同一であれば、ノイズフィルタ回路５０からのオン・オ
フ信号をそのまま出力し、Ｔフリップフロップ６０の出
力と指令信号ＩＮとが制御内容において異なっていれ
ば、ノイズフィルタ回路５０からのオン・オフ信号を反
転して出力する。
【００２６】以上のように、本実施形態の駆動回路で
は、本来の制御状態を検出し、それに基いてオン・オフ
信号を制御することにより、より精度よく、指令信号Ｉ
Ｎが指示する正しい制御状態にパワーデバイスを制御す
ることができる。
は、本来の制御状態を検出し、それに基いてオン・オフ
信号を制御することにより、より精度よく、指令信号Ｉ
Ｎが指示する正しい制御状態にパワーデバイスを制御す
ることができる。
【００２７】実施の形態３．図５に実施の形態３の駆動
回路の構成を示す。本実施形態の駆動回路は、高電位の
信号を低電位にレベルシフトし、その低電位にレベルシ
フトした信号により、パワーデバイスの駆動を制御する
ことを可能とするものである。これにより、高圧部の異
常を検出し、異常検出時にパワーデバイスをオフする等
の制御が可能となる。
回路の構成を示す。本実施形態の駆動回路は、高電位の
信号を低電位にレベルシフトし、その低電位にレベルシ
フトした信号により、パワーデバイスの駆動を制御する
ことを可能とするものである。これにより、高圧部の異
常を検出し、異常検出時にパワーデバイスをオフする等
の制御が可能となる。
【００２８】駆動回路はワンショット回路２０、レベル
シフト回路４０及びノイズフィルタ５０を含み、ノイズ
フィルタ５０以降の構成は実施の形態１のものと同様で
ある。また、ワンショット回路２０は、実施の形態１の
ワンショット回路１０と同様の構成であり、１系統のオ
ン・オフ信号を出力する。
シフト回路４０及びノイズフィルタ５０を含み、ノイズ
フィルタ５０以降の構成は実施の形態１のものと同様で
ある。また、ワンショット回路２０は、実施の形態１の
ワンショット回路１０と同様の構成であり、１系統のオ
ン・オフ信号を出力する。
【００２９】レベルシフト回路４０は電源線ＶＢとグラ
ンド線ＧＮＤとの間に、カレントミラー回路４５と、Ｐ
型のＤＭＯＳトランジスタ４１、抵抗４３をこの順に直
列に接続してなり、入力した信号を低電位にレベルシフ
トする。
ンド線ＧＮＤとの間に、カレントミラー回路４５と、Ｐ
型のＤＭＯＳトランジスタ４１、抵抗４３をこの順に直
列に接続してなり、入力した信号を低電位にレベルシフ
トする。
【００３０】本実施形態の駆動回路により、高圧部の所
定のノードの電位を検出し、その検出した結果に基きパ
ワーデバイスのオン、オフ制御が可能となる。これによ
り、例えば、駆動回路の高圧部内の所定のノードの電位
をワンショット回路２０に入力することにより、そのノ
ードの電位に異常があったときに、パワーデバイスをオ
フするような制御（すなわち、保護機能の実現）を簡易
な回路構成で実現できる。
定のノードの電位を検出し、その検出した結果に基きパ
ワーデバイスのオン、オフ制御が可能となる。これによ
り、例えば、駆動回路の高圧部内の所定のノードの電位
をワンショット回路２０に入力することにより、そのノ
ードの電位に異常があったときに、パワーデバイスをオ
フするような制御（すなわち、保護機能の実現）を簡易
な回路構成で実現できる。
【００３１】
【発明の効果】本発明によれば、ワンショット回路の出
力を一系統にすることにより、その後段の回路において
回路構成及び制御を簡易にすることができる。
力を一系統にすることにより、その後段の回路において
回路構成及び制御を簡易にすることができる。
【図１】 本発明に係る実施の形態１の駆動回路の構成
を示す図。
を示す図。
【図２】 ノイズフィルタ回路の構成を示す図。
【図３】 実施の形態１の駆動回路の各ノードの電圧波
形を示した図。
形を示した図。
【図４】 本発明に係る実施の形態２の駆動回路の構成
を示す図。
を示す図。
【図５】 本発明に係る実施の形態３の駆動回路の構成
を示す図。
を示す図。
【図６】 従来の駆動回路の構成を示す図。
【図７】 従来の駆動回路のワンショット回路の入出力
信号の波形を示した図。
信号の波形を示した図。
１０，２０ ワンショット回路、 １１ ＮＯＲゲー
ト、 １３ ＯＮ信号生成回路、 １５ ＯＦＦ信号生
成回路、 ３０，４０，７１ レベルシフト回路、 ５
０ ノイズフィルタ回路、 ６０ Ｔフリップフロッ
プ、 ７０ 出力回路、 ７３ ＯＮ／ＯＦＦ検知回
路、 ７５ ＯＮ／ＯＦＦ発生回路、 Ｔ１，Ｔ２ ス
イッチング素子。
ト、 １３ ＯＮ信号生成回路、 １５ ＯＦＦ信号生
成回路、 ３０，４０，７１ レベルシフト回路、 ５
０ ノイズフィルタ回路、 ６０ Ｔフリップフロッ
プ、 ７０ 出力回路、 ７３ ＯＮ／ＯＦＦ検知回
路、 ７５ ＯＮ／ＯＦＦ発生回路、 Ｔ１，Ｔ２ ス
イッチング素子。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H740 AA04 BA11 BA12 BC01 BC02
HH07 JA01 JB01 KK01
5J055 AX44 AX65 BX16 CX00 DX12
DX56 EX03 EY01 EY21 EZ04
EZ07 EZ14 EZ20 EZ25 EZ27
EZ31 GX01 GX04
Claims (5)
- 【請求項１】 パワーデバイスの駆動回路であって、 パワーデバイスのオン、オフを指令する指令信号を外部
から入力し、前記指令信号に基いてパワーデバイスのオ
ンを指示する第１の制御信号を生成する第１の回路と、
前記指令信号に基いてパワーデバイスのオフを指示する
第２の制御信号を生成する第２の回路と、前記第１及び
第２の制御信号を一の制御信号に統合する回路とを含む
ワンショット回路と、 前記一の制御信号を所定の電位にレベルシフトして出力
するレベルシフト回路と、 該レベルシフト回路からの出力にしたがい一対のスイッ
チング素子を制御してパワーデバイスに対する駆動信号
を出力する出力回路とを備えたことを特徴とする駆動回
路。 - 【請求項２】 前記レベルシフト回路と前記出力回路の
間に、誤信号を除去するフィルタ回路を挿入したことを
特徴とする請求項１記載の駆動回路。 - 【請求項３】 前記出力回路は、前記レベルシフト回路
からの出力を受けるＴ型フリップフロップを含むことを
特徴とする請求項１記載の駆動回路。 - 【請求項４】 パワーデバイスの制御すべき状態を検出
する回路と、 該検出結果に基いて、パワーデバイスが本来の制御すべ
き状態に制御されるように前記レベルシフト回路からの
出力を修正する回路とをさらに備えたことを特徴とする
請求項１記載の駆動回路。 - 【請求項５】 パワーデバイスの駆動回路であって、 高電圧信号を入力し、該高電圧信号に基いてパワーデバ
イスのオンを指示する第１の制御信号を生成する第１の
回路と、該高電圧信号に基いてパワーデバイスのオフを
指示する第２の制御信号を生成する第２の回路と、前記
第１及び第２の制御信号を一の制御信号に統合する回路
とを含むワンショット回路と、 前記一の制御信号を所定の低電位にレベルシフトして出
力するレベルシフト回路と、 該レベルシフト回路からの出力にしたがい一対のスイッ
チング素子を制御してパワーデバイスに対する駆動信号
を出力する出力回路とを備えたことを特徴とする駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002146264A JP3739723B2 (ja) | 2002-05-21 | 2002-05-21 | パワーデバイスの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002146264A JP3739723B2 (ja) | 2002-05-21 | 2002-05-21 | パワーデバイスの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338743A true JP2003338743A (ja) | 2003-11-28 |
| JP3739723B2 JP3739723B2 (ja) | 2006-01-25 |
Family
ID=29705302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002146264A Expired - Fee Related JP3739723B2 (ja) | 2002-05-21 | 2002-05-21 | パワーデバイスの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3739723B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007312512A (ja) * | 2006-05-18 | 2007-11-29 | Toyota Industries Corp | 電力変換装置 |
| CN101807911A (zh) * | 2010-03-25 | 2010-08-18 | 华为终端有限公司 | 电平转换电路和电平转换方法 |
| JP2011234275A (ja) * | 2010-04-30 | 2011-11-17 | Mitsubishi Electric Corp | ゲート駆動回路 |
| JP2013066147A (ja) * | 2011-08-26 | 2013-04-11 | Sanken Electric Co Ltd | レベルシフト回路 |
| JP2014049959A (ja) * | 2012-08-31 | 2014-03-17 | Mitsubishi Electric Corp | 逆レベルシフト回路 |
| JP2018196276A (ja) * | 2017-05-19 | 2018-12-06 | 三菱電機株式会社 | ハイサイドゲート駆動回路、半導体モジュール、および３相インバータシステム |
-
2002
- 2002-05-21 JP JP2002146264A patent/JP3739723B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007312512A (ja) * | 2006-05-18 | 2007-11-29 | Toyota Industries Corp | 電力変換装置 |
| CN101807911A (zh) * | 2010-03-25 | 2010-08-18 | 华为终端有限公司 | 电平转换电路和电平转换方法 |
| JP2011234275A (ja) * | 2010-04-30 | 2011-11-17 | Mitsubishi Electric Corp | ゲート駆動回路 |
| JP2013066147A (ja) * | 2011-08-26 | 2013-04-11 | Sanken Electric Co Ltd | レベルシフト回路 |
| JP2014049959A (ja) * | 2012-08-31 | 2014-03-17 | Mitsubishi Electric Corp | 逆レベルシフト回路 |
| JP2018196276A (ja) * | 2017-05-19 | 2018-12-06 | 三菱電機株式会社 | ハイサイドゲート駆動回路、半導体モジュール、および３相インバータシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3739723B2 (ja) | 2006-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3618829B2 (ja) | ノイズの影響を受けないリセット優先レベルシフト回路 | |
| JP3799341B2 (ja) | ゲート駆動回路及び半導体装置 | |
| KR100933651B1 (ko) | 하프-브릿지 드라이버 및 그러한 드라이버를 갖는 파워 변환 시스템 | |
| US6538481B1 (en) | Driving control device, power converting device, method of controlling power converting device and method of using power converting device | |
| JP2007243254A (ja) | スイッチ素子駆動回路 | |
| JP4287864B2 (ja) | 駆動回路 | |
| JP2007006048A (ja) | パワー用半導体装置 | |
| JPH08103099A (ja) | 電子的スイッチのスイッチング用のレベルシフタを有する制御回路 | |
| JP2003133927A5 (ja) | 電力用半導体装置 | |
| JP4360310B2 (ja) | 駆動装置 | |
| CN110474627A (zh) | 图腾柱电路用驱动装置 | |
| US20040212408A1 (en) | Pulse generating circuit and high-side driver circuit | |
| JP5003588B2 (ja) | 半導体回路 | |
| KR20140081092A (ko) | 구동 회로, 구동 모듈 및 모터 구동 장치 | |
| JP2003338743A (ja) | パワーデバイスの駆動回路 | |
| JP6477974B2 (ja) | パワーモジュール | |
| JP4311887B2 (ja) | 信号処理装置 | |
| US6734704B1 (en) | Voltage level-shifting control circuit for electronic switch | |
| JP5309915B2 (ja) | レベルシフト回路 | |
| JP2002165462A (ja) | 半導体電力変換装置 | |
| US11309893B2 (en) | Drive circuit | |
| JP2003339151A (ja) | Ｍｏｓゲート駆動回路 | |
| KR101822241B1 (ko) | 전원 제어 시스템 | |
| CN113630112A (zh) | 在不同电压域之间传输信号的电路和传输信号的对应方法 | |
| EP0773627A1 (en) | Flip-flop circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |