JP3739723B2 - パワーデバイスの駆動回路 - Google Patents
パワーデバイスの駆動回路 Download PDFInfo
- Publication number
- JP3739723B2 JP3739723B2 JP2002146264A JP2002146264A JP3739723B2 JP 3739723 B2 JP3739723 B2 JP 3739723B2 JP 2002146264 A JP2002146264 A JP 2002146264A JP 2002146264 A JP2002146264 A JP 2002146264A JP 3739723 B2 JP3739723 B2 JP 3739723B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- power device
- output
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はパワーデバイスの駆動回路であって、特に、レベルシフト回路の前段に挿入される短いパルス信号を生成するワンショット回路に関する。
【０００２】
【従来の技術】
図６に従来のパワーデバイスの駆動回路の構成を示す。駆動回路は、ＩＧＢＴやＭＯＳＦＥＴ等のパワーデバイス（図示せず）に接続され、そのパワーデバイスの駆動信号を生成する回路であり、一対の電界効果トランジスタＴ１、Ｔ２からなる出力部を有する。駆動回路はさらに、その出力部のトランジスタＴ１、Ｔ２を制御する制御信号を生成するために、ＲＳフリップフロップ６１、Ｔフリップフロップ６３、インバータＩ１１、Ｉ１３、Ｉ１５、レベルシフト回路３０ｂ及びワンショット回路１０ｂを含む。レベルシフト回路３０ｂは抵抗３６、３８及び高耐圧のＤＭＯＳトランジスタ３２、３４を含む。
【０００３】
以上の構成の駆動回路は、外部よりパワーデバイスをオンまたはオフのいずれに制御するかを指令するための制御信号（以下「指令信号」という。）ＩＮを入力する。指令信号は例えば図７（ａ）に示すような信号であり、「Ｈｉｇｈ」のときにパワーデバイスをオンし、「Ｌｏｗ」のときにパワーデバイスをオフに制御することを示す。
【０００４】
ワンショット回路１０ｂは、指令信号ＩＮから、パワーデバイスのオン、オフをそれぞれ指示する２種類の短いパルス信号（以下「ＯＮ信号」、「ＯＦＦ信号」という。）を生成する。例えば、図７の（ｂ）に示すように指令信号ＩＮの立下りエッジに基き、パワーデバイスのオフを指示するＯＦＦ信号を生成し、図７の（ｃ）に示すように指令信号ＩＮの立上りエッジに基き、パワーデバイスのオンを指示するＯＮ信号を生成する。このように、指令信号ＩＮから短いパルスのＯＮ信号またはＯＦＦ信号を生成するのは、後段のレベルシフト回路３０ｂのＤＭＯＳトランジスタの長時間の導通による破壊を防止するためである。
【０００５】
レベルシフト回路３０ｂは、ワンショット回路１０ｂからのＯＮ信号及びＯＦＦ信号を高電位にレベルシフトする。ＲＳフリップフロップ６１は、レベルシフトされたＯＮ信号及びＯＦＦ信号を受けてトランジスタＴ１、Ｔ２を駆動するためのラッチ信号を生成する。なお、ＲＳフリップフロップ６１の後段のＴフリップフロップ６３には信号ＵＶが入力されるが、この信号ＵＶは電源電圧ＶＢの異常低下を検出する信号であり、異常低下が検出されたときは、Ｔフリップフロップ６３によりパワーデバイスをオフするように制御信号が生成される。
【０００６】
【発明が解決しようとする課題】
以上の駆動回路においては、レベルシフト回路３０ｂの前段のワンショット回路１０ｂがパワーデバイスのオン、オフにそれぞれ対応した２系統の信号（ＯＮ信号及びＯＦＦ信号）を生成している。このため、レベルシフト回路３０ｂ以後の回路構成や制御が２系統の信号に対応する必要があり、複雑になるという問題があった。
【０００７】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、簡易な回路構成、制御を可能とするパワーデバイスの駆動回路を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係る第１のパワーデバイスの駆動回路は、パワーデバイスのオン、オフを指令する指令信号を外部から入力し、指令信号に基いてパワーデバイスのオンを指示する第１の制御信号を生成する第１の回路、指令信号に基いてパワーデバイスのオフを指示する第２の制御信号を生成する第２の回路、及び、第１及び第２の制御信号を一の制御信号に統合する回路を含むワンショット回路と、一の制御信号を所定の電位にレベルシフトして出力するレベルシフト回路と、レベルシフト回路からの出力にしたがい一対のスイッチング素子を制御してパワーデバイスに対する駆動信号を出力する出力回路とを備える。第１のパワーデバイスの駆動回路によれば、ワンショット回路の出力を一系統にすることにより、その後段の回路において回路構成及び制御を簡易にすることができる。
【０００９】
第１の駆動回路において、レベルシフト回路と出力回路の間に、誤信号を除去するフィルタ回路を挿入してもよい。これにより、誤信号を除去でき、誤動作を防止できる。
【００１０】
第１の駆動回路において、出力回路は、レベルシフト回路からの出力を受けるＴ型フリップフロップを含んでもよい。Ｔ型フリップフロップを用いることにより、少ないフリップフロップ段数で駆動信号を生成できる。
【００１１】
第１の駆動回路において、パワーデバイスの制御すべき状態を検出する回路と、その検出結果に基いて、パワーデバイスが本来の制御すべき状態に制御されるようにレベルシフト回路からの出力を修正する回路とをさらに備えてもよい。これにより、パワーデバイスをより精度よく所望の状態に駆動することができる。
【００１２】
本発明に係る第２のパワーデバイスの駆動回路は、高電圧信号を入力し、その高電圧信号に基いてパワーデバイスのオンを指示する第１の制御信号を生成する第１の回路、高電圧信号に基いてパワーデバイスのオフを指示する第２の制御信号を生成する第２の回路、及び、第１及び第２の制御信号を一の制御信号に統合する回路を含むワンショット回路と、一の制御信号を所定の低電位にレベルシフトして出力するレベルシフト回路と、レベルシフト回路からの出力にしたがい一対のスイッチング素子を制御してパワーデバイスに対する駆動信号を出力する出力回路とを備える。第２の駆動回路によれば、簡易な回路構成により高圧部の信号に基いたパワーデバイスの制御が可能となり、例えば、高圧部の異常検出部にパワーデバイスを停止させる等の制御を簡易な構成で実現できる。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照して、本発明に係るパワーデバイスの駆動回路の実施形態を詳細に説明する。
【００１４】
実施の形態１．
図１に本発明に係る駆動回路の構成を示す。駆動回路は、ワンショット回路１０と、レベルシフト回路３０と、ノイズフィルタ回路５０と、出力回路７０とからなる。
【００１５】
ワンショット回路１０はパワーデバイス（図示せず）のオン、オフを指令する信号（指令信号）ＩＮを外部から入力し、この指令信号ＩＮから１種類の短いパルス信号（以下「オン・オフ信号」という。）を生成する。このため、ワンショット回路１０は、インバータとＮＡＮＤゲートを組み合わせてなる回路１３、１５と、それぞれの回路１３、１５からの信号を統合するＮＯＲゲート１１とを含む。回路１３は指令信号ＩＮの立ち上りエッジに対応した信号（ＯＮ信号）を生成し、回路１５は指令信号ＩＮの立ち下りエッジに対応した信号（ＯＦＦ信号）を生成する（図３（ａ）〜（ｃ）参照）。回路１３及び回路１５の構成、動作は図６に示した従来のワンショット回路１０ｂと同じである。ＮＯＲゲ−ト１１は、回路１３からのＯＮ信号と、回路１５からのＯＦＦ信号とを１系統のオン・オフ信号に統合して出力する（図３（ｄ）参照）。
【００１６】
レベルシフト回路３０はワンショット回路１０からのオン・オフ信号を受け、高電位にレベルシフトして出力するものであり、電源線ＶＢとグランド線ＧＮＤの間に、抵抗３３と、高耐圧のＮ型ＤＭＯＳトランジスタ３１と、カレントミラー回路３５とをこの順に直列に接続して構成される。
【００１７】
ノイズフィルタ回路５０は、レベルシフト回路３０からのレベルシフトされた信号上に重畳する短い誤信号を除去するものであり、図２に示すように複数のインバータと、ＮＡＮＤゲートと、コンデンサとを組み合わせて構成される。図３（ｅ）に示すようにＤＭＯＳトランジスタ３１の出力に主信号に対して短い誤信号が発生した場合でも、ノイズフィルタ回路５０により誤信号がキャンセルされる（図３（ｅ）〜（ｊ）参照）。
【００１８】
出力回路７０はＴフリップフロップ６０、インバータＩ１５及び一対の電界効果トランジスタＴ１、Ｔ２からなる。ノイズフィルタ回路５０を介して入力されたオン・オフ信号はＴフリップフロップ６０でラッチされ、そのラッチされた信号によりトランジスタＴ１、Ｔ２が駆動される。トランジスタＴ１、Ｔ２の接続点の出力電圧によりパワーデバイスが駆動される。
【００１９】
なお、図１の回路において電源線ＶＢにはパワーデバイスを駆動するための高い電圧が供給され、電源線ＶＳは高圧部の基準電位を与える電圧が供給される。また、Ｔフリップフロップ６０に入力される信号ＵＶは電源電圧ＶＢの異常低下を検出する信号であり、異常低下が検出されたときは、Ｔフリップフロップ６０によりパワーデバイスをオフするように駆動信号が生成される。
【００２０】
従来は、ワンショット回路において、図６に示すように、指令信号ＩＮのエッジに対応して２系統の信号（ＯＮ信号、ＯＦＦ信号）を生成し、レベルシフト回路３０に出力していた。これに対し、本実施形態のワンショット回路１０は、ＮＯＲゲート１５により２系統の信号（ＯＮ信号及びＯＦＦ信号）を１系統の信号（オン・オフ信号）に統合してレベルシフト回路３０に出力する。これにより、レベルシフト回路３０を１つのＤＭＯＳトランジスタを含む簡単な回路構成で実現できる。
【００２１】
実施の形態２．
実施の形態１に示した駆動回路の構成においては、Ｔフリップフロップ６０の出力が、Ｔフリップフロップ６０のＴ入力の信号入力タイミングや誤信号の影響等により反転し、本来の制御と逆の制御を指示するような信号となることがある。すなわち、パワーデバイスをオンするよう指令が出ているときに、Ｔフリップフロップ６０の出力が反転し、パワーデバイスをオフするように制御する信号となってしまうことがある。
【００２２】
そこで、本実施形態の駆動回路は、パワーデバイスの本来の制御すべき状態を検出し、その検出結果に基いて、パワーデバイスが本来の制御すべき状態に制御されるようにレベルシフト回路３０からの出力を修正する機能を有する。より具体的には、駆動回路は、指令信号ＩＮとＴフリップフロップ６０の出力とを比較し、Ｔフリップフロップ６０の出力が指令信号ＩＮが指示する本来の制御を行なう出力となるよう、オン・オフ信号を調整する。
【００２３】
図４に本実施形態の駆動回路の構成を示す。本実施形態の駆動回路は、実施の形態１の駆動回路の構成に加えて、制御状態検知用のレベルシフト回路７１と、ＯＮ／ＯＦＦ検知回路７３と、ＯＮ／ＯＦＦ発生回路７５とをさらに備える。
【００２４】
本実施形態の駆動回路はパワーデバイスの本来の制御すべき状態を指令信号ＩＮに基いて検出する。レベルシフト回路７１は指令信号ＩＮを入力し、高電位にレベルシフトする。ＯＮ／ＯＦＦ検知回路７３は、レベルシフトされた指令信号ＩＮと、Ｔフリップフロップ６０の出力信号とを入力し、これらを比較し、その比較結果をＯＮ／ＯＦＦ発生回路７５に出力する。
【００２５】
ＯＮ／ＯＦＦ発生回路７５は、ノイズフィルタ回路５０を介して入力したオン・オフ信号と、ＯＮ／ＯＦＦ検知回路７３からの比較結果とから、指令信号ＩＮが指示する本来の制御が実現されるよう、Ｔフリップフロップ６０に対するオン・オフ信号を生成する。より具体的には、ＯＮ／ＯＦＦ発生回路７５は、ＯＮ／ＯＦＦ検知回路７３からの比較結果に基き、Ｔフリップフロップ６０の出力と指令信号ＩＮとが制御内容において同一であれば、ノイズフィルタ回路５０からのオン・オフ信号をそのまま出力し、Ｔフリップフロップ６０の出力と指令信号ＩＮとが制御内容において異なっていれば、ノイズフィルタ回路５０からのオン・オフ信号を反転して出力する。
【００２６】
以上のように、本実施形態の駆動回路では、本来の制御状態を検出し、それに基いてオン・オフ信号を制御することにより、より精度よく、指令信号ＩＮが指示する正しい制御状態にパワーデバイスを制御することができる。
【００２７】
実施の形態３．
図５に実施の形態３の駆動回路の構成を示す。本実施形態の駆動回路は、高電位の信号を低電位にレベルシフトし、その低電位にレベルシフトした信号により、パワーデバイスの駆動を制御することを可能とするものである。これにより、高圧部の異常を検出し、異常検出時にパワーデバイスをオフする等の制御が可能となる。
【００２８】
駆動回路はワンショット回路２０、レベルシフト回路４０及びノイズフィルタ５０を含み、ノイズフィルタ５０以降の構成は実施の形態１のものと同様である。また、ワンショット回路２０は、実施の形態１のワンショット回路１０と同様の構成であり、１系統のオン・オフ信号を出力する。
【００２９】
レベルシフト回路４０は電源線ＶＢとグランド線ＧＮＤとの間に、カレントミラー回路４５と、Ｐ型のＤＭＯＳトランジスタ４１、抵抗４３をこの順に直列に接続してなり、入力した信号を低電位にレベルシフトする。
【００３０】
本実施形態の駆動回路により、高圧部の所定のノードの電位を検出し、その検出した結果に基きパワーデバイスのオン、オフ制御が可能となる。これにより、例えば、駆動回路の高圧部内の所定のノードの電位をワンショット回路２０に入力することにより、そのノードの電位に異常があったときに、パワーデバイスをオフするような制御（すなわち、保護機能の実現）を簡易な回路構成で実現できる。
【００３１】
【発明の効果】
本発明によれば、ワンショット回路の出力を一系統にすることにより、その後段の回路において回路構成及び制御を簡易にすることができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の駆動回路の構成を示す図。
【図２】 ノイズフィルタ回路の構成を示す図。
【図３】 実施の形態１の駆動回路の各ノードの電圧波形を示した図。
【図４】 本発明に係る実施の形態２の駆動回路の構成を示す図。
【図５】 本発明に係る実施の形態３の駆動回路の構成を示す図。
【図６】 従来の駆動回路の構成を示す図。
【図７】 従来の駆動回路のワンショット回路の入出力信号の波形を示した図。
【符号の説明】
１０，２０ ワンショット回路、 １１ ＮＯＲゲート、 １３ ＯＮ信号生成回路、 １５ ＯＦＦ信号生成回路、 ３０，４０，７１ レベルシフト回路、 ５０ ノイズフィルタ回路、 ６０ Ｔフリップフロップ、 ７０ 出力回路、 ７３ ＯＮ／ＯＦＦ検知回路、 ７５ ＯＮ／ＯＦＦ発生回路、 Ｔ１，Ｔ２ スイッチング素子。
【発明の属する技術分野】
本発明はパワーデバイスの駆動回路であって、特に、レベルシフト回路の前段に挿入される短いパルス信号を生成するワンショット回路に関する。
【０００２】
【従来の技術】
図６に従来のパワーデバイスの駆動回路の構成を示す。駆動回路は、ＩＧＢＴやＭＯＳＦＥＴ等のパワーデバイス（図示せず）に接続され、そのパワーデバイスの駆動信号を生成する回路であり、一対の電界効果トランジスタＴ１、Ｔ２からなる出力部を有する。駆動回路はさらに、その出力部のトランジスタＴ１、Ｔ２を制御する制御信号を生成するために、ＲＳフリップフロップ６１、Ｔフリップフロップ６３、インバータＩ１１、Ｉ１３、Ｉ１５、レベルシフト回路３０ｂ及びワンショット回路１０ｂを含む。レベルシフト回路３０ｂは抵抗３６、３８及び高耐圧のＤＭＯＳトランジスタ３２、３４を含む。
【０００３】
以上の構成の駆動回路は、外部よりパワーデバイスをオンまたはオフのいずれに制御するかを指令するための制御信号（以下「指令信号」という。）ＩＮを入力する。指令信号は例えば図７（ａ）に示すような信号であり、「Ｈｉｇｈ」のときにパワーデバイスをオンし、「Ｌｏｗ」のときにパワーデバイスをオフに制御することを示す。
【０００４】
ワンショット回路１０ｂは、指令信号ＩＮから、パワーデバイスのオン、オフをそれぞれ指示する２種類の短いパルス信号（以下「ＯＮ信号」、「ＯＦＦ信号」という。）を生成する。例えば、図７の（ｂ）に示すように指令信号ＩＮの立下りエッジに基き、パワーデバイスのオフを指示するＯＦＦ信号を生成し、図７の（ｃ）に示すように指令信号ＩＮの立上りエッジに基き、パワーデバイスのオンを指示するＯＮ信号を生成する。このように、指令信号ＩＮから短いパルスのＯＮ信号またはＯＦＦ信号を生成するのは、後段のレベルシフト回路３０ｂのＤＭＯＳトランジスタの長時間の導通による破壊を防止するためである。
【０００５】
レベルシフト回路３０ｂは、ワンショット回路１０ｂからのＯＮ信号及びＯＦＦ信号を高電位にレベルシフトする。ＲＳフリップフロップ６１は、レベルシフトされたＯＮ信号及びＯＦＦ信号を受けてトランジスタＴ１、Ｔ２を駆動するためのラッチ信号を生成する。なお、ＲＳフリップフロップ６１の後段のＴフリップフロップ６３には信号ＵＶが入力されるが、この信号ＵＶは電源電圧ＶＢの異常低下を検出する信号であり、異常低下が検出されたときは、Ｔフリップフロップ６３によりパワーデバイスをオフするように制御信号が生成される。
【０００６】
【発明が解決しようとする課題】
以上の駆動回路においては、レベルシフト回路３０ｂの前段のワンショット回路１０ｂがパワーデバイスのオン、オフにそれぞれ対応した２系統の信号（ＯＮ信号及びＯＦＦ信号）を生成している。このため、レベルシフト回路３０ｂ以後の回路構成や制御が２系統の信号に対応する必要があり、複雑になるという問題があった。
【０００７】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、簡易な回路構成、制御を可能とするパワーデバイスの駆動回路を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係る第１のパワーデバイスの駆動回路は、パワーデバイスのオン、オフを指令する指令信号を外部から入力し、指令信号に基いてパワーデバイスのオンを指示する第１の制御信号を生成する第１の回路、指令信号に基いてパワーデバイスのオフを指示する第２の制御信号を生成する第２の回路、及び、第１及び第２の制御信号を一の制御信号に統合する回路を含むワンショット回路と、一の制御信号を所定の電位にレベルシフトして出力するレベルシフト回路と、レベルシフト回路からの出力にしたがい一対のスイッチング素子を制御してパワーデバイスに対する駆動信号を出力する出力回路とを備える。第１のパワーデバイスの駆動回路によれば、ワンショット回路の出力を一系統にすることにより、その後段の回路において回路構成及び制御を簡易にすることができる。
【０００９】
第１の駆動回路において、レベルシフト回路と出力回路の間に、誤信号を除去するフィルタ回路を挿入してもよい。これにより、誤信号を除去でき、誤動作を防止できる。
【００１０】
第１の駆動回路において、出力回路は、レベルシフト回路からの出力を受けるＴ型フリップフロップを含んでもよい。Ｔ型フリップフロップを用いることにより、少ないフリップフロップ段数で駆動信号を生成できる。
【００１１】
第１の駆動回路において、パワーデバイスの制御すべき状態を検出する回路と、その検出結果に基いて、パワーデバイスが本来の制御すべき状態に制御されるようにレベルシフト回路からの出力を修正する回路とをさらに備えてもよい。これにより、パワーデバイスをより精度よく所望の状態に駆動することができる。
【００１２】
本発明に係る第２のパワーデバイスの駆動回路は、高電圧信号を入力し、その高電圧信号に基いてパワーデバイスのオンを指示する第１の制御信号を生成する第１の回路、高電圧信号に基いてパワーデバイスのオフを指示する第２の制御信号を生成する第２の回路、及び、第１及び第２の制御信号を一の制御信号に統合する回路を含むワンショット回路と、一の制御信号を所定の低電位にレベルシフトして出力するレベルシフト回路と、レベルシフト回路からの出力にしたがい一対のスイッチング素子を制御してパワーデバイスに対する駆動信号を出力する出力回路とを備える。第２の駆動回路によれば、簡易な回路構成により高圧部の信号に基いたパワーデバイスの制御が可能となり、例えば、高圧部の異常検出部にパワーデバイスを停止させる等の制御を簡易な構成で実現できる。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照して、本発明に係るパワーデバイスの駆動回路の実施形態を詳細に説明する。
【００１４】
実施の形態１．
図１に本発明に係る駆動回路の構成を示す。駆動回路は、ワンショット回路１０と、レベルシフト回路３０と、ノイズフィルタ回路５０と、出力回路７０とからなる。
【００１５】
ワンショット回路１０はパワーデバイス（図示せず）のオン、オフを指令する信号（指令信号）ＩＮを外部から入力し、この指令信号ＩＮから１種類の短いパルス信号（以下「オン・オフ信号」という。）を生成する。このため、ワンショット回路１０は、インバータとＮＡＮＤゲートを組み合わせてなる回路１３、１５と、それぞれの回路１３、１５からの信号を統合するＮＯＲゲート１１とを含む。回路１３は指令信号ＩＮの立ち上りエッジに対応した信号（ＯＮ信号）を生成し、回路１５は指令信号ＩＮの立ち下りエッジに対応した信号（ＯＦＦ信号）を生成する（図３（ａ）〜（ｃ）参照）。回路１３及び回路１５の構成、動作は図６に示した従来のワンショット回路１０ｂと同じである。ＮＯＲゲ−ト１１は、回路１３からのＯＮ信号と、回路１５からのＯＦＦ信号とを１系統のオン・オフ信号に統合して出力する（図３（ｄ）参照）。
【００１６】
レベルシフト回路３０はワンショット回路１０からのオン・オフ信号を受け、高電位にレベルシフトして出力するものであり、電源線ＶＢとグランド線ＧＮＤの間に、抵抗３３と、高耐圧のＮ型ＤＭＯＳトランジスタ３１と、カレントミラー回路３５とをこの順に直列に接続して構成される。
【００１７】
ノイズフィルタ回路５０は、レベルシフト回路３０からのレベルシフトされた信号上に重畳する短い誤信号を除去するものであり、図２に示すように複数のインバータと、ＮＡＮＤゲートと、コンデンサとを組み合わせて構成される。図３（ｅ）に示すようにＤＭＯＳトランジスタ３１の出力に主信号に対して短い誤信号が発生した場合でも、ノイズフィルタ回路５０により誤信号がキャンセルされる（図３（ｅ）〜（ｊ）参照）。
【００１８】
出力回路７０はＴフリップフロップ６０、インバータＩ１５及び一対の電界効果トランジスタＴ１、Ｔ２からなる。ノイズフィルタ回路５０を介して入力されたオン・オフ信号はＴフリップフロップ６０でラッチされ、そのラッチされた信号によりトランジスタＴ１、Ｔ２が駆動される。トランジスタＴ１、Ｔ２の接続点の出力電圧によりパワーデバイスが駆動される。
【００１９】
なお、図１の回路において電源線ＶＢにはパワーデバイスを駆動するための高い電圧が供給され、電源線ＶＳは高圧部の基準電位を与える電圧が供給される。また、Ｔフリップフロップ６０に入力される信号ＵＶは電源電圧ＶＢの異常低下を検出する信号であり、異常低下が検出されたときは、Ｔフリップフロップ６０によりパワーデバイスをオフするように駆動信号が生成される。
【００２０】
従来は、ワンショット回路において、図６に示すように、指令信号ＩＮのエッジに対応して２系統の信号（ＯＮ信号、ＯＦＦ信号）を生成し、レベルシフト回路３０に出力していた。これに対し、本実施形態のワンショット回路１０は、ＮＯＲゲート１５により２系統の信号（ＯＮ信号及びＯＦＦ信号）を１系統の信号（オン・オフ信号）に統合してレベルシフト回路３０に出力する。これにより、レベルシフト回路３０を１つのＤＭＯＳトランジスタを含む簡単な回路構成で実現できる。
【００２１】
実施の形態２．
実施の形態１に示した駆動回路の構成においては、Ｔフリップフロップ６０の出力が、Ｔフリップフロップ６０のＴ入力の信号入力タイミングや誤信号の影響等により反転し、本来の制御と逆の制御を指示するような信号となることがある。すなわち、パワーデバイスをオンするよう指令が出ているときに、Ｔフリップフロップ６０の出力が反転し、パワーデバイスをオフするように制御する信号となってしまうことがある。
【００２２】
そこで、本実施形態の駆動回路は、パワーデバイスの本来の制御すべき状態を検出し、その検出結果に基いて、パワーデバイスが本来の制御すべき状態に制御されるようにレベルシフト回路３０からの出力を修正する機能を有する。より具体的には、駆動回路は、指令信号ＩＮとＴフリップフロップ６０の出力とを比較し、Ｔフリップフロップ６０の出力が指令信号ＩＮが指示する本来の制御を行なう出力となるよう、オン・オフ信号を調整する。
【００２３】
図４に本実施形態の駆動回路の構成を示す。本実施形態の駆動回路は、実施の形態１の駆動回路の構成に加えて、制御状態検知用のレベルシフト回路７１と、ＯＮ／ＯＦＦ検知回路７３と、ＯＮ／ＯＦＦ発生回路７５とをさらに備える。
【００２４】
本実施形態の駆動回路はパワーデバイスの本来の制御すべき状態を指令信号ＩＮに基いて検出する。レベルシフト回路７１は指令信号ＩＮを入力し、高電位にレベルシフトする。ＯＮ／ＯＦＦ検知回路７３は、レベルシフトされた指令信号ＩＮと、Ｔフリップフロップ６０の出力信号とを入力し、これらを比較し、その比較結果をＯＮ／ＯＦＦ発生回路７５に出力する。
【００２５】
ＯＮ／ＯＦＦ発生回路７５は、ノイズフィルタ回路５０を介して入力したオン・オフ信号と、ＯＮ／ＯＦＦ検知回路７３からの比較結果とから、指令信号ＩＮが指示する本来の制御が実現されるよう、Ｔフリップフロップ６０に対するオン・オフ信号を生成する。より具体的には、ＯＮ／ＯＦＦ発生回路７５は、ＯＮ／ＯＦＦ検知回路７３からの比較結果に基き、Ｔフリップフロップ６０の出力と指令信号ＩＮとが制御内容において同一であれば、ノイズフィルタ回路５０からのオン・オフ信号をそのまま出力し、Ｔフリップフロップ６０の出力と指令信号ＩＮとが制御内容において異なっていれば、ノイズフィルタ回路５０からのオン・オフ信号を反転して出力する。
【００２６】
以上のように、本実施形態の駆動回路では、本来の制御状態を検出し、それに基いてオン・オフ信号を制御することにより、より精度よく、指令信号ＩＮが指示する正しい制御状態にパワーデバイスを制御することができる。
【００２７】
実施の形態３．
図５に実施の形態３の駆動回路の構成を示す。本実施形態の駆動回路は、高電位の信号を低電位にレベルシフトし、その低電位にレベルシフトした信号により、パワーデバイスの駆動を制御することを可能とするものである。これにより、高圧部の異常を検出し、異常検出時にパワーデバイスをオフする等の制御が可能となる。
【００２８】
駆動回路はワンショット回路２０、レベルシフト回路４０及びノイズフィルタ５０を含み、ノイズフィルタ５０以降の構成は実施の形態１のものと同様である。また、ワンショット回路２０は、実施の形態１のワンショット回路１０と同様の構成であり、１系統のオン・オフ信号を出力する。
【００２９】
レベルシフト回路４０は電源線ＶＢとグランド線ＧＮＤとの間に、カレントミラー回路４５と、Ｐ型のＤＭＯＳトランジスタ４１、抵抗４３をこの順に直列に接続してなり、入力した信号を低電位にレベルシフトする。
【００３０】
本実施形態の駆動回路により、高圧部の所定のノードの電位を検出し、その検出した結果に基きパワーデバイスのオン、オフ制御が可能となる。これにより、例えば、駆動回路の高圧部内の所定のノードの電位をワンショット回路２０に入力することにより、そのノードの電位に異常があったときに、パワーデバイスをオフするような制御（すなわち、保護機能の実現）を簡易な回路構成で実現できる。
【００３１】
【発明の効果】
本発明によれば、ワンショット回路の出力を一系統にすることにより、その後段の回路において回路構成及び制御を簡易にすることができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の駆動回路の構成を示す図。
【図２】 ノイズフィルタ回路の構成を示す図。
【図３】 実施の形態１の駆動回路の各ノードの電圧波形を示した図。
【図４】 本発明に係る実施の形態２の駆動回路の構成を示す図。
【図５】 本発明に係る実施の形態３の駆動回路の構成を示す図。
【図６】 従来の駆動回路の構成を示す図。
【図７】 従来の駆動回路のワンショット回路の入出力信号の波形を示した図。
【符号の説明】
１０，２０ ワンショット回路、 １１ ＮＯＲゲート、 １３ ＯＮ信号生成回路、 １５ ＯＦＦ信号生成回路、 ３０，４０，７１ レベルシフト回路、 ５０ ノイズフィルタ回路、 ６０ Ｔフリップフロップ、 ７０ 出力回路、 ７３ ＯＮ／ＯＦＦ検知回路、 ７５ ＯＮ／ＯＦＦ発生回路、 Ｔ１，Ｔ２ スイッチング素子。
Claims (5)
- パワーデバイスの駆動回路であって、
パワーデバイスのオン、オフを指令する指令信号を外部から入力し、前記指令信号に基いてパワーデバイスのオンを指示する第１の制御信号を生成する第１の回路と、前記指令信号に基いてパワーデバイスのオフを指示する第２の制御信号を生成する第２の回路と、前記第１及び第２の制御信号を一の制御信号に統合する回路とを含むワンショット回路と、
前記一の制御信号を所定の電位にレベルシフトして出力するレベルシフト回路と、
該レベルシフト回路からの出力にしたがい一対のスイッチング素子を制御してパワーデバイスに対する駆動信号を出力する出力回路と
を備えたことを特徴とする駆動回路。 - 前記レベルシフト回路と前記出力回路の間に、誤信号を除去するフィルタ回路を挿入したことを特徴とする請求項１記載の駆動回路。
- 前記出力回路は、前記レベルシフト回路からの出力を受けるＴ型フリップフロップを含むことを特徴とする請求項１記載の駆動回路。
- パワーデバイスの制御すべき状態を検出する回路と、
該検出結果に基いて、パワーデバイスが本来の制御すべき状態に制御されるように前記レベルシフト回路からの出力を修正する回路とをさらに備えたことを特徴とする請求項１記載の駆動回路。 - パワーデバイスの駆動回路であって、
高電圧信号を入力し、該高電圧信号に基いてパワーデバイスのオンを指示する第１の制御信号を生成する第１の回路と、該高電圧信号に基いてパワーデバイスのオフを指示する第２の制御信号を生成する第２の回路と、前記第１及び第２の制御信号を一の制御信号に統合する回路とを含むワンショット回路と、
前記一の制御信号を所定の低電位にレベルシフトして出力するレベルシフト回路と、
該レベルシフト回路からの出力にしたがい一対のスイッチング素子を制御してパワーデバイスに対する駆動信号を出力する出力回路と
を備えたことを特徴とする駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002146264A JP3739723B2 (ja) | 2002-05-21 | 2002-05-21 | パワーデバイスの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002146264A JP3739723B2 (ja) | 2002-05-21 | 2002-05-21 | パワーデバイスの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338743A JP2003338743A (ja) | 2003-11-28 |
| JP3739723B2 true JP3739723B2 (ja) | 2006-01-25 |
Family
ID=29705302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002146264A Expired - Fee Related JP3739723B2 (ja) | 2002-05-21 | 2002-05-21 | パワーデバイスの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3739723B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103684402A (zh) * | 2012-08-31 | 2014-03-26 | 三菱电机株式会社 | 反向电平移动电路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4811118B2 (ja) * | 2006-05-18 | 2011-11-09 | 株式会社豊田自動織機 | 電力変換装置 |
| CN101807911A (zh) * | 2010-03-25 | 2010-08-18 | 华为终端有限公司 | 电平转换电路和电平转换方法 |
| JP5333339B2 (ja) * | 2010-04-30 | 2013-11-06 | 三菱電機株式会社 | ゲート駆動回路 |
| JP6094032B2 (ja) * | 2011-08-26 | 2017-03-15 | サンケン電気株式会社 | レベルシフト回路 |
| JP6731884B2 (ja) * | 2017-05-19 | 2020-07-29 | 三菱電機株式会社 | ハイサイドゲート駆動回路、半導体モジュール、および３相インバータシステム |
-
2002
- 2002-05-21 JP JP2002146264A patent/JP3739723B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103684402A (zh) * | 2012-08-31 | 2014-03-26 | 三菱电机株式会社 | 反向电平移动电路 |
| CN103684402B (zh) * | 2012-08-31 | 2016-09-07 | 三菱电机株式会社 | 反向电平移动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003338743A (ja) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4396539B2 (ja) | レアショート検出回路及び異常監視信号生成回路 | |
| JP3799341B2 (ja) | ゲート駆動回路及び半導体装置 | |
| JP4287864B2 (ja) | 駆動回路 | |
| JP2007243254A (ja) | スイッチ素子駆動回路 | |
| KR20150071339A (ko) | 게이트 구동 회로 | |
| JP4360310B2 (ja) | 駆動装置 | |
| JP2003133927A5 (ja) | 電力用半導体装置 | |
| JP4531500B2 (ja) | 半導体装置および半導体装置モジュール | |
| JP7095388B2 (ja) | トーテムポール回路用駆動装置 | |
| US7064603B2 (en) | Driving circuit and semiconductor device | |
| JP3739723B2 (ja) | パワーデバイスの駆動回路 | |
| KR101452071B1 (ko) | 구동 회로, 구동 모듈 및 모터 구동 장치 | |
| JP4434510B2 (ja) | 絶縁ゲート型半導体素子の故障検出方法および故障検出装置 | |
| JP5003588B2 (ja) | 半導体回路 | |
| JP6477974B2 (ja) | パワーモジュール | |
| JP4727360B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP6747371B2 (ja) | 高圧レベルシフト回路及び駆動装置 | |
| JP5309915B2 (ja) | レベルシフト回路 | |
| KR20170110538A (ko) | 레벨 시프트 회로 | |
| US20210184679A1 (en) | Drive circuit | |
| KR200229676Y1 (ko) | 아이지비티 인버터의 게이트 구동회로 | |
| US10425078B2 (en) | High-side power switch control circuit | |
| JP3657486B2 (ja) | スイッチ素子駆動回路 | |
| JP6314823B2 (ja) | 開閉用スイッチング素子の駆動回路及び開閉用スイッチング素子の駆動装置 | |
| US11133738B2 (en) | Switching control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |