KR20140081092A - 구동 회로, 구동 모듈 및 모터 구동 장치 - Google Patents

구동 회로, 구동 모듈 및 모터 구동 장치 Download PDF

Info

Publication number
KR20140081092A
KR20140081092A KR1020120150446A KR20120150446A KR20140081092A KR 20140081092 A KR20140081092 A KR 20140081092A KR 1020120150446 A KR1020120150446 A KR 1020120150446A KR 20120150446 A KR20120150446 A KR 20120150446A KR 20140081092 A KR20140081092 A KR 20140081092A
Authority
KR
South Korea
Prior art keywords
signal
delay
delay unit
input signal
inverter
Prior art date
Application number
KR1020120150446A
Other languages
English (en)
Other versions
KR101452071B1 (ko
Inventor
허창재
방성만
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120150446A priority Critical patent/KR101452071B1/ko
Priority to US13/777,673 priority patent/US20140176033A1/en
Priority to CN201310078553.4A priority patent/CN103888117B/zh
Publication of KR20140081092A publication Critical patent/KR20140081092A/ko
Application granted granted Critical
Publication of KR101452071B1 publication Critical patent/KR101452071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 구동 회로, 구동 모듈 및 모터 구동 장치에 관한 것이다. 본 발명에 따르면, 입력신호가 하이 레벨인 경우 상기 하이 레벨 입력신호를 지연시키는 제1 지연부와 상기 입력신호가 로우 레벨인 경우 상기 로우 레벨 입력신호를 지연시키는 제2 지연부를 포함하는 신호 지연부; 상기 제1 및 상기 제2 지연부에 각각 연결되어, 상기 제1 및 상기 제2 지연부의 제어에 따라 스위칭 동작을 수행하는 제1 및 제2 트랜지스터를 포함하는 신호 출력부; 및 상기 제1 및 상기 제2 트랜지스터가 동시에 오프되는 경우, 오프 직전의 출력 전압을 유지하는 출력 홀딩부; 를 포함하는 구동 회로를 제안한다.

Description

구동 회로, 구동 모듈 및 모터 구동 장치{DRIVING CIRCUIT, DRIVING MODULE AND DRIVING APPARATUS FOR MOTOR}
본 발명은 전력용 반도체 소자를 구동시키는 구동 신호 간의 간섭을 제거하는 구동 회로, 구동 모듈 및 모터 구동 장치에 관한 것이다.
일반적인 전력용 반도체 소자의 구동 회로에서, IGBT(Insulated Gate Bipolar Transistor) 등의 자기 소호형(self turn-off type)의 전력용 반도체 소자를 이용하는 경우, 하기의 선행 기술 문헌에 기재된 발명과 같이, 전력용 반도체 소자의 게이트에 구동을 위한 게이트 구동 신호를 제공하나, 하이 사이드의 전력용 반도체 소자의 게이트 구동 신호와 로우 사이드의 전력용 반도체 소자의 게이트 구동 신호가 각각 서로 간섭을 일으키는 문제점이 있다.
하기의 선행기술문헌에서 특허문헌은 IGBT 모듈을 이용한 스위칭 방법 및 이를 위한 IGBT 구동 회로에 관한 것으로서, 두 개의 IGBT를 동시에 턴 온 되는 경우를 발생하지 않게 하여 IGBT가 파괴되는 문제를 해결하기 위한 것이다.
결국, 아래의 특허문헌은 두 개의 트랜지스터의 오프 동작 수행시 오프 직전의 출력 전압을 유지시켜 노이즈를 제거할 수 있는 필터회로를 포함하는 구동 회로, 구동 모듈 및 모터 구동 장치는 개시하고 있지 않다.
한국공개특허공보 제10-2004-0023936호
본 발명의 과제는 상기한 문제점을 해결하기 위한 것으로, 본 발명은 하이 신호 입력에 중첩되는 로우 레벨의 노이즈(Noise) 및 로우 신호 입력에 중첩되는 하이 레벨의 노이즈에 대해 필터링을 해주는 구동 회로를 제안한다.
본 발명의 다른 과제는 상기 구동 회로를 포함하는 구동 모듈을 제안한다.
본 발명의 또 다른 과제는 상기 구동 회로를 포함하는 모터 구동 장치를 제안한다.
본 발명의 제1 기술적인 측면에 따르면, 입력신호가 하이 레벨인 경우 상기 하이 레벨 입력신호를 지연시키는 제1 지연부와 상기 입력신호가 로우 레벨인 경우 상기 로우 레벨 입력신호를 지연시키는 제2 지연부를 포함하는 신호 지연부; 상기 제1 및 상기 제2 지연부에 각각 연결되어, 상기 제1 및 상기 제2 지연부의 제어에 따라 스위칭 동작을 수행하는 제1 및 제2 트랜지스터를 포함하는 신호 출력부; 및
상기 제1 및 상기 제2 트랜지스터가 동시에 오프되는 경우, 오프 직전의 출력 전압을 유지하는 출력 홀딩부; 를 포함하는 구동 회로를 제안한다.
또한, 상기 신호 지연부는 상기 입력신호를 인버팅하여 상기 제1 및 상기 제2 지연부에 각각 제공하는 적어도 하나의 인버터를 더 포함하는 구동 회로를 제안한다.
또한, 상기 제1 지연부는 기설정된 하이 레벨의 전압 이상으로 충전되는데 소요되는 시간만큼 지연시키는 구동 회로를 제안한다.
또한, 상기 제2 지연부는 기설정된 로우 레벨의 전압 이하로 방전되는데 소요되는 시간만큼 지연시키는 구동 회로를 제안한다.
또한, 상기 제1 및 상기 제2 지연부는 적어도 하나의 스위칭 소자; 적어도 하나의 인버터; 및 딜레이를 발생시키기 위한 적어도 하나의 지연 소자; 를 더 포함하는 구동 회로를 제안한다.
또한, 상기 출력 홀딩부는 적어도 하나의 인버터 및 적어도 하나의 래치회로를 포함하는 구동 회로를 제안한다.
본 발명의 제2 기술적인 측면에 따르면, 입력받은 신호를 인버팅하는 제1 인버터; 상기 제1 인버터로부터 입력받은 제1 신호를 제1 커패시터의 전압이 기설정된 하이 레벨 이상으로 충전될 때까지 지연시키는 제1 지연부; 상기 제1 인버터로부터 입력받은 제2 신호를 제2 커패시터의 전압이 기설정된 로우 레벨 이하로 방전될 때까지 지연시키는 제2 지연부; 상기 제1 및 상기 제2 지연유닛에 각각 연결되어, 상기 제1 및 상기 제2 지연유닛의 제어에 따라 스위칭 동작을 수행하는 제1 및 제2 트랜지스터를 포함하는 신호 출력부; 및 상기 제1 및 상기 제2 트랜지스터가 동시에 오프되는 경우, 오프 직전의 출력 전압을 유지하는 출력 홀딩부;를 포함하는 구동 회로를 제안한다.
또한, 상기 제1 신호는 로우 레벨 신호이며, 상기 제2 신호는 하이 레벨 신호인 구동 회로를 제안한다.
또한, 상기 제1 지연부는 지연시킨 상기 제1 신호를 이용하여, 상기 제1 트랜지스터의 턴 온 동작을 제어하는 구동 회로를 제안한다.
또한, 상기 제2 지연부는 지연시킨 상기 제2 신호를 이용하여, 상기 제2 트랜지스터의 턴 온 동작을 제어하는 구동 회로를 제안한다.
또한, 상기 제1 지연부는 상기 제1 인버터로부터 상기 제2 신호를 입력받은 경우, 지연 없이 상기 제1 트랜지스터의 턴 오프 동작을 제어하는 구동 회로를 제안한다.
또한, 상기 제2 지연부는 상기 제1 인버터로부터 상기 제1 신호를 입력받은 경우, 지연 없이 상기 제2 트랜지스터의 턴 오프 동작을 제어하는 구동 회로를 제안한다.
또한, 상기 제1 및 상기 제2 지연부는 적어도 하나의 스위칭 소자; 적어도 하나의 인버터; 및 딜레이를 발생시키기 위한 적어도 하나의 지연 소자; 를 더 포함하는 구동 회로를 제안한다.
또한, 상기 출력 홀딩부는 적어도 하나의 인버터 및 적어도 하나의 래치회로를 포함하는 구동 회로를 제안한다.
또한, 상기 적어도 하나의 지연 소자는 상기 제2 커패시터와 연결된 저항 소자를 포함하는 구동 회로를 제안한다.
본 발명의 제3 기술적인 측면에 따르면, 입력신호가 하이 레벨인 경우 상기 하이 레벨 입력신호를 지연시키는 제1 지연부와 상기 입력신호가 로우 레벨인 경우 상기 로우 레벨 입력신호를 지연시키는 제2 지연유닛을 포함하는 신호 지연부와, 상기 제1 및 상기 제2 지연부에 각각 연결되어, 상기 제1 및 상기 제2 지연부의 제어에 따라 스위칭 동작을 수행하는 제1 및 제2 트랜지스터를 포함하는 신호 출력부 및 상기 제1 및 상기 제2 트랜지스터가 동시에 오프되는 경우, 오프 직전의 출력 전압을 유지하는 출력 홀딩부를 포함하는 적어도 하나의 구동 회로; 및 상기 적어도 하나의 구동 회로로부터 구동 신호에 따라 스위칭 온/오프 동작하는 반도체 소자를 갖는 스위치부;를 포함하는 구동 모듈을 제안한다.
또한, 상기 스위치부는 동작 전원단과 접지 사이에 스택된 적어도 둘의 반도체 소자를 포함하는 구동 모듈을 제안한다.
또한, 상기 둘의 반도체 소자를 각각 구동시키는 제1 및 제2 구동회로를 포함하는 구동 모듈을 제안한다.
본 발명의 제4 기술적인 측면에 따르면, 입력신호가 하이 레벨인 경우 상기 하이 레벨 입력신호를 지연시키는 제1 지연부와 상기 입력신호가 로우 레벨인 경우 상기 로우 레벨 입력신호를 지연시키는 제2 지연부를 포함하는 신호 지연부와, 상기 제1 및 상기 제2 지연부에 각각 연결되어, 상기 제1 및 상기 제2 지연부의 제어에 따라 스위칭 동작을 수행하는 제1 및 제2 트랜지스터를 포함하는 신호 출력부; 및 상기 제1 및 상기 제2 트랜지스터가 동시에 오프되는 경우, 오프 직전의 출력 전압을 유지하는 출력 홀딩부를 포함하는 복수의 구동 회로를 포함하는 구동 회로 그룹; 및 상기 구동 회로 그룹의 상기 복수의 구동 회로로부터의 구동 신호에 따라 스위치 온/오프 동작하는 반도체 소자를 각각 갖는 인버터 암을 구비하여 모터를 구동시키는 인버터; 를 포함하는 모터 구동 장치를 제안한다.
또한, 상기 인버터는 적어도 하나의 제1 반도체 소자와 적어도 하나의 제2 반도체 소자가 각각 스택된 3상 인버터 암을 구비하는 모터 구동 장치를 제안한다.
또한, 상기 구동 회로 그룹은 상기 3상 인버터 암의 제1 반도체 소자를 각각 구동시키는 복수의 하이 사이드 구동 회로; 및 상기 3상 인버터 암의 제2 반도체 소자를 각각 구동시키는 복수의 로우 사이드 구동 회로;를 포함하는 모터 구동 장치를 제안한다.
본 발명에 따르면, 반도체 회로의 하이 신호 입력에 중첩되는 로우 레벨의 노이즈 및 로우 신호 입력에 중첩되는 하이 레벨의 노이즈에 대하여 유효하게 필터링할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 구동 회로의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 각 부분의 동작 파형을 나타내는 그래프이다.
도 3a는 입력신호가 로우 레벨일 경우 하이 노이즈에 대한 동작 파형을 나타내는 그래프이다.
도 3b는 입력신호가 하이 레벨일 경우 로우 노이즈에 대한 동작 파형을 나타내는 그래프이다.
도 4는 본 발명의 신호 지연부의 적용 예시를 나타내는 회로도이다.
도 5는 본 발명의 다른 실시예에 따른 구동 회로의 회로도이다.
도 6은 본 발명의 또 다른 실시예에 따른 구동 회로의 회로도이다.
도 7은 본 발명의 일 실시예에 따른 구동 모듈의 개략적인 구성도이다.
도 8은 본 발명의 일 실시예에 따른 모터 구동 장치의 개략적인 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다라고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 또는 유사한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때는 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다.
또한, 어떤 구성요소를 포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 구동 회로(100)의 회로도이다. 도 1을 참조하면 구동 회로는 신호 지연부(110), 신호 출력부(120) 및 출력 홀딩부(130)를 포함할 수 있다.
상기 신호 지연부(110)는 제1 지연부(111)와 제2 지연부(112)를 포함할 수 있다. 또한 상기 신호 지연부(110)는 입력신호를 인버팅하여 상기 제1 및 상기 제2 지연부(111, 112)에 각각 제공하는 적어도 하나의 인버터(In1)를 더 포함할 수 있다.
예를 들어, 본 발명의 상기 신호 지연부(100)에 하나의 인버터가 포함되는 것으로 결정되는 경우, 상기 제1 인버터(In1)에 상기 제1 및 상기 제2 지연부(111, 112)가 연결될 수 있다.
상기 제1 및 상기 제2 지연부(111, 112)는 적어도 하나의 스위칭 소자, 적어도 하나의 인버터 및 딜레이를 발생시키기 위한 적어도 하나의 지연 소자를 더 포함할 수 있다.
도 1을 참조하여 본 발명의 상기 제1 지연부(111)의 일 실시예를 설명한다. 상기 제1 지연부(111)는, 상기 제1 인버터(In1)로부터의 인버팅된 입력신호를 입력으로 받아 스위칭 동작을 수행하는 스위칭 소자(N1)와, 상기 스위칭 소자(N1)와 연결되어 상기 인버팅된 입력신호를 지연시킬 수 있는 적어도 하나의 지연 소자가 포함될 수 있다. 이때 상기 스위칭 소자(N1)는 NMOS 트랜지스터일 수 있으며, 상기 적어도 하나의 지연 소자는 구동전원과 연결된 저항 소자(R1)와 상기 저항 소자(R1)와 직렬 연결된 커패시터(C1)를 포함할 수 있다.
또한 상기 적어도 하나의 지연 소자로부터 지연된 상기 입력신호는 상기 제2 인버터(In2)에 의해 인버팅된 후, 상기 신호 출력부(120)로 제공될 수 있다.
도 1을 참조하여 본 발명의 상기 제2 지연부(112)의 일 실시예를 설명할 수 있다. 상기 제2 지연부(112)는, 상기 제1 인버터(In1)로부터의 인버팅된 입력신호를 입력으로 받아 스위칭 동작을 수행하는 스위칭 소자(N2)와, 상기 스위칭 소자(N2)와 연결되어 상기 인버팅된 입력신호를 지연시킬 수 있는 적어도 하나의 지연 소자가 포함될 수 있다. 이때 상기 스위칭 소자(N2)는 PMOS 트랜지스터일 수 있으며, 상기 적어도 하나의 지연 소자는 상기 스위칭 소자(N2)와 직렬 연결된 저항 소자(R2)와 상기 저항 소자(R2)와 병렬 연결된 커패시터(C2)를 포함할 수 있다.
또한 상기 적어도 하나의 지연 소자로부터 지연된 상기 입력신호는 상기 제3 인버터(In3)에 의해 인버팅된 후, 상기 신호 출력부(120)로 제공될 수 있다.
도 4는 본 발명의 신호 지연부(110)의 적용 예시를 나타내는 회로도이다. 도 4를 참조하면, 상기 제1 및 상기 제2 지연부(111, 112)는 도 4와 같이 적용될 수 있다. 다만, 상기 제1 및 상기 제2 지연부(111, 112)는 도 4에 나타난 예시로서 한정되는 것은 아니다.
또한, 상기 제1 지연부(111)는 상기 입력신호가 하이 레벨인 경우, 상기 하이 레벨 입력신호를 지연시킬 수 있다. 상기 제2 지연부(112)는 상기 입력신호가 로우 레벨인 경우, 상기 로우 레벨 입력신호를 지연시킬 수 있다. 상기 신호 지연부(100)에 대한 구체적인 설명은 후술하기로 한다.
신호 출력부(120)는 제1 트랜지스터(M1), 제2 트랜지스터(M2)를 포함할 수 있다. 상기 제1 트랜지스터(M1)는 상기 제1 지연부(111)로부터의 출력신호를 입력으로 받아 스위칭 동작을 수행할 수 있다. 상기 제2 트랜지스터(M2)는 상기 제2 지연부(112)로부터의 출력신호를 입력으로 받아 스위칭 동작을 수행할 수 있다.
도 1을 참조하여 예를 들면, 상기 제1 트랜지스터(M1)는 PMOS 트랜지스터일 수 있으며, 상기 제2 트랜지스터(M2)는 NMOS 트랜지스터일 수 있다.
즉, 상기 제1 트랜지스터(M1)는 상기 제1 지연부(111)와 연결되어, 상기 제1 지연부(111)의 제어에 따라 턴 온 또는 턴 오프 동작을 수행할 수 있다. 상기 제2 트랜지스터(M2)는 상기 제2 지연부(112)와 연결되어, 상기 제2 지연부(112)의 제어에 따라 턴 온 또는 턴 오프 동작을 수행할 수 있다.
출력 홀딩부(130)는 상기 제1 및 상기 제2 트랜지스터(M1, M2)가 동시에 오프되는 경우, 오프 직전의 출력 전압을 유지할 수 있다. 상기 출력 홀딩부(130)는 적어도 하나의 인버터(In3, In4, In5)를 포함할 수 있으며, 적어도 하나의 래치회로(Lo1)를 포함할 수 있다. 이때, 상기 래치회로(Lo1)는 일 실시예로서 NOR 래치회로일 수 있다.
즉, 상기 제1 및 상기 제2 트랜지스터(M1, M2)가 동시에 오프되는 경우, 오프 직전의 출력 전압을 유지함으로써, 입력신호가 하이 레벨인 경우 중첩되는 로우 레벨 신호의 노이즈 및 입력신호가 로우 레벨인 경우 중첩되는 하이 레벨 신호의 노이즈를 제거하는 기술적 효과를 가질 수 있다.
도 2는 본 발명의 일 실시예에 따른 각 부분의 동작 파형을 나타내는 그래프이다.
도 3a는 입력신호가 로우 레벨일 경우 하이 노이즈에 대한 동작 파형을 나타내는 그래프이다.
도 3b는 입력신호가 하이 레벨일 경우 로우 노이즈에 대한 동작 파형을 나타내는 그래프이다.
도 1 내지 도 3을 참조하여, 본 발명의 구동회로(100) 동작에 관해 구체적으로 서술하기로 한다.
제1 지연부(111)는 입력신호가 로우 레벨 상태를 유지하는 경우 발생되는 하이 노이즈를 제거할 수 있다. 즉, 도 2와 같이 입력신호(IN)에 일정 이상의 펄스 폭을 갖는 하이 레벨이 발생될 때까지 노드 C(도1 참조)는 하이 값을 유지할 수 있으며, 노드 B(도1 참조)의 전압이 기설정된 하이 레벨의 전압(Vth)을 초과하면 상기 입력신호는 노이즈가 아닌 정상신호로 인식할 수 있다. 따라서 노드 C의 전압이 하이에서 로우로 변하며 제1 트랜지스터(M1)가 턴 온되어 출력이 하이 레벨 신호가 된다.
도 3a을 참조하면, 노드 B의 전압이 기설정된 하이 레벨의 전압(Vth)를 초과하는 경우 노드 C의 전압이 로우로 변하는 것을 알 수 있다. 또한 이에 따라 상기 제1 트랜지스터(M1)이 턴 온되어 출력이 하이 레벨 신호가 되는 것을 확인할 수 있다.
즉, 상기 제1 지연부(111)는 제1 커패시터(C1)에 전압을 충전하여, 노드 B의 전압이 기설정된 하이 레벨의 전압(Vth)을 초과하는데 소요되는 시간만큼 입력신호(IN)를 지연시킬 수 있다.
제2 지연부(112)는 입력신호가 하이 레벨 상태를 유지하는 경우 발생되는 로우 노이즈를 제거할 수 있다. 즉, 도 2와 같이 입력신호(IN)에 일정 이상의 펄스 폭을 갖는 로우 레벨이 발생될 때까지 노드 E(도1 참조)는 로우 값을 유지할 수 있으며, 노드 D(도1 참조)의 전압이 기설정된 로우 레벨의 전압(Vth) 미만이 되면 상기 입력신호는 노이즈가 아닌 정상신호로 인식할 수 있다. 따라서 노드 E의 전압이 로우에서 하이로 변하며 제2 트랜지스터(M2)가 턴 온되어 출력이 로우 레벨 신호가 된다.
도 3b를 참조하면, 노드 D의 전압이 기설정된 로우 레벨의 전압(Vth) 미만이 되는 경우 노드 E의 전압이 하이로 변하는 것을 알 수 있다. 또한 이에 따라 상기 제2 트랜지스터(M2)이 턴 온되어 출력이 로우 레벨 신호가 되는 것을 확인할 수 있다.
즉, 상기 제2 지연부(112)는 제2 커패시터(C2)에 전압을 방전하여, 노드 D의 전압이 기설정된 로우 레벨의 전압(Vth) 미만이 되는데 소요되는 시간만큼 입력신호(IN)를 지연시킬 수 있다.
또한, 상기 제1 지연부(111)는 입력신호가 로우 레벨인 경우 상기 로우 레벨의 입력신호를 지연 없이 출력하여 상기 제1 트랜지스터(M1)의 턴 오프 동작을 제어할 수 있다. 상기 제2 지연부(112)는 입력신호가 하이 레벨인 경우 상기 하이 레벨의 입력신호를 지연 없이 출력하여 상기 제2 트랜지스터(M1)의 턴 오프 동작을 제어할 수 있다.
결과적으로, 상기 제1 및 상기 제2 트랜지스터(M1, M2)를 턴 온 시키기 위한 경우의 입력신호만 지연되며, 따라서 상기 제1 및 상기 제2 트랜지스터(M1, M2)가 동시에 오프 되는 경우가 발생될 수 있다.
이때, 출력 홀딩부(130)는 상기 제1 및 상기 제2 트랜지스터(M1, M2)가 오프 직전, 즉 입력신호가 변하는 경우에만 출력 전압을 유지할 수 있으며, 입력신호가 하이 레벨 상태나 로우 레벨 상태를 유지하고 있을 때는 출력 전압에 영향을 주지 않을 수 있다.
이로써, 본 발명인 구동 회로(100)는 하이 레벨 신호 입력에 중첩되는 로우 레벨 노이즈 및 로우 레벨 신호 입력에 중첩되는 하이 레벨 노이즈에 대해 유효하게 필터링을 해줄 수 있는 효과가 있다.
도 5는 본 발명의 다른 실시예에 따른 구동 회로(100)의 회로도이다.
도 6은 본 발명의 또 다른 실시예에 따른 구동 회로(100)의 회로도이다.
도 5와 도 6을 참조하면, 제1 및 제2 지연부(111, 112)에 적어도 하나의 인버터를 추가할 수 있다. 이 경우 추가되는 인버터의 개수 및 상기 제1 및 상기 제2 지연부(111, 112) 중 어디에 추가되는 지에 따라 신호 출력부(120)의 제1 및 제2 트랜지스터(M1, M2)의 조합을 달리할 수 있다.
이는 상술한 상기 제1 및 상기 제2 트랜지스터(M1, M2)가 동시에 오프되는 조건을 만족하는 경우라면, 본 발명의 실시예에 나타난 것 외에도 구성을 달리할 수 있음은 자명한 일이다.
도 5는 제2 지연부(112)의 제3 인버터(In3)에 직렬로 인버터를 추가시킨 구성이다. 이에 따라 제4 트랜지스터(M4)는 제3 트랜지스터(M3)와 같은 구성 즉, PMOS 트랜지스터로 구성될 수 있다. 또한 출력 홀딩부(130)도 제5 인버터(In5, 도 1 참조)를 삭제하고, AND 래치회로(Lo2)를 포함하여 구성될 수 있다.
도 6은 제1 지연부(111)의 제2 인버터(In2)에 직렬로 인버터를 추가시킨 구성이며, 이에 따라 제5 트랜지스터(M5)는 제6 트랜지스터(M6)와 같은 구성 즉, NMOS 트랜지스터로 구성될 수 있다. 또한 출력 홀딩부(130)도 제5 인버터(In5, 도 1 참조)를 삭제하여 구성될 수 있다.
도 7은 본 발명의 일 실시예에 따른 구동 모듈(1000)의 개략적인 구성도이다. 도 1에 도시된 본 발명의 구동 회로(100)는 스위치와 함께, 도 7에 도시된 바와 같이 구동 모듈을 형성할 수 있다.
상술한 구동 모듈은 동작 전원(VDD)을 공급하는 동작 전원단과 접지 사이에 스택된 적어도 둘의 트랜지스터(S1, S2)를 갖는 스위치부(300-1)와 둘의 트랜지스터(S1,S2)를 각각 구동시키는 제1 및 제2 구동 회로(100-1,200-2)를 포함할 수 있으며, 이러한 단위 회로(1000-1)를 복수개(1000-1~1000-N) 구비할 수 있다.
제1 및 제2 구동 회로(100, 200)에 관한 설명은 도 1 내지 도 6에 도시된 도면 및 이에 관한 설명과 동일하므로 상세한 설명은 생략하도록 한다.
도 8은 본 발명의 일 실시예에 따른 모터 구동 장치의 블록도이다.
도 8에 도시된 구동 모듈은 모터 구동 장치에 사용될 수 있는데, 이를 위해 모터 구동 장치는 모터(M)를 구동시키는 인버터(1200) 및 구동 회로 그룹(1100)을 포함할 수 있다.
인버터(1200) 및 구동 회로 그룹(1100)은 구동 모듈을 형성할 수 있으며, 모터(M)가 3상(a, b, c) 모터인 경우, 인버터(1200)는 3상 인버터 암(1210, 1220, 1230)을 구비할 수 있고, 제1 내지 제3 인버터 암(1210,1220,1230) 각각은 동작 전원단과 접지 사이에 스택된 적어도 둘의 제1 또는 제2 반도체 소자(M7, M8, M9, M10, M11, M12)를 가질 수 있다.
이때 일 실시예로서 상기 제1 스위칭 소자는 P MOS 트랜지스터일 수 있으며, 상기 제2 스위칭 소자는 N MOS 트랜지스터일 수 있다.
구동 회로 그룹(1100)는 제1 내지 제3 하이사이드 구동 회로(100, 200, 300) 및 제1 내지 제3 로우사이드 구동 회로(400, 500, 600)을 포함할 수 있으며, 상기 제1 내지 제3 하이사이드 구동 회로(100, 200, 300)는 제1 내지 제3 인버터 암(1210, 1220, 1230)의 각 하이사이드 트랜지스터(M7, M9, M11)를 구동시킬 수 있고, 상기 제1 내지 제3 로우사이드 구동 회로(400, 500, 600)는 제1 내지 제3 인버터 암(1210,1220,1230)의 각 로우사이드 트랜지스터(M8,M10,M12)를 구동시킬 수 있다.
상술한 상기 제1 내지 제3 하이사이드 구동 회로(100, 200, 300) 및 상기 제1 내지 제3 로우 사이드 구동 회로(400, 500, 600)의 동작 및 구성은 도 1 내지 도 6에 도시된 구성요소 및 동작과 동일하므로 상세한 설명은 생략하도록 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
100: 구동 회로
110: 신호 지연부
111: 제1 지연부
112: 제2 지연부
120: 신호 출력부
130: 출력 홀딩부
1000: 구동 모듈
300: 스위치부
1100: 구동 회로 그룹
1200: 인버터
1210: 제1 인버터 암
1220: 제2 인버터 암
1230: 제3 인버터 암

Claims (21)

  1. 입력신호가 하이 레벨인 경우 상기 하이 레벨 입력신호를 지연시키는 제1 지연부와 상기 입력신호가 로우 레벨인 경우 상기 로우 레벨 입력신호를 지연시키는 제2 지연부를 포함하는 신호 지연부;
    상기 제1 및 상기 제2 지연부에 각각 연결되어, 상기 제1 및 상기 제2 지연부의 제어에 따라 스위칭 동작을 수행하는 제1 및 제2 트랜지스터를 포함하는 신호 출력부; 및
    상기 제1 및 상기 제2 트랜지스터가 동시에 오프되는 경우, 오프 직전의 출력 전압을 유지하는 출력 홀딩부;
    를 포함하는 구동 회로.
  2. 제1항에 있어서
    상기 신호 지연부는 상기 입력신호를 인버팅하여 상기 제1 및 상기 제2 지연부에 각각 제공하는 적어도 하나의 인버터를 더 포함하는 구동 회로.
  3. 제1항에 있어서,
    상기 제1 지연부는 기설정된 하이 레벨의 전압 이상으로 충전되는데 소요되는 시간만큼 지연시키는 구동 회로.
  4. 제1항에 있어서,
    상기 제2 지연부는 기설정된 로우 레벨의 전압 이하로 방전되는데 소요되는 시간만큼 지연시키는 구동 회로.
  5. 제1항에 있어서,
    상기 제1 및 상기 제2 지연부는 적어도 하나의 스위칭 소자; 적어도 하나의 인버터; 및 딜레이를 발생시키기 위한 적어도 하나의 지연 소자; 를 더 포함하는 구동 회로.
  6. 제1항에 있어서,
    상기 출력 홀딩부는 적어도 하나의 인버터 및 적어도 하나의 래치회로를 포함하는 구동 회로.
  7. 입력받은 신호를 인버팅하는 제1 인버터;
    상기 제1 인버터로부터 입력받은 제1 신호를 제1 커패시터의 전압이 기설정된 하이 레벨 이상으로 충전될 때까지 지연시키는 제1 지연부;
    상기 제1 인버터로부터 입력받은 제2 신호를 제2 커패시터의 전압이 기설정된 로우 레벨 이하로 방전될 때까지 지연시키는 제2 지연부;
    상기 제1 및 상기 제2 지연유닛에 각각 연결되어, 상기 제1 및 상기 제2 지연유닛의 제어에 따라 스위칭 동작을 수행하는 제1 및 제2 트랜지스터를 포함하는 신호 출력부; 및
    상기 제1 및 상기 제2 트랜지스터가 동시에 오프되는 경우, 오프 직전의 출력 전압을 유지하는 출력 홀딩부;
    를 포함하는 구동 회로.
  8. 제7항에 있어서,
    상기 제1 신호는 로우 레벨 신호이며, 상기 제2 신호는 하이 레벨 신호인 구동 회로.
  9. 제7항에 있어서,
    상기 제1 지연부는 지연시킨 상기 제1 신호를 이용하여, 상기 제1 트랜지스터의 턴 온 동작을 제어하는 구동 회로.
  10. 제7항에 있어서,
    상기 제2 지연부는 지연시킨 상기 제2 신호를 이용하여, 상기 제2 트랜지스터의 턴 온 동작을 제어하는 구동 회로.
  11. 제7항에 있어서,
    상기 제1 지연부는 상기 제1 인버터로부터 상기 제2 신호를 입력받은 경우, 지연 없이 상기 제1 트랜지스터의 턴 오프 동작을 제어하는 구동 회로.
  12. 제7항에 있어서,
    상기 제2 지연부는 상기 제1 인버터로부터 상기 제1 신호를 입력받은 경우, 지연 없이 상기 제2 트랜지스터의 턴 오프 동작을 제어하는 구동 회로.
  13. 제7항에 있어서,
    상기 제1 및 상기 제2 지연부는 적어도 하나의 스위칭 소자; 적어도 하나의 인버터; 및 딜레이를 발생시키기 위한 적어도 하나의 지연 소자;를 더 포함하는 구동 회로.
  14. 제7항에 있어서,
    상기 출력 홀딩부는 적어도 하나의 인버터 및 적어도 하나의 래치회로를 포함하는 구동 회로.
  15. 제13항에 있어서,
    상기 적어도 하나의 지연 소자는 상기 제2 커패시터와 연결된 저항 소자를 포함하는 구동 회로.
  16. 입력신호가 하이 레벨인 경우 상기 하이 레벨 입력신호를 지연시키는 제1 지연부와 상기 입력신호가 로우 레벨인 경우 상기 로우 레벨 입력신호를 지연시키는 제2 지연유닛을 포함하는 신호 지연부와, 상기 제1 및 상기 제2 지연부에 각각 연결되어, 상기 제1 및 상기 제2 지연부의 제어에 따라 스위칭 동작을 수행하는 제1 및 제2 트랜지스터를 포함하는 신호 출력부 및 상기 제1 및 상기 제2 트랜지스터가 동시에 오프되는 경우, 오프 직전의 출력 전압을 유지하는 출력 홀딩부를 포함하는 적어도 하나의 구동 회로; 및
    상기 적어도 하나의 구동 회로로부터 구동 신호에 따라 스위칭 온/오프 동작하는 반도체 소자를 갖는 스위치부;
    를 포함하는 구동 모듈.
  17. 제16항에 있어서,
    상기 스위치부는 동작 전원단과 접지 사이에 스택된 적어도 둘의 반도체 소자를 포함하는 구동 모듈.
  18. 제17항에 있어서,
    상기 둘의 반도체 소자를 각각 구동시키는 제1 및 제2 구동회로를 포함하는 구동 모듈.
  19. 입력신호가 하이 레벨인 경우 상기 하이 레벨 입력신호를 지연시키는 제1 지연부와 상기 입력신호가 로우 레벨인 경우 상기 로우 레벨 입력신호를 지연시키는 제2 지연부를 포함하는 신호 지연부와, 상기 제1 및 상기 제2 지연부에 각각 연결되어, 상기 제1 및 상기 제2 지연부의 제어에 따라 스위칭 동작을 수행하는 제1 및 제2 트랜지스터를 포함하는 신호 출력부; 및 상기 제1 및 상기 제2 트랜지스터가 동시에 오프되는 경우, 오프 직전의 출력 전압을 유지하는 출력 홀딩부를 포함하는 복수의 구동 회로를 포함하는 구동 회로 그룹; 및
    상기 구동 회로 그룹의 상기 복수의 구동 회로로부터의 구동 신호에 따라 스위치 온/오프 동작하는 반도체 소자를 각각 갖는 인버터 암을 구비하여 모터를 구동시키는 인버터;
    를 포함하는 모터 구동 장치.
  20. 제19항에 있어서,
    상기 인버터는 적어도 하나의 제1 반도체 소자와 적어도 하나의 제2 반도체 소자가 각각 스택된 3상 인버터 암을 구비하는 모터 구동 장치.
  21. 제19항에 있어서,
    상기 구동 회로 그룹은
    상기 3상 인버터 암의 제1 반도체 소자를 각각 구동시키는 복수의 하이 사이드 구동 회로; 및
    상기 3상 인버터 암의 제2 반도체 소자를 각각 구동시키는 복수의 로우 사이드 구동 회로 ;
    를 포함하는 모터 구동 장치.
KR1020120150446A 2012-12-21 2012-12-21 구동 회로, 구동 모듈 및 모터 구동 장치 KR101452071B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120150446A KR101452071B1 (ko) 2012-12-21 2012-12-21 구동 회로, 구동 모듈 및 모터 구동 장치
US13/777,673 US20140176033A1 (en) 2012-12-21 2013-02-26 Driving circuit, driving module, and motor driving apparatus
CN201310078553.4A CN103888117B (zh) 2012-12-21 2013-03-12 驱动电路、驱动模块和电机驱动设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120150446A KR101452071B1 (ko) 2012-12-21 2012-12-21 구동 회로, 구동 모듈 및 모터 구동 장치

Publications (2)

Publication Number Publication Date
KR20140081092A true KR20140081092A (ko) 2014-07-01
KR101452071B1 KR101452071B1 (ko) 2014-10-16

Family

ID=50956857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120150446A KR101452071B1 (ko) 2012-12-21 2012-12-21 구동 회로, 구동 모듈 및 모터 구동 장치

Country Status (3)

Country Link
US (1) US20140176033A1 (ko)
KR (1) KR101452071B1 (ko)
CN (1) CN103888117B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190139619A (ko) * 2018-06-08 2019-12-18 주식회사 엘지화학 전기 부하를 위한 구동 장치, 그것을 포함하는 전기 자동차 및 전기 부하의 오픈 고장을 검출하는 방법
KR20200018084A (ko) * 2018-08-10 2020-02-19 주식회사 엘지화학 전기 부하를 위한 구동 장치, 그것을 포함하는 전기 자동차 및 전기 부하를 구동하기 위한 방법
KR20210059326A (ko) * 2019-11-15 2021-05-25 삼성에스디아이 주식회사 컨텍터 동작상태 유지장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10505579B2 (en) * 2018-02-02 2019-12-10 Samsung Electro-Mechanics Co., Ltd. Radio frequency switching device for fast switching operation
JP7345975B2 (ja) * 2019-08-09 2023-09-19 ローム株式会社 モータドライバ、およびモータ駆動システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3240489B2 (ja) * 1993-01-21 2001-12-17 株式会社日立製作所 Ｉｇｂｔの過電流保護装置及びｉｇｂｔの保護装置
US6133774A (en) * 1999-03-05 2000-10-17 Motorola Inc. Clock generator and method therefor
JP3281621B2 (ja) * 1999-12-21 2002-05-13 松下電器産業株式会社 高精度ｄａ変換回路
JP2003046377A (ja) * 2001-05-22 2003-02-14 Seiko Epson Corp リング発振回路および遅延回路
JP4453476B2 (ja) * 2004-08-05 2010-04-21 ソニー株式会社 シフト回路、シフトレジスタ回路および表示装置
KR100672122B1 (ko) * 2005-03-10 2007-01-19 주식회사 하이닉스반도체 소비 전력이 감소된 플래시 메모리 장치의 페이지 버퍼 회로
KR101393310B1 (ko) * 2008-02-25 2014-05-12 삼성전자주식회사 큰 지연시간을 갖는 딜레이 회로 및 이를 구비하는 반도체장치
JP5306400B2 (ja) * 2011-03-24 2013-10-02 株式会社東芝 Ｄｃ−ｄｃコンバータ
CN102843023B (zh) * 2011-06-20 2015-03-04 登丰微电子股份有限公司 晶体管控制电路
CN102255304B (zh) * 2011-07-19 2013-09-11 北京大学 Esd电源箝位电路
KR101784799B1 (ko) * 2011-08-01 2017-10-12 삼성전자주식회사 스위칭 앰프, 음향 기기 및 음향 출력 방법
TWI444091B (zh) * 2011-08-12 2014-07-01 Raydium Semiconductor Corp 發光二極體驅動裝置
CN102394094B (zh) * 2011-10-09 2013-11-06 中国科学院微电子研究所 一种全电流灵敏放大器
KR20140062997A (ko) * 2012-11-15 2014-05-27 삼성전기주식회사 역률 보정 장치, 이를 갖는 전원 공급 장치 및 모터 구동 장치
US8786322B2 (en) * 2012-12-21 2014-07-22 Samsung Electro-Mechanics Co., Ltd. Gate driver circuit and operating method thereof
TWI500260B (zh) * 2013-01-21 2015-09-11 Realtek Semiconductor Corp 控制電路以及控制方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190139619A (ko) * 2018-06-08 2019-12-18 주식회사 엘지화학 전기 부하를 위한 구동 장치, 그것을 포함하는 전기 자동차 및 전기 부하의 오픈 고장을 검출하는 방법
KR20200018084A (ko) * 2018-08-10 2020-02-19 주식회사 엘지화학 전기 부하를 위한 구동 장치, 그것을 포함하는 전기 자동차 및 전기 부하를 구동하기 위한 방법
KR20210059326A (ko) * 2019-11-15 2021-05-25 삼성에스디아이 주식회사 컨텍터 동작상태 유지장치
US11451049B2 (en) 2019-11-15 2022-09-20 Samsung Sdi Co., Ltd. Device for maintaining operating state of contactor

Also Published As

Publication number Publication date
CN103888117A (zh) 2014-06-25
CN103888117B (zh) 2017-08-01
KR101452071B1 (ko) 2014-10-16
US20140176033A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
JP4619812B2 (ja) ゲート駆動回路
US9467060B2 (en) Capacitive level shifter devices, methods and systems
TWI568179B (zh) 高壓閘極驅動電路
KR101452071B1 (ko) 구동 회로, 구동 모듈 및 모터 구동 장치
US8933714B2 (en) Level shift circuit using parasitic resistor in semiconductor substrate
US9294093B2 (en) Level shift circuit utilizing resistance in semiconductor substrate
JPH08103099A (ja) 電子的スイッチのスイッチング用のレベルシフタを有する制御回路
JP2642912B2 (ja) 電子的スイッチのスイッチング用レベルシフタを有する集積形制御回路
JP6237952B2 (ja) 内部電源回路および半導体装置
US20070284689A1 (en) Drive circuit
JP2003273715A (ja) パワーデバイスの駆動回路
US20080265972A1 (en) Output circuit and multi-output circuit
US10187053B1 (en) Drive circuit for power semiconductor devices
US20130015881A1 (en) Interlock circuit and interlock system including the same
US10411638B2 (en) Semiconductor integrated circuit
US9509300B2 (en) Anti-shoot-through automatic multiple feedback gate drive control circuit
JPWO2016185802A1 (ja) 駆動回路
JP5447575B2 (ja) 駆動装置
KR100723526B1 (ko) 단락 전류를 제어할 수 있는 출력 드라이버
US20220021562A1 (en) Multi-channel digital isolator with integrated configurable pulse width modulation interlock protection
US20070296462A1 (en) Logic circuit for high-side gate driver
JPH03232316A (ja) スパイク電流を減少させたｃｍｏｓスイッチドライバ
CN113647021A (zh) 用于操控换流器的电路装置
US20180083612A1 (en) High-side power switch control circuit
JP6314823B2 (ja) 開閉用スイッチング素子の駆動回路及び開閉用スイッチング素子の駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5