CN113630112A - 在不同电压域之间传输信号的电路和传输信号的对应方法 - Google Patents

在不同电压域之间传输信号的电路和传输信号的对应方法 Download PDF

Info

Publication number
CN113630112A
CN113630112A CN202110481303.XA CN202110481303A CN113630112A CN 113630112 A CN113630112 A CN 113630112A CN 202110481303 A CN202110481303 A CN 202110481303A CN 113630112 A CN113630112 A CN 113630112A
Authority
CN
China
Prior art keywords
voltage
coupled
circuit
terminal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110481303.XA
Other languages
English (en)
Inventor
F·博尼安尼
G·卡格吉
G·坎通
V·马拉诺
F·普尔维伦蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/229,554 external-priority patent/US11451130B2/en
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN113630112A publication Critical patent/CN113630112A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/13—Modifications for switching at zero crossing
    • H03K17/133—Modifications for switching at zero crossing in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本公开的实施例涉及在不同电压域之间传输信号的电路和传输信号的对应方法。一种电路，包括电流路径和耦合到电流路径的负自举电路装置。电流路径耦合在浮动电压与参考接地之间，并且包括通过电阻器耦合到电流生成器的在第一节点处的浮动电压的电流生成器。电流生成器由脉冲信号控制。负自举电路装置包括耦合到电流生成器的第二节点和参考接地的泵浦电容器。泵浦电容器被配置成基于脉冲信号在电流生成器的第二节点处提供负电压。

Description

在不同电压域之间传输信号的电路和传输信号的对应方法
技术领域
本说明书涉及在包括由不同电压域供应电压的电路级的电路装置中传输信号的电路。
背景技术
高压(HV)半桥开关电路可以用于各种应用，例如，电机驱动器、荧光灯电子镇流器和电源。可以被使用的半桥开关电路可以包括诸如有源钳位反激和LLC谐振转换器的转换器。这种半桥电路可以采用一对图腾极连接的被放置在高压轨直流电压电源上的开关元件(例如，功率MOSFET、FET和GaN设备)。
鉴于各种可能的应用，追求不断改善驱动器电路。
发明内容
一个或多个实施例可以涉及例如在高压半桥开关电路中使用的电路，尤其包括包含浮置阱的开关设备。
一个或多个实施例还可以涉及一种方法。
一个或多个实施例可以包括一种电路，包括电路级，该电路级由不同电压域供应电压，电压域包括由第一电压源和第一电压参考表示的第一电压电平的第一电压域，尤其是DC电压源和DC接地，以及由第二电压源和第二电压参考表示的第二电压电平的第二电压域，尤其是浮置电源和浮置接地，以及将根据第一电压域操作的命令信号传输到根据第二电压域操作的级的电路，
用于传输命令信号的所述电路包括：根据逻辑地驱动所述级的第二电压域操作的逻辑部件，以及耦合到第二电压源和第一接地参考的电平移位电路，
所述电平移位电路包括：两个路径，耦合在所述第二电压源和第一接地参考之间，每个路径包括通过相应的电阻器耦合到第二电压源并且通过相应的命令电流生成器耦合到第一接地参考的高压晶体管，每个路径都被耦合到逻辑部件的相应的输入端，所述命令电流生成器由脉冲信号命令，脉冲信号命令由脉冲生成器基于所述命令信号生成，
其中所述电平移位电路包括：负自举电路，负自举电路至少包括布置在电流生成器与第一接地参考之间的泵浦电容器，并且该泵浦电容器被配置为与相应的命令电流生成器的激活同步地以负电压移位第一接地参考。
一个或多个实施例可以包括的所述逻辑部件是设置复位锁存器。
一个或多个实施例可以包括负自举电路，其具有耦合在相应的电流生成器与第一接地参考之间的泵浦电容器。
一个或多个实施例可以包括所述泵浦电容器的端子通过相应的选择电路以可选择的方式耦合到第一接地参考，相应的选择电路由相应脉冲信号命令，以将电容器中的每个电容器的所述端子耦合到第一接地参考或第一电压源中任一者。
一个或多个实施例可以包括：负自举电路，其包括耦合在电流生成器的公共节点与第一接地参考之间的单个泵浦电容器。
一个或多个实施例可以包括：所述泵浦电容器的端子通过相应的选择电路以可选择的方式耦合到第一接地参考，相应的选择电路由脉冲信号的组合(尤其是逻辑或)命令，以将电容器中的每个电容器的所述端子耦合到第一接地参考或第一电压源中任一者。
一个或多个实施例可以包括：所述选择电路，其至少包括选择缓冲器装置，该选择缓冲器装置包括反相缓冲器，该反相缓冲器被相应地供应数字脉冲中的一个数字脉冲或数字脉冲的所述组合的输入，该反相缓冲器的输出被馈送作为开关晶体管的输入，尤其是n沟道MOS晶体管的输入，通过漏极耦合到电流生成器的下节点，并且通过源极耦合到第一接地参考，电容器在一个端子处耦合到电流生成器的下节点，并且在另一个端子处耦合到另一反相缓冲器的输出，该另一反相缓冲器的输出被相应地供应数字脉冲中的所述一个数字脉冲或数字脉冲的所述组合的输入，所述另一反相缓冲器的供电端子被耦合到所述第一电压域以供电，而反相缓冲器供电端子被耦合到第一电源电压以及电流生成器的下节点。
一个或多个实施例可以包括耦合到所述路径中的每个路径的两个选择缓冲器装置。
一个或多个实施例可以包括浮动阱设备。
一个或多个实施例可以包括：所述级，其包括半桥开关设备，该半桥开关设备包括电容器，该电容器通过设置在自举端子与输出端子之间的电容器用于驱动功率开关，输出端子在低电压和高电压DC电压之间交替地可切换。
这里描述的解决方案还指根据先前的实施例中的任一实施例在电路中根据第一电压域操作传输命令信号的方法，该第一电压域包括由第一电压源和第一电压参考表示的第一电压电平，特别是直流电压源和直流接地；解决方案还指根据第二电压域操作的级，该第二电压域包括由第二电压源和第二电压参考表示的第二电压电平，特别是浮动电源和浮动接地；解决方案包括执行负自举，该负自举至少包括布置在电流生成器与第一接地参考之间的泵浦电容器，该泵浦电容器以负电压与相应的命令电流生成器的激活同步地偏移所述第一接地参考。
在各种实施例中，脉冲信号通过脉冲生成器基于所述命令信号通过在接收到命令信号中的上升沿或下降沿时，在所述脉冲信号中的一个脉冲信号上交替地发送脉冲来生成，所述脉冲短于在所述上升沿与下降沿之间的间隔。
附图说明
现在将参考附图仅作为示例来描述一个或多个实施例，其中：
图1是具有浮动阱设备的半桥开关电路的示意性的表示；
图2是电平移位电路的示例性电路图；
图3是根据图1和图2的实施例的电路的信号的时序图；
图4是根据一个或多个实施例的电平移位电路的示例性电路图；
图5是根据不同实施例的电平移位电路的示例性电路图；以及
图6至图9是根据一个或多个实施例的电平移位电路的信号的时间函数图。
具体实施方式
在随后的描述中，图示了一个或多个实现方式，目的是提供对实施例示例的深入理解。可以在不使用一个或多个实现的情况下，或使用其他方法、部件、材料等获得实施例。在其他情况下，未详细图示或描述已知结构、材料或操作，以使实施例的某些方面不会被遮挡。
在本公开的框架中，对“实施例”或“一个实施例”的引用旨在指示在至少一个实施例中包含关于该实施例描述的特定配置、结构或特征。因此，在本说明书的一个或多个点中可能出现的诸如“在实施例中”或“在一个实施例中”之类的短语不一定指一个或多个相同的实施例。此外，特定构造、结构或特征可以在一个或多个实施例中以任何适当方式组合。
本文中使用的参考文献仅为方便起见，因此并未定义实施例的保护范围或程度。
高压半桥开关电路可以用于各种应用，如电机驱动、荧光灯电子镇流器和电源。
文献，例如US 5,572,156、US2017/0141775、US8,044,699，以及Zhang等人的出版的“用于600V HVIC的抗噪性改善电平移位结构”，半导体杂志(Journal ofSemiconductors)，第34卷，第6期(DOI:10.1088/1674-4926/34/6/065008)，通常是相关技术的示例。
半桥电路可以采用一对跨高压(HV)轨DC电压电源放置的图腾极连接的开关元件(例如，功率MOSFET、IGBT、FET和GaN设备)。
例如，常规的半桥开关电路可以包括：
第一功率晶体管和第二功率晶体管，在负载节点处以图腾极配置相互耦合，例如，利用第一晶体管的源极以及第二晶体管的漏极在负载节点处互连来相互耦合；
HV轨DC电压源，被电连接到第一晶体管的漏极以及第二晶体管的源极；
栅极驱动缓冲器，被电耦合到晶体管的栅极，以便提供控制信号来接通和关断晶体管；以及
DC电压源，以便对电源设备提供电力。
在操作条件下，在对中的晶体管被“径向地”控制，例如，被交替地接通和关断，以使它们不会同时接通。以这种方式，在负载节点处的电压，例如，连接到负载的输出节点处的电压不是固定的，而是可以被带到高压(HV)轨DC电压源的电压电平或者带到零伏任一者，这取决于在给定时刻两个晶体管中的哪一个晶体管被接通。
自举技术可以被用于导出相对于HV轨DC电压源浮动的DC电压源。
图1的框图是这种方式的示例。
在图1的示图中，半桥装置HB可以包括：第一功率开关PW1和第二功率开关PW2，例如功率MOSFET的功率晶体管，第一功率开关PW1和第二功率开关PW2以图腾极配置耦合，第一晶体管PW1的源极与第二晶体管PW2的漏极在负载节点处互连，该负载节点被耦合到浮动接地节点FG；以及高压轨交流电压源11，电耦合到第一晶体管PW1的漏极以及第二晶体管PW2的源极。这种浮动接地节点FG可以被耦合到配置有浮动阱(例如第一晶体管PW1)的MOSFET设备。由相应的高侧控制信号HIN和低侧控制信号LIN驱动的栅极驱动缓冲器HS_DRV(高侧)和LS_DRV(低侧)被耦合(例如，在节点HVG和LVG处)到晶体管PW1、PW2的栅极(控制电极)，以便提供控制信号以分别接通和关断晶体管PW1和PW2。
在一个或多个实施例中，高压二极管DB可以被耦合在DC电源VCC与浮动电源FS引脚之间，在该浮动电源FS引脚上形成浮动电压VFS。二极管DB和耦合在浮动电源FS与浮动接地参考之间的引导电容器CB随后可以被用于从低电压侧缓冲器LS_DRV的电源VCC导出相对于高压轨DC电压源浮动的高压侧HS_DRV缓冲器的电源VFG。
电容器CB用作电压源，用于为驱动器HS_DRV供电。当第二晶体管PW2接通时，负载节点被有效地耦合到低电压，并且高压二极管DB允许电流从DC电源(VCC)流向自举电容器CB，从而将电容器充电至大约DC电源的电压电平。当第二晶体管PW2被关断并且第一晶体管PW1被接通时，在负载节点(即浮动节点FG)处的电压大约地假定HV轨DC电压电源11的电压电平，从而在无电流从直流电源流向自举电容器CB的情况下引起二极管DB反向偏置。在二极管DB保持反向偏置时，存储在自举电容器CB中的电荷被供应给高侧缓冲器HS_DRV。然而，自举电容器CB处于仅在有限时间内提供这种电压的位置，以便关断第一晶体管PW1，并且第二晶体管PW2接通，以恢复自举电容器CB上的电荷。
因此，在这种情况下，可以将高侧驱动器和低侧驱动器集成在一个裸片中。这对于由相同的逻辑模块21处理信号很有用。
为了凭借属于由DC节点VCC、GND上的电平定义的DC电压源/域的第一电压域的低电压输入信号HIN正确地驱动高压侧晶体管PW1的栅极(该栅极在具有节点FS、FG的电压电平的浮动电压域的第二电压域中操作)，被电耦合在浮动电源节点FS与DC接地GND端子之间的高压电平移位器22被使用。由于针对高压栅极驱动器产品的在功耗和共模瞬态抗扰度方面的严格限制，一种在突发模式下操作的差分高压电平移位器被使用。
这样的高压电平移位器22因此接收命令信号作为输入，该命令信号是由逻辑模块21基于高侧控制信号HIN发布的第一电压域信号，例如，第一电压域PWM(脉冲宽度调制信号)沿低侧控制信号LIN径向地驱动第一晶体管PW1。
这种高压电平移位器22，如图2所示，包括两个高压(HV)MOS221a、221b和控制逻辑块224，两个高压(HV)MOS 221a、221b各自的漏极电极通过相应的电阻器223a、223b以浮动电压VFS被耦合到浮动电源节点FS，而两个命令电流源222a、222b被耦合在两个高压MOS221a、221b的源极与DC接地GND之间，凭借相应的数字脉冲信号Tp1和Tp2(其脉冲为窄脉冲)在接通状态和关断状态下驱动，如图3所示。栅极被耦合到固定电压，在示例中为DC电压电源VCC。
高压电平移位器电路22接收逻辑电平控制信号CS，在图2的时序图中也示出为时间t的函数，指示在脉冲生成电路225的输入端电源开关PW1、PW2是否必须接通还是关断。脉冲生成电路225响应于逻辑电平控制信号CS生成分别被携带在数字脉冲信号Tp2和Tp1上的单独的接通脉冲P和关断脉冲P1，如图3的示图所示。
响应于命令第二电流生成器222b的在第二脉冲信号Tp2上的接通脉冲，接通相应的高压晶体管221b，从浮动电源节点FS处的浮动电源电压VFS中汲取电流，从而在电阻器223b上创建电压降，在设置复位触发器的设置与复位输入的示例中，或者更一般地，在设置复位锁存逻辑电路中，该电压降由控制逻辑电路224的逻辑部件检测到。
因此，电平移位电路22包括在浮动电压VFS处的浮动电源节点FS与直流接地参考GND之间耦合的两个电路径，每个电路径包括通过相应的电阻器223a、223b以浮动电压VFS耦合到浮动电源节点FS、并且通过相应的命令电流生成器222a、222b耦合到DC接地参考GND的高压晶体管221a、221b，每个路径被耦合到逻辑部件224的相应的输入，例如，设置复位输入，命令电流生成器222a、222b由脉冲信号Tp1、Tp2命令，脉冲信号由脉冲生成器225基于所述命令信号CS生成。
在一个实施例中，这样的控制逻辑电路224被耦合用于在浮动电源节点FS与DC接地GND之间进行浮动供电，以便在浮动电源节点FS与浮动接地FG之间的电压差保持小于由其部件可容许的阈值。
这种方式的一个缺点可能在于必须被生成的电流必须足以确保最终级的正确设置或复位以及良好的抗噪声性。由于这个原因，电流不可以太低。然而，由于电平移位器的电流是由浮动电源漏出的，大部分应用使用电容器来提供浮动级，因此如果电流没有被良好地控制、并且过大，浮动电源FS可能会减小太多，并且系统可能无法正确操作。
由于这些原因，为了具有明确定义电流，实施电流生成器来改善电流消耗和抗噪性是可能的，如图3的示图所示。
脉冲生成电路225可以被配置为当在命令信号CS上存在正边沿时实施所限定的时间长度的脉冲信号。另外，当命令信号CS具有负边沿时，脉冲生成电路225生成限定持续时间的脉冲信号。这两个脉冲信号，仍然被称为第二脉冲信号Tp2和第一脉冲信号Tp1，被用于驱动命令电流源222a、222b，断言控制逻辑电路224的设置S和复位R，以及在浮动阱内传输信号。因此，在图3中示出了锁存器的输出Q或S-R触发器224，考虑到传播延迟，其基本上对应于命令信号CS。在第二脉冲信号Tp2和第一脉冲信号Tp1中的这两个窄脉冲的持续时间必须足以确保在浮动电源FS的域内正确设置或复位逻辑信号，但同时需要很短的时间来保证由自举电容器CB提供的浮动电源电压VFS不会减小太多。
这种电路装置有利于在浮动电源从低电压到高电压以及从高电压到低电压的过渡期间传输信号。结构的功能由控制逻辑和电阻器223a、223b来保证，电阻器223a、223b被实现以确保输出节点的正确设置。事实上，选择以下项：电阻器223a、223b的值、指令电流源222a、222b的电流值以及HV MOS晶体管221a和22b的尺寸，以确保跨电阻器223a、223b的电压能够在任何条件下设置输出的正确状态。
利用这个电路，在任何功能条件下设置MOSFET或IGBT的栅极(例如HVG节点)是可能的。事实上，在所有这些应用中的浮动接地FG电压可以从(VH+0.7)降低到(GND-0.7)。这两个值是当具有MOS(或IGBT)的设备驱动典型的感应负载时，浮动接地FG可以达到的最大电压和最小电压，因此当电流流过MOSFET的内部二极管时，浮动接地的电压被钳制在(VH+0,7)或(GND-0,7)处。
在这两种情况下，所有设置和复位信号都可以从低电压逻辑(即第一电压域)传输到浮动电源逻辑(即第二电压域)。
然而，当例如使用GaN晶体管时，由于GaN晶体管的结构的物理差异而存在一些问题。事实上，与MOS或IGBT相比，GaN晶体管具有很小的在4V-6V范围内的栅极电压，而MOSFET的栅极电压可以在5-25V范围内。因此，在浮动电源与浮动接地之间的电压不可以高于6V。此外，GaN晶体管不包括在漏极与体-源之间的本征体二极管。
因此，这种方式的缺点可能在于，根据图2的装置的电平移位器在用于驱动GaN晶体管时示出有限的功能。当GaN晶体管中的电流重新循环，使浮动接地FG低于系统(即低信号)接地GND时，不存在钳位浮动接地电压的部件。由于这个原因，在浮动电源与系统接地(FS与GND)之间的电压不是固定的，并且也可以减小到负值。
电平移位器可以传输信号，直到跨浮动电源与系统接地的电压足以保证电阻器223a、223b上有足够的电压降。因此，当电压降过低时，信号无法传输。
这是因为电流源或生成器222a、222b吸收来自浮动电源的电流，因此，当浮动电源移动至低于限定值时，跨电流生成器的电压降不足以生成电流。此外，跨电阻器223a、223b的压降需要高于限定值，例如，这取决于技术和电阻器值，以保证在浮动阱中逻辑的正确设置或复位。
由于这个原因，对于较新版本的双极CMOS-DMOS技术，例如BCD6S技术，在浮动电源与系统接地VFS-VGND之间的电压差约为3.5V，在此情况下，信号无法传输到浮动逻辑。这个值取决于技术，但是在任何情况下，都不可以低于2VDS，即MOSFET的两个漏源极电压和电阻器223a、223b上的电压降。
据观察，当浮动电源低于限定电压时，驱动浮动阱的可能性对于所有应用非常有用，其中应用的浮动接地被强制在相关的低于接地条件下，例如上文所述的，当使用GaN晶体管或如果浮动接地不被直接耦合到低电压侧开关晶体管的漏极时。
如图4所示的一个或多个示例实施例可以解决当浮动电源等于或低于系统接地时，开关晶体管的控制信号(例如PWM命令)在浮动阱中正确传输的问题。
图4中所示出的高压电平移位器电路装置被配置为通过使用以电容器、缓冲器和逻辑实施的负自举电路，在电平移位器的接地参考处提供负电压，该逻辑被配置成驱动负自举电路以在电平移位器的接地参考处提供负电压。具体地，根据实施例，负自举电路可以至少包括被布置在电流生成器与第一接地参考(例如，直流或低电压接地参考)之间的电容器，并且该电容器被配置成在第一接地参考处以负电压移位。
在如图4所示出的一个或多个示例实施例中，高压电平移位器电路装置，用32指示为一个整体，基本上包括图2的电路22，因此对应的部件以相同的附图标记表示，但是不同的是，电流生成器222a、222b现在通过相应的第一电容器C1和第二电容器C2耦合到直流接地GND节点，而不是直接耦合到接地GND。换言之，指示为电流生成器222a、222b中的每个电流生成器的下节点a、b，即，未耦合到晶体管221a、221b的源极的电流生成器的节点，第一电容器C1和第二电容器C2的端子耦合到下节点a，b。第一电容器C1和第二电容器C2的另一端子耦合到直流接地参考节点GND，尽管通过缓冲器以可选择的方式执行耦合，以便实现负自举电路，如下面更好地解释的。
因此，高压电平移位器电路装置32由脉冲生成器225的数字脉冲信号(即Tp1和Tp2)控制，以同步地命令电容器C1和C2临时生成负电压，根据脉冲Tp2/Tp1的状态，仅对于来自命令信号CS输出Q上传输命令接通/关断所需的时间，针对该负电压，电平移位器的接地参考GND被拉到接地之下(即，拉至足够负的值)，电平移位器对应于电流生成器222a、222b的每个下节点a、b。
电流生成器222a、222b可以通过电阻器装置被实施，例如，配置为电阻器或可变命令电阻器的晶体管，或电流镜。数字脉冲Tp1和Tp2也被提供给相应的反相缓冲器INV1和INV2，其输出被馈送作为相应n沟道MOS晶体管226a、226b的输入，由漏极与电流生成器222a、222b的下节点a、b耦合，并且由源极耦合到直流接地GND。电容器C1和C2在一个端子处被耦合到电流生成器222a、222b的下节点，并且在另一个端子处被耦合到相应的反相缓冲器INV3和INV4的输出。反相缓冲器INV3和INV4电源端子耦合，用于向直流电压VCC和接地GND供电。反相缓冲器INV1和INV2电源端子耦合到直流电压VCC和电流生成器222a、222b的下节点a、b。反相缓冲器INV1和INV2以及反相缓冲器INV3和INV4相应地接收数字脉冲Tp1和Tp2作为输入。
电路包括电容器C1、C2、反相缓冲器INV1、INV2和反相缓冲器INV3、INV4，在接收到数字脉冲Tp1和Tp2时-如图2所示，数字脉冲Tp1和TP2在命令信号CS的正边沿和负边沿生成，以便复制此类命令信号CS，其属于第一电压域，即直流或低电压域，在输出信号Q中，其属于第二电压域，即浮动电压域—表现为实现两步循环的自举，在第一步中，与低电平脉冲信号Tp2、Tp1关联，电容器C1、C2跨电源Vcc耦合被充电至相同的电压。在第二步骤中，与脉冲信号Tp2、Tp1的高电平关联，即，在窄脉冲期间，重新配置自举电路，使得电容器C2、C1与跨浮动电源和负载221、222、223的电压串联。
更详细地，当脉冲信号Tp1和Tp2处于低电平时，两个电容器C1和C2通过反相缓冲器INV3和N沟道MOS 226a(用于电容器C1)以及缓冲器INV4和N沟道MOS 226b(用于C2)以固定电压充电(例如DC电源VCC)。
更详细地，被耦合到电流生成器222a、222b的下节点a、b和n沟道MOS晶体管226a、226b的漏极的电容器C1、C2的端子通过n沟道MOS晶体管226a、226b的源极被系接到接地GND，该n沟道MOS晶体管226a、226b的源极是接通的，这是因为当脉冲信号Tp1和Tp2处于低电平时，反相缓冲器INV1、INV2的输出为高。由于另一反相缓冲器INV3和INV4的输出为高，被耦合到另一反相缓冲器INV3和INV4的输出的电容器C1、C2的另一节点被系接到直流电压VCC，即VCC，这是因为脉冲Tp1和tp2是在低电平。因此，在电容器C1、C2上存在电压降VCC。
当脉冲生成器225在脉冲信号Tp1或Tp2上产生正脉冲时，对应的电流生成器222a、222b被启用，并且对应的电容器C1或C2在低电压系统的DC接地参考GND下拉动，例如在零电压下，对应的电流生成器222a、222b的下节点a、b的负电压量，等于在电容器C1、C2上的充电电压(例如VCC)。
在正脉冲间隔结束后，脉冲信号Tp1或Tp2返回接地电平，并且在负过渡期间对应的电容器C1、C2中丢失的电荷恢复，再次将电容器充电至固定电压(例如VCC)。每当触发脉冲信号Tp1、Tp2中的事件时，这会周期性地生成。
因此，相对于可能的备选解决方案，例如需要更大电容器和更高电流消耗的负外部电源或经典负电荷泵，所提出的系统在电路复杂性、芯片面积占用和消耗方面更具优势。
在图5中示出了一个变型实施例，该变型实施例使用单个电容器Cpump在DC接地参考GND下同时拉动电流生成器222a，222b的两个下节点a、b。在这种情况下，有必要组合脉冲信号Tp1和Tp2，以确保跨单个电容器Cpump的电压的正确设置，并且确保正确的信号传输到控制逻辑224。
因此，在这种情况下，单个电容器Cpump被耦合在耦合在一起的下节点a，b的一端。单个反相缓冲器SINV接收具有脉冲信号Tp1和Tp2作为输入的或门228的输出作为输入。输出单个反相缓冲器SINV被馈送作为n沟道MOS晶体管S226的输入，该n沟道MOS晶体管S226与漏极耦合到电流生成器222a、222b的下节点a、b，并且与源极耦合到接地GND。以相同方式，单个另一反相缓冲器FINV接收具有脉冲信号Tp1和Tp2作为输入的或门229的输出作为输入。只有当脉冲信号Tp1和Tp2都低时，或门的输出才是低，因此单电容器Cpump仅在这种情况下被充电到+VCC，而在两个脉冲Tp1、Tp2中的任何一个脉冲期间，电流生成器222a、222b被启用，并且单电容器Cpump拉动到直流接地参考GND之下，例如，在零电压下，在示例VCC中，电流生成器222a、222b的下节点a、b具有等于在单个电容器Cpump上充电的电压的负电压量。
与双电容解决方案不同，单电容解决方案具有更低的面积影响和更好的抗噪性。
相反，双电容解决方案允许更高频率的信号传输，因为电容(C1或C2)仅用于一次信号传输。此外，该系统具有更简单的逻辑来控制电容器C1和C2。
通过这种方式，将信号发送到浮动阱和控制逻辑的输出节点是可能的，并且然后当VFS-VGND的差值低于规定值(BCS6SOffline为3.5V)时，高压侧栅极节点HVG也可以转换方向。
在图6和图7中，示出了命令信号CS、电路22的输出Q、电路32的输出Q，以及在浮动电源FS处的电压VFS与接地GND处的电压VGND之间的差随时间t变化的示图。
命令信号CS应该被传输到浮动阱内的输出Q，即驱动器HS_DRV和以浮动电压域工作的开关PW1。如图6和图7所示，为简单起见，在图2的电路22中，当在浮动电源FS与接地GND之间的电压(VFS-VGND)在定义值DV(图中为3.5V)下时，命令信号CS不被发送到输出Q，并且最后传输的状态由控制逻辑224锁存。在图6和图7中，在图4的电路32中，输出Q(32)转而复制命令信号CS。
在图6中，低状态被锁定，在图7中，高状态被锁定。
在图6和图7中，在节点FS与GND之间的电压VFS-VGND是恒定的，因此输出电压具有固定值VFS-VFG。
在图8和图9中，示出了图6和图7中相同的量，但是电压VFS-VGND不是恒定的并且减小。因此，传输信号Q(32)根据VFS-VGND的差而减小。例如，当VFG＝VGND时，传输信号Q(22)减小，并且当达到阈值DV时，命令信号CS不被发送到控制逻辑。在图8和图9中，在图4的电路32中，输出Q(32)转而复制命令信号CS。
在图8中，低状态被锁存，在图9中，高状态被传输。
对于高状态锁存器，被锁存的输出随着VFS-VGND而减小。
在不损害基本原则的情况下，细节和实施例可以仅就通过示例描述的内容而变化，甚至显著变化，而不偏离保护的范围。
所附权利要求界定了保护范围。
以上描述的各种实施例可以组合以提供进一步的实施例。如有必要，可以修改实施例的方面以提供进一步的实施例。
根据上述详细描述，可以对实施例进行这些和其他更改。一般而言，在以下权利要求中，所使用的术语不应被解释为将权利要求限定于说明书和权利要求中公开的特定实施例，而应被解释为包括所有可能的实施例以及这些权利要求有权获得的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (20)

1.一种电路，包括：
第一电压电平的第一电压域，包括第一电压源和第一电压参考；
第二电压电平的第二电压域，包括第二电压源和第二电压参考；以及
第一电路装置，被配置为基于控制信号生成用于以所述第二电压域操作的第二信号，所述第一电路包括逻辑部件和电平移位电路，所述电平移位电路耦合到所述第二电压源以及所述第一电压参考，所述电平移位电路包括：
两个电流路径，被耦合在所述第二电压源与所述第一电压参考之间；
负自举电路，被耦合到所述两个电流路径中的每个电流路径；以及
脉冲生成器，被耦合到所述两个电流路径中的每个电流路径，
其中，所述两个电流路径中的每个电流路径包括高压晶体管，所述高压晶体管通过相应的电阻器耦合到所述第二电压源，并且通过相应的受控电流生成器耦合到所述第一电压参考，所述两个电流路径中的每个电流路径被耦合到所述逻辑部件的相应的输入，所述脉冲生成器被配置为基于所述控制信号生成脉冲信号，相应的所述受控电流生成器由所述脉冲生成器生成的至少一个所述脉冲信号控制，并且所述负自举电路包括至少一个泵浦电容器，所述至少一个泵浦电容器被耦合以在相应的所述受控电流生成器的第一节点处提供负电压。
2.根据权利要求1所述的电路，其中所述逻辑部件是设置复位锁存器。
3.根据权利要求1所述的电路，其中所述负自举电路包括两个泵浦电容器，每个泵浦电容器耦合到所述两个电流路径的相应的电流生成器。
4.根据权利要求3所述的电路，其中所述两个泵浦电容器中的泵浦电容器的第一端子被选择性地耦合到所述第一电压参考、或由所述脉冲生成器生成的所述脉冲信号中的脉冲信号控制的所述第一电压源中的一项。
5.根据权利要求1所述的电路，其中所述负自举电路包括耦合到所述两个电流路径的受控电流生成器的第一节点的单个泵浦电容器。
6.根据权利要求5所述的电路，其中所述单个泵浦电容器的端子被选择性地耦合到所述第一电压参考、或由所述脉冲生成器生成的所述脉冲信号的组合控制的所述第一电压源中的一项。
7.根据权利要求4所述的电路，包括：选择电路装置，被配置为将所述泵浦电容器的所述第一端子选择性地耦合到所述第一电压参考、或所述第一电压源中的一项，所述选择电路装置包括至少一个选择缓冲器装置，所述至少一个选择缓冲器装置包括耦合到所述脉冲信号中的一个或多个脉冲信号的第一反相缓冲器和第二反相缓冲器，
其中，所述第一反相缓冲器的输出被耦合，以控制耦合在相应的所述电流生成器的所述第一节点与所述第一电压参考之间的开关；以及
其中，所述第二反相缓冲器的输出被耦合到所述泵浦电容器的所述第一端子，所述第二反相缓冲器由所述一个或多个脉冲信号控制，以将所述泵浦电容器的所述第一端子选择性地耦合到所述第一电压源或所述第一电压参考中的一项。
8.根据权利要求7所述的电路，其中所述至少一个选择缓冲器装置包括两个选择缓冲器装置，每个选择缓冲器装置耦合到所述两个电流路径中的一个电流路径。
9.根据权利要求1所述的电路，包括：布置为以所述第二电压域操作的浮置阱设备。
10.根据权利要求1所述的电路，包括：半桥开关设备，被布置为以所述第二电压域操作，并且包括用于驱动电源开关的电容器，所述电容器被耦合在自举端子与输出端子之间，所述输出端子在第一DC电压与第二DC电压之间交替地可切换。
11.一种电路，包括：
脉冲生成器；以及
电流路径，被耦合在第一浮置电压与第一参考接地之间，所述电流路径包括电流生成器，所述电流生成器通过电阻器耦合到在所述电流生成器的第一节点处的所述第一浮置电压，并且所述电流生成器被耦合以由所述脉冲生成器生成的脉冲信号控制；以及
负自举电路装置，被耦合到所述电流路径，所述负自举电路包括耦合到所述电流生成器的第二节点、以及所述第一参考接地的泵浦电容器，所述泵浦电容器被配置为基于所述脉冲生成器生成的所述脉冲信号，在所述电流生成器的所述第二节点处提供负电压。
12.根据权利要求11所述的电路，其中所述泵浦电容器的第一端子基于由所述脉冲生成器生成的所述脉冲信号被选择性地耦合到所述第一参考接地或第一电压源中的一项。
13.根据权利要求11所述的电路，其中所述泵浦电容器的第二端子被耦合到所述电流生成器的所述第二节点。
14.根据权利要求13所述的电路，其中所述电流生成器的所述第二节点通过第一晶体管耦合到所述第一参考接地。
15.根据权利要求14所述的电路，其中所述泵浦电容器的第二端子通过第一反相缓冲器耦合到所述第一晶体管的栅极。
16.根据权利要求15所述的电路，其中所述第一电压源通过所述第一反相缓冲器耦合到所述第一晶体管的所述栅极。
17.根据权利要求16所述的电路，其中所述第一反相缓冲器被耦合，以由所述脉冲生成器生成的所述脉冲信号控制。
18.一种电路，包括：
电流路径，被耦合在第一浮置电压与第一参考接地之间，所述电流路径包括串联的电流生成器和电阻器；以及
负自举电路装置，被耦合到所述电流生成器的第一节点，所述负自举电路包括具有第一端子和第二端子的泵浦电容器，所述第一端子耦合到所述电流生成器的所述第一节点，所述第二端子通过第一反相缓冲器选择性地耦合到所述第一参考接地或第一电压源中的一项。
19.根据权利要求18所述的电路，其中响应于所述泵浦电容器的所述第二端子被耦合到所述第一电压源，所述泵浦电容器利用在所述第二端子与所述第一端子之间的电势充电。
20.根据权利要求19所述的电路，其中响应于所述泵浦电容器的所述第二端子被耦合到所述第一参考接地，所述泵浦电容器的所述第一端子基于在所述第二端子与所述第一端子之间的所述电势，在所述电流生成器的所述第一节点处提供负电压。
CN202110481303.XA 2020-05-06 2021-04-30 在不同电压域之间传输信号的电路和传输信号的对应方法 Pending CN113630112A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102020000010117 2020-05-06
IT202000010117 2020-05-06
US17/229,554 2021-04-13
US17/229,554 US11451130B2 (en) 2020-05-06 2021-04-13 Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal

Publications (1)

Publication Number Publication Date
CN113630112A true CN113630112A (zh) 2021-11-09

Family

ID=78377980

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202120931394.8U Active CN215835383U (zh) 2020-05-06 2021-04-30 电子电路
CN202110481303.XA Pending CN113630112A (zh) 2020-05-06 2021-04-30 在不同电压域之间传输信号的电路和传输信号的对应方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202120931394.8U Active CN215835383U (zh) 2020-05-06 2021-04-30 电子电路

Country Status (2)

Country Link
US (1) US11881759B2 (zh)
CN (2) CN215835383U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942942B1 (en) * 2022-11-21 2024-03-26 Hong Kong Applied Science and Technology Research Institute Company Limited High-speed level-shifter for power-conversion applications

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69403964T2 (de) 1994-09-16 1998-01-29 Sgs Thomson Microelectronics Steuerschaltung mit einem Pegelschieber zum Schalten eines eletronischen Schalters
US5959442A (en) 1997-09-30 1999-09-28 Intel Corporation Buck converter
US6646469B2 (en) * 2001-12-11 2003-11-11 Koninklijke Philips Electronics N.V. High voltage level shifter via capacitors
TWI258261B (en) * 2004-05-18 2006-07-11 Richtek Techohnology Corp JFET driving circuit applied to DC/DC converter and method thereof
JP5342324B2 (ja) * 2009-05-26 2013-11-13 ルネサスエレクトロニクス株式会社 昇圧回路
US8044699B1 (en) 2010-07-19 2011-10-25 Polar Semiconductor, Inc. Differential high voltage level shifter
JP2013070263A (ja) 2011-09-22 2013-04-18 Renesas Electronics Corp 電力変換回路、多相ボルテージレギュレータ、及び電力変換方法
US9111601B2 (en) * 2012-06-08 2015-08-18 Qualcomm Incorporated Negative voltage generators
US8810301B1 (en) * 2012-06-22 2014-08-19 Cadence Design Systems, Inc. System and method for level shifting signals with adjustably controlled frequency response
ITUB20155707A1 (it) 2015-11-18 2017-05-18 St Microelectronics Srl Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti
JP6477442B2 (ja) 2015-11-24 2019-03-06 トヨタ自動車株式会社 スイッチング回路及び電力変換回路
JP6817081B2 (ja) * 2017-01-17 2021-01-20 エイブリック株式会社 レベルシフト回路
US10333408B1 (en) 2018-04-26 2019-06-25 Dialog Semiconductor (Uk) Limited Compensation of level-shift capacitance

Also Published As

Publication number Publication date
US11881759B2 (en) 2024-01-23
CN215835383U (zh) 2022-02-15
US20220393567A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
US5666280A (en) High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode
US11451130B2 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
US8044685B2 (en) Floating driving circuit
US6664822B2 (en) Driving device having dummy circuit
KR102109851B1 (ko) 인핸스먼트 모드 fet 게이트 드라이버 ic
US7190208B2 (en) Self-oscillating full bridge driver IC
EP2787642A2 (en) Capacitive level shifter devices, methods and systems
JP2004520794A (ja) 同期式ｄｃ−ｄｃコンバータ
JP3937354B2 (ja) ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ
CN112019001B (zh) 高侧晶体管的驱动电路、开关电路、控制器
KR20060059996A (ko) 제어 회로 및 공진 드라이버 회로 동작 방법
JP4909684B2 (ja) 半導体装置
CN107689787B (zh) 一种用于半桥结构的高压侧栅驱动电路
CN215835383U (zh) 电子电路
CN111917403A (zh) 用于降低死区时间效率低下的栅极驱动器电路
US7466168B1 (en) Floating gate drive circuits
US8258823B2 (en) Method of and driver circuit for operating a semiconductor power switch
US7405595B2 (en) High-side transistor driver having positive feedback for improving speed and power saving
US5719521A (en) Integrated half-bridge timing control circuit
US7102416B2 (en) High side switching circuit
US20240186884A1 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
KR100639289B1 (ko) 하프 브릿지형 인버터 회로
US7170321B2 (en) Gate drive circuit with negative offset
US11777497B1 (en) Efficiency concept for driving a PMOS and NMOS full-bridge power stage
JP4036685B2 (ja) ハーフブリッジ形インバータ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination