JP4036685B2 - ハーフブリッジ形インバータ回路 - Google Patents
ハーフブリッジ形インバータ回路 Download PDFInfo
- Publication number
- JP4036685B2 JP4036685B2 JP2002167444A JP2002167444A JP4036685B2 JP 4036685 B2 JP4036685 B2 JP 4036685B2 JP 2002167444 A JP2002167444 A JP 2002167444A JP 2002167444 A JP2002167444 A JP 2002167444A JP 4036685 B2 JP4036685 B2 JP 4036685B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output signal
- signal
- gate
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はハーフブリッジ形インバータ回路に関し、特に高電圧で駆動される例えばモータ等の負荷が接続されるハーフブリッジ形インバータ回路に関する。
【０００２】
【従来の技術】
図１にハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。負荷回路のＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサである。
【０００３】
図２は例えばモータ等の負荷Ｄが動作される時の動作波形を示している。前記メインスイッチング素子Ｑ１、Ｑ２のゲート・ソース間には交互にゲート・ソース間電圧ＶＧＳ１及びＶＧＳ２が加わり、動作中メインスイッチング素子Ｑ１、Ｑ２は交互にオン、オフを繰り返す。
【０００４】
ハイサイド側メインスイッチング素子Ｑ１はＶＧＳ１がハイとなるとオンし、ＩＤ１に示すドレイン電流が流れる。これにより、Ｌ、Ｃ１および負荷Ｄで構成される負荷回路に方形波の電圧が印可され、正弦波状の負荷電流Ｉ１が流れる。
【０００５】
ローサイド側メインスイッチング素子Ｑ２はＶＧＳ２がハイになるとオンし、ドレイン電流ＩＤ２が流れる。これにより、負荷回路に蓄積されたエネルギーが放出され、負荷電流Ｉ１はマイナス方向に減少する。
【０００６】
通常のハーフブリッジ形インバータ回路では、負荷回路の共振周波数より高い遅相領域の周波数で動作させる。従って、負荷電流Ｉ１はメインスイッチング素子Ｑ１、Ｑ２のスイッチング周波数により変化させることができるので、負荷Ｄの回転速度等の調整が可能となる。
【０００７】
図１より、制御回路１からの出力信号をドライブ回路２で所定のドライブ信号（例えば、ＶＧＳ１、ＶＧＳ２）に変換して、メインスイッチング素子Ｑ１、Ｑ２が駆動されている。
【０００８】
図８にこのドライブ回路２の具体的な回路ブロックを示す。すなわち、信号入力回路２１と、パルス発生回路２４と、レベルシフト回路２５と、パルスフィルタ回路２６と、ＲＳフリップフロップ回路より成るラッチ回路２７と、ハイサイド側およびローサイド側のメインスイッチング素子Ｑ１、Ｑ２を駆動するドライブ信号を供給する出力回路２８、２９より構成される。
【０００９】
図７に示すようにドライブ回路２は制御回路１からの出力信号を信号入力回路２１で整形した後、ハイサイド出力信号ＨＯとローサイド出力信号ＬＯが形成される。ハイサイド出力信号ＨＯとローサイド出力信号ＬＯにはメインスイッチング素子Ｑ１、Ｑ２が同時にオンしないようにしている。
【００１０】
前記パルス発生回路２４には出力信号ＰＧＩＮが入力され、セット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を出力する。これらの信号は次の高電圧へのレベルシフト回路２５に入力されて、高電圧のセット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）に変換される。これらの信号はパルスフィルタ回路２６で一定のパルス幅以上の信号を通過させて、ラッチ回路２７のセットおよびリセットを行い、出力回路２８からハイサイド出力信号ＨＯを出力する。
【００１１】
前記ハイサイド側のドライブ回路２はメインスイッチング素子Ｑ１が約４００ボルトの電圧で駆動されるので、ハイサイド出力信号ＨＯを約４００ボルトまで高圧にシフトし、電源コンデンサでドライブ信号ＶＧＳ１を作る必要がある。
【００１２】
図６に示すように、前記ハイレベル出力信号ＨＯ及びローレベル出力信号ＬＯはメインスイッチング素子Ｑ１、Ｑ２のゲート・ソース間に加わる。前記ローレベル出力信号ＬＯがハイレベルとなると、メインスイッチング素子Ｑ２にソース・ゲート間電圧が加わりオンされ、前述のドレインＩＤ２が流れる。前記メインスイッチング素子Ｑ２がオンすると補助電源４５からの電流がダイオード４６を通り電源コンデンサＣＤ及びメインスイッチング素子Ｑ２に流れ、電源コンデンサＣＤにチャージされる。
【００１３】
従って次にハイサイド出力信号ＨＯがハイレベルとなると、前記電源コンデンサＣＤのチャージ電圧でもってメインスイッチング素子Ｑ１をオンさせるに充分な電圧がソース・ゲート間に加わり、該メインスイッチング素子Ｑ１はオンしドレイン電流ＩＤ１が流れる。
【００１４】
【発明が解決しようとする課題】
前述のハーフブリッジ形インバータ回路では、動作を一時的に停止するシャットダウン動作がある。シャットダウン解除後にはドライブ回路からハイサイド出力信号が先に出されるか、またローサイド出力信号が先に出されるか分らない。もしハイサイド出力信号が先に出されるとハイサイド側に接続された電源コンデンサのチャージが行われず、ハイサイド側のメインスイッチング素子Ｑ１をオンさせるに充分なソース・ゲート電圧が得られず、シャットダウン解除後に安定した動作が行えないことがある。
【００１５】
【課題を解決するための手段】
本発明はシャットダウン解除後、先にローサイド側のメインスイッチング素子をオンさせ、電源コンデンサのチャージが安定して行えるようにしたもので、
本発明はハイサイド側のメインスイッチング素子とローサイド側のメインスイッチング素子で構成されるハーフブリッジ形のスイッチング回路と、前記ハイサイド側のメインスイッチング素子をオンさせるハイサイド出力信号と、ローサイド側のメインスイッチング素子をオンさせるローサイド出力信号を出力するドライブ回路とを備えたハーフブリッジ形インバータ回路において、前記ドライブ回路にシャットダウン信号の有無でセット・リセットされるフリップフロップ回路を設け、シャットダウンの解除後前記フリップフロップ回路からの阻止信号にて先にローサイド側のメインスイッチング素子がオンされるまでゲートを通過するハイサイド出力信号を阻止するハーフブリッジ形インバータ回路を提供する。
【００１６】
又本発明は前記ドライブ回路が制御信号からの出力信号が加えられハイサイド出力信号を通過させる第１のゲート回路と、制御回路からの出力信号が加えられローサイド出力信号を通過させる第２のゲートと、シャットダウン信号にてリセットされ前記第１のゲートを通過するハイサイド出力信号を阻止する阻止信号を発生し、シャットダウン解除後第２のゲートを通過する信号にてセットされ、前記阻止信号を解除するフリップフロップ回路を有するハーフブリッジ形インバータ回路を提供する。
【００１７】
【発明の実施の形態】
本発明の実施の形態について図１から図７を参照して説明する。
【００１８】
図１にハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。負荷回路ＤのＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサ、負荷回路Ｄは例えばモータ等である。
【００１９】
図２に動作波形を示し、図３に本発明のハーフブリッジ形インバータ回路に用いられたドライブ回路２のブロック図を示す。
【００２０】
図３に示すドライブ回路２のブロック図において、制御回路１にインバータ３２が接続され、そのインバータ３２の出力は第１のＮＯＲゲート３３の一入力端子に接続されている。
【００２１】
又リセット優先のＲＳフリップフロップ回路３４は前記インバータ３２に接続されたインバータ３５と、該インバータ３５の出力に接続された第２のＮＯＲゲート３６及び端子Ｓに前記第２のＮＯＲゲート３６の出力が加えられるＲＳフリップフロップ３７よりなる。前記第１のＮＯＲゲート３３の出力端子にはハイサイド側のスイッチング素子Ｑ１をオンさせるために必要な信号を発生し、前記第２のＮＯＲゲート３６の出力端子にはローサイド側のスイッチング素子Ｑ２をオンさせるために必要な信号を発生する。
【００２２】
第３のＮＯＲゲート４０の一入力端子にはシャットダウンしたときにシャットダウン端子Ｓｄに発生するシャットダウン信号ＳＤが加えられ、他の入力端子には電源電圧検出回路４１からの電圧検出信号ＵＶが加えられる。前記第３のＮＯＲゲート４０の出力端子はインバータ４２を介してＲＳフリップフロップ回路３７の端子Ｒに接続されると共に、第１のＮＯＲゲート３６の端子Ｒに接続されている。
【００２３】
図４を参照して動作を説明する。
【００２４】
電源電圧ＶCCの立ち上がり信号が基準電圧を越えるまでに電源電圧検出回路４１からの電圧検出信号ＵＶはハイレベルであるため、第３のＮＯＲゲート４０の出力はローレベルで、従ってインバータ４２の出力はハイレベルとなるため、第１及び第２のＮＯＲゲート３３、３６の一入力端子はハイレベルであるので、第１及び第２のＮＯＲゲート３３、３６の出力端子は共にローレベルであり、ハイサイド出力回路ＨＩ及びローサイド出力回路ＬＯＷを通して得られる出力信号ＨＯ、ＬＯは共にローレベルである。
【００２５】
電源電圧ＶCCの立ち上がり信号が基準電圧を越えると電源電圧検出回路４１からの電圧検出信号ＵＶはハイレベルとなる。またシャットダウンされていないときにはシャットダウン端子Ｓｄのシャットダウン信号ＳＤはローレベルであるので、第３のＮＯＲゲート４０の出力端子はハイレベルとなり、インバータ４２の出力端子はローレベルとなる。
【００２６】
図５はリセット優先のＲＳフリップフロップ回路３４の真理値表で、前記インバータ４２の出力端子がローレベルとなると、ＲＳフリップフロップ３７のリセット端子Ｒはローレベルとなり、端子Ｑ（―）からの阻止信号ＳＵはローレベルとなる。
【００２７】
斯かる状態で制御回路１からの出力信号ＯＵＴがローレベルであるとインバータ３２の出力端子はハイレベルとなるため、第１のＮＯＲゲート３３の一入力端子がハイレベルとなるため、第１のＮＯＲゲートの出力端子に取出される出力信号はローレベルであり、ハイサイド出力回路ＨＩを通して得られるハイサイド出力信号ＨＩはローレベルのままである。
【００２８】
一方優先リセットのＲＳフリップフロップ回路３４の端子Ｓ０はハイレベルとなり、インバータ３５の端子Ｓ１がローレベルとなるので、第２のＮＯＲゲート３６の入力端子は共にローレベルとなる。そのため第２ＮＯＲゲートの出力端子はハイレベルとなり、ローサイド出力回路ＬＯＷを通して得られるローサイド出力信号ＬＯはハイレベルとなる。
【００２９】
次に制御回路１からの出力信号ＯＵＴがハイレベルとなると、インバータ３２の出力端子はローレベルとなるため、第１のＮＯＲゲート３３の入力端子が全てローベルとなるため、第１のＮＯＲゲート３３の出力端子はハイレベルとなり、ハイサイド出力回路ＨＩの出力端子Ｈから取出されるハイサイド出力信号ＨＩはハイレベルとなる。
【００３０】
前記ＲＳフリップフロップ回路３４の端子Ｓ０はローレベルとなり、インバータ３５の端子Ｓ１がハイレベルとなるので、第２のＮＯＲゲート３６の一入力端子はハイレベルとなる。そのため第２のＮＯＲゲートの出力端子はローレベルとなり、ローサイド出力回路ＬＯＷの出力端子Ｌから取出されるローサイド出力信号ＬＯはローレベルとなる。
【００３１】
図４及び図７に示すように、前記制御回路１からの出力信号ＯＵＴのレベルがハイレベルとローレベルとに変化する度に斯かる動作を繰り返し、ハイサイド出力回路ＨＩから取出されるハイサイド出力信号ＨＯとローサイド出力回路ＬＯＷの出力端子に取出されるローサイド出力信号ＬＯは交互にハイレベルとローレベルとを繰返す。
【００３２】
図６に示すように、ドライブ回路２の出力端子Ｈ及びＬのハイサイド出力信号ＨＯ及びローサイド出力信号ＬＯはメインスイッチング素子Ｑ１、Ｑ２のゲート・ソース間に加わる。前記ローサイド出力信号ＬＯがハイレベルとなると、メインスイッチング素子Ｑ２にソース・ゲート間電圧が加わりオンされ、前述のドレインＩＤ２が流れる。前記メインスイッチング素子Ｑ２がオンする補助電源４５からの電流がダイオード４６を通って電源コンデンサＣＤ及びメインスイッチング素子Ｑ２に流れ、電源コンデンサＣＤにチャージされる。
【００３３】
従って次にハイサイド出力信号ＨＯがハイレベルとなると、メインスイッチング素子Ｑ１に前記電源コンデンサＣＤのチャージ電圧でもってオンさせるに充分なソース・ゲート間電圧が加わり、該メインスイッチング素子Ｑ１はオンしドレイン電流ＩＤ１が流れる。
【００３４】
このとき逆流防止ダイオード４６により補助電源４５にメインスイッチング素子Ｑ１を通過した４００Ｖの高圧が加わるのを阻止している。
【００３５】
図４に示すように、前述の負荷回路Ｄの動作中に一時的に動作を停止させるため、シャットダウンスイッチ（図示せず）をオンさせる。前記シャットダウンスイッチをオンさせると制御回路１からシャットダウン信号ＳＤが発生され、シャットダウン端子Ｓｄから第３のＮＯＲゲート４０に加えられる。すると第３のＮＯＲゲート４０がローレベルとなり、インバータ４２の出力はハイレベルとなる。
【００３６】
前記インバータ４２の出力はハイレベルとなると、第１及び第２のＮＯＲゲート３３、３６の一入力端子はハイレベルであるので、出力端子Ｈ、Ｌは共にローレベルとなり、メインスイッチング素子Ｑ１、Ｑ２は共にオフされ負荷Ｄへの電流の供給が停止され、前記負荷Ｄの動作は一時的に停止される。またＲＳフリップフロップ３７のリセット端子Ｒがハイレベルとされ、リセットされ出力端子Ｑ（−）からの阻止信号ＳＵはハイレベルとなる。
【００３７】
然る後動作を再開させるためシャットダウンを解除させると、シャットダウン信号ＳＤがローレベルとなる。それにより第３のＮＯＲゲート４０の出力は再びハイレベルとなり、インバータ４２の出力はローレベルなる。
【００３８】
このとき制御回路１からの出力信号ＯＵＴがハイレベルとなっても優先リセットのＲＳフリップフロップ回路３４の端子Ｓ０がローレベルで端子Ｓ１がハイレベルで端子Ｓ２はローレベルとなるため、ＲＳフリップフロップ３７はリセットされたままで端子Ｑ（−）からの阻止信号ＳＵはハイレベルのままである。
【００３９】
従って第１のＮＯＲ回路３３の一入力端子はハイレベルであるため、出力端子Ｈはローレベルのままである。前記制御回路１からの出力信号ＯＵＴがローレベルとなると、インバータ３２の出力端子はハイレベルとなるため、優先リセットのＲＳフリップフロップ回路３４の端子Ｓ０はハイレベルとなり、インバータ３５の端子Ｓ１がローレベルとなるので、第２のＮＯＲゲート３６の入力端子は共にローレベルとなり、端子Ｓ２はハイレベルとなり出力端子Ｌをハイレベルとする。
【００４０】
前記端子Ｓ２がハイレベルとなると、ＲＳフリップフロップ３７は反転され端子Ｑ（−）からの阻止信号ＳＵはローレベルとなる。従って制御回路１からの入力信号ＩＮがハイレベルとなり、インバータ３２の出力端子Ｌはローレベルとなるため、第１のＮＯＲゲート３３の入力端子が全てローベルとなるため、出力端子Ｈはハイレベルとなる。
【００４１】
このようにシャットダウンを解除後に制御回路１からの出力信号ＯＵＴが最初ハイレベルとなってもハイサイド出力信号ＨＩはローレベルのままである。次に出力信号ＯＵＴがローレベルとなり、ＲＳフリップフロップ３７を反転させた後出力信号ＯＵＴが次にハイレベルとなって出力端子Ｈのハイサイド出力信号ＨＯはハイレベルとなる。
【００４２】
従ってシャットダウンの解除後ローサイド側のメインスイッチング素子Ｑ２をオンし、前述したように電源コンデンサ４７にチャージされてからハイサイド側のメインスイッチング素子Ｑ１をオンさせるので、確実にシャットダウンの解除を行うことが出来る。
【００４３】
【発明の効果】
本発明に依ればシャットダウンを解除後、先にローサイド側のメインスイッチング素子をオンし、電源コンデンサにチャージされてからハイサイド側のメインスイッチング素子をオンさせるので、確実にシャットダウンの解除を行うことが出来る。
【図面の簡単な説明】
【図１】本発明および従来のハーフブリッジ形インバータ回路を説明する図である。
【図２】本発明および従来のハーフブリッジ形インバータ回路の動作波形を説明する図である。
【図３】本発明のハーフブリッジ形インバータ回路に用いたドライバ回路のブロック図である。
【図４】本発明のハーフブリッジ形インバータ回路に用いたドライバ回路の動作波形を説明する図である。
【図５】本発明のハーフブリッジ形インバータ回路に用いたリセット優先フリップフロップ回路の真理値表である。
【図６】本発明及び従来のハーフブリッジ形インバータ回路の駆動部分の回路図である。
【図７】本発明及び従来のハーフブリッジ形インバータ回路の各部分の信号波形図である。
【図８】従来のハーフブリッジ形インバータ回路のドライブ回路の動作を説明する図である。
【符号の説明】
Ｑ１、Ｑ２ メインスイッチング素子
Ｄ１、Ｄ２ 共振電流の転流ダイオード
Ｌ 共振用リアクトル
Ｃ１ 直流成分カット用コンデンサ
１ 制御回路
２ ドライバ回路
３３ 第１のＮＯＲゲート
３４ リセット優先フリップフロップ回路
３６ 第２のＮＯＲゲート
４０ 第３のＮＯＲゲート
ＳＤ シャットダウン端子
ＳＵ 素子信号
【発明の属する技術分野】
本発明はハーフブリッジ形インバータ回路に関し、特に高電圧で駆動される例えばモータ等の負荷が接続されるハーフブリッジ形インバータ回路に関する。
【０００２】
【従来の技術】
図１にハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。負荷回路のＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサである。
【０００３】
図２は例えばモータ等の負荷Ｄが動作される時の動作波形を示している。前記メインスイッチング素子Ｑ１、Ｑ２のゲート・ソース間には交互にゲート・ソース間電圧ＶＧＳ１及びＶＧＳ２が加わり、動作中メインスイッチング素子Ｑ１、Ｑ２は交互にオン、オフを繰り返す。
【０００４】
ハイサイド側メインスイッチング素子Ｑ１はＶＧＳ１がハイとなるとオンし、ＩＤ１に示すドレイン電流が流れる。これにより、Ｌ、Ｃ１および負荷Ｄで構成される負荷回路に方形波の電圧が印可され、正弦波状の負荷電流Ｉ１が流れる。
【０００５】
ローサイド側メインスイッチング素子Ｑ２はＶＧＳ２がハイになるとオンし、ドレイン電流ＩＤ２が流れる。これにより、負荷回路に蓄積されたエネルギーが放出され、負荷電流Ｉ１はマイナス方向に減少する。
【０００６】
通常のハーフブリッジ形インバータ回路では、負荷回路の共振周波数より高い遅相領域の周波数で動作させる。従って、負荷電流Ｉ１はメインスイッチング素子Ｑ１、Ｑ２のスイッチング周波数により変化させることができるので、負荷Ｄの回転速度等の調整が可能となる。
【０００７】
図１より、制御回路１からの出力信号をドライブ回路２で所定のドライブ信号（例えば、ＶＧＳ１、ＶＧＳ２）に変換して、メインスイッチング素子Ｑ１、Ｑ２が駆動されている。
【０００８】
図８にこのドライブ回路２の具体的な回路ブロックを示す。すなわち、信号入力回路２１と、パルス発生回路２４と、レベルシフト回路２５と、パルスフィルタ回路２６と、ＲＳフリップフロップ回路より成るラッチ回路２７と、ハイサイド側およびローサイド側のメインスイッチング素子Ｑ１、Ｑ２を駆動するドライブ信号を供給する出力回路２８、２９より構成される。
【０００９】
図７に示すようにドライブ回路２は制御回路１からの出力信号を信号入力回路２１で整形した後、ハイサイド出力信号ＨＯとローサイド出力信号ＬＯが形成される。ハイサイド出力信号ＨＯとローサイド出力信号ＬＯにはメインスイッチング素子Ｑ１、Ｑ２が同時にオンしないようにしている。
【００１０】
前記パルス発生回路２４には出力信号ＰＧＩＮが入力され、セット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を出力する。これらの信号は次の高電圧へのレベルシフト回路２５に入力されて、高電圧のセット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）に変換される。これらの信号はパルスフィルタ回路２６で一定のパルス幅以上の信号を通過させて、ラッチ回路２７のセットおよびリセットを行い、出力回路２８からハイサイド出力信号ＨＯを出力する。
【００１１】
前記ハイサイド側のドライブ回路２はメインスイッチング素子Ｑ１が約４００ボルトの電圧で駆動されるので、ハイサイド出力信号ＨＯを約４００ボルトまで高圧にシフトし、電源コンデンサでドライブ信号ＶＧＳ１を作る必要がある。
【００１２】
図６に示すように、前記ハイレベル出力信号ＨＯ及びローレベル出力信号ＬＯはメインスイッチング素子Ｑ１、Ｑ２のゲート・ソース間に加わる。前記ローレベル出力信号ＬＯがハイレベルとなると、メインスイッチング素子Ｑ２にソース・ゲート間電圧が加わりオンされ、前述のドレインＩＤ２が流れる。前記メインスイッチング素子Ｑ２がオンすると補助電源４５からの電流がダイオード４６を通り電源コンデンサＣＤ及びメインスイッチング素子Ｑ２に流れ、電源コンデンサＣＤにチャージされる。
【００１３】
従って次にハイサイド出力信号ＨＯがハイレベルとなると、前記電源コンデンサＣＤのチャージ電圧でもってメインスイッチング素子Ｑ１をオンさせるに充分な電圧がソース・ゲート間に加わり、該メインスイッチング素子Ｑ１はオンしドレイン電流ＩＤ１が流れる。
【００１４】
【発明が解決しようとする課題】
前述のハーフブリッジ形インバータ回路では、動作を一時的に停止するシャットダウン動作がある。シャットダウン解除後にはドライブ回路からハイサイド出力信号が先に出されるか、またローサイド出力信号が先に出されるか分らない。もしハイサイド出力信号が先に出されるとハイサイド側に接続された電源コンデンサのチャージが行われず、ハイサイド側のメインスイッチング素子Ｑ１をオンさせるに充分なソース・ゲート電圧が得られず、シャットダウン解除後に安定した動作が行えないことがある。
【００１５】
【課題を解決するための手段】
本発明はシャットダウン解除後、先にローサイド側のメインスイッチング素子をオンさせ、電源コンデンサのチャージが安定して行えるようにしたもので、
本発明はハイサイド側のメインスイッチング素子とローサイド側のメインスイッチング素子で構成されるハーフブリッジ形のスイッチング回路と、前記ハイサイド側のメインスイッチング素子をオンさせるハイサイド出力信号と、ローサイド側のメインスイッチング素子をオンさせるローサイド出力信号を出力するドライブ回路とを備えたハーフブリッジ形インバータ回路において、前記ドライブ回路にシャットダウン信号の有無でセット・リセットされるフリップフロップ回路を設け、シャットダウンの解除後前記フリップフロップ回路からの阻止信号にて先にローサイド側のメインスイッチング素子がオンされるまでゲートを通過するハイサイド出力信号を阻止するハーフブリッジ形インバータ回路を提供する。
【００１６】
又本発明は前記ドライブ回路が制御信号からの出力信号が加えられハイサイド出力信号を通過させる第１のゲート回路と、制御回路からの出力信号が加えられローサイド出力信号を通過させる第２のゲートと、シャットダウン信号にてリセットされ前記第１のゲートを通過するハイサイド出力信号を阻止する阻止信号を発生し、シャットダウン解除後第２のゲートを通過する信号にてセットされ、前記阻止信号を解除するフリップフロップ回路を有するハーフブリッジ形インバータ回路を提供する。
【００１７】
【発明の実施の形態】
本発明の実施の形態について図１から図７を参照して説明する。
【００１８】
図１にハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。負荷回路ＤのＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサ、負荷回路Ｄは例えばモータ等である。
【００１９】
図２に動作波形を示し、図３に本発明のハーフブリッジ形インバータ回路に用いられたドライブ回路２のブロック図を示す。
【００２０】
図３に示すドライブ回路２のブロック図において、制御回路１にインバータ３２が接続され、そのインバータ３２の出力は第１のＮＯＲゲート３３の一入力端子に接続されている。
【００２１】
又リセット優先のＲＳフリップフロップ回路３４は前記インバータ３２に接続されたインバータ３５と、該インバータ３５の出力に接続された第２のＮＯＲゲート３６及び端子Ｓに前記第２のＮＯＲゲート３６の出力が加えられるＲＳフリップフロップ３７よりなる。前記第１のＮＯＲゲート３３の出力端子にはハイサイド側のスイッチング素子Ｑ１をオンさせるために必要な信号を発生し、前記第２のＮＯＲゲート３６の出力端子にはローサイド側のスイッチング素子Ｑ２をオンさせるために必要な信号を発生する。
【００２２】
第３のＮＯＲゲート４０の一入力端子にはシャットダウンしたときにシャットダウン端子Ｓｄに発生するシャットダウン信号ＳＤが加えられ、他の入力端子には電源電圧検出回路４１からの電圧検出信号ＵＶが加えられる。前記第３のＮＯＲゲート４０の出力端子はインバータ４２を介してＲＳフリップフロップ回路３７の端子Ｒに接続されると共に、第１のＮＯＲゲート３６の端子Ｒに接続されている。
【００２３】
図４を参照して動作を説明する。
【００２４】
電源電圧ＶCCの立ち上がり信号が基準電圧を越えるまでに電源電圧検出回路４１からの電圧検出信号ＵＶはハイレベルであるため、第３のＮＯＲゲート４０の出力はローレベルで、従ってインバータ４２の出力はハイレベルとなるため、第１及び第２のＮＯＲゲート３３、３６の一入力端子はハイレベルであるので、第１及び第２のＮＯＲゲート３３、３６の出力端子は共にローレベルであり、ハイサイド出力回路ＨＩ及びローサイド出力回路ＬＯＷを通して得られる出力信号ＨＯ、ＬＯは共にローレベルである。
【００２５】
電源電圧ＶCCの立ち上がり信号が基準電圧を越えると電源電圧検出回路４１からの電圧検出信号ＵＶはハイレベルとなる。またシャットダウンされていないときにはシャットダウン端子Ｓｄのシャットダウン信号ＳＤはローレベルであるので、第３のＮＯＲゲート４０の出力端子はハイレベルとなり、インバータ４２の出力端子はローレベルとなる。
【００２６】
図５はリセット優先のＲＳフリップフロップ回路３４の真理値表で、前記インバータ４２の出力端子がローレベルとなると、ＲＳフリップフロップ３７のリセット端子Ｒはローレベルとなり、端子Ｑ（―）からの阻止信号ＳＵはローレベルとなる。
【００２７】
斯かる状態で制御回路１からの出力信号ＯＵＴがローレベルであるとインバータ３２の出力端子はハイレベルとなるため、第１のＮＯＲゲート３３の一入力端子がハイレベルとなるため、第１のＮＯＲゲートの出力端子に取出される出力信号はローレベルであり、ハイサイド出力回路ＨＩを通して得られるハイサイド出力信号ＨＩはローレベルのままである。
【００２８】
一方優先リセットのＲＳフリップフロップ回路３４の端子Ｓ０はハイレベルとなり、インバータ３５の端子Ｓ１がローレベルとなるので、第２のＮＯＲゲート３６の入力端子は共にローレベルとなる。そのため第２ＮＯＲゲートの出力端子はハイレベルとなり、ローサイド出力回路ＬＯＷを通して得られるローサイド出力信号ＬＯはハイレベルとなる。
【００２９】
次に制御回路１からの出力信号ＯＵＴがハイレベルとなると、インバータ３２の出力端子はローレベルとなるため、第１のＮＯＲゲート３３の入力端子が全てローベルとなるため、第１のＮＯＲゲート３３の出力端子はハイレベルとなり、ハイサイド出力回路ＨＩの出力端子Ｈから取出されるハイサイド出力信号ＨＩはハイレベルとなる。
【００３０】
前記ＲＳフリップフロップ回路３４の端子Ｓ０はローレベルとなり、インバータ３５の端子Ｓ１がハイレベルとなるので、第２のＮＯＲゲート３６の一入力端子はハイレベルとなる。そのため第２のＮＯＲゲートの出力端子はローレベルとなり、ローサイド出力回路ＬＯＷの出力端子Ｌから取出されるローサイド出力信号ＬＯはローレベルとなる。
【００３１】
図４及び図７に示すように、前記制御回路１からの出力信号ＯＵＴのレベルがハイレベルとローレベルとに変化する度に斯かる動作を繰り返し、ハイサイド出力回路ＨＩから取出されるハイサイド出力信号ＨＯとローサイド出力回路ＬＯＷの出力端子に取出されるローサイド出力信号ＬＯは交互にハイレベルとローレベルとを繰返す。
【００３２】
図６に示すように、ドライブ回路２の出力端子Ｈ及びＬのハイサイド出力信号ＨＯ及びローサイド出力信号ＬＯはメインスイッチング素子Ｑ１、Ｑ２のゲート・ソース間に加わる。前記ローサイド出力信号ＬＯがハイレベルとなると、メインスイッチング素子Ｑ２にソース・ゲート間電圧が加わりオンされ、前述のドレインＩＤ２が流れる。前記メインスイッチング素子Ｑ２がオンする補助電源４５からの電流がダイオード４６を通って電源コンデンサＣＤ及びメインスイッチング素子Ｑ２に流れ、電源コンデンサＣＤにチャージされる。
【００３３】
従って次にハイサイド出力信号ＨＯがハイレベルとなると、メインスイッチング素子Ｑ１に前記電源コンデンサＣＤのチャージ電圧でもってオンさせるに充分なソース・ゲート間電圧が加わり、該メインスイッチング素子Ｑ１はオンしドレイン電流ＩＤ１が流れる。
【００３４】
このとき逆流防止ダイオード４６により補助電源４５にメインスイッチング素子Ｑ１を通過した４００Ｖの高圧が加わるのを阻止している。
【００３５】
図４に示すように、前述の負荷回路Ｄの動作中に一時的に動作を停止させるため、シャットダウンスイッチ（図示せず）をオンさせる。前記シャットダウンスイッチをオンさせると制御回路１からシャットダウン信号ＳＤが発生され、シャットダウン端子Ｓｄから第３のＮＯＲゲート４０に加えられる。すると第３のＮＯＲゲート４０がローレベルとなり、インバータ４２の出力はハイレベルとなる。
【００３６】
前記インバータ４２の出力はハイレベルとなると、第１及び第２のＮＯＲゲート３３、３６の一入力端子はハイレベルであるので、出力端子Ｈ、Ｌは共にローレベルとなり、メインスイッチング素子Ｑ１、Ｑ２は共にオフされ負荷Ｄへの電流の供給が停止され、前記負荷Ｄの動作は一時的に停止される。またＲＳフリップフロップ３７のリセット端子Ｒがハイレベルとされ、リセットされ出力端子Ｑ（−）からの阻止信号ＳＵはハイレベルとなる。
【００３７】
然る後動作を再開させるためシャットダウンを解除させると、シャットダウン信号ＳＤがローレベルとなる。それにより第３のＮＯＲゲート４０の出力は再びハイレベルとなり、インバータ４２の出力はローレベルなる。
【００３８】
このとき制御回路１からの出力信号ＯＵＴがハイレベルとなっても優先リセットのＲＳフリップフロップ回路３４の端子Ｓ０がローレベルで端子Ｓ１がハイレベルで端子Ｓ２はローレベルとなるため、ＲＳフリップフロップ３７はリセットされたままで端子Ｑ（−）からの阻止信号ＳＵはハイレベルのままである。
【００３９】
従って第１のＮＯＲ回路３３の一入力端子はハイレベルであるため、出力端子Ｈはローレベルのままである。前記制御回路１からの出力信号ＯＵＴがローレベルとなると、インバータ３２の出力端子はハイレベルとなるため、優先リセットのＲＳフリップフロップ回路３４の端子Ｓ０はハイレベルとなり、インバータ３５の端子Ｓ１がローレベルとなるので、第２のＮＯＲゲート３６の入力端子は共にローレベルとなり、端子Ｓ２はハイレベルとなり出力端子Ｌをハイレベルとする。
【００４０】
前記端子Ｓ２がハイレベルとなると、ＲＳフリップフロップ３７は反転され端子Ｑ（−）からの阻止信号ＳＵはローレベルとなる。従って制御回路１からの入力信号ＩＮがハイレベルとなり、インバータ３２の出力端子Ｌはローレベルとなるため、第１のＮＯＲゲート３３の入力端子が全てローベルとなるため、出力端子Ｈはハイレベルとなる。
【００４１】
このようにシャットダウンを解除後に制御回路１からの出力信号ＯＵＴが最初ハイレベルとなってもハイサイド出力信号ＨＩはローレベルのままである。次に出力信号ＯＵＴがローレベルとなり、ＲＳフリップフロップ３７を反転させた後出力信号ＯＵＴが次にハイレベルとなって出力端子Ｈのハイサイド出力信号ＨＯはハイレベルとなる。
【００４２】
従ってシャットダウンの解除後ローサイド側のメインスイッチング素子Ｑ２をオンし、前述したように電源コンデンサ４７にチャージされてからハイサイド側のメインスイッチング素子Ｑ１をオンさせるので、確実にシャットダウンの解除を行うことが出来る。
【００４３】
【発明の効果】
本発明に依ればシャットダウンを解除後、先にローサイド側のメインスイッチング素子をオンし、電源コンデンサにチャージされてからハイサイド側のメインスイッチング素子をオンさせるので、確実にシャットダウンの解除を行うことが出来る。
【図面の簡単な説明】
【図１】本発明および従来のハーフブリッジ形インバータ回路を説明する図である。
【図２】本発明および従来のハーフブリッジ形インバータ回路の動作波形を説明する図である。
【図３】本発明のハーフブリッジ形インバータ回路に用いたドライバ回路のブロック図である。
【図４】本発明のハーフブリッジ形インバータ回路に用いたドライバ回路の動作波形を説明する図である。
【図５】本発明のハーフブリッジ形インバータ回路に用いたリセット優先フリップフロップ回路の真理値表である。
【図６】本発明及び従来のハーフブリッジ形インバータ回路の駆動部分の回路図である。
【図７】本発明及び従来のハーフブリッジ形インバータ回路の各部分の信号波形図である。
【図８】従来のハーフブリッジ形インバータ回路のドライブ回路の動作を説明する図である。
【符号の説明】
Ｑ１、Ｑ２ メインスイッチング素子
Ｄ１、Ｄ２ 共振電流の転流ダイオード
Ｌ 共振用リアクトル
Ｃ１ 直流成分カット用コンデンサ
１ 制御回路
２ ドライバ回路
３３ 第１のＮＯＲゲート
３４ リセット優先フリップフロップ回路
３６ 第２のＮＯＲゲート
４０ 第３のＮＯＲゲート
ＳＤ シャットダウン端子
ＳＵ 素子信号
Claims (3)
- ハイサイド側のメインスイッチング素子とローサイド側のメインスイッチング素子で構成されるハーフブリッジ形のスイッチング回路と、前記ハイサイド側のメインスイッチング素子をオンさせるハイサイド出力信号と、ローサイド側のメインスイッチング素子をオンさせるローサイド出力信号を出力するドライブ回路とを備えたハーフブリッジ形インバータ回路において、
前記ドライブ回路にシャットダウン信号の有無でセット・リセットされるフリップフロップ回路を設け、シャットダウンの解除後前記フリップフロップ回路からの阻止信号にて先にローサイド側のメインスイッチング素子がオンされるまでゲートを通過する前記ハイサイド出力信号を阻止することを特徴とするハーフブリッジ形インバータ回路。 - 前記ドライブ回路は制御回路からの出力信号が加えられハイサイド出力信号を通過させる第１のゲート回路と、
制御回路からの出力信号が加えられローサイド出力信号を通過させる第２のゲートと、
シャットダウン信号にてリセット（セット）され前記第１のゲートを通過するハイサイド出力信号を阻止する阻止信号を発生し、シャットダウン解除後第２のゲートを通過する信号にてセット（リセット）され、前記阻止信号を解除するフリップフロップ回路を有することを特徴とする請求項１記載のハーフブリッジ形インバータ回路。 - 前記フリップフロップ回路はリセット優先フリップフロップ回路であることを特徴とする請求項１記載又は請求項２記載のハーフブリッジ形インバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167444A JP4036685B2 (ja) | 2002-06-07 | 2002-06-07 | ハーフブリッジ形インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167444A JP4036685B2 (ja) | 2002-06-07 | 2002-06-07 | ハーフブリッジ形インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004015931A JP2004015931A (ja) | 2004-01-15 |
| JP4036685B2 true JP4036685B2 (ja) | 2008-01-23 |
Family
ID=30434688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002167444A Expired - Fee Related JP4036685B2 (ja) | 2002-06-07 | 2002-06-07 | ハーフブリッジ形インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4036685B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274866A (ja) | 2003-03-07 | 2004-09-30 | Sanyo Electric Co Ltd | ハーフブリッジ形インバータ回路 |
-
2002
- 2002-06-07 JP JP2002167444A patent/JP4036685B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004015931A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101334115B1 (ko) | 고전압 ｐｍｏｓ 부트스트랩 다이오드 에뮬레이터를 갖는고전압 집적 회로 드라이버 | |
| US7190208B2 (en) | Self-oscillating full bridge driver IC | |
| EP0812488B1 (en) | Integrated driver for half-bridge circuit | |
| US7592831B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| JP2006314154A (ja) | 電力変換器 | |
| KR20060069291A (ko) | 전력 ｍｏｓｆｅｔ 구동기 및 이를 위한 방법 | |
| EP1793484B1 (en) | A method and device for driving power converters | |
| JP3851092B2 (ja) | ハーフブリッジ形インバータ回路 | |
| AU2006219967A1 (en) | Transistor arrangement for rectifier and inverter | |
| KR100565023B1 (ko) | 직류 모터용 제어 회로 | |
| JP2009153315A (ja) | 電力変換装置 | |
| JP4036685B2 (ja) | ハーフブリッジ形インバータ回路 | |
| JP3588301B2 (ja) | ハーフブリッジ形インバータ回路 | |
| CN114884493B (zh) | 一种pwm信号解码器及使用其的单输入高压集成电路 | |
| CN215835383U (zh) | 电子电路 | |
| KR100639289B1 (ko) | 하프 브릿지형 인버터 회로 | |
| GB2356755A (en) | A processor-clocked charge pump for a 42 volt high-side MOSFET switch | |
| JP2006271158A (ja) | アクチュエータ駆動システム | |
| JP2006034030A (ja) | ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置 | |
| JPH05244764A (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JPH06261535A (ja) | ドライブ回路 | |
| JP2003033040A (ja) | ハーフブリッジ形インバータ回路 | |
| JPH11122952A (ja) | 電力変換器の駆動回路の電源 | |
| SU1001049A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
| JP2002233166A (ja) | ハーフブリッジ形インバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050602 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |