KR101334115B1 - 고전압 ｐｍｏｓ 부트스트랩 다이오드 에뮬레이터를 갖는고전압 집적 회로 드라이버 - Google Patents

고전압 ｐｍｏｓ 부트스트랩 다이오드 에뮬레이터를 갖는고전압 집적 회로 드라이버 Download PDF

Info

Publication number
KR101334115B1
KR101334115B1 KR1020050066135A KR20050066135A KR101334115B1 KR 101334115 B1 KR101334115 B1 KR 101334115B1 KR 1020050066135 A KR1020050066135 A KR 1020050066135A KR 20050066135 A KR20050066135 A KR 20050066135A KR 101334115 B1 KR101334115 B1 KR 101334115B1
Authority
KR
South Korea
Prior art keywords
high voltage
driver
circuit
pmos transistor
voltage
Prior art date
Application number
KR1020050066135A
Other languages
English (en)
Other versions
KR20060053969A (ko
Inventor
스테펜 더블유. 브리슨
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20060053969A publication Critical patent/KR20060053969A/ko
Application granted granted Critical
Publication of KR101334115B1 publication Critical patent/KR101334115B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01735—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/31—Indexing scheme relating to amplifiers the switching power stage comprising circuitry for emulating the behaviour of a bootstrap diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Abstract

고전압 회로 드라이버는 하이 및 로우 사이드 파워 MOSFET를 구동하기 위한 하이 및 로우 사이드 드라이버 셀, 및 전원과 부트스트랩 회로 사이의 고전압 PMOS 트랜지스터(HVPMOS)를 포함하고, 이때 상기 HVPMOS는 N-분리 층 내에 임베드되고 그리고 상기 드라이버 셀과 함께 집적된다. 상기 HVPMOS를 제어하기 위한 부트스트랩 제어 회로는 고전압 레벨 이동단을 포함하고, 상기 고전압 레벨 이동단은 또한 N-분리층 내에 임베드될 수 있다. 상기 회로 드라이버는 상기 하이 사이드 드라이브 신호를 하이에서 로우로, 상기 로우 사이드 드라이브 신호를 로우에서 하이로, 그리고 부트스트랩 제어 신호를 추가 제 2 지연과 함께 하이에서 로우로 스위칭함으로써 동작된다. 또한, 부트스트랩 커패시터는 상기 HVPMOS를 스위칭 온 하여 먼저 충전되고, 이후 상기 하이 사이드 드라이버 셀에 전원을 공급한다.

Description

고전압 ＰＭＯＳ 부트스트랩 다이오드 에뮬레이터를 갖는 고전압 집적 회로 드라이버{HIGH VOLTAGE INTEGRATED CIRCUIT DRIVER WITH A HIGH VOLTAGE PMOS BOOTSTRAP DIODE EMULATOR}
도 1은 본 발명의 한 실시예에 따른 회로 드라이버의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 고전압 트랜지스터이다.
도 3은 본 발명의 한 실시예에 따른 제어기이다.
도 4는 본 발명의 한 실시예에 따른 타이밍도이다.
본 발명은 DC-대-DC 컨버터에 관한 것으로, 특히 다이오드 에뮬레이터를 갖는 고전압 드라이버에 관련된다.
다양한 DC-대-DC 컨버터 및 관련 회로들은 종종 두 개의 파워 MOSFET를 이용하며, 이 MOSFET는 하프-브리지 구조에서 출력 노드에 연결된다. 상기 출력 노드는 인덕터-커패시터 필터에 연결된다. 상기 DC-대-DC 컨버터는 넓은 범위, 가령 낮은 일정 출력 전압으로 감압되는 6-24V 범위에서, 가변 입력 배터리 전압의 전환을 허용한다. 24V에서 6V로 상기 배터리 전압이 떨어질 때, DC-대-DC 컨버터의 출력 전 압은 상기 컨버터의 조정에 의해 일정하게 유지된다.
컨버터는 상기 파워 MOSFET를 구동하는 드라이버 회로를 포함한다. 상기 드라이버 회로는 제어 회로에 의해서 제어됨으로써, 하이-사이드(high-side) 파워 MOSFET를 턴 온 하고 그리고 로우-사이드(low-side) 파워 MOSFET를 턴 오프 하며, 이후 교대 방식으로 상기 로우-사이드 파워 MOSFET를 턴 온 하고 하이-사이드 파워 MOSFET를 턴 오프 한다. 따라서 상기 드라이버 회로를 통해 상기 제어 회로는 LC(inductor-capacitor) 필터의 구간의 충전 및 방전을 제어한다. 상기 LC 필터에 의하여 출력되는 전압은 감압(step-down) DC 전압을 생성하는데 이용된다.
상기 DC-대-DC 컨버터에서, 상기 하이-사이드 파워 MOSFET를 턴 온 또는 턴 오프시키는 하이-사이드 드라이버 셀(cell)은 배터리에서 설정된 높은 전압에서 동작한다. 따라서, 하이-사이드 드라이버 셀을 동작시키기 위해서는 높은 전압이 공급되어야 한다.
일부 컨버터에서는 상기 하이-사이드 드라이버 셀에 대하여 높은 전압을 공급하도록 부트스트랩 커패시터가 사용된다. 이 부트스트랩 커패시터는 상기 파워 MOSFET를 연결하는 노드와 상기 하이 사이드 드라이버 셀 사이에 연결된다. 상기 부트스트랩 커패시터는 독립적으로 공급된 전압(가령, 5V)까지 충전되고, 이때 상기 로우-사이드 드라이버는 로우-사이드 파워 MOSFET를 턴 온한다. 상기 로우-사이드 파워 MOSFET가 턴 오프 되고 상기 하이-사이드 파워 MOSFET는 턴 온 되면, 상기 파워 MOSFET를 연결하는 노드에서의 전압은 배터리 전압 가까이 상승하며, 부트스트랩 커패시터의 바닥 플레이트의 전압을 취한다. 상기 부트스트랩 커패시터가 대 략 5V까지 충전되기 때문에, 상부 플레이트의 전압은 배터리 전압에 5V가 추가된 전압과 동일하고, 따라서 하이-사이드 드라이버 셀에 대하여 필요한 높은 전압을 공급하는데 적합하다.
현존하는 컨버터 설계에서, 미국 특허 4,908,551은 하프-브리지 드라이버 회로를 설명하며, 여기서 하이-사이드 드라이버 셀은 부트스트랩 커패시터에 의하여 전원이 공급된다. 그러나, 상기 부트스트랩 커패시터는 외부의 높은 전압 공급에 의하여 충전된다. 외부의 이산 소자들은 제작 비용 및 회로의 복잡도를 증가시킨다. 미국 특허 5,373,435 및 5,502,632는 부트스트랩 다이오드 에뮬레이터로서 N-채널 LDMOS 트랜지스터를 이용하여 하프-브리지 드라이버 회로를 설명하고 있다. 이러한 하프-브리지 드라이버 회로는 LDMOS 트랜지스터의 드레인을 이용하여 상기 부트스트랩 커패시터에 연결되고, 또한 추가 회로를 이용하여 상기 LDMOS 트랜지스터의 ㅎ(body) 전압이 상기 드레인 및 소스에 대하여 적절히 바이어스되도록 한다. 마지막으로, 미국 특허 5,666,280은 유사한 하프-브리지 드라이버 회로를 설명하지만, JFET 구조가 상기 부트스트랩 다이오드 에뮬레이터로서 이용된다. 이러한 하프-브리지 드라이버 회로는 보디 다이오드 회로의 복잡도를 줄여주지만, 고전압 JFET 구조의 도입에 따라 공정 복잡도 및 비용을 증가시킨다.
간단히 설명하면, 본 발명의 실시예는 고전압 회로 드라이버를 포함하고, 이 고전압 회로 드라이버는 하이 사이드 파워 MOSFET의 게이트를 구동시키는 하이 사이드 드라이버 셀, 로우 사이드 파워 MOSFET의 게이트를 구동시키는 로우 사이드 드라이버 셀, 상기 하이 사이드 드라이버 셀의 공급-전압 단자와 출력 노드 사이에 연결된 부트스트랩 회로, 상기 부트스트랩 회로와 제 1 전압원 단자 사이에 연결된 고전압 PMOS 트랜지스터, 상기 고전압 PMOS 트랜지스터에 연결된 부트스트랩 제어 회로, 및 상기 하이 사이드 드라이버 셀 및 로우 사이드 드라이버 셀에 각각 연결된 하이 사이드 드라이버 제어 회로 및 로우 사이드 드라이버 제어 회로를 포함하고, 이때 상기 고전압 PMOS 트랜지스터는 N-분리 층 내에 임베드(embedded)되고 그리고 상기 드라이버 셀과 함께 집적된다.
실시예는 고전압 회로 드라이버용 제어기를 추가로 포함하고, 상기 제어기는 비교기, 상기 비교기에 연결된 지연 소자, 로직 회로, 및 고전압 레벨 이동단을 포함하고, 이때 상기 로직 회로의 제 1 입력은 지연 소자에 연결되며, 그리고 상기 로직 회로의 출력은 상기 고전압 레벨 이동단에 연결되고, 상기 고전압 레벨 이동단의 출력은 상기 고전압 PMOS 트랜지스터에 연결되며, 상기 고전압 레벨 이동단은 N-분리 층 내에 임베드되고 그리고 상기 드라이버 셀들과 집적된다.
실시예는 고전압 드라이버를 동작시키는 방법을 추가로 포함하고, 이 방법은 하이 사이드 드라이브 신호를 하이에서 로우로 스위칭하고, 이때 상기 하이 사이드 드라이브 신호는 컨버터의 하이 사이드 드라이버 셀에 인가되며, 로우 사이드 드라이브 신호를 로우에서 하이로 제 1 지연과 함께 스위칭하고, 이때 상기 로우 사이드 드라이브 신호는 컨버터의 로우 사이드 드라이버 셀에 인가되며, 그리고 부트스트랩 제어 신호를 하이에서 로우로 제 2 지연과 함께 스위칭하고, 이때 상기 부트스트랩 제어 신호는 고전압 PMOS 트랜지스터에 인가되며, 그리고 이때 상기 PMOS 트랜지스터는 N-분리 층 내부로 임베드되고 상기 드라이버 셀들과 함께 집적되는 단계들을 포함하고, 이때 상기 제 2 지연은 상기 제 1 지연에 부분적으로 이어진다.
실시예는 드라이버 제어기를 동작시키는 방법을 추가로 포함하고, 이 방법은 제 1 구간 동안, 출력 노드와 접지 사이에 연결된 로우 사이드 파워 MOSFET를 스위칭 온 하고, 고전압 PMOS 트랜지스터를 스위칭 온 함으로써 부트스트랩 커패시터를 충전시키며, 이때 상기 고전압 PMOS 트랜지스터는 상기 부트스트랩 커패시터의 제 1 플레이트와 제 1 전압원 사이에 연결되고 그리고 N-분리 층 내부로 임베드되는 단계들을 포함하며, 이때 상기 부트스트랩 커패시터의 제 2 플레이트는 상기 출력 노드에 연결되고, 그리고 제 2 구간 동안 상기 충전된 부트스트랩 커패시터에 의하여 하이 사이드 드라이버 셀에 전원을 공급함으로써, 상기 하이 사이드 드라이버 셀은 지정된 전압을 하이 사이드 파워 MOSFET의 게이트에 제공한다.
도 1은 본 발명의 한 실시예에 따른 고전압 회로 드라이버(100)를 보여준다. 상기 회로 드라이버(100)는 하이-사이드 드라이브 셀(111) 및 로우-사이드 드라이브 셀(113)을 포함하는데, 이때 상기 하이-사이드 드라이브 셀(111)은 하이-사이드 파워 MOSFET(M1)의 게이트에 연결될 수 있고, 상기 로우-사이드 드라이브 셀(113)은 로우-사이드 파워 MOSFET(M2)의 게이트에 연결될 수 있다. 상기 파워 MOSFET(M1 및 M2)는 N-채널 MOSFET 일 수 있다. 일부 실시예에서, 회로 드라이버(100)는 상기 파워 MOSFET(M1 및 M2)로부터 분리되어 있다. 이러한 실시예에서, 하이-사이드 드 라이버 셀(111)은 하이 사이드 드라이브 포트(117)를 통해 하이 사이드 파워 MOSFET(M1)에 연결되고, 로우 사이드 드라이버 셀(113)은 로우 사이드 드라이브 포트(119)를 통해 로우 사이드 파워 MOSFET(M2)에 연결된다. 다른 실시예에서, 회로 드라이버(100) 및 파워 MOSFET(M1 및 M2)는 집적된다.
하이 사이드 파워 MOSFET(M1)는 파워 서플라이(전압 VBAT를 제공함)와 출력 노드(121) 사이에 연결된다. 로우 사이드 파워 MOSFET(M2)는 출력 노드(121)와 접지 또는 파워 접지 사이에 연결된다.
일부 실시예에서, 회로 드라이버(100)는 인덕터-커패시터(LC) 필터 회로를 추가로 포함한다. LC 필터 회로는 상기 출력 노드(121)와 접지 사이에 인덕터(L1)와 커패시터(C1)를 직렬로 포함한다.
드라이버 셀(111 및 113)은 대략 2V에서 15V 범위의 동작 전압을 이용하는 저전압 CMOS 트랜지스터 또는 바이폴러 접합 트랜지스터를 포함할 수 있다. 로우 사이드 드라이버 셀(113)은 동작 전압 VDD를 공급하는 전압원(가령, 12V)에 연결된다.
반면, 하이 사이드 전압(VBAT)은 랩탑 컴퓨터 또는 다른 휴대용 전자제품과 같은 일부 용도에서 30V까지 상승될 수 있다. 이러한 용도에서, 하이 사이드 드라이브 셀(111)은 보다 높은 전압(VBAT에 의해 결정됨)에서 동작한다. 일부 실시예에서는 이렇게 높은 전압에서 동작하는 것이 추가 회로에 의해 이루어진다. 예를 들어, 일부 실시예에서, 회로 드라이버(100)는 부트스트랩 회로(125)를 포함하고, 이때 부트스트랩 회로(125)는 하이 사이드 드라이버 셀(111)의 공급-전압 단자(126) 와 출력 노드(121) 사이에 연결된다. 부트스트랩 회로(125)는 부트스트랩 커패시터(C2)를 포함한다. 부트스트랩 회로(125)는 회로 드라이버(100)로부터 분리될 수 있고, 이 부트스트랩 회로(125)는 출력 노드(121) 및 부트스트랩 입력 단자(122)에서 연결되어 있다.
회로 드라이버(100)는 고전압 트랜지스터(HVPMOS)(127)를 추가로 포함한다. 고전압 트랜지스터(127)는 전압원 단자(133)와 부트스트랩 회로(125) 사이에 연결된다. 전압원 단자(133)는 대략 2V에서 10V 범위(가령, 5V)의 동작 전압 VCC를 갖는 전압원에 연결될 수 있다. 고전압 트랜지스터(127)는 N-분리 층(201)(아래 참조) 내에 임베드된 PMOS 트랜지스터가 될 수 있다. 고전압 트랜지스터(127)는 회로 드라이버(100)의 나머지 부분과 집적됨으로써, 회로 드라이버(100)의 외부 제어 다이오드의 필요성을 없앨 수 있다. 이러한 실시예에서, 상기 고전압 트랜지스터(127)는 회로 드라이버(100)의 나머지와 동일한 마스크 및 제조 공정에 의해 형성될 수 있다.
회로 드라이버(100)는 고전압 트랜지스터(127)에 연결된 부트스트랩 제어 회로(144-1), 하이 사이드 드라이버 제어 회로(144-2), 및 로우 사이드 드라이버 제어 회로(144-3)를 추가로 포함한다. 일부 실시예에서, 상기 제어 회로의 둘 이상은 단일 제어 회로(144-4) 내에 집적될 수 있다. 제어 회로(144)는 아래에 설명될 것이다.
실시예에서, 고전압 트랜지스터(127)의 소스 및 보디는 연결되어서, 고전압 트랜지스터(127)를 다이오드 에뮬레이터로 동작하도록 한다. 이러한 실시예는 고전 압 트랜지스터(127)의 보디 다이오드를 바이어스하기 위해 추가 회로의 필요성을 없애주고, 또한 고전압 트랜지스터(127)의 보디를 접지시키지 않는다. 더욱이, 고전압 트랜지스터(127)가 N-분리 층(201) 내에 임베드되어 있어서, 높은 플로우팅(floating) 전압 가령, N-분리 층(201)의 브레이크다운 전압까지(30-35V까지)의 전압에서 동작할 수 있다. N-분리 층의 브레이크다운 전압은 P-분리 층의 브레이크다운 전압보다 5-10V 크다. 따라서, N-분리 층을 갖는 회로는 가전제품에서 일반적인 대략 24V 영역의 VBAT 전압을 수용하는데 보다 적합하다. 높은 전압까지 플로우팅할 수 있는 고전압 트랜지스터(127)로 인해, 파워 서플라이의 전압 VBAT가 25-30V까지 상승하더라도 상기 고전압 트랜지스터(127)는 하이 사이드 파워 MOSFET(M1)를 구동 및 제어할 수 있다.
본 발명의 추가 태양에서는, 부트스트랩 다이오드와 등가로 동작하는 고전압 트랜지스터(127)가 상기 회로 드라이버(100)의 나머지 부분과 집적되어서, 추가 부품 및 관련 비용을 줄인다. 예를 들어, DC-대-DC 컨버터를 위한 멀티페이즈(multiphase) 드라이버에서는 일반적으로 셋 또는 네 개의 드라이버 회로가 사용된다. 고전압 트랜지스터(127)를 집적함으로써, 전체 시스템 비용은 셋 또는 네 개의 외부 고전압 부트스트랩 다이오드의 비용만큼 감소된다.
또한, 고전압 트랜지스터(127)를 집적함으로써, N-채널 LDMOS 부트스트랩 트랜지스터를 이용한 회로 드라이버에 필요한 추가적인 복잡한 회로를 필요로 하지 않는다. 고전압 JFET 구조를 이용한 드라이버보다는 상기 회로 드라이버(100)를 제작하는 것이 편리한데, 그 이유는 JFET 구조의 제작시 공정이 상당히 복잡하기 때 문이다. 본 발명의 실시예에 따른 회로 드라이버(100)는 집적된 고전압 트랜지스터(127)를 이용하며, 상기 집적된 고전압 트랜지스터(127)는 드라이버 회로의 나머지 부분에 이미 사용된 것과 동일한 마스크를 이용하고 동시적인 공정 단계들에 의하여 제작될 수 있다.
회로 드라이버(100)의 실시예는 제어기(144)에 연결된 UVLO(Under Voltage LockOut) 블록(188)을 포함한다. UVLO 블록(188)의 한 기능은 VDD 또는 VCC 전압이 어떤 지정된 한계점 아래로 떨어지더라도, 하이 사이드 드라이버 셀(111) 및 로우 사이드 드라이버 셀(113)에 의하여 드라이버 펄스를 막는 것이다. 이러한 상황은 파워-업 또는 파워-다운 시퀀스 동안 발생할 수 있다. 일부 실시예는 Output Disable(OD#) 입력 단자를 포함한다. OD#에서 논리 로우 신호는 상기 회로 드라이버(100)가 드라이브 신호를 상기 드라이버 셀(111 및 113)을 통해 파워 MOSFET(M1 및 M2)로 드라이브 신호를 출력하지 못하도록 한다. 이러한 OD# 신호는 회로 드라이버(100)의 제어기에 의하여 제공될 수 있다. 일부 실시예는 제어기로부터 회로 드라이버(100)에 연결된 PWM(펄스폭 변조) 입력을 포함한다. 상기 PWM 입력의 논리 하이 레벨은 상기 하이 사이드 파워 MOSFET(M1)를 턴 온 하고 상기 로우 사이드 파워 MOSFET(M2)를 턴 오프 하도록 하이 사이드 드라이버 셀(111)을 제어한다. 상기 PWM 입력의 논리 로우 레벨은 반대 효과를 갖는다.
도 2는 고전압 트랜지스터(127)를 상세히 보여준다. 고전압 트랜지스터(127)는 N-분리 층(201), N-매립 층(207), 부분적으로 중복된 N-분리 층(201), N-웰(well)(211), 부분적으로 중복된 N-매립 층(207), 및 N-웰(211) 위에 형성된 소스 (215)를 포함한다. 또한, 고전압 트랜지스터(127)는 P-웰(222), 부분적으로 중복된 N-분리 층(201), 및 P-웰(222) 위에 형성된 드레인(227)을 포함한다. 마지막으로, 산화층이 상기 부분적으로 중복된 P-웰(222) 위에 형성된다. 산화층은 필드 산화막(field oxide)(228-1 및 228-2) 및 게이트 산화막(231)을 포함한다.
실시예에서, N-웰(211) 및 P-웰(222)은 서로 가까이 형성됨으로써 P-N 접합을 이룬다. 이러한 설계로 인해 고전압 트랜지스터(127)를 다이오드 에뮬레이터로 사용하도록 한다. 다이오드 에뮬레이터로 동작시, 고전압 트랜지스터(127)는 전압 VCC를 부트스트랩 회로(125)로 전달하고, VCC는 0.6-0.75V의 다이오드 강하(drop)에 의하여 감소된다.
실시예에서, 산화층(228-231)은 게이트로서 동작될 수 있다. 여기서, 적절한 게이트 전압을 산화층(228-231)으로 인가하면, 소스(215)와 드레인(227) 사이에 낮은 저항의 도전 채널을 개방시키고, 상기 P-N 접합을 단락(short out)시킨다. 이러한 실시예에서, 고전압 트랜지스터(127)는 VCC 전압을 부트스트랩 회로(125)로 아무런 감소없이 또는 최소한의 감소로 전달한다.
일부 실시예에서, 고전압 동작은 제어기(144)를 적어도 부분적으로 N-타입 제어기-분리 층 내부로 임베드함으로써 이루어진다. 이러한 N-타입 제어기-분리 층은 고전압 트랜지스터(127)의 N-분리 층(201)과 같거나 다를 수 있다. 또한, 제어기(144)는 분리된 회로이거나, 또는 드라이버 셀(111 및 113) 또는 회로 드라이버(100)의 다른 부분과 집적될 수 있다.
도 3은 본 발명의 실시예에 따른 부트스트랩 제어기(144-1)를 보여준다. 부 트스트랩 제어기(144-1)는 비교기(가령, 슈미트 트리거)를 포함한다. 비교기(310)는 지연 소자(322)에 직렬로 연결되고, 상기 지연 소자(322)는 상승 에지 지연 회로가 될 수 있다. 비교기-지연 소자 회로(310-322)는 로직 회로(307)의 제 1 입력 단자에 연결된다. 로직 회로(307)의 제 2 입력 단자는 제어 신호(LG)를 수신하도록 구성된다. 제어 신호(LG)는 제어기(144)의 다른 부분으로부터 또는 외부의 제어 신호로부터 유도되는 중간 신호이다. 제어 신호(LG)는 로직 회로(307)의 동작을 제어한다. 로직 회로(307)의 출력은 고전압 트랜지스터(M10)에 연결된다.
로직 회로(307)는 로직 회로(307)의 제 1 입력 단자에서 NOR 게이트(311)를 포함할 수 있다. 지연 소자(322)는 NOR 게이트(311)의 제 1 입력 단자에 연결된다. 로직 회로(307)의 제 2 입력 단자에서, 제어 신호(LG)는 인버터(316)에 연결된다. 인버터(316)의 출력은 나누어진다. 인버터(316)의 나누어진 출력 중 하나는 NOR 게이트(311)의 제 2 입력 단자에 연결되고, 다른 나누어진 출력은 SR(Set-Reset)-래치(323)의 Reset 입력에 연결된다. NOR 게이트(311)의 출력은 SR 래치(323)의 Set 입력에 연결된다. SR 래치(323)의
Figure 112005039518027-pat00001
출력은 아래의 회로를 통해 고전압 트랜지스터(127)의 게이트를 제어한다.
SR 래치(323)의
Figure 112005039518027-pat00002
출력은 고전압 MOSFET(M10)의 게이트에 연결된다. 저항(R10)은 고전압 MOSFET(M10)과 부트 레일(BOOT rail)(388)의 주된 전류 통로 사이에 연결된다. 일련의 인버터(I1X, I2X, 및 I4X)는 저항(R10)과 고전압 MOSFET(M10) 사이의 인버터 노드(334)에서 입력을 갖는다. 상기 인버터(I1X, I2X, 및 I4X)는 상 기 부트 레일로부터 동작 전압을 수신하고 또한 공통 레일(390)에 연결된다. 공통 레일(390)은 다이오드(D10)를 통해 저항(R10)과 MOSFET(M10) 사이의 인버터 노드(334)에 연결된다. 공통 레일(390)은 또한 출력 노드(121)에 연결된다. 상기 일련의 인버터 중 출력 단자는 인버터(I4X)에서 상기 고전압 트랜지스터(127)의 게이트에 연결된다. 상기 인버터(I1X, I2X, 및 I4X)는 저전압 트랜지스터를 포함하고, 이 저전압 트랜지스터는 N-분리 층 내에 임베드될 수 있다. 고전압 MOSFET(M10)는 고전압 NMOS 디바이스가 될 수 있다. 실시예에서, 고전압 MOSFET(M10)는 드레인에 대하여 30V 브레이크다운 전압을 갖는다. 다이오드(D10)는 또한 고전압 디바이스가 될 수 있다. 다른 실시예들은 동등한 기능을 갖는 추가 보조 회로 소자들을 포함할 수 있다.
회로 드라이버(100)의 동작 주기는 아래에서 설명된다. 상기 주기의 제 1 구간에서, 상기 회로 드라이버(100)는 로우 사이드 파워 MOSFET(M2)를 턴 온 시키고, 하이 사이드 파워 MOSFET(M1)는 턴 오프 시키는데, 이는 M1 및 M2의 상응하는 게이트를 제어하여 이루어진다. 이는 출력 노드(121)를 강제로 접지시키게 된다. 상기 주기의 제 2 구간에서, 회로 드라이버(100)는 출력 노드(121)를 상기 파워 서플라이의 전압 VBAT로 상승함으로써 하이 사이드 파워 MOSFET(M1)를 턴 온 시키고 로우 사이드 파워 MOSFET(M2)를 턴 오프 시킨다.
하이 사이드 파워 MOSFET(M1)는 상기 하이 사이드 드라이버 셀(111)의 공급-전압 단자(126)와 출력 노드(121) 사이에 지정된 전압을 인가함으로써 완전하게 유지된다. 상기 지정된 전압은 가령, 5V가 될 수 있다.
부트스트랩 회로(125)(일부 실시예에서, 부트스트랩 커패시터(C2))는 지정된 전압을 공급-전압 단자(126)에 제공한다. 제 1 구간 동안, 출력 노드(121) 및 부트스트랩 커패시터(C2)의 바닥 플레이트는 접지로 단락된다. 동시에, 상기 부트스트랩 커패시터(C2)의 상측 플레이트는 부트스트랩 입력 단자(122)에 연결된다. 부트스트랩 입력 단자(122)는 고전압 트랜지스터(127)를 통해 전압원 단자(133)에 연결된다. 따라서, 외부 전압 VCC(가령, 5V와 같은 지정된 전압)는 고전압 트랜지스터(127)를 통해 전압원 단자(133)로부터 부트스트랩 커패시터(C2)에 공급된다. 고전압 트랜지스터(127) 상에 제어 신호가 없을 경우, 부트스트랩 커패시터(C2)의 전압은 VCC에서 상기 고전압 트랜지스터(127)의 보디 다이오드 전압을 뺀 전압에 고정된다. 보디 다이오드 전압의 일반적인 범위는 0.5-0.8V이다. 그러나, 만일 상기 고전압 트랜지스터(127)를 턴 온 시키기 위해, 상기 고전압 트랜지스터(127)의 게이트가 제어 신호에 의해 끌어내려지면, 부트스트랩 커패시터(C2)의 상측 플레이트는 VCC에 직접(즉, 보디 다이오드 전압이 없음) 연결된다. VCC가 5V인 실시예에서, 고전압 트랜지스터(127)를 턴 온 시키면, 부트스트랩 커패시터(C2)의 전압은 대략 4.3V에서 대략 5V로 변한다. 이 구간 동안, 부트스트랩 커패시터(C2)는 5V까지 충전되고, 하이 사이드 파워 트랜지스터(M2) 및 고전압 트랜지스터(127)가 온 상태인 동안 5V에서 유지된다.
제 2 구간 동안, 로우 사이드 파워 MOSFET(M2)는 턴 오프되고, 출력 노드(121)의 전압은 상승하게 된다. 부트스트랩 커패시터(C2)의 상측 플레이트는 부트스트랩 입력 단자(122)에 연결되고, 따라서 부트스트랩 단자(122)에서의 전압은 출 력 노드(121)의 전압보다 5V 높다. 따라서, 상기 제 2 구간에서, 부트스트랩 커패시터(C2)는 공급-전압 단자(126)에서 하이 사이드 드라이버 셀(111)에 대한 동작 전압을 제공할 수 있다. 비록 제 2 구간에서 하이 사이드 파워 MOSFET(M1)가 턴 온 되더라도, 출력 노드(121)의 전압을 VBAT 전압으로 상승시키면, 공급-전압 단자(126)의 전압은 출력 노드(121)의 전압보다 5V 높은 곳에서 유지됨으로써, 하이 사이드 파워 MOSFET(M1)를 완전히 온 상태로 유지한다.
도 4는 회로 드라이버(100)의 타이밍 신호, 또는 파형을 보여준다. 도 4에서, "부트 제어(Boot control)"는 고전압 트랜지스터(127)의 게이트 전압이고, LDRV는 로우 사이드 드라이버 셀(113)의 게이트 전압이며, HDRV는 하이 사이드 드라이버 셀(111)의 게이트 전압이며, 그리고 LG는 앞서 언급된 중간 전압 신호로서 로직 회로(307)를 제어한다.
타이밍 신호에서 파워 MOSFET(M1 및 M2)는 동시에 "온(on)"이 되지 않는다. 도 4의 타이밍 시퀀스에서, 이는 지연 구간("데드 시간(dead times)") DLY1 및 DLY3을 통해 도시되어 있다. 신호(LDRV)는 신호(HDRV)가 파워 MOSFET(M1)를 오프 시키고 지연 시간(DLY1) 이후에 파워 MOSFET(M2)를 "온"으로 스위칭한다. 또한, 신호(HDRV)는 신호(LDRV)가 파워 MOSFET(M2)를 오프 시키고 지연 시간(DLY3) 이후에 파워 MOSFET(M1)를 "온"으로 스위칭한다. 또한, 상기 부트 제어 신호는 파워 MOSFET(M2)의 턴 온에 대하여 지연(DLY2) 이후 "로우" 상태가 된다. 고전압 트랜지스터(127)가 부트스트랩 커패시터(C2)를 충전하도록 턴 온 되기 전에, 상기 지연(DLY2)은 파워 트랜지스터(M2)가 완전히 "온"이 되도록 한다. 고전압 트랜지스터 (127)를 턴 오프함에 있어서 동등한 지연은 없다. 고전압 트랜지스터(127)는 파워 MOSFET(M2)의 턴 오프와 동시에 턴 오프될 수 있다. 그러나, 파워 MOSFET(M1)는 지연(DLY3)와 함께 여전히 턴 온된다. 이러한 지연 시간은 제어 회로(144)에 의하여 제어된다. 지연 시간(DLY1, DLY2, 및 DLY3)은 대략 20ns에서 50ns 정도이다.
부트스트랩 제어기(144-1)에서 비교기(310)는 출력되는 부트 제어 전압이, 상기 로우 사이드 드라이브 셀(113)의 LDRV 전압이 임계 전압을 통과한 이후에만, 활성화되도록 한다. 상기 임계 전압 값은 1-10V(가령, 대략 4V) 범위에 있다. 추가 지연은 지연 소자(322) 및 SR 래치(323)에 의하여 야기될 수 있다.
추가로, LG 신호는 파워 MOSFET(M2)를 턴 오프하기 전에 SR 래치(323)를 리셋함으로써, 부트스트랩 커패시터(C2)의 바닥 플레이트가 접지에 있도록 한다. 상기 설명된 타이밍 시퀀스는 부트스트랩 커패시터(C2)가 상기 회로 드라이버(100)의 주기 동안 VCC까지 완전히 충전되도록 한다.
제어 회로(144)는 또한 아래와 같이 전압 레벨 이동을 제공한다. 도 3에서, 고전압 MOSFET(M10)는 저항(R10)에 전류를 제공하고, 이때 고전압 MOSFET(M10)는 턴 온된다. 저항(R10)을 통해 흐르는 전류는 인버터 노드(334)의 전압을 접지를 향해 끌어내린다. 인버터 노드(334)의 전압은 접지에 도달하지는 않지만, 다이오드(D10)가 인버터 노드(334)의 전압을 상기 출력 노드(121)의 전압 아래로 고정하기 때문에, 인버터(I1X)의 입력에서 로직 "로우" 전압을 생성한다. 고전압 트랜지스터(M10)가 턴 오프될 때, 저항(R10)을 가로지르는 전압은 0으로 떨어진다. 이는 인버터 노드(334)의 전압을 상기 부트 전압까지 풀업시키고, 인버터(I1X)에 로직 "하 이" 전압을 제공한다. 상기 일련의 인버터의 출력은 인버터(I4X)의 출력에서, 상기 전압 트랜지스터(127)의 게이트를 제어하는 레벨 이동된 신호(HVPG)를 제공한다.
본 발명은 고전압 회로 드라이버를 포함하고, 이 고전압 회로 드라이버는 하이 사이드 파워 MOSFET의 게이트를 구동시키는 하이 사이드 드라이버 셀, 로우 사이드 파워 MOSFET의 게이트를 구동시키는 로우 사이드 드라이버 셀, 상기 하이 사이드 드라이버 셀의 공급-전압 단자와 출력 노드 사이에 연결된 부트스트랩 회로, 상기 부트스트랩 회로와 제 1 전압원 단자 사이에 연결된 고전압 PMOS 트랜지스터, 상기 고전압 PMOS 트랜지스터에 연결된 부트스트랩 제어 회로, 및 상기 하이 사이드 드라이버 셀 및 로우 사이드 드라이버 셀에 각각 연결된 하이 사이드 드라이버 제어 회로 및 로우 사이드 드라이버 제어 회로를 포함하고, 이때 상기 고전압 PMOS 트랜지스터는 N-분리 층 내에 임베드되고 그리고 상기 드라이버 셀과 함께 집적된다.

Claims (22)

  1. 고전압 회로 드라이버에 있어서, 상기 고전압 회로 드라이버는
    - 하이 사이드 파워 MOSFET의 게이트를 구동하는 하이 사이드 드라이버 셀;
    - 로우 사이드 파워 MOSFET의 게이트를 구동하는 로우 사이드 드라이버 셀;
    - 상기 하이 사이드 드라이버 셀의 공급-전압 단자와 출력 노드 사이에 연결된 부트스트랩 회로;
    - 제 1 전압원 단자와 상기 부트스트랩 회로 사이에 연결된 고전압 PMOS 트랜지스터로서, 이때 상기 고전압 PMOS 트랜지스터는 N-분리 층 내에 임베드되고 그리고 상기 드라이버 셀과 집적되며, 이때 상기 고전압 PMOS 트랜지스터는 다이오드 에뮬레이터로 배열되는 상기 고전압 PMOS 트랜지스터;
    - 상기 고전압 PMOS 트랜지스터에 연결된 부트스트랩 제어 회로; 및
    - 상기 하이 사이드 드라이버 셀 및 상기 로우 사이드 드라이버 셀에 각각 연결된 하이 사이드 드라이버 제어 회로 및 로우 사이드 드라이버 제어 회로
    를 포함하는 것을 특징으로 하는 고전압 회로 드라이버.
  2. 제 1 항에 있어서, 이때
    상기 하이 사이드 드라이버 셀은 상기 하이 사이드 파워 MOSFET의 게이트에 연결되고, 상기 하이 사이드 파워 MOSFET는 파워 서플라이와 상기 출력 노드 사이에 연결되며, 상기 로우 사이드 드라이버 셀은 상기 로우 사이드 파워 MOSFET의 게이트에 연결되고, 그리고 상기 로우 사이드 파워 MOSFET는 상기 출력 노드와 접지 사이에 연결되는 것을 특징으로 하는 고전압 회로 드라이버.
  3. 삭제
  4. 제 1 항에 있어서, 이때 상기 고전압 PMOS 트랜지스터의 보디와 소스는 전기적으로 연결되는 것을 특징으로 하는 고전압 회로 드라이버.
  5. 제 1 항에 있어서, 이때 상기 고전압 PMOS 트랜지스터의 보디는 접지되지 않는 것을 특징으로 하는 고전압 회로 드라이버.
  6. 제 1 항에 있어서, 이때 상기 고전압 PMOS 트랜지스터는 플로우팅 전압에서 동작되는 것을 특징으로 하는 고전압 회로 드라이버.
  7. 제 1 항에 있어서, 이때 상기 고전압 PMOS 트랜지스터는
    - 상기 N-분리 층과 부분적으로 중복되는 N-매립 층,
    - 상기 N-매립 층과 부분적으로 중복되는 N-웰,
    - 상기 N-웰 위에 형성되는 소스,
    - 상기 N-웰 가까이에 형성되고 상기 N-분리 층과 부분적으로 중복되는 P-웰,
    - 상기 P-웰 위에 형성되는 드레인, 및
    - 산화층
    을 포함하는 것을 특징으로 하는 고전압 회로 드라이버.
  8. 제 1 항에 있어서, 상기 회로 드라이버는 상기 고전압 PMOS 트랜지스터의 소스와 드레인 중 하나와 보디 사이의 전압을 제어하기 위한 회로 소자를 포함하지 않는 것을 특징으로 하는 고전압 회로 드라이버.
  9. 제 1 항에 있어서, 이때 상기 부트스트랩 제어 회로의 레벨 이동단은 N-분리 웰 내에 임베드되는 것을 특징으로 하는 고전압 회로 드라이버.
  10. 제 1 항에 있어서, 이때 상기 부트스트랩 회로는 부트스트랩 커패시터를 포함하는 것을 특징으로 하는 고전압 회로 드라이버.
  11. 제 2 항에 있어서, 이때 상기 파워 서플라이는 30V 까지의 전압을 제공할 수 있는 것을 특징으로 하는 고전압 회로 드라이버.
  12. 제 1 항에 있어서, 이때 상기 회로 드라이버는 DC-대-DC 컨버터의 일부분인 것을 특징으로 하는 고전압 회로 드라이버.
  13. 제 1 항에 있어서, 상기 출력 노드와 접지 사이에 연결된 인덕터-커패시터 필터 회로를 추가로 포함하는 것을 특징으로 하는 고전압 회로 드라이버.
  14. 제 1 항에 있어서, 이때 둘 이상의 부트스트랩 제어 회로, 하이 사이드 드라이버 제어 회로, 및 로우 사이드 드라이버 제어 회로는 하나의 제어 회로에 집적되는 것을 특징으로 하는 고전압 회로 드라이버.
  15. 고전압 드라이버의 제어기에 있어서, 상기 고전압 드라이버는
    - 파워 서플라이와 출력 노드 사이에 연결되는 하이 사이드 파워 MOSFET,
    - 출력 노드와 접지 사이에 연결된 로우 사이드 파워 MOSFET,
    - 상기 하이 사이드 파워 MOSFET의 게이트에 연결된 하이 사이드 드라이버 셀,
    - 상기 로우 사이드 파워 MOSFET의 게이트에 연결된 로우 사이드 드라이버 셀,
    - 상기 하이 사이드 드라이버 셀의 공급-전압 단자와 상기 출력 노드 사이에 연결된 부트스트랩 회로, 및
    - 상기 부트스트랩 회로와 제 1 전압원 사이에 연결된 고전압 PMOS 트랜지스터
    를 포함하고,
    상기 제어기는
    - 비교기,
    - 상기 비교기에 연결된 지연 소자,
    - 로직 회로로서, 이때 상기 로직 회로의 제 1 입력은 지연 소자에 연결되는 상기 로직 회로, 및
    - 고전압 레벨 이동단으로서, 이때 상기 로직 회로의 출력은 상기 고전압 레벨 이동단에 연결되고, 상기 고전압 레벨 이동단의 출력은 상기 고전압 PMOS 트랜지스터에 연결되는 상기 고전압 레벨 이동단
    을 포함하고, 이때 상기 고전압 레벨 이동단은 N-분리 층 내부로 임베드되고 그리고 상기 드라이버 셀들과 집적되는 것을 특징으로 하는 고전압 드라이버의 제어기.
  16. 제 15 항에 있어서, 상기 로직 회로는 NOR 게이트를 포함하고, 이때 상기 NOR 게이트의 제 1 입력 단자는 상기 지연 소자에 연결되며, NOR 게이트의 제 2 입력 단자는 인버터를 통해 로직 입력 단자에 연결되는 것을 특징으로 하는 고전압 드라이버의 제어기.
  17. 제 16 항에 있어서, SR(Set-Reset) 래치를 추가로 포함하고, 이때 상기 SR 래치의 Set 입력 단자는 상기 NOR 게이트의 출력 단자에 연결되며, 상기 SR 래치의 Reset 입력 단자는 상기 NOR 게이트의 제 2 입력 단자에 연결되고, 상기 SR 래치의 출력 단자는 상기 고전압 PMOS 트랜지스터의 게이트에 연결되는 것을 특징으로 하 는 고전압 드라이버의 제어기.
  18. 제 15 항에 있어서, 이때 고전압 PMOS 트랜지스터는 N-분리 층 내부로 임베드되는 것을 특징으로 하는 고전압 드라이버의 제어기.
  19. 고전압 드라이버를 동작시키는 방법에 있어서, 상기 방법은
    - 하이 사이드 드라이브 신호를 하이에서 로우로 스위칭하고, 이때 상기 하이 사이드 드라이브 신호는 컨버터의 하이 사이드 드라이버 셀에 인가되며,
    - 로우 사이드 드라이브 신호를 로우에서 하이로 제 1 지연과 함께 스위칭하고, 이때 상기 로우 사이드 드라이브 신호는 컨버터의 로우 사이드 드라이버 셀에 인가되며, 그리고
    - 부트스트랩 제어 신호를 하이에서 로우로 제 2 지연과 함께 스위칭하고, 이때 상기 부트스트랩 제어 신호는 고전압 PMOS 트랜지스터에 인가되며, 그리고 이때 상기 PMOS 트랜지스터는 N-분리 층 내부로 임베드되고 상기 드라이버 셀들과 함께 집적되며, 이때 상기 고전압 PMOS 트랜지스터는 다이오드 에뮬레이터로 배열되는
    단계들을 포함하고, 이때 상기 제 2 지연은 상기 제 1 지연에 부분적으로 이어지는 것을 특징으로 하는 고전압 드라이버 동작 방법.
  20. 제 19 항에 있어서, 상기 방법은
    - 상기 하이 사이드 드라이브 셀에 의해 구동되는 하이 사이드 파워 트랜지 스터 및 상기 로우 사이드 드라이브 셀에 의해 구동되는 로우 사이드 파워 트랜지스트가 동시에 스위칭 온 되지 않도록 상기 고전압 드라이버를 제어하는
    단계를 추가로 포함하는 것을 특징으로 하는 고전압 드라이버 동작 방법.
  21. 드라이버 제어기를 동작시키는 방법에 있어서, 상기 방법은
    - 제 1 구간 동안, 출력 노드와 접지 사이에 연결된 로우 사이드 파워 MOSFET를 스위칭 온 하고,
    - 고전압 PMOS 트랜지스터를 스위칭 온 함으로써 부트스트랩 커패시터를 충전시키며, 이때 상기 고전압 PMOS 트랜지스터는 상기 부트스트랩 커패시터의 제 1 플레이트와 제 1 전압원 사이에 연결되고 그리고 N-분리 층 내부로 임베드되며, 상기 고전압 PMOS 트랜지스터는 다이오드 에뮬레이터로 배열되며, 이때
    a)상기 부트스트랩 커패시터의 제 2 플레이트는 상기 출력 노드에 연결되고, 그리고
    b)제 2 구간 동안 상기 충전된 부트스트랩 커패시터에 의하여 하이 사이드 드라이버 셀에 전원을 공급함으로써, 상기 하이 사이드 드라이버 셀은 지정된 전압을 하이 사이드 파워 MOSFET의 게이트에 제공하는
    단계들을 포함하는 것을 특징으로 하는 드라이버 제어기 동작 방법.
  22. 제 21 항에 있어서, 상기 방법은
    - 상기 하이 사이드 파워 MOSFET를 제 2 구간에서 스위칭 온 함으로써,
    a)상기 출력 노드의 전압을 상승시키고, 그리고
    b)상기 하이 사이드 드라이버 셀을 플로우팅 전압 모드에서 동작시키느
    단계를 포함하는 것을 특징으로 하는 드라이버 제어기 동작 방법.
KR1020050066135A 2004-07-21 2005-07-21 고전압 ｐｍｏｓ 부트스트랩 다이오드 에뮬레이터를 갖는고전압 집적 회로 드라이버 KR101334115B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/895,568 2004-07-21
US10/895,568 US7106105B2 (en) 2004-07-21 2004-07-21 High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator

Publications (2)

Publication Number Publication Date
KR20060053969A KR20060053969A (ko) 2006-05-22
KR101334115B1 true KR101334115B1 (ko) 2013-11-28

Family

ID=35656468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050066135A KR101334115B1 (ko) 2004-07-21 2005-07-21 고전압 ｐｍｏｓ 부트스트랩 다이오드 에뮬레이터를 갖는고전압 집적 회로 드라이버

Country Status (3)

Country Link
US (2) US7106105B2 (ko)
KR (1) KR101334115B1 (ko)
TW (1) TWI383587B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106712473A (zh) * 2015-11-18 2017-05-24 意法半导体股份有限公司 驱动电路、对应的集成电路和器件

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106105B2 (en) * 2004-07-21 2006-09-12 Fairchild Semiconductor Corporation High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator
DE102004041927B4 (de) * 2004-08-30 2013-11-21 Infineon Technologies Ag Schaltungsanordnung mit einem Pegelumsetzer und einem Spannungsregler
JP3915815B2 (ja) * 2005-03-23 2007-05-16 サンケン電気株式会社 レベルシフト回路および電源装置
US7737773B2 (en) * 2006-08-31 2010-06-15 Sharp Kabushiki Kaisha Semiconductor device, step-down chopper regulator, and electronic equipment
KR20090078831A (ko) 2006-10-20 2009-07-20 엔엑스피 비 브이 전력 증폭기 및 이를 포함하는 집적 회로
EP1919082B1 (en) * 2006-10-30 2009-12-02 Infineon Technologies Austria AG Circuit arrangement and methods for driving a high-side semiconductor switch
US7397284B1 (en) * 2007-04-03 2008-07-08 Xilinx, Inc. Bootstrapped circuit
KR101578782B1 (ko) * 2009-04-23 2015-12-21 페어차일드코리아반도체 주식회사 전력 반도체 소자
US8154334B2 (en) * 2009-07-21 2012-04-10 Intersil America Inc. System and method for pre-charging a bootstrap capacitor in a switching regulator with high pre-bias voltage
JP5656072B2 (ja) * 2011-01-25 2015-01-21 サンケン電気株式会社 Ｄｃ−ｄｃコンバータ
CN202094794U (zh) * 2011-05-18 2011-12-28 南京博兰得电子科技有限公司 一种自举型门极驱动控制电路
WO2014041389A1 (en) * 2012-09-12 2014-03-20 Freescale Semiconductor, Inc. A charging circuit, an inductive load control circuit, an internal combustion engine, a vehicle and a method of charging a bootstrap storage element
CN102904220B (zh) * 2012-11-07 2015-05-06 东南大学 高压半桥驱动芯片的欠压保护方法及高压半桥电路
US9148054B2 (en) 2013-03-14 2015-09-29 Volterra Semiconductor LLC Voltage regulators with kickback protection
CN103199689B (zh) * 2013-04-18 2015-08-19 电子科技大学 一种具有输入电压欠压锁定功能的开关电源
US9923399B2 (en) * 2013-08-06 2018-03-20 Analog Devices, Inc. Battery stack with distributed control of cells driving events
TWI563795B (en) 2014-03-13 2016-12-21 Upi Semiconductor Corp Gate driver and control method thereof
JP6349856B2 (ja) * 2014-03-27 2018-07-04 株式会社デンソー 駆動装置
US9548648B2 (en) * 2014-04-25 2017-01-17 Texas Instruments Incorporated Switched reference MOSFET drive assist circuit
TWI521847B (zh) 2014-04-29 2016-02-11 鉅晶電子股份有限公司 高壓靴帶式閘極驅動裝置
US9859732B2 (en) 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
JP2016116788A (ja) * 2014-12-22 2016-06-30 アクア株式会社 ドラム式洗濯機
CN104821817A (zh) * 2015-05-21 2015-08-05 苏州锴威特半导体有限公司 一种半桥驱动电路的隔离封装架构
US9813055B2 (en) * 2016-04-01 2017-11-07 Ixys Corporation Gate driver that drives with a sequence of gate resistances
CN105827101B (zh) * 2016-05-06 2019-02-05 成都芯源系统有限公司 电压转换集成电路、自举电路以及开关驱动方法
TWI584473B (zh) * 2016-08-10 2017-05-21 亞洲大學 高壓半橋電位移轉器及其製造方法
FR3059497A1 (fr) * 2016-11-25 2018-06-01 Exagan Procede et circuit de commande d'un dispositif de commutation d'un circuit de puissance
US10978403B2 (en) 2019-01-30 2021-04-13 Delta Electronics, Inc. Package structure and method for fabricating the same
US10103629B2 (en) * 2017-02-14 2018-10-16 Nxp B.V. High side driver without dedicated supply in high voltage applications
TWI687047B (zh) * 2017-04-10 2020-03-01 力智電子股份有限公司 驅動電路及其控制方法
JP6943650B2 (ja) * 2017-07-07 2021-10-06 ローム株式会社 ハイサイドトランジスタの駆動回路、それを用いたｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ
US10826487B2 (en) * 2017-12-05 2020-11-03 Texas Instruments Incorporated Power unit with an integrated pull-down transistor
WO2019145040A1 (en) * 2018-01-25 2019-08-01 Renesas Electronics Corporation Controlling a high-side switching element using a bootstrap capacitor
US10972093B2 (en) * 2018-01-30 2021-04-06 Delta Electronics, Inc. Auxiliary circuit and power converter
CN108649805B (zh) * 2018-06-14 2023-11-10 成都信息工程大学 基于隔离和延迟技术的大功率dc-dc电源转换电路
US20200153427A1 (en) * 2018-11-09 2020-05-14 Psemi Corporation Driving D-Mode FETS in Half-Bridge Driver Configuration
JP7162505B2 (ja) * 2018-11-22 2022-10-28 三菱電機株式会社 半導体装置
US10574229B1 (en) * 2019-01-23 2020-02-25 Tagore Technology, Inc. System and device for high-side supply
JP7295647B2 (ja) 2019-02-05 2023-06-21 ローム株式会社 ブリッジ出力回路、電源装置及び半導体装置
CN113890526A (zh) 2020-07-02 2022-01-04 意法半导体股份有限公司 驱动器电路、对应的设备及操作方法
IT202000016072A1 (it) 2020-07-02 2022-01-02 St Microelectronics Srl Circuito di pilotaggio, dispositivo e procedimento di funzionamento corrispondenti
US11082038B1 (en) * 2020-09-10 2021-08-03 Allegro Microsystems, Llc Gate driver isolating circuit
US11133797B1 (en) * 2020-11-24 2021-09-28 Diodes Incorporated Bootstrap circuit for gate driver
CN114123110A (zh) * 2021-10-25 2022-03-01 广东汇芯半导体有限公司 半导体电路
CN114268219B (zh) * 2021-12-20 2023-09-12 中国电子科技集团公司第五十八研究所 一种驱动高边nmos管的自举电路
TW202401962A (zh) * 2022-06-29 2024-01-01 美商高效電源轉換公司 通用功率場效電晶體(fet)驅動器積體電路(ic)架構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4284905A (en) * 1979-05-31 1981-08-18 Bell Telephone Laboratories, Incorporated IGFET Bootstrap circuit
US5543740A (en) * 1995-04-10 1996-08-06 Philips Electronics North America Corporation Integrated half-bridge driver circuit
US6825700B2 (en) * 2002-05-24 2004-11-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4281905A (en) * 1979-12-31 1981-08-04 Sperry Corporation Magneto-optic light deflector beam recombination apparatus
NL8702847A (nl) * 1987-11-27 1989-06-16 Philips Nv Dc-ac brugschakeling.
US5408150A (en) * 1992-06-04 1995-04-18 Linear Technology Corporation Circuit for driving two power mosfets in a half-bridge configuration
US5373435A (en) * 1993-05-07 1994-12-13 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US5666280A (en) * 1993-05-07 1997-09-09 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode
US5502632A (en) * 1993-05-07 1996-03-26 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
JP3467679B2 (ja) * 1998-05-11 2003-11-17 株式会社豊田自動織機 Ｄｃ／ｄｃ変換器
US6353345B1 (en) * 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
US6859087B2 (en) * 2002-10-31 2005-02-22 International Rectifier Corporation Half-bridge high voltage gate driver providing protection of a transistor
US7106105B2 (en) * 2004-07-21 2006-09-12 Fairchild Semiconductor Corporation High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4284905A (en) * 1979-05-31 1981-08-18 Bell Telephone Laboratories, Incorporated IGFET Bootstrap circuit
US5543740A (en) * 1995-04-10 1996-08-06 Philips Electronics North America Corporation Integrated half-bridge driver circuit
US6825700B2 (en) * 2002-05-24 2004-11-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106712473A (zh) * 2015-11-18 2017-05-24 意法半导体股份有限公司 驱动电路、对应的集成电路和器件
CN106712473B (zh) * 2015-11-18 2019-10-01 意法半导体股份有限公司 驱动电路、对应的集成电路和器件

Also Published As

Publication number Publication date
US20070008010A1 (en) 2007-01-11
TWI383587B (zh) 2013-01-21
TW200618473A (en) 2006-06-01
US20060017466A1 (en) 2006-01-26
KR20060053969A (ko) 2006-05-22
US7538583B2 (en) 2009-05-26
US7106105B2 (en) 2006-09-12

Similar Documents

Publication Publication Date Title
KR101334115B1 (ko) 고전압 ｐｍｏｓ 부트스트랩 다이오드 에뮬레이터를 갖는고전압 집적 회로 드라이버
EP0649579B1 (en) Circuit for driving a half-bridge
US7692474B2 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
KR101385065B1 (ko) 차지 펌프 회로 및 그 방법
JP3912417B2 (ja) 駆動回路
JP4712519B2 (ja) ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
US20170271195A1 (en) A regulated high side gate driver circuit for power transistors
JP5341780B2 (ja) 電力供給制御回路
JP5341781B2 (ja) 電力供給制御回路
KR20060069291A (ko) 전력 ｍｏｓｆｅｔ 구동기 및 이를 위한 방법
US20120099232A1 (en) Semiconductor integrated circuit
CN114204785A (zh) 驱动电路及逆变器装置
US10775816B2 (en) Method of forming a semiconductor device
JP4311683B2 (ja) 半導体装置、降圧チョッパレギュレータ、電子機器
CN112952762A (zh) 短路确定设备
CN110635687B (zh) 降压转换器电路以及降压转换方法
JP4658770B2 (ja) 半導体装置
Novelli et al. New generation of half bridge gate driver ICs for use with low power 3.3 V control applications
Trivedi Design of a driver IC-IR2110 for mosfet in half bridge drive
JP2005143282A (ja) 降圧型ｐｗｍコンバータ
Krenzke et al. A 36-V H-bridge driver interface in a standard 0.35-/spl mu/m CMOS process
JPH01264311A (ja) パワー出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 6