KR101385065B1 - 차지 펌프 회로 및 그 방법 - Google Patents

Abstract

일 실시예에서는, 전원 공급 시스템이 버스트 동작 모드에서 동작하고 있을 때와 같이 스위치 트랜지스터들이 스위칭하지 않는 동안에 전원 공급 시스템의 부스트 캐패시터를 충전된 상태로 유지하기 위해 차지 펌프 회로가 이용된다.

차지 펌프 회로, 제어기, 반도체, 부스트 전압, 트랜지스터, 구동기, 전원 공급 시스템

Description

차지 펌프 회로 및 그 방법{CHARGE PUMP CIRCUIT AND METHOD THEREFOR}

본 발명은 일반적으로 전자 공학에 관한 것으로, 더 구체적으로, 반도체 소자들 및 구조를 형성하는 방법에 관한 것이다.

과거에, 반도체 산업은 출력 전압을 원하는 값으로 조정하는 것을 돕는 전원 공급 제어기들을 형성하기 위해 다양한 방법들 및 구조들을 사용하였다. 일부 전원 공급 구성들에서는, 인덕터를 구동하고 출력 전압을 형성하기 위해 2개의 트랜지스터가 스택형 구성 또는 하프-브리지(half-bridge) 회로 구성으로 접속되었다. 하프-브리지 회로의 2개의 트랜지스터 각각은 별도 트랜지스터 구동기들에 의해 구동되었다. 하이(high)측 구동기는 일반적으로 로우(low)측 구동기보다 높은 공급 전압으로부터 동작되었다. 더 높은 전원 공급 전압은 종종 부스트 전압(boost voltage)이라고 지칭되고, 하이측 및 로우측 트랜지스터들 사이의 공통 노드 접속에서 전압으로부터 부트스트랩(bootstrap) 회로에 의해 전개되었다. 일부 동작 모드에서, 2개의 트랜지스터는 시간 기간 동안 스위칭되지 않을 수 있다. 이러한 스위칭되지 않는 기간은 종종 버스트 모드(burst mode) 또는 사이클-스킵핑(cycle-skipping)이라고 지칭된다. 이러한 시간 기간 동안, 부스트 전압의 값은 종종 감소되어 전원 공급 시스템의 동작을 비효율적이 되게 한다.

따라서, 전원 스위치들이 스위칭하지 않는 시간 기간 동안 하이측 구동기에 전원을 제공할 수 있는 전원 공급 제어기를 가지는 것이 바람직하다.

도 1은 전원 공급 시스템(10)에 의해 형성되는 출력 전압을 조정하는 데 사용되는 전원 공급 제어기(35)의 일부분의 예시적인 실시예를 포함하는 전원 공급 시스템(10)의 일부분의 실시예를 개략적으로 도시한다. 이하에서 더 알 수 있는 바와 같이, 제어기(35)는, 차지 펌프 캐패시터를 제1 전압으로 충전하고, 제1 전압으로 충전한 펌프 캐패시터에 응답하여 펌프 캐패시터로부터 다른 캐패시터로 시간 기간 동안 전하를 전송(transfer)하도록 구성된다. 또한 펌프 캐패시터의 충전은, 펌프 캐패시터가 충전되는 시간 기간에 기초하지 않고, 펌프 캐패시터 양단의 차동 전압(differential voltage)에 기초하여, 종료된다는 것을 알 수 있을 것이다.

시스템(10)은 전원 입력 단자(11)와 전원 리턴(return) 단자(12) 사이의, 정류된 ac 전압과 같은 전원을 수신하고, 전압 출력(14)과 전압 리턴(15) 사이의 출력 전압을 형성한다. 단자들(11 및 12) 간의 전압을 종종 벌크 전압(bulk voltage)이라고 한다. 시스템(10)은 도 1에 도시되어 있으며, 벅(buck) 전원 공급 시스템이다. MOS 트랜지스터(28)와 같은 제1 전원 스위치 및 MOS 트랜지스터(29)와 같은 제2 전원 스위치가 단자들(11 및 12) 사이에 스택형 구성 또는 하프-브리 지 구성으로 접속된다. 트랜지스터들(28 및 29)과 병렬의 다이오드들이 트랜지스터들의 보디(body) 다이오드들을 나타낸다. 트랜지스터들(28 및 29)은 인덕터(18)에 또한 접속되는 하프-브리지 구성의 스위치 노드 또는 공통 노드(27)에서 함께 접속된다. 트랜지스터들(28 및 29)은 도 1의 실시예에서 제어기(35)의 외부에 있는 것으로 도시되어 있지만, 이 기술분야의 당업자들이라면, 트랜지스터들(28 및 29)은 다른 실시예들에서 제어기(35) 내에 있을 수 있다는 것을 알 것이다. 일반적으로, 인덕터(18)와 캐패시터(19)는 접속되어, 트랜지스터들(28 및 29)로부터 전류를 수신하고 출력(14)과 리턴(15) 사이에 출력 전압을 형성한다. 피드백 네트워크(26)가 접속되어, 출력 전압을 수신하고 출력 전압의 값을 나타내는 피드백 신호를 형성한다. 피드백 네트워크(26)는 광 커플러(optical coupler) 또는 다른 유형의 공지된 피드백 네트워크일 수 있다.

대부분의 실시예들에서, 단자들(11 및 12) 사이의 전압은 정류된 가전 제품(rectified household mains)으로부터 수신된다. 다양한 다른 국가에서의 동작의 경우, 시스템(10)은, 단자들(11 및 12)에 전압을 제공하고 있는 국가에 따라 600V만큼 높거나 250V만큼 낮을 수 있는, 단자들(11 및 12) 사이의 전압을 수신하도록 구성된다. 따라서, 시스템(10)은 일반적으로 제어기(35)의 전원 입력(36) 및 전원 리턴(37) 사이의 제어기(35)에 인가되는 입력(33)에서의 더 낮은 전압을 수신한다. 입력(33)에서 수신된 전압은 시스템(10)의 출력 전압으로부터 유도될 수 있거나 다른 소스(source)로부터 이용가능할 수 있다. 다이오드(30) 및 부스트 캐패시터(31)를 포함하는 부스트 네트워크가 하프-브리지의 입력(33)과 스위치 노 드(27) 사이에 접속된다. 제어기(35)는 스위치 입력(42)에서 노드(27)로부터 브리지 전압을 수신한다. 다이오드(30) 및 캐패시터(31)의 부스트 네트워크를 이용하여, 트랜지스터(28)를 위한 구동 신호를 형성하는 데 이용되는 부스트 전압을 형성한다. 제어기(35)는 부스트 입력(39)에서 부스트 전압을 수신한다. 이러한 부스트 네트워크들은 이 기술분야의 당업자들에게 공지되어 있다.

제어기(35)는 보통, 제어기(35)의 피드백 입력(44)을 통해 네트워크(26)로부터 피드백 신호를 수신하고 이에 응답하여 트랜지스터들(28 및 29)을 위한 구동 신호들을 형성하는 데 이용되는 PFM 제어 신호들을 형성하는, 펄스 주파수 변조(pulse frequency modulated: PFM) 제어기 또는 PFM(66)과 같은 스위칭 전원 공급 회로를 포함한다. 제어기(66)는 다양한 공지된 PFM 제어기들 중 임의의 것일 수 있거나, 펄스폭 변조(pulse width modulated: PWM) 제어기 또는 히스테레틱(hysteretic) 제어기일 수 있다. 제어기(35)는 또한 트랜지스터(28)를 제어하기 위한 제1 구동 신호를 형성하는 데 이용되는 하이측 제어 회로(46), 및 트랜지스터(29)를 제어하기 위한 제2 구동 신호를 형성하는 데 이용되는 로우측 구동기(74)를 포함한다. 회로(46)의 출력은 제어기(35)의 출력(40)을 통해 트랜지스터(28)에 결합되고, 구동기(74)의 출력은 제어기(35)의 출력(43)을 통해 트랜지스터(29)에 결합된다. 제어기(35)는 또한 구동기(74)로의 입력 신호를 형성하는 것을 돕는 로우측 로직(도시되지 않음)을 포함한다. 또한, 제어기(35)는, 입력 전압을 수신하고 PFM 제어기(66) 및 로우측 구동기(74)와 같은 제어기(35)의 요소들을 동작시키기 위한 출력(72)에서의 내부 동작 전압을 형성하기 위해, 입력(36)과 리턴(37) 사 이에 접속되는 내부 레귤레이터(71)를 포함할 수 있다. 하이측 제어 회로(46)는 구동기 회로 또는 구동기(50), 로직 회로 또는 로직(49), 차지 펌프 회로(52) 및 레벨 시프터 회로(level shifter circuit) 또는 레벨 변환기 회로(level translator circuit)(47 및 48)를 포함한다.

트랜지스터(28)를 인에이블(enable)하기에 충분한 전압에서 구동기(50)로부터 구동 신호를 형성하기 위해, 하이측 제어 회로(46)의 적어도 구동기(50) 및 보통 로직(49)이 부스트 전압으로부터 동작하기 위해 입력들(39 및 42) 사이에 접속된다. 부스트 전압은 트랜지스터들(28 및 29)의 스위칭 결과로서 캐패시터(31)에 저장된 전하에 의해 형성되고, 입력들(39 및 42) 사이의 차동값이다. 부스트 전압의 평균값은 입력(36)에서 수신된 전압으로부터 다이오드(30) 양단의 전압 강하(voltage drop)를 뺀 값과 거의 같다. 단자(12)를 기준으로 했을 때, 부스트 전압의 순간값(instantaneous value)은 전형적으로 진동(oscillating)하며, 그의 피크값은 단자(11)에서 수신된 입력 전압보다 크다.

이하에서 더 알 수 있는 바와 같이, 하이측 제어 회로(46)는 전형적으로, 회로(46)를 동작시키는 데 이용되는 부스트 전압으로부터 제어기(35)의 나머지부를 분리시키기 위해 제어기(35)가 형성되는 반도체 다이의 분리 또는 부동(floating) 영역에 형성된다. 회로(46)가 제어기(35)의 다른 부분들에 손상을 주지 않을 더 낮은 전압으로부터 동작하는 실시예들의 경우, 회로(46)는 이러한 부동 또는 분리 영역에 형성되지 않을 수 있다. 회로들(47 및 48)은, PFM 제어기(66)로부터 신호들을 수신하고 그 신호들의 전압값을 출력(72)의 전압을 기준으로 하는 전압으로부 터 회로(46)를 동작시키는 데 이용된 부스트 전압과 양립할 수 있는 더 높은 전압값으로 이동 또는 변환하도록 구성된다. 또한 이하에서 더 알 수 있는 바와 같이, 회로들(47 및 48)의 일부분이 부동 영역에 형성된다.

동작 동안, PFM 제어기(66)는 출력(40)에서 제1 구동 신호를 어써트(assert)하고 트랜지스터(28)를 인에이블하기 위해 회로(46)에 의해 이용되는 제어 신호(67)를 형성한다. 후속하여, PFM 제어기(66)는 보통 트랜지스터(28)를 디스에이블(disable)하기 위해 회로(46)에 의해 사용되는 제2 제어 신호(68)를 형성한다. 트랜지스터(28)가 인에이블되는 시간 구간 동안, 트랜지스터(28)는 입력 단자(11)로부터의 전압을 노드(27)에 결합한다. 후속하여, PFM 제어기(66)는 트랜지스터(29)를 인에이블하기 위해 구동기(74)에 의해 사용되는 제어 신호(69)를 어써트한다. 신호(69)의 부정(negating)은 트랜지스터(29)를 디스에이블하기 위해 사용된다. 하프-브리지의 스위칭은 스위치 입력(42)에서 제어기(35)에 의해 수신되는 노드(27) 상의 브리지 전압을 형성한다. 알 수 있는 바와 같이, 입력(42) 상의 브리지 전압은 입력(39) 상의 부스트 전압보다 작다. 또한, 트랜지스터들(28 및 29)의 스위칭은, 브리지 전압이 입력 단자(11)의 전압과 리턴 단자(12)의 전압 사이에 있는 2개의 전압값 사이에서 변하게 한다. 그러므로, 브리지 전압의 값은 트랜지스터(28)가 인에이블되는 시간의 적어도 일부분을 증가시키고 트랜지스터(29)가 인에이블되는 시간의 적어도 일부분을 감소시킨다.

동작 동안, 제어기(35)는 시간 기간 동안 트랜지스터들(28 및 29)을 스위칭하는 것을 중지할 수 있다. 예를 들어, 입력 전압은 원하는 출력 전압값보다 작은 값으로 감소시킬 수 있고, PFM 제어 신호(67)는 제어기(66)의 스위칭 사이클보다 큰 시간 기간 동안 트랜지스터들(28 및 29)을 스위칭하는 것을 중지할 수 있다. 이 상태에서, 트랜지스터(28)는 일반적으로 온(on)이고, 트랜지스터(29)는 오프(off)이다. 일부 경우에서, 시간 기간은 캐패시터(31) 상의 전압이 구동기(50)를 동작시킬 수 없는 값으로 감소하기에 충분히 길 수 있다. 차지 펌프 회로(52)는 이러한 긴 기간 동안 구동기(50)를 동작시키기 위해 전원을 제공하도록 구성된다. 회로(52)는 트랜지스터들(28 및 29)의 스위칭과 무관하게 동작하는 자기-발진(self-oscillating) 차지 펌프이다.

제너 다이오드(53)에 의해, 회로(52)가 입력(42)과 출력(41) 사이의 전압으로부터 동작할 수 있게 하는, 회로(52)를 위한 동작 전압이 형성된다. 입력(42)은 회로(52)를 동작시키기 위한 하이측 레일(rail)을 형성하고, 출력(41)은 회로(52)를 동작시키기 위한 로우측 레일을 형성한다. 트랜지스터(28)가 인에이블되면, 입력(42)과 리턴(37) 사이의 브리지 전압은 다이오드(53)의 브레이크다운(breakdown) 또는 제너 전압보다 클 수 있다. 이것으로 인해, 다이오드(53)는 입력(42)의 하이측 레일과 출력(41)의 로우측 레일 사이의 전압을 다이오드(53)의 제너 전압으로 도통(conduct) 및 클램프(clamp)할 수 있게 된다. 그러므로, 이러한 상태하에서 다이오드(53)는 회로(52)를 위한 동작 전압을 형성한다. 다이오드(53)의 제너 전압은 비교기(54) 및 원샷 회로(one shot circuit)(57)와 같은, 회로(52)의 요소들을 동작시키는 데 적절한 값인 것으로 선택된다. 바람직한 실시예에서, 제너 전압은 약 20V이다. 다이오드(53)를 통한 전류는 전류원(65)을 통해 도통된다. 일부 실시예들에서는, 선택적인 외부 저항기(32)가 출력(41)과 리턴(37) 사이에 접속된다. 이러한 경우, 다이오드(53)를 통한 전류의 일부분이 전류원(65)을 통해 도통되고, 다른 부분이 저항기(32)를 통해 도통된다. 트랜지스터(28)가 디스에이블되고 트랜지스터(29)가 인에이블될 때와 같이, 브리지 전압이 다이오드(53)의 제너 전압보다 낮으면, 출력(41)은, 입력(42)과 출력(41) 사이의 전압값이 실질적으로 브리지 전압이 되도록, 리턴(37)의 전압으로 풀링된다. 브리지 전압이 대략 리턴(37)의 값보다 크지 않기 때문에, 회로(52)는 공급 전압을 가지지 않고 동작하지 않는다. 회로(52)만이 트랜지스터(28)가 인에이블될 때 동작하고 전원을 공급해야 하기 때문에, 브리지 전압이 매우 낮을 때에 동작하지 않는 것은 회로(52)를 위한 허용가능한 상태이다. 다이오드(53)의 제너 전압은 또한 기준 회로 또는 기준(56)의 기준 전압보다 크다.

회로(52)의 동작에 대한 예시를 위해, 캐패시터(63)의 전압이 기준(56)의 값보다 작다고 가정한다. 이러한 상태는 비교기(54)의 출력을 로우로 되게 한다. 비교기 출력은 원샷 회로(57)로서 도 1에 도시된 펄스 생성기 회로에 접속된다. 회로(57)는, 논리 게이트에 접속된 일련의 인버터들로부터와 같이 에지 검출기 회로로서 또는 다른 공지된 펄스 생성기 회로들로서 형성될 수 있다. 회로(57)의 출력은 스택된 트랜지스터들(58 및 59)로부터 형성된 인버터를 구동하는 데 이용되는 제어 신호이다. 회로(57)의 트리거되지 않은 상태(un-triggered state)가 하이이고, 출력은 회로(57)가 비교기(54)에 의해 트리거되는 시간 구간 동안 로우로 간다. 회로(57)가 트리거되지 않았기 때문에, 출력은 하이이고, 트랜지스터(59)는 인에이블되어 인버터의 출력 노드(60)를 로우로 풀링한다. 노드(60) 상의 로우는, 전류원(65)이 충전 전류(64)를 형성하여 다이오드(61) 및 트랜지스터(59)를 통해 흘러서 펌프 캐패시터(63)를 충전할 수 있게 한다. 다이오드(61)는 쇼트키 다이오드인 것이 바람직하다. 선택적인 외부 저항기(32)는, 캐패시터(63)를 충전하는 데 이용되는 전류의 양을 증가시키기 위해 출력(41)에 접속될 수 있다. 저항기(32)가 없으면, 전류(64)는 대략 전류원(65)의 전류에서 다이오드(53)를 통한 전류를 뺀 값이다. 회로(52)는, 캐패시터(63) 상의 전압이 기준(56)으로부터의 전압의 값에 도달할 때까지, 계속해서 캐패시터(63)를 충전한다. 비교기(54)의 출력은, 기준(56)의 값으로 충전한 캐패시터(63)에 응답하여 논리 하이로 상태를 변경한다. 비교기(54)로부터의 하이로 가는 신호는 회로(57)를 트리거하고 회로(57)의 시간 제어 요소에 의해 결정되는 시간 기간 또는 시간 구간 동안 출력을 로우로 되게 한다. 회로(57)로부터의 로우는 트랜지스터(59)를 디스에이블하고, 트랜지스터(58)를 인에이블한다. 트랜지스터(58)를 인에이블하면, 노드(60)에 브리지 전압이 인가되어 다이오드(62)를 인에이블한다. 다이오드(62)를 인에이블하면, 부스트 캐패시터(31)와 병렬의 입력(39)에 펌프 캐패시터(63)가 결합됨으로써 펌프 캐패시터(63)를 인에이블하여 전하를 부스트 캐패시터(31)로 전송한다. 회로(57)의 펄스폭은 캐패시터(63)로부터의 전하의 최대량을 캐패시터(31)로 분배하기에 충분한 시간을 제공하도록 선택된다. 회로(57)로부터의 펄스의 시간 구간이 만료된 후, 회로(57)의 출력은 다시 하이로 되어 트랜지스터(58)를 디스에이블하고 트랜지스터(59)를 인에이블함으로써 다시 캐패시터(63)를 전류(64)로 충전한다. 회로(52) 의 이러한 순환(cycling)은 제어기(35)의 동작 동안 계속된다. 설명으로부터 알 수 있는 바와 같이, 회로(52)는 트랜지스터들(28 및 29)의 스위칭에 무관하게 순환하는 자기-발진 차지 펌프 회로이고, 따라서, 캐패시터(63)의 충전 구간은 캐패시터(63)에 저장된 전압의 함수 및 시간의 함수이다. 노드(27) 및 입력(42) 상의 전압은 트랜지스터들(28 및 29)이 인에이블되고 디스에이블됨에 따라 변하지만, 회로(52)는 항상 캐패시터(63)를 기준(56)의 고정 전압으로 충전한다.

회로(52)는 입력(42)에 접속된 하이측 레일을 위한 상위 전압 공급 및 출력(41)에 접속된 로우측 레일을 위한 하위 전압 공급을 갖기 때문에, 회로(52)는 노드(27) 상의 전압을 따른다. 예를 들어, 트랜지스터(28)가 인에이블되면, 노드(27) 상의 전압은 단자(11)의 전압으로 풀링되고, 트랜지스터(29)가 인에이블되면, 노드(27)는 리턴 단자(12)의 전압으로 풀링된다. 노드(27) 상의 전압이 기준(56)의 전압보다 클 때, 차지 펌프 회로(52)는 캐패시터(63)를 기준(56)의 전압으로 충전하고 나서 회로(57)의 펄스폭에 의해 정의된 시간 구간 동안 캐패시터(63)로부터 캐패시터(31)로 전하를 전송하도록 동작 및 순환한다.

캐패시터(63)로부터 공급되는 전하는 개별 트랜지스터들(28 및 29)과 함께 구동기들(50 및 74)이 스위칭하지 않을 때에만 필요하기 때문에, 스위칭하지 않는 시간 동안 필요한 전류는 매우 작고, 캐패시터(63)로부터의 필요한 전하도 또한 작다. 따라서, 캐패시터(63)는 제어기(35)의 회로와 함께 반도체 다이 상에 통합될 수 있다. 일 실시예에서, 캐패시터(63)는 대략 20pf이고, 회로(57)에 의해 생성된 펄스의 폭은 대략 100nsec이다. 캐패시터(63)의 값이 더 큰 경우, 회로(52)의 순 환 주파수는 감소한다.

제어기(35)를 위한 이러한 기능을 용이하게 하기 위해, 입력(36)은 벌크 전압보다 작은 전압을 수신하도록 구성되고, 리턴(37)은 단자(12)에 접속되도록 구성된다. 입력(39)은 부스트 전압을 수신하도록 구성된다. 레귤레이터(71)는 입력(36)과 리턴(37) 사이에 접속되어 출력(72) 상의 내부 동작 전압을 형성한다. PFM 제어기(66)는 출력(72)과 리턴(37) 사이에 접속되고, 또한 피드백 네트워크(26)로부터 피드백 신호를 수신하기 위해 입력(44)에 접속된 피드백 제어 입력을 가진다. 신호(69)에 대한 PFM(66) 출력은 구동기(74)의 입력에 접속된다. 구동기(74)의 출력은 트랜지스터(29)의 게이트에 접속되도록 구성되는 출력(43)에 접속된다. 회로(47)의 입력은 PFM(66)으로부터 신호(67)를 수신하기 위해 접속되고, 출력은 로직(49)의 제1 입력에 접속된다. 회로(48)의 입력은 PFM(66)으로부터 신호(68)를 수신하기 위해 접속되고, 출력은 로직(49)의 제2 입력에 접속된다. 로직(49)의 출력은 구동기(50)의 입력에 접속되고, 구동기(50)의 출력은 출력(40) 및 트랜지스터(28)의 게이트에 접속되도록 구성된다. 다이오드(53)의 애노드가 전류원(65)의 제1 단자에 접속된다. 전류원(65)의 제2 단자가 리턴(37)에 접속된다. 다이오드(53)의 캐소드가 기준(56)의 제1 단자에 접속되고, 기준(56)의 제2 단자는 비-반전(non-inverting) 입력 비교기(54)에 접속된다. 비교기(54)의 반전 입력이 노드(60)에 접속된다. 비교기(54)의 출력이 회로(57)의 입력에 접속되고, 회로(57)의 출력이 트랜지스터(58)의 게이트 및 트랜지스터(59)의 게이트에 접속된다. 트랜지스터(59)의 소스가 전류원(65)의 제1 단자에 접속된다. 트랜지스 터(59)의 드레인이 노드(60) 및 트랜지스터(58)의 드레인에 접속된다. 트랜지스터(58)의 소스가 다이오드(53)의 캐소드, 다이오드(61)의 애노드 및 입력(42)에 공통으로 접속된다. 다이오드(61)의 캐소드가 다이오드(62)의 애노드 및 캐패시터(63)의 제1 단자에 접속된다. 다이오드(62)의 캐소드가 입력(39)에 접속된다. 캐패시터(63)의 제2 단자가 노드(60)에 접속된다. 비교기(54) 및 회로(57)가 다이오드(53)의 캐소드에 접속되는 하이측 전원 공급 레일과 다이오드(53)의 애노드에 접속되는 로우측 전원 공급 레일 사이의 전원을 수신하기 위해 접속된다. 구동기(50), 로직(49), 및 회로들(47 및 48)은 입력(39)과 입력(42) 사이의 전원을 수신하기 위해 접속된다.

도 2는 도 1의 설명에서 설명한 시스템(10)의 대안적인 실시예인 전원 공급 시스템(80)의 일부분의 실시예를 개략적으로 도시한다. 시스템(80)은 도 1의 설명에서 또한 설명한 제어기(35)의 대안적인 실시예인 전원 공급 제어기(81)를 포함한다. 제어기(81)는, 도 1의 설명에서 또한 설명한 차지 펌프 회로(52)의 대안적인 실시예인 차지 펌프 회로(83)를 포함한다는 점을 제외하고, 제어기(35)와 동일하다. 회로(83)는, 노드(27)와의 상이한 접속을 형성하는 추가적인 다이오드들(86 및 87)을 가진다는 점을 제외하고, 회로(52)와 동일하다.

일부 경우들에서, 노드(27) 상의 전압은 단자(12)에 대하여 네거티브(negative)로 될 수 있다. 이러한 경우, 회로(52)(도 1)가 형성되는 분리 영역은 기생 기판 바이폴라 트랜지스터(parasitic substrate bipolar transistor)를 트리거할 수 있다. 다이오드(86)는 노드(84)의 부동 상위 전원 공급 레일을 입 력(36)의 전압으로 클램프하여 기생 바이폴라 트랜지스터의 인에이블을 방지한다. 다이오드(87)가 또한 노드(27)로부터 노드(84)의 전압을 버퍼링하기 위해 추가된다.

회로(83)는, 다이오드(86)의 애노드가 입력(36)에 접속되고 캐소드가 트랜지스터(58)의 소스에 접속된다는 점을 제외하고, 회로(52)와 유사하게 접속된다. 또한, 다이오드(87)는 다이오드(87)의 애노드가 다이오드(61)의 애노드 및 입력(42)에 접속되도록 트랜지스터(58)의 소스와 다이오드(61)의 애노드 사이에 삽입된다. 다이오드(87)의 캐소드가 다이오드(86)의 캐소드 및 트랜지스터(58)의 소스에 접속된다.

도 3은 회로들(47 및 48)로서 사용하기에 적절한 회로의 실시예를 개략적으로 도시한다. 레벨 변환기 회로(47)를 사용하여, 제어 신호(67)와 같은 제어 신호의 논리 레벨의 전압을 레귤레이터(71)의 전압으로부터 입력(39) 상의 부스트 전압으로 이동 또는 변환한다. 변환기 회로(47)는 PFM 제어 신호(67)를 수신하고, 신호(67)의 상승 에지를 수신하면 네거티브로 가는 펄스(negative going pulse)를 형성한다. 신호(67)의 하이는 트랜지스터(101)를 인에이블하여 세트 바 입력(set bar input)을 로우로 풀링하고 래치(92)를 세트(set)한다. 입력(39) 상의 부스트 전압은 트랜지스터(28)의 동작 동안 갑작스러운 변경들을 가질 수 있기 때문에 그리고 트랜지스터(101)의 드레인이 캐패시터(104)로서 표현된 기판에 대한 기생 용량을 가지기 때문에, 회로(47)는 또한 트랜지스터(103), 캐패시터(107) 및 저항기(106)를 포함하여 부스트 전압의 갑작스러운 변경들이 회로(47)의 출력을 변경하 지 못하게 한다. 부스트 전압의 갑작스러운 변경은 캐패시터(104) 양단에 결합되고 저항기(102)를 통한 전류 흐름을 생성하여 캐패시터(104)의 충전을 개시한다. 이것은 래치(92)를 위한 원하지 않는 기생 세트 펄스를 생성할 수 있다. 그러나, 급격한 전압 변경은 저항기(106)를 통한 전류 변경 및 그를 통한 결과적인 전류 흐름을 형성하여 캐패시터(107)의 충전을 개시한다. 캐패시터(107)로의 전류 흐름은 트랜지스터(103)를 인에이블하는 저항기(106) 양단의 전압 강하를 형성한다. 트랜지스터(103)는 온으로 되어 전류의 도통을 개시하여 캐패시터(104)를 충전하고, 입력(39) 상의 부스트 전압의 값과 실질적으로 동일한 전압으로 래치(92)의 세트 바 입력 상의 전압값을 클램프한다. 트랜지스터(103)를 인에이블하면, 부스트 전압값의 급격한 변경이 래치(92)의 상태를 잘못 변경하는 것을 방지한다.

도 4는 제어기(35)가 형성되는 반도체 다이(110)의 간략한 확대 평면도를 예시한다. 제어기(35)는 참조 번호 35가 붙은 상자에 의해 일반적인 방식으로 예시되어 있다. 부분(112)은 적어도 도 3에 도시된 변환기 회로(47)의 트랜지스터(101)를 포함한다. 부분(113)은 도 1에 도시된 변환기 회로(48)의 부분들을 포함한다. 제어기(35)는 이 기술분야의 당업자에게 공지되어 있는 반도체 제조 기술들에 의해 다이(10) 위에 형성된다.

도 5는 단면 라인(5-5)을 따르는 다이(110)의 간략한 확대 단면도를 예시한다. 단면 라인(5-5)은 도 3 및 도 4에 도시된 트랜지스터(101) 및 저항기(102)를 통하여 형성된다. 이에 대한 설명은 도 4 및 도 5를 참조한다. 도핑 영역(111)이, 로직(49), 구동기(50), 및 변환기 회로들(47 및 48)의 일부분을 포함하여 회 로(46)의 요소들 중 일부가 형성되는 제1 분리 영역을 형성한다. 통상적으로, 캐패시터(107), 저항기들(106 및 102) 및 트랜지스터(103)를 포함하는 회로들(47 및 48)의 부분은 또한 영역(111) 내에 형성된다. 다이(110)는 반도체 기판(118) 상에 형성된다. 도핑 영역(111)은 기판(118)의 표면 상에 형성되며, 기판(118)의 도전성과 반대인 도전성 타입을 가진다. 트랜지스터(101)를 형성하기 위해 영역(111)으로부터 이격된 기판(118)의 표면 상에 도핑 영역(120)이 형성된다. 영역(120)은 기판(118)의 도전성과 반대인 도전성 타입을 가진다. 저항기(102)는 영역(111) 내에 도핑 영역(102)으로서 형성된다. 영역(102)은 영역(111)의 도전성과 반대인 도전성 타입을 갖도록 형성된다. 도핑 영역(120)은, 노드(105)와의 접속을 제공하는, 금속과 같은 도전체에 의해 저항기(102)에 접속된다. 영역(111)과 같은 도핑 영역을 사용하여 회로의 일부분들을 회로의 다른 부분들로부터 분리하는 예가, 2005년 9월 13일자로 Antonin Rozsypal 등에게 발행된 미국 특허 번호 제6,097,075호에 기재되어 있다.

도 6은 단면 라인(6-6)을 따르는 다이(110)의 간략한 확대 단면도를 예시한다. 단면 라인(6-6)은 영역(211) 및 도핑 영역(212)을 통하여 형성된다. 영역(212)은 캐패시터(63) 및 다이오드(61)를 형성하는 것을 돕는 데 이용된다. 영역(212)은 기판(118)의 표면 상에 그리고 영역(211) 내에 도핑 영역으로서 형성된다. 영역(212)은 기판(118)의 도전성 타입과 반대이고 영역(211)의 도전성 타입과 동일한 도전성 타입을 가진다. 영역(212)은 다이오드(61)의 캐소드로서 기능하며, 영역(212)의 표면 상에 형성되고 영역(212)에 전기적으로 접속되는 금속(162)이 다 이오드(61)의 애노드를 형성한다. 영역(212)은 영역(211)에 의해 둘러싸이고 거리 또는 갭(gap)에 의해 영역(211)으로부터 분리된다는 것에 주목한다. 영역(212) 내에 형성되는 도핑 영역(165)이 캐패시터(63)의 제1 플레이트(plate)를 형성한다. 캐패시터의 유전체는 영역(165)의 일부분 위에 놓이는 절연체에 의해 형성되고, 도전체가 절연체 상에 형성되어 캐패시터(63)의 제2 플레이트를 형성한다. 노드(163)로서 표시된, 캐패시터(63)의 제1 단자가 다이오드(62)의 애노드(도 1 참조) 및 다이오드(61)의 캐소드에 공통으로 접속된다. 캐패시터(63)의 제2 단자가 노드(60)에 접속된다.

도 7은 단면 라인(7-7)을 따르는 다이(110)의 간략한 확대 단면도를 예시한다. 단면 라인(7-7)은 전류원(65)을 통하여 형성된다. 도핑 영역(220)이 기판(118)의 표면 상에 형성되며, 기판(118)의 도전성과 반대인 도전성 타입을 가진다. 전류원(65)의 일부분인 LDMOS 트랜지스터(166)가 영역(220) 내에 형성된다.

도 8은 단면 라인(8-8)을 따르는 다이(110)의 간략한 확대 단면도를 예시한다. 단면 라인(8-8)은 영역들(111 및 211)을 통하여 형성된다. 영역들(111 및 211)은 거리(210)에 의해 분리된다. 거리(210)는 회로(52)의 브레이크다운 전압에 영향을 주지 않고 영역들(111 및 211)의 전압들 사이에 전압차를 허용하는 것을 용이하게 하는 분리 갭으로서 기능한다.

전술한 것 모두에 비추어 볼 때, 독창적인 장치 및 방법이 개시되어 있음은 자명하다. 다른 특징들 중에서, 캐패시터 양단의 전압이 특정 값에 도달할 때까지 펌프 캐패시터를 충전하는 차지 펌프 회로를 형성하고 나서, 전원 공급 시스템의 부스트 캐패시터로 전하의 적어도 일부분을 전송하는 것이 포함되어 있다. 트랜지스터들(28 및 29)을 스위칭하는 데 이용된 타이밍에 무관하게 부스트 캐패시터를 충전하는 것은, 트랜지스터들(28 및 29)이 동작하지 않을 때 펌프 캐패시터를 충전하는 것을 용이하게 하며, 이는 펌프 캐패시터를 이용하여 부스트 캐패시터가 충전되는 상태를 유지할 수 있게 한다.

본 발명의 요지가 바람직한 특정 실시예들에 의해 설명되었지만, 많은 대안들 및 변형들이 반도체 기술 분야의 당업자들에게 명백할 것임이 분명하다. 제어기(35)는 벅 전원 공급 시스템의 일부분으로서 예시되었지만, 제어기(35)는 다른 전원 공급 구성에서 이용될 수 있다. 또한, 본 발명의 요지는 특정 N-채널 및 P-채널 트랜지스터들에 대해 설명되었지만, 본 발명의 방법은 바이폴라 트랜지스터들뿐만 아니라, 다른 MOS, BiCMOS, 금속 반도체 FET들(MESFETs), HFET들 및 다른 트랜지스터 구조들에 직접 적용가능하다. 또한, "접속된(connected)"이라는 단어가 설명의 명확함을 위해 본원 전체에 걸쳐서 사용되고 있지만, "결합된(coupled)"이라는 단어와 동일한 의미를 갖는 것으로 의도된다. 따라서, "접속된"은 직접 접속 또는 간접 접속을 포함하는 것으로서 해석되어야 한다.

도 1은 본 발명에 따른 차지 펌프 회로를 가지는 전원 공급 제어기를 포함하는 전원 공급 시스템의 일부분에 대한 실시예를 개략적으로 도시한 도면.

도 2는 본 발명에 따른 차지 펌프 회로를 가지는 다른 전원 공급 제어기를 포함하는 다른 전원 공급 시스템의 일부분에 대한 실시예를 개략적으로 도시한 도면.

도 3은 본 발명에 따른 도 1의 전원 공급 제어기의 시프터 회로의 일부분에 대한 실시예를 개략적으로 도시한 도면.

도 4는 본 발명에 따라 도 1의 전원 공급 제어기가 형성되는 반도체 다이의 간략 확대 평면도.

도 5는 본 발명에 따른 도 4의 반도체 다이의 제1 부분의 간략 확대 단면도.

도 6은 본 발명에 따른 도 4의 반도체 다이의 제2 부분의 간략 확대 단면도.

도 7은 본 발명에 따른 도 4의 반도체 다이의 제3 부분의 간략 확대 단면도.

도 8은 본 발명에 따른 도 4의 반도체 다이의 제4 부분의 간략 확대 단면도.

<도면 부호에 대한 간단한 설명>

10: 전원 공급 시스템

11: 전원 입력 단자

12: 전원 리턴 단자

25: 부하

26: FB 네트워크

35: 전원 공급 제어기

47, 48: 변환기

49: 로직

65: 전류원

66: PFM 제어기

71: 레귤레이터

Claims (5)

1. 차지 펌프 회로(charge pump circuit)에 있어서:

   제1 단자 및 제2 단자를 가지는 제1 캐패시터;

   스택형 구성으로 결합되는 제1 및 제2 전원 스위치들 사이에 있는 공통 노드에 결합되도록 구성되는 제1 입력으로서, 인턱터가 상기 공통 노드에 결합되고, 상기 제1 입력은 상기 공통 노드로부터 제1 전압을 수신하도록 구성되는, 상기 제1 입력;

   제2 캐패시터로부터 제2 전압을 수신하도록 구성되는 제2 입력으로서, 상기 제2 전압은 상기 제1 전압보다 크고, 상기 제2 캐패시터는 상기 제1 입력으로의 결합을 위한 제1 단자 및 상기 제2 입력으로의 결합을 위한 제2 단자를 가지는, 상기 제2 입력;

   제1 단자 및 제2 단자를 가지는 전류원;

   상기 제1 전압으로부터 상기 제1 캐패시터를 충전하고, 제3 전압보다 작은 전압을 가지는 상기 제1 캐패시터에 응답하여 상기 제1 입력으로부터 상기 제1 캐패시터 및 상기 전류원으로 제1 전류를 제공하도록 구성되는 제1 회로로서, 상기 제3 전압은 상기 제1 전압보다 작은, 상기 제1 회로; 및

   상기 제1 캐패시터를 상기 제2 입력에서 상기 제2 전압에 결합하고, 상기 제3 전압과 적어도 동일한 상기 제1 캐패시터의 상기 전압에 응답하여 상기 제1 캐패시터로부터 상기 제2 캐패시터로 전하를 전송하도록 구성되는 제2 회로를 포함하는, 차지 펌프 회로.
2. 제 1 항에 있어서,

   상기 제2 캐패시터는, 전원 공급 회로의 하이측(high side) 구동기에 전원을 제공하는 데 이용되는 상기 전원 공급 회로의 부스트 캐패시터(boost capacitor)인, 차지 펌프 회로.
3. 차지 펌프 회로를 형성하는 방법에 있어서:

   스택형 구성으로 결합되는 제1 및 제2 전원 스위치들 사이에 있는 브리지 노드로의 결합을 위해 상기 차지 펌프 회로의 제1 입력을 구성하는 단계로서, 상기 브리지 노드는 인덕터 및 제1 캐패시터에 결합되도록 구성되는, 상기 제1 입력의 구성 단계;

   상기 차지 펌프 회로의 펌프 캐패시터와 전류원 사이에 제1 스위치를 결합하는 단계;

   상기 제1 스위치를 인에이블하고, 상기 펌프 캐패시터를 전압 노드에 결합하고, 제1 전압보다 작은 값을 가지는 상기 펌프 캐패시터상의 전압에 응답하여 상기 펌프 캐패시터를 상기 제1 전압으로 충전하기 위해 상기 제1 입력으로부터 상기 제1 스위치를 통해 상기 전류원으로 제1 전류를 제공하도록 상기 차지 펌프 회로를 구성하는 단계로서, 상기 제1 전압은 상기 전압 노드상의 전압과 상이한, 인에이블, 결합 및 제1 전류의 제공을 위한 상기 차지 펌프 회로의 구성 단계; 및

   상기 제1 스위치를 디스에이블하고, 적어도 상기 제1 전압인 상기 펌프 캐패시터의 전압에 응답하여 제1 기간 동안 상기 펌프 캐패시터로부터 상기 차지 펌프 회로의 제2 입력을 통해 상기 제1 캐패시터로 전하를 전송하도록 상기 차지 펌프 회로를 구성하는 단계를 포함하는, 차지 펌프 회로 형성 방법.
4. 제 3 항에 있어서,

   상기 펌프 캐패시터를 상기 제1 전압으로 충전하도록 상기 차지 펌프 회로를 구성하는 단계는, 가변 공급 전압으로부터 동작하도록 상기 차지 펌프 회로를 구성하는 단계를 포함하고, 상기 제1 전압은 상기 공급 전압이 변할 때 고정되는, 차지 펌프 회로 형성 방법.
5. 차지 펌프 회로를 형성하는 방법에 있어서:

   스택형 구성으로 결합되는 제1 및 제2 전원 스위치들 사이에 있는 브리지 노드로의 결합을 위해 상기 차지 펌프 회로의 제1 입력을 구성하는 단계로서, 상기 브리지 노드는 인덕터에 결합되도록 구성되고, 상기 제1 입력은 상기 브리지 노드로부터 제1 전압을 수신하도록 구성되는, 상기 제1 입력의 구성 단계;

   펌프 캐패시터를 전압 노드에 결합하고, 제1 전압보다 큰 상기 펌프 캐패시터의 전압에 응답하여 충전 구간 동안 상기 펌프 캐패시터를 충전하고 상기 펌프 캐패시터를 충전하는 것을 종료하기 위해 상기 제1 입력으로부터 제1 스위치를 통해 전류원으로 제1 전류를 제공하도록 상기 차지 펌프 회로를 구성하는 단계로서, 상기 제1 전압은 상기 전압 노드상의 전압과 상이한, 결합 및 제 1 전류의 제공을 위한 상기 차지 펌프 회로의 구성 단계; 및

   상기 제1 스위치를 디스에이블하고, 상기 펌프 캐패시터의 상기 전압에 응답하여 상기 펌프 캐패시터로부터 다른 캐패시터로 전하를 전송하도록 상기 차지 펌프 회로를 구성하는 단계로서, 상기 전송은 제1 기간 동안 일어나고 상기 기간의 종료시 종료하는, 디스에이블 및 전하의 전송을 위한 상기 차지 펌프 회로의 구성 단계를 포함하는, 차지 펌프 회로 형성 방법.

Images