JP6943650B2 - ハイサイドトランジスタの駆動回路、それを用いたｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ - Google Patents

Description

本発明は、ハイサイドトランジスタの駆動回路に関する。

さまざまな電子機器において、ある電圧値の直流電圧を別の電圧値の直流電圧に変換するＤＣ／ＤＣコンバータが使用される。図１は、降圧（Ｂｕｃｋ）ＤＣ／ＤＣコンバータの回路図である。ＤＣ／ＤＣコンバータ１００Ｒは、入力端子１０２に直流入力電圧Ｖ_ＩＮを受け、出力端子１０４に降圧された出力電圧Ｖ_ＯＵＴを発生する。ＤＣ／ＤＣコンバータ１００Ｒは、出力回路１１０Ｒおよび制御回路２００Ｒを備える。出力回路１１０Ｒは主としてスイッチングトランジスタＭ１、インダクタＬ１、整流ダイオードＤ１、出力キャパシタＣ１を含む。出力キャパシタＣ１は出力端子１０４と接続される。インダクタＬ１の一端は、制御回路２００Ｒのスイッチング（ＬＸ）端子と接続され、その他端は出力端子１０４と接続される。整流ダイオードＤ１のアノードは接地され、そのカソードはＬＸ端子と接続される。

スイッチングトランジスタＭ１は、制御回路２００Ｒに内蔵される。制御回路２００ＲのＶＣＣ端子は、入力端子１０２と接続され、直流の入力電圧Ｖ_ＩＮが供給される。ハイサイド側のスイッチングトランジスタ（ハイサイドトランジスタともいう）Ｍ１は、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、そのソースがＬＸ端子と接続され、そのドレインはＶＣＣ端子と接続される。

検出端子（ＶＳ）には、ＤＣ／ＤＣコンバータ１００Ｒあるいは出力端子１０４に接続される負荷（不図示）の状態（電流や電圧、電力など）を示す信号がフィードバックされる。パルス発生器２０２は、ＤＣ／ＤＣコンバータ１００Ｒの出力の状態が目標とする状態に近づくように、デューティ比、周波数、あるいはそれらの組み合わせが変化するパルス信号Ｓ１を生成する。たとえば定電圧出力のＤＣ／ＤＣコンバータ１００Ｒにおいては、パルス発生器２０２は、エラーアンプおよびパルス変調器を含み、出力電圧Ｖ_ＯＵＴが目標電圧Ｖ_ＲＥＦに近づくように、パルス信号Ｓ１を生成し、定電流出力のＤＣ／ＤＣコンバータ１００Ｒにおいては、負荷に流れる電流Ｉ_ＯＵＴが目標値Ｉ_ＲＥＦに近づくようにパルス信号Ｓ１を生成する。

ドライバ２０４は、パルス信号Ｓ１にもとづいてスイッチングトランジスタＭ１をスイッチングする。上述のようにスイッチングトランジスタＭ１にＮチャンネルトランジスタを用いる場合、それをターンオンするために、スイッチングトランジスタＭ１のゲートに、ドレインおよびソースの電圧（すなわち入力電圧Ｖ_ＩＮ）より高い電圧を印加する必要があり、このためにブートストラップ回路２１０が設けられる。ブートストラップ回路２１０は、ブートストラップキャパシタＣ２、整流素子２１２、トランジスタ２１４、ブートストラップ用電源回路２２０、を含む。ブートストラップキャパシタＣ２は、ＬＸ端子とブートストラップ（ＢＳＴ）端子の間に外付けされる。ブートストラップ用電源回路２２０は、定電圧Ｖ_{ＣＣＢＳＴ}を生成する。整流素子２１２は、ＢＳＴ端子とブートストラップ用電源回路２２０の出力の間に設けられる。トランジスタ２１４は、ＬＸ端子と接地の間に設けられる。ドライバ２０４の上側電源端子には、ＢＳＴ端子の電圧Ｖ_ＢＳＴが供給される。

スイッチングトランジスタＭ１がオフの期間、トランジスタ２１４がオンとなり、ブートストラップキャパシタＣ２の一端（ＬＸ側）が接地される。この状態で、ブートストラップキャパシタＣ２の他端（ＢＳＴ側）に、整流素子２１２を介して電圧Ｖ_{ＣＣＢＳＴ}が印加され、ブートストラップキャパシタＣ２の両端間が、Ｖ_{ＣＣＢＳＴ}−Ｖ_Ｆで充電される。Ｖ_Ｆは整流素子２１２の順方向電圧である。ここでＶ_{ＣＣＢＳＴ}−Ｖ_Ｆ＞Ｖ_{ＧＳ（ＴＨ）}を満たす。Ｖ_{ＧＳ（ＴＨ）}はスイッチングトランジスタＭ１のゲートソース間しきい値電圧である。

スイッチングトランジスタＭ１のターンオン期間において、スイッチングトランジスタＭ１のソース電圧をＶ_ＬＸとすると、ＢＳＴ端子の電圧Ｖ_ＢＳＴは、Ｖ_ＢＳＴ＝Ｖ_ＬＸ＋（Ｖ_{ＣＣＢＳＴ}−Ｖ_Ｆ）となる。ドライバ２０４は、この電圧Ｖ_ＢＳＴをハイレベル電圧として、スイッチングトランジスタＭ１のゲートに印加する。このときスイッチングトランジスタＭ１のゲートソース間電圧Ｖ_ＧＳは、Ｖ_ＧＳ＝Ｖ_ＢＳＴ−Ｖ_ＬＸ＝（Ｖ_{ＣＣＢＳＴ}−Ｖ_Ｆ）となり、Ｖ_ＧＳ＞Ｖ_{ＧＳ（ＴＨ）}となるため、スイッチングトランジスタＭ１がターンオンする。

パルス信号Ｓ１は、電源電圧Ｖ_ＣＣをハイレベル、接地電圧Ｖ_ＧＮＤをローレベルとするのに対して、ドライバ２０４の入力信号Ｓ２は、電圧Ｖ_ＢＳＴをハイレベル、Ｖ_ＬＸをローレベルとする。そこでパルス発生器２０２とドライバ２０４の間には、レベルシフト回路２０３が設けられる。特許文献１には、ラッチ回路を利用したレベルシフト回路が開示される。

特開２０１２−７０３３３号公報

パルス発生器２０２は、ＤＣ／ＤＣコンバータ１００Ｒの動作停止中は、パルス信号Ｓ１をスイッチングトランジスタＭ１のオフに対応する論理レベル（オフレベル）に固定する。パルス信号Ｓ１がスイッチングトランジスタＭ１のオフに対応する論理レベル（オフレベル）を有している状態では、レベルシフト回路２０３は、ドライバ２０４の入力信号Ｓ２を、スイッチングトランジスタＭ１のオフに対応するレベル（オフレベル）に固定することが要請される。

ところが電源電圧Ｖ_ＣＣの遮断や低下など何らかの異常が発生すると、パルス信号Ｓ１がオフレベルであるにもかかわらず、レベルシフト回路２３０が、スイッチングトランジスタＭ１のオンに対応するステートで安定化されるおそれがある。なおこの問題を、当業者の一般的な認識と捉えてはならない。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、異常発生時に、ハイサイドトランジスタをオフ状態に設定可能な駆動回路の提供にある。

本発明のある態様は、ＮチャンネルまたはＮＰＮ型のハイサイドトランジスタの駆動回路に関する。駆動回路は、入力信号を差動信号に変換するオープンドレイン型の差動変換回路と、差動変換回路の差動出力をトリガとして状態遷移するラッチ回路とを含むレベルシフト回路と、レベルシフト回路の出力に応じて、ハイサイドトランジスタを駆動するドライバと、ドライバの上側電源であるブートストラップ電圧を生成するブートストラップ回路と、異常を検知すると、ハイサイドトランジスタがオフするように、入力信号以外の駆動回路の少なくとも一部に作用する保護回路と、を備える。

この態様によると、異常発生時に不安定な状態を経由せずにハイサイドトランジスタを確実にオフできる。

保護回路は、異常を検知すると、ラッチ回路の差動入力に作用し、ラッチ回路をハイサイドトランジスタのオフに対応する状態に遷移させるトリガを与えてもよい。

保護回路は、ラッチ回路の差動入力の一方と接地の間に設けられた第１トランジスタを含み、異常を検知すると、第１トランジスタをオンしてもよい。

保護回路は、異常を検知すると、ブートストラップ電圧を低下させてもよい。ブートストラップ電圧が低下すると、ドライバの出力電圧、すなわちハイサイドトランジスタのゲートソース間電圧が小さくなり、ハイサイドトランジスタをターンオフすることができる。

保護回路は、異常を検知すると、ブートストラップ回路のブートストラップキャパシタを放電してもよい。

保護回路は、ブートストラップ電圧が発生するブートストラップラインと接地ラインの間に設けられた放電トランジスタを含み、異常を検知すると、放電トランジスタをオンしてもよい。

保護回路は、異常を検知すると、ハイサイドトランジスタの制御端子をプルダウンしてもよい。これにより、ハイサイドトランジスタを直接的に強制オフできる。

保護回路は、差動変換回路の電源電圧が所定のしきい値を下回ると、異常と判定してもよい。差動変換回路の電源電圧が低下すると、差動変換回路の差動出力が両方ローとなり、レベルシフト回路の状態が不定となり得る。そこで電源電圧を監視し、差動変換回路とは独立にオフ制御を行う経路を設けることで、スイッチングトランジスタを確実にオフできる。

保護回路は、電源電圧と別系統の直流電圧を電源として構成されてもよい。これにより、電源電圧が低下した場合に、保護回路の動作を維持できる。

保護回路は、一端が接地され、他端に抵抗を介して直流電圧が供給される第２トランジスタと、電源電圧を分圧し、第２トランジスタの制御端子に供給する分圧回路と、を備え、第２トランジスタのオン、オフが、異常の検出結果を示してもよい。

直流電圧は、ブートストラップ電圧であってもよい。直流電圧は、ハイサイドトランジスタのドレインに供給される入力電圧であってもよい。直流電圧は、ブートストラップ回路に供給される電圧であってもよい。

保護回路は、差動変換回路の差動出力が両方ローとなると、異常と判定してもよい。

本発明の別の態様は、ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、ＤＣ／ＤＣコンバータまたはその負荷が所望の状態に近づくようにパルス信号を生成するパルス発生器と、パルス発生器を入力として受け、ハイサイドトランジスタを駆動する上述のいずれかの駆動回路と、を備えてもよい。

制御回路はひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、上述の制御回路を備えてもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、異常状態においてスイッチングトランジスタをオフできる。

降圧（Ｂｕｃｋ）ＤＣ／ＤＣコンバータの回路図である。 実施の形態に係る駆動回路を備えるスイッチング回路の回路図である。 第１実施例に係る駆動回路の回路図である。 保護回路の構成例を示す回路図である。 第２実施例に係る駆動回路の回路図である。 スイッチング回路を備えるＤＣ／ＤＣコンバータの回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。

図２は、実施の形態に係る駆動回路４００を備えるスイッチング回路３００の回路図である。スイッチング回路３００は、ハイサイドトランジスタ３０２および駆動回路４００を備える。ハイサイドトランジスタ３０２はＮチャンネルＭＯＳＦＥＴであり、ドレインが入力ライン３０４と接続され、ソースが出力ライン３０６と接続される。

駆動回路４００は、ハイサイドトランジスタ３０２のオン、オフを指示する入力信号Ｓ_ＩＮにもとづいてハイサイドトランジスタ３０２を駆動する。たとえば入力信号Ｓ_ＩＮのハイレベルはハイサイドトランジスタ３０２のオンを指示するオンレベルであり、ローレベルはハイサイドトランジスタ３０２のオフを指示するオフレベルである。出力ライン３０６の電気的状態は、入力信号Ｓ_ＩＮに応じて変化する。出力ライン３０６の電圧をスイッチング電圧Ｖ_ＬＸと称する。

スイッチング回路３００は、ハイサイドトランジスタ３０２に加えて、出力ライン３０６と接地ラインの間に設けられたローサイドトランジスタおよびその駆動回路を備えてもよい。

駆動回路４００は、レベルシフト回路４１０、ドライバ４２０、ブートストラップ回路４３０、保護回路４４０を備える。

レベルシフト回路４１０は、差動変換回路４１２およびラッチ回路４１４を含む。差動変換回路４１２は、オープンドレイン型（オープンコレクタ側を含む）の出力を有し、入力信号Ｓ_ＩＮを差動信号Ｓ_{ｄｉｆｆＰ}およびＳ_{ｄｉｆｆＮ}に変換する。

ラッチ回路４１４は、差動変換回路４１２の差動出力Ｓ_{ｄｉｆｆＰ}，Ｓ_{ｄｉｆｆＮ}をトリガとして状態遷移する。たとえばラッチ回路４１４は、差動出力Ｓ_{ｄｉｆｆＰ}のアサートに応答して第１状態、差動出力Ｓ_{ｄｉｆｆＮ}のアサートに応答して第２状態に遷移するように構成される。

ラッチ回路４１４は、ブートストラップ電圧Ｖ_ＢＳＴとスイッチング電圧Ｖ_ＬＸの供給を受けており、その出力信号Ｓ_ＬＳは、レベルシフトされており、第１状態においてブートストラップ電圧Ｖ_ＢＳＴとスイッチング電圧Ｖ_ＬＸの一方となり、第２状態においてブートストラップ電圧Ｖ_ＢＳＴとスイッチング電圧Ｖ_ＬＸの他方となる。

以下では、明確化のために、第１状態がハイサイドトランジスタ３０２のオンに対応し、第２状態がハイサイドトランジスタ３０２のオフ状態に対応するものとする。またラッチ回路４１４の出力Ｓ_ＬＳは、第１状態においてブートストラップ電圧Ｖ_ＢＳＴをとり、第２状態においてスイッチング電圧Ｖ_ＬＸをとるものとする。

ドライバ４２０もまた、ブートストラップ電圧Ｖ_ＢＳＴとスイッチング電圧Ｖ_ＬＸの供給を受けている。ドライバ４２０は、レベルシフト回路４１０の出力Ｓ_ＬＳに応じて、ハイサイドトランジスタ３０２の制御端子（ゲートあるいはベース）に駆動信号Ｓ_ＤＲＶを印加する。駆動信号Ｓ_ＤＲＶは、ハイレベルに相当するブートストラップ電圧Ｖ_ＢＳＴとローレベルに相当するスイッチング電圧Ｖ_ＬＸの間で切替えられる。

ブートストラップ回路４３０は、ドライバ４２０の上側電源であるブートストラップ電圧Ｖ_ＢＳＴを生成する。ブートストラップ回路４３０は、ブートストラップキャパシタＣ２と整流素子４３２を含む。ブートストラップキャパシタＣ２の一端は出力ライン３０６と接続され、その他端には、整流素子４３２を介して直流電圧Ｖ_ＳＵＰが供給される。ブートストラップ電圧Ｖ_ＢＳＴは以下の式で表される。スイッチング電圧Ｖ_ＬＸは入力信号Ｓ_ＩＮに応じてスイッチングするから、ブートストラップ電圧Ｖ_ＢＳＴも、入力信号Ｓ_ＩＮに応じてスイッチングする。
Ｖ_ＢＳＴ＝Ｖ_ＬＸ＋Ｖ_ＳＵＰ−Ｖ_Ｆ
Ｖ_Ｆは整流素子４３２の順電圧（電圧降下）である。ブートストラップ電圧Ｖ_ＢＳＴが発生するラインを、ブートストラップライン４０２と称する。

保護回路４４０は、異常を検知すると、ハイサイドトランジスタ３０２がオフするように、入力信号Ｓ_ＩＮ以外の駆動回路４００の少なくとも一部に作用する。

一実施例において保護回路４４０は、（i）で示すように、ラッチ回路４１４の差動入力（差動変換回路４１２の差動出力）Ｓ_{ｄｉｆｆＰ}，Ｓ_{ｄｉｆｆＮ}に作用する。具体的には保護回路４４０は、異常を検知すると、ラッチ回路４１４が第２状態となるように、差動信号Ｓ_{ｄｉｆｆＰ}，Ｓ_{ｄｉｆｆＮ}に作用すればよい。これにより、ハイサイドトランジスタ３０２を強制的にオフできる。これについては、後出の第１実施例で説明する。

一実施例において保護回路４４０は、（ii）で示すように、ブートストラップ電圧Ｖ_ＢＳＴを低下させる。これにより、ハイサイドトランジスタ３０２を強制的にオフできる。これについては、後出の第２実施例で説明する。

一実施例において保護回路４４０は、（iii）で示すように、ハイサイドトランジスタ３０２の制御端子に直接作用し、ハイサイドトランジスタ３０２を強制的にオフしてもよい。

一実施例において保護回路４４０は、（iv）で示すように、駆動信号Ｓ_ＤＲＶがローレベルとなるように、ドライバ４２０に作用してもよい。

なお保護回路４４０は、上述の複数の回路ブロックのいくつかに同時に、あるいは時間差で作用してもよい。また保護回路４４０が検出すべき異常の種類は特に限定されないが、低電圧異常、過電圧異常などが例示される。

以上が駆動回路４００の基本構成である。本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や変形例を説明する。

（第１実施例）
図３は、第１実施例に係る駆動回路４００Ａの回路図である。この駆動回路４００Ａにおいて保護回路４４０Ａは、ラッチ回路４１４の差動入力（差動変換回路４１２の差動出力）Ｓ_{ｄｉｆｆＰ}，Ｓ_{ｄｉｆｆＮ}に作用する。

差動変換回路４１２は、非反転バッファ５０１、反転バッファ（インバータ）５０２およびオープンドレインの出力段を形成するトランジスタＭ_２１，Ｍ_２２を含む。入力信号Ｓ_ＩＮがハイレベルのとき、トランジスタＭ_２１がオン、トランジスタＭ_２２がオフとなり、差動信号の一方Ｓ_{ｄｉｆｆＰ}はローレベル、他方_{ｄｉｆｆＰ}はハイインピーダンスとなる。反対に入力信号Ｓ_ＩＮがローレベルのとき、トランジスタＭ_２１がオフ、トランジスタＭ_２２がオンとなり、差動信号の一方Ｓ_{ｄｉｆｆＰ}はハイインピーダンス、他方_{ｄｉｆｆＰ}はハイインピーダンスとなる。この実施例において、ローレベルがアサートに対応する。

ラッチ回路４１４は、ＰチャンネルＭＯＳＦＥＴであるトランジスタＭ_３１〜Ｍ_３４を含む。トランジスタＭ_３１，Ｍ_３２は互いのゲートとドレインがたすき掛けに接続されている。トランジスタＭ_３３，Ｍ_３４のゲートにはスイッチング電圧Ｖ_ＬＸが供給される。ラッチ回路４１４は、差動入力の一方Ｓ_{ｄｉｆｆＰ}がアサート（ローレベル）されると第１状態（出力Ｓ_ＬＳがハイレベル＝Ｖ_ＢＳＴ）、差動入力の他方Ｓ_{ｄｉｆｆＮ}がアサート（ローレベル）されると第２状態（出力Ｓ_ＬＳがローレベル＝Ｖ_ＬＸ）となる。なおラッチ回路４１４の構成は限定されず、公知のＳＲフリップフロップ、双安定マルチバイブレータで構成できる。

ドライバ４２０は、ブートストラップライン４０２と出力ライン３０６の間に設けられるＣＭＯＳインバータであり、ＰチャンネルＭＯＳＦＥＴであるトランジスタＭ_４１と、ＮチャンネルＭＯＳＦＥＴであるトランジスタＭ_４２を含む。ドライバ４２０の出力ＳＤＲＶはハイサイドトランジスタ３０２のゲートに供給される。

なお差動変換回路４１２、ラッチ回路４１４、ドライバ４２０の構成は特に限定されない。

保護回路４４０Ａは、異常を検知すると、ラッチ回路４１４の差動入力（差動変換回路４１２の差動出力）に作用し、ラッチ回路４１４をハイサイドトランジスタ３０２のオフに対応する第２状態に遷移させるトリガを与える。

保護回路４４０Ａは、異常検出回路４４２および第１トランジスタＭ_１１を含む。第１トランジスタＭ_１１は、ラッチ回路４１４の差動入力の一方（Ｓ_{ｄｉｆｆＮ}）と接地の間に設けられる。異常検出回路４４２は、保護の対象となる異常状態を検出すると、第１トランジスタＭ_１１をターンオンする。

以上が駆動回路４００Ａの構成である。続いてその動作を説明する。スイッチング回路３００Ａが正常であるとき、第１トランジスタＭ_１１のオフが維持され、ハイサイドトランジスタ３０２は、入力信号Ｓ_ＩＮの遷移に応じてターンオン、ターンオフを繰り返す。

スイッチング回路３００Ａに異常が発生すると、ラッチ回路４１４の状態が不定となり、あるいは第１状態で固定されるおそれがある。たとえば、（i）異常発生のタイミングにおいて、入力信号Ｓ_ＩＮがハイレベルであった場合や、（ii）入力信号Ｓ_ＩＮがローレベルであったとしても、差動変換回路４１２が動作不能となり、差動出力Ｓ_{ｄｉｆｆＮ}をアサートできない状況が含まれる。

図３の駆動回路４００Ａによれば、異常が発生すると、第１トランジスタＭ_１１がターンオンし、ラッチ回路４１４の差動入力Ｓ_{ｄｉｆｆＮ}がアサートされるため、ラッチ回路４１４を第２状態に強制的に遷移させることができる。これにより、ハイサイドトランジスタ３０２がオンの状態でスイッチング回路３００Ａの動作が停止するのを防止できる。

続いて、異常検出回路４４２が検出すべき異常を説明する。上述のように、差動出力Ｓ_{ｄｉｆｆＮ}をアサートできない状況が生じると、ハイサイドトランジスタ３０２がオンを維持してしまう。したがって保護回路４４０Ａは、差動変換回路４１２が動作不能となる状態を異常状態と判定してもよい。差動変換回路４１２が動作不能となる状態として、差動変換回路４１２に供給される電源電圧Ｖ_ＣＣ１が低下した状態が例示される。異常検出回路４４２は、電源電圧Ｖ_ＣＣ１が所定のしきい値Ｖ_ＴＨを下回ると、第１トランジスタＭ_１１をターンオンしてもよい。

なお電源電圧Ｖ_ＣＣが低下したときに、異常検出回路４４２の動作は維持できなければならない。この観点から保護回路４４０Ａ（異常検出回路４４２）に供給される電源電圧は、差動変換回路４１２の電源電圧とは別系統であることが好ましい。

図４は、保護回路４４０Ａの構成例を示す回路図である。異常検出回路４４２は、分圧回路４４４、第２トランジスタＭ_１２および抵抗Ｒ_１１を含む。第２トランジスタＭ_１２は、一端が接地され、他端に抵抗Ｒ_１１を介して直流電圧Ｖ_ＣＣ２が供給される。直流電圧Ｖ_ＣＣ２は、電源電圧Ｖ_ＣＣ１とは別系統の電源電圧であり、ブートストラップ用の電源電圧Ｖ_ＳＵＰ、ハイサイドトランジスタ３０２のドレインに供給される入力電圧Ｖ_ＩＮ、ブートストラップ電圧Ｖ_ＢＳＴなどを利用できる。

分圧回路４４４は、監視対象の電源電圧Ｖ_ＣＣ１を分圧し、第２トランジスタＭ_１２の制御端子（ゲート）に供給する。分圧後の電圧Ｖ_ＣＣ１’が第２トランジスタＭ_１２のゲートソース間しきい値より高いとき、第２トランジスタＭ_１２はオンであり、第１トランジスタＭ_１１はオフである（正常状態）。つまり第２トランジスタＭ１２のオン、オフが、異常の有無を表している。分圧後の電圧Ｖ_ＣＣ１’が第２トランジスタＭ_１２のゲートソース間しきい値を下回ると、第２トランジスタＭ_１２がターンオフし、第１トランジスタＭ_１１はターンオンする（異常状態）。

この構成によれば、差動変換回路４１２の電源電圧Ｖ_ＣＣ１の低下時に、ハイサイドトランジスタ３０２を確実にオフできる。なお異常検出回路４４２の構成はこれに限定されず、第２トランジスタＭ_１２に代えて、電圧コンパレータを用いてもよい。

（第２実施例）
図５は、第２実施例に係る駆動回路４００Ｂの回路図である。この駆動回路４００Ｂにおいて保護回路４４０Ｂは、異常発生時にブートストラップ電圧Ｖ_ＢＳＴを低下させる。具体的には保護回路４４０Ｂは、異常を検知するとブートストラップ回路４３０のブートストラップキャパシタＣ２を放電するよう構成される。保護回路４４０Ｂは、放電トランジスタＭ_１３、異常検出回路４４２を含む。放電トランジスタＭ_１３は、ブートストラップライン４０２と接地ラインの間に設けられる。異常検出回路４４２は、異常検知すると放電トランジスタＭ_１３をターンオンする。なお保護回路４４０Ｂによる放電速度を調節するために、放電抵抗Ｒ_１２を挿入してもよい。第２実施例において異常検出回路４４２は、図４と同様に構成してもよい。

ブートストラップ電圧Ｖ_ＢＳＴが低下すると、ドライバ４２０の出力電圧Ｓ_ＤＲＶ、すなわちハイサイドトランジスタ３０２のゲートソース間電圧が小さくなり、ハイサイドトランジスタ３０２をターンオフすることができる。

放電トランジスタＭ_１３は、ブートストラップキャパシタＣ２の両端間、すなわちブートストラップライン４０２と出力ライン３０６の間に設けてもよい。放電トランジスタＭ_１３がターンオンすると、ブートストラップキャパシタＣ２の両端間電圧が低下し、ブートストラップ電圧Ｖ_ＢＳＴを低下させることができる。

（用途）
続いて駆動回路４００の用途を説明する。図６は、スイッチング回路３００を備えるＤＣ／ＤＣコンバータ１００の回路図である。ＤＣ／ＤＣコンバータ１００の基本構成は図１を参照して説明した通りである。制御回路２００は、ひとつの半導体基板に集積化された機能ＩＣである。パルス発生器２０２は、負荷あるいはＤＣ／ＤＣコンバータ１００の状態が目標値に近づくように、ハイサイドパルスＳ_ＨおよびローサイドパルスＳ_Ｌを生成する。たとえばパルス発生器２０２は、出力電圧Ｖ_ＯＵＴを目標電圧Ｖ_ＲＥＦに近づけてもよいし（定電圧制御）、出力電流Ｉ_ＯＵＴを目標電流Ｉ_ＲＥＦに近づけてもよい（定電流制御）。

ハイサイド駆動回路２４０は、ハイサイドパルスＳ_ＨにもとづいてスイッチングトランジスタＭ１を駆動し、ローサイド駆動回路２４２は、ローサイドパルスＳ_Ｌにもとづいて同期整流トランジスタＭ２を駆動する。

ＤＣ／ＤＣコンバータ１００において、スイッチングトランジスタＭ１はハイサイドトランジスタ３０２に対応し、ハイサイド駆動回路２４０は駆動回路４００に対応付けることができる。ハイサイドトランジスタＭ１やローサイドトランジスタＭ２は、制御回路２００に外付けされるディスクリート素子であってもよい。制御回路２００は、図示しないブートストラップ用電源回路を内蔵してもよいし、ブートストラップ用の電源電圧Ｖ_ＳＵＰは外部から供給されてもよい。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
実施の形態ではハイサイドトランジスタ３０２をＮチャンネルＭＯＳＦＥＴとして説明したが、ＮＰＮ型バイポーラトランジスタであってもよいし、ＩＧＢＴであってもよい。この場合、ゲート、ソース、ドレインを、ベース、エミッタ、ドレインと読み替えればよい。

（第２変形例）
実施の形態では保護回路４４０が監視する異常を、電圧の低下（低電圧異常）としたが、その限りではなく、過電圧異常、過電流異常が発生した場合に、保護をかけてもよい。

（第３変形例）
図６のＤＣ／ＤＣコンバータ１００において、同期整流トランジスタＭ２をダイオードに置換してもよい。またＤＣ／ＤＣコンバータ１００のトポロジーは降圧型に限定されず、ハイサイドトランジスタを備える他の形式であってもよい。

（第４変形例）
スイッチング回路３００の用途は、ＤＣ／ＤＣコンバータに限定されない。たとえばスイッチング回路３００は、双方向コンバータ、バッテリの充電回路、モータを駆動するインバータ装置、オーディオ用のＤ級アンプにも適用可能である。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｃ２…ブートストラップキャパシタ、１００…ＤＣ／ＤＣコンバータ、１０２…入力端子、１０４…出力端子、１１０…出力回路、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、２００…制御回路、２０２…パルス発生器、２０４…ドライバ、２４０…ハイサイド駆動回路、２４２…ローサイド駆動回路、３００…スイッチング回路、３０２…ハイサイドトランジスタ、３０４…入力ライン、３０６…出力ライン、４００…駆動回路、４０２…ブートストラップライン、４１０…レベルシフト回路、４１２…差動変換回路、４１４…ラッチ回路、４２０…ドライバ、４３０…ブートストラップ回路、４３２…整流素子、４４０…保護回路、４４２…異常検出回路、４４４…分圧回路、Ｍ_１１…第１トランジスタ、Ｍ_１２…第２トランジスタ、Ｍ_１３…放電トランジスタ、Ｍ_２１，Ｍ_２２，Ｍ_３１，Ｍ_３２，Ｍ_３３，Ｍ_３４，Ｍ_４１，Ｍ_４２…トランジスタ。

Claims (14)

1. ＮチャンネルまたはＮＰＮ型のハイサイドトランジスタの駆動回路であって、
   入力信号を差動信号に変換するオープンドレイン型の差動変換回路と、前記差動変換回路の差動出力をトリガとして状態遷移するラッチ回路と、を含むレベルシフト回路と、
   前記レベルシフト回路の出力に応じて、前記ハイサイドトランジスタを駆動するドライバと、
   前記ドライバの上側電源であるブートストラップ電圧を生成するブートストラップ回路と、
   異常を検知すると、前記ハイサイドトランジスタがオフするように、前記駆動回路の少なくとも一部に作用する保護回路と、
   を備え、
   前記保護回路は、前記異常を検知すると、前記ラッチ回路の差動入力に作用し、前記ラッチ回路を前記ハイサイドトランジスタのオフに対応する状態に遷移させるトリガを与えることを特徴とする駆動回路。
2. 前記保護回路は、前記ラッチ回路の差動入力の一方と接地の間に設けられた第１トランジスタを含み、前記異常を検知すると、前記第１トランジスタをオンすることを特徴とする請求項１に記載の駆動回路。
3. ＮチャンネルまたはＮＰＮ型のハイサイドトランジスタの駆動回路であって、
   入力信号を差動信号に変換するオープンドレイン型の差動変換回路と、前記差動変換回路の差動出力をトリガとして状態遷移するラッチ回路と、を含むレベルシフト回路と、
   前記レベルシフト回路の出力に応じて、前記ハイサイドトランジスタを駆動するドライバと、
   前記ドライバの上側電源であるブートストラップ電圧を生成するブートストラップ回路と、
   異常を検知すると、前記ハイサイドトランジスタがオフするように、前記駆動回路の少なくとも一部に作用する保護回路と、
   を備え、
   前記保護回路は、前記ブートストラップ電圧が発生するブートストラップラインと接地ラインの間に設けられた放電トランジスタを含み、前記異常を検知すると、前記放電トランジスタをオンし、前記ブートストラップ電圧を低下させることを特徴とする駆動回路。
4. 前記保護回路は、前記異常を検知すると、前記ハイサイドトランジスタの制御端子をプルダウンすることを特徴とする請求項３に記載の駆動回路。
5. 前記保護回路は、前記差動変換回路の電源電圧が所定のしきい値を下回ると、前記異常と判定することを特徴とする請求項１から４のいずれかに記載の駆動回路。
6. ＮチャンネルまたはＮＰＮ型のハイサイドトランジスタの駆動回路であって、
   入力信号を差動信号に変換するオープンドレイン型の差動変換回路と、前記差動変換回路の差動出力をトリガとして状態遷移するラッチ回路と、を含むレベルシフト回路と、
   前記レベルシフト回路の出力に応じて、前記ハイサイドトランジスタを駆動するドライバと、
   前記ドライバの上側電源であるブートストラップ電圧を生成するブートストラップ回路と、
   異常を検知すると、前記ハイサイドトランジスタがオフするように、前記駆動回路の少なくとも一部に作用する保護回路と、
   を備え、
   前記保護回路は、前記差動変換回路の電源電圧が所定のしきい値を下回ると、前記異常と判定することを特徴とする駆動回路。
7. 前記保護回路は、前記電源電圧と別系統の直流電圧を電源として構成されることを特徴とする請求項５または６に記載の駆動回路。
8. 一端が接地され、他端に抵抗を介して前記直流電圧が供給される第２トランジスタと、
   前記電源電圧を分圧し、前記第２トランジスタの制御端子に供給する分圧回路と、
   を備え、前記第２トランジスタのオン、オフが、前記異常の検出結果を示すことを特徴とする請求項７に記載の駆動回路。
9. 前記直流電圧は、前記ブートストラップ電圧であることを特徴とする請求項８に記載の駆動回路。
10. 前記直流電圧は、前記ハイサイドトランジスタのドレインに供給される入力電圧であることを特徴とする請求項８に記載の駆動回路。
11. 前記直流電圧は、前記ブートストラップ回路に供給される電圧であることを特徴とする請求項８に記載の駆動回路。
12. ＤＣ／ＤＣコンバータの制御回路であって、
    前記ＤＣ／ＤＣコンバータまたはその負荷が所望の状態に近づくようにパルス信号を生成するパルス発生器と、
    前記パルス発生器を入力として受け、ハイサイドトランジスタを駆動する請求項１から１１のいずれかに記載の駆動回路と、
    を備えることを特徴とする制御回路。
13. ひとつの半導体基板に一体集積化されることを特徴とする請求項１２に記載の制御回路。
14. 請求項１２または１３に記載の制御回路を備えることを特徴とするＤＣ／ＤＣコンバータ。

Images