JP7285102B2 - ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ - Google Patents
ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ Download PDFInfo
- Publication number
- JP7285102B2 JP7285102B2 JP2019058079A JP2019058079A JP7285102B2 JP 7285102 B2 JP7285102 B2 JP 7285102B2 JP 2019058079 A JP2019058079 A JP 2019058079A JP 2019058079 A JP2019058079 A JP 2019058079A JP 7285102 B2 JP7285102 B2 JP 7285102B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- drain
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
図4は、実施例1に係る駆動回路400Aを備えるスイッチング回路300の回路図である。スイッチング回路300は、ハイサイドトランジスタ302および駆動回路400Aを備える。ハイサイドトランジスタ302はNチャンネルMOSFETであり、ドレインが入力ライン304と接続され、ソースが出力ライン306と接続される。
VB=VS+Vcc-VF
VFは整流素子D31の順電圧(電圧降下)である。VFを無視すれば、
VB=VS+Vcc
となる。
図5は、実施例2に係る駆動回路400Bの回路図である。図4との相違点を説明する。実施例2において、ラッチ回路414Bは、UVLO信号がアサートされるとき、第3トランジスタM23が強制的にオフとなるように構成される。
図7は、実施例3に係る駆動回路400Cの回路図である。図5との相違点を説明する。実施例3において、ラッチ回路414Cは低電圧状態において、第3トランジスタM23と第4トランジスタM24が強制的にオフするように構成される。具体的には、抵抗R22が省略され、第4トランジスタM24のゲートは、第3トランジスタM23のゲートと共通に接続される。
図8は、実施例4に係る駆動回路400Dの回路図である。図8のラッチ回路414Dについて、図5のラッチ回路414Bとの相違点を説明する。ラッチ回路414Dは、ラッチ回路414Bの第5トランジスタM25に代えて、第6トランジスタM26を備える。第6トランジスタM26は、第4トランジスタM24と並列に接続され、UVLO信号がアサート(ロー)されるとき、オン状態となる。
図9は、実施例5に係る駆動回路400Eの回路図である。図9のラッチ回路414Eは、図8のラッチ回路414Dと図5のラッチ回路414Bの組み合わせであり、第5トランジスタM25と第6トランジスタM26の両方を含む。
続いて駆動回路400の用途を説明する。続いてスイッチング回路300の用途を説明する。図10(a)~(d)は、駆動回路400およびスイッチング回路300の用途を示す図である。図10(a)は降圧DC/DCコンバータ500であり、トランジスタM1,M2、インダクタL1、キャパシタCO1、コントローラ502、駆動段504を備える。コントローラ502は、負荷の状態(たとえば出力電圧VOUTや出力電流IOUT)がその目標に近づくようにフィードバック制御によりハイサイドパルスSHおよびローサイドパルスSLを生成する。トランジスタM1,M2および駆動段504が、スイッチング回路300に相当する。
ラッチ回路414の出力LVSFT_OUTを、第2トランジスタM22と第4トランジスタM24の接続ノードN2から取り出してもよい。ノードN2のLVSFT_OUT\信号(\は論理反転を示す)は、ノードN1のLVSFT_OUT信号の反転論理となるため、ロジック回路450のインバータを、省略し、あるいは非反転のバッファに置換すればよい。
ラッチ回路414のノードN1,N2の両方から、相補的な差動のLVSFT_OUT信号,LVSFT_OUT\を取り出し、ドライバ420を差動入力としてもよい。
実施例4(図8)あるいは実施例5(図9)において、抵抗R22を省略し、第4トランジスタM24と第3トランジスタM23のゲートを共通に接続してもよい。またANDゲート454を省略して、インバータ452の出力を、ドライバ420に供給してもよい。
実施の形態ではハイサイドトランジスタ302をNチャンネルMOSFETとして説明したが、NPN型バイポーラトランジスタであってもよいし、IGBTであってもよい。この場合、ゲート、ソース、ドレインを、ベース、エミッタ、ドレインと読み替えればよい。
実施の形態では、UVLO信号を負論理信号としたが、アサート時にハイとしてもよい。この場合、ラッチ回路414やロジック回路450において、UVLO信号を適宜反転すればよい。
302 ハイサイドトランジスタ
400 駆動回路
402 スイッチングライン
404 ブートストラップライン
410 レベルシフト回路
412 差動変換回路
414 ラッチ回路
416 インバータ
M21 第1トランジスタ
M22 第2トランジスタ
M23 第3トランジスタ
M24 第4トランジスタ
M25 第5トランジスタ
M26 第6トランジスタ
420 ドライバ
430 ブートストラップ回路
440 異常検出回路
442 電圧コンパレータ
444 電圧源
450 ロジック回路
452 インバータ
454 ANDゲート
Claims (14)
- ソース、エミッタがスイッチングラインと接続されるNチャンネルまたはNPN型のハイサイドトランジスタの駆動回路であって、
入力信号を差動信号に変換するオープンドレイン型の差動変換回路と、前記差動変換回路の差動出力をトリガとして状態遷移するラッチ回路と、を含むレベルシフト回路と、
前記レベルシフト回路の出力に応じて、前記ハイサイドトランジスタを駆動するドライバと、
ブートストラップラインに、前記スイッチングラインより所定電圧高いブートストラップ電圧を発生させるブートストラップ回路と、
前記ブートストラップ電圧と前記スイッチングラインの電圧の差分が、しきい値より低いとき、異常検出信号をアサートする低電圧検出回路と、
を備え、
前記ラッチ回路は、
それぞれのソースが前記ブートストラップラインと接続され、互いのゲートとドレインがクロスカップルされるPチャンネルの第1トランジスタおよび第2トランジスタと、
ソースが前記第1トランジスタのドレインと接続され、ドレインが前記差動変換回路の第1出力と接続され、ゲートに前記スイッチングラインの電圧が印加される第3トランジスタと、
ソースが前記第2トランジスタのドレインと接続され、ドレインが前記差動変換回路の第2出力と接続され、ゲートに前記スイッチングラインの電圧が印加される第4トランジスタと、
前記第1トランジスタと並列に接続され、前記異常検出信号がアサートされるとき、オン状態となるPチャンネルの第5トランジスタと、
を備えることを特徴とする駆動回路。 - 前記ラッチ回路は、前記異常検出信号がアサートされるとき、前記第3トランジスタが強制的にオフとなるように構成されることを特徴とする請求項1に記載の駆動回路。
- 前記ラッチ回路は、前記異常検出信号がアサートされるとき、前記第3トランジスタと前記第4トランジスタが強制的にオフとなるように構成されることを特徴とする請求項1に記載の駆動回路。
- 前記異常検出信号のアサートはローであり、前記ラッチ回路は、前記異常検出信号を反転し、前記第3トランジスタのゲートに印加するインバータを含むことを特徴とする請求項2または3に記載の駆動回路。
- 前記ラッチ回路は、前記第4トランジスタと並列に接続され、前記異常検出信号がアサートされるとき、オン状態となる第6トランジスタをさらに備えることを特徴とする請求項1から4のいずれかに記載の駆動回路。
- 前記第1トランジスタのドレインまたは前記第2トランジスタのドレインの一方と、前記異常検出信号を論理合成した信号を、前記ドライバに出力するロジック回路をさらに備えることを特徴とする請求項1から5のいずれかに記載の駆動回路。
- ソース、エミッタがスイッチングラインと接続されるNチャンネルまたはNPN型のハイサイドトランジスタの駆動回路であって、
入力信号を差動信号に変換するオープンドレイン型の差動変換回路と、前記差動変換回路の差動出力をトリガとして状態遷移するラッチ回路と、を含むレベルシフト回路と、
前記レベルシフト回路の出力に応じて、前記ハイサイドトランジスタを駆動するドライバと、
ブートストラップラインに、前記スイッチングラインより所定電圧高いブートストラップ電圧を発生させるブートストラップ回路と、
前記ブートストラップ電圧と前記スイッチングラインの電圧の差分が、しきい値より低いとき、異常検出信号をアサートする低電圧検出回路と、
を備え、
前記ラッチ回路は、
それぞれのソースが前記ブートストラップラインと接続され、互いのゲートとドレインがクロスカップルされるPチャンネルの第1トランジスタおよび第2トランジスタと、
ソースが前記第1トランジスタのドレインと接続され、ドレインが前記差動変換回路の第1出力と接続され、ゲートに前記スイッチングラインの電圧が印加される第3トランジスタと、
ソースが前記第2トランジスタのドレインと接続され、ドレインが前記差動変換回路の第2出力と接続され、ゲートに前記スイッチングラインの電圧が印加される第4トランジスタと、
前記第4トランジスタと並列に接続され、前記異常検出信号がアサートされるとき、オン状態となる第6トランジスタと、
を備えることを特徴とする駆動回路。 - 前記ラッチ回路は、前記異常検出信号がアサートされるとき、前記第3トランジスタが強制的にオフとなるように構成されることを特徴とする請求項7に記載の駆動回路。
- 前記ラッチ回路は、前記異常検出信号がアサートされるとき、前記第3トランジスタと前記第4トランジスタが強制的にオフとなるように構成されることを特徴とする請求項7に記載の駆動回路。
- 前記異常検出信号のアサートはローであり、前記ラッチ回路は、前記異常検出信号を反転し、前記第3トランジスタのゲートに印加するインバータを含むことを特徴とする請求項8または9に記載の駆動回路。
- 前記第1トランジスタのドレインまたは前記第2トランジスタのドレインの一方と、前記異常検出信号を論理合成した信号を、前記ドライバに出力するロジック回路をさらに備えることを特徴とする請求項7から10のいずれかに記載の駆動回路。
- ひとつの半導体基板に一体集積化されることを特徴とする請求項1から11のいずれかに記載の駆動回路。
- DC/DCコンバータの制御回路であって、
前記DC/DCコンバータまたはその負荷が目標とする状態に近づくようにパルス信号を生成するパルス発生器と、
前記パルス信号を入力として受け、ハイサイドトランジスタを駆動する請求項1から12のいずれかに記載の駆動回路と、
を備えることを特徴とする制御回路。 - 請求項13に記載の制御回路を備えることを特徴とするDC/DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019058079A JP7285102B2 (ja) | 2019-03-26 | 2019-03-26 | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019058079A JP7285102B2 (ja) | 2019-03-26 | 2019-03-26 | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020162249A JP2020162249A (ja) | 2020-10-01 |
JP7285102B2 true JP7285102B2 (ja) | 2023-06-01 |
Family
ID=72640158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019058079A Active JP7285102B2 (ja) | 2019-03-26 | 2019-03-26 | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7285102B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110080205A1 (en) | 2009-10-06 | 2011-04-07 | Young Sik Lee | Switch Driving Circuit And Driving Method Thereof |
JP2012070333A (ja) | 2010-09-27 | 2012-04-05 | Rohm Co Ltd | レベルシフト回路及びそれを用いたスイッチングレギュレータ |
JP2012134690A (ja) | 2010-12-21 | 2012-07-12 | Mitsumi Electric Co Ltd | レベルシフト回路およびスイッチング電源装置 |
JP2018046685A (ja) | 2016-09-15 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置および電力制御装置 |
JP2019017210A (ja) | 2017-07-07 | 2019-01-31 | ローム株式会社 | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ |
-
2019
- 2019-03-26 JP JP2019058079A patent/JP7285102B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110080205A1 (en) | 2009-10-06 | 2011-04-07 | Young Sik Lee | Switch Driving Circuit And Driving Method Thereof |
JP2012070333A (ja) | 2010-09-27 | 2012-04-05 | Rohm Co Ltd | レベルシフト回路及びそれを用いたスイッチングレギュレータ |
JP2012134690A (ja) | 2010-12-21 | 2012-07-12 | Mitsumi Electric Co Ltd | レベルシフト回路およびスイッチング電源装置 |
JP2018046685A (ja) | 2016-09-15 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置および電力制御装置 |
JP2019017210A (ja) | 2017-07-07 | 2019-01-31 | ローム株式会社 | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
JP2020162249A (ja) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8710878B2 (en) | Output circuit | |
JP4176769B2 (ja) | 電圧クランプ回路、スイッチング電源装置、半導体集積回路装置及び電圧レベル変換回路 | |
US7710167B2 (en) | Circuits and methods for controlling an on/off state of a switch | |
US10833672B2 (en) | Driving circuit for high-side transistor, switching circuit, and controller for DC/DC converter | |
JP2006158067A (ja) | 電源ドライバ回路 | |
US20220321116A1 (en) | Gate drive circuit of switching circuit | |
US10461737B2 (en) | Configurable clamp circuit | |
US10234881B1 (en) | Digitally-assisted capless voltage regulator | |
JP6943650B2 (ja) | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ | |
JP7282599B2 (ja) | ハイサイドトランジスタの駆動回路、スイッチング回路、dc/dcコンバータのコントローラ | |
JP7309987B2 (ja) | 出力トランジスタの駆動回路、半導体装置、自動車 | |
JP2020088842A (ja) | ハイサイドトランジスタの駆動回路、スイッチング回路、dc/dcコンバータのコントローラ | |
JP6362476B2 (ja) | ハイサイドトランジスタのゲート駆動回路、スイッチング出力回路、インバータ装置、電子機器 | |
CN115118148A (zh) | 高侧晶体管的驱动电路、切换电路、dc/dc转换器的控制器 | |
JP7032154B2 (ja) | スイッチング回路、半導体装置、dc/dcコンバータ | |
JP2011229011A (ja) | スイッチングトランジスタの制御回路およびそれを用いた電力変換装置 | |
JP2010028522A (ja) | 半導体装置 | |
JP7285102B2 (ja) | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ | |
US20230129526A1 (en) | Switching circuit, dc/dc converter, and control circuit thereof | |
US20220393623A1 (en) | Drive circuit of bridge circuit, motor drive apparatus with drive circuit, and electronic device | |
JP7294084B2 (ja) | 短絡判定装置 | |
WO2023140353A1 (ja) | ゲート駆動回路、スイッチング回路、スイッチング電源およびその制御回路 | |
JP7132063B2 (ja) | 出力トランジスタの駆動回路、半導体装置、自動車 | |
WO2023162538A1 (ja) | 駆動回路、駆動システム、および電力変換装置 | |
US20230130933A1 (en) | Switching circuit, dc/dc converter, and control circuit of dc/dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7285102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |