JP7032154B2 - スイッチング回路、半導体装置、ｄｃ／ｄｃコンバータ - Google Patents

Description

本発明は、スイッチング回路に関する。

ＤＣ／ＤＣコンバータやインバータなどに、スイッチング回路が用いられる。図１は、スイッチング回路の回路図である。スイッチング回路１００は、入力端子（ＶＩＮ）とスイッチング端子（ＬＸ）の間に設けられたハイサイドトランジスタＭ_１、ＬＸ端子と接地端子（ＧＮＤ）の間に設けられたローサイドトランジスタＭ_２を備える。ハイサイドトランジスタＭ_１がオン、ローサイドトランジスタＭ_２がオフの状態では、ＬＸ端子はハイレベル（ＶＩＮ端子の電圧Ｖ_ＩＮが発生）となり、ハイサイドトランジスタＭ_１がオフ、ローサイドトランジスタＭ_２がオンの状態では、ＬＸ端子には、ローレベル（ＧＮＤ端子の電圧Ｖ_ＧＮＤ）が発生する。なお、ローサイドトランジスタＭ_２に代えて、ショットキーダイオードなどの整流素子を設けてもよい。

ハイサイドトランジスタＭ_１として、Ｎチャンネル（あるいはＮＰＮ型）のトランジスタを用いることがある。この場合、ハイサイドトランジスタＭ_１をターンオンするためには、そのゲートに、入力電圧Ｖ_ＩＮより高いゲート電圧Ｖ_ＨＧを与える必要がある。入力電圧Ｖ_ＩＮより高いゲート電圧Ｖ_ＨＧを生成するために、ブートストラップ回路が利用される。

ブートストラップ端子（ＢＳＴ）と、ＬＸ端子の間には、ブートストラップキャパシタＣ_ＢＳＴが接続される。レギュレータ回路１１０は、電源電圧Ｖ_ＣＣを生成する。電源電圧Ｖ_ＣＣは、ＶＣＣ端子およびダイオードＤ_１を介して、ブートストラップキャパシタＣ_ＢＳＴに供給される。電源電圧Ｖ_ＣＣは、ハイサイドトランジスタＭ_１のゲートソース間のしきい値電圧Ｖ_{ＧＳ（ｔｈ）}より高く定められる。

ＬＸ端子がロー（０Ｖ）の状態では、ブートストラップキャパシタＣ_ＢＳＴが、ΔＶ＝Ｖ_ＣＣ－Ｖｆで充電される。ＶｆはダイオードＤ_１の順電圧である。ＢＳＴ端子にはＶ_ＢＳＴ＝Ｖ_ＬＸ＋ΔＶを満たす電圧が発生する。ＢＳＴ端子の電圧Ｖ_ＢＳＴは、ハイサイドドライバ１４０の上側の電源端子に供給される。ハイサイドドライバ１４０の下側電源端子は、ＬＸ端子と接続される。

レベルシフト回路１２０は、Ｖ_ＣＣをハイ、Ｖ_ＧＮＤをローとするパルス信号ＨＩＮを、Ｖ_ＢＳＴをハイ、Ｖ_ＬＸをローとする出力信号ＨＯＵＴにレベルシフトし、後段のハイサイドドライバ１４０に供給する。ハイサイドドライバ１４０は、出力信号ＨＯＵＴがオン状態であるときにＶ_ＢＳＴを出力してハイサイドトランジスタＭ_１をオンし、オフ状態であるときにＶ_ＬＸを出力してハイサイドトランジスタＭ_１をオフする。

ローサイドドライバ１０４は、ローサイドパルスＳ_Ｌにもとづいて、ローサイドトランジスタＭ_２を駆動する。

図２は、本発明者が検討したレベルシフト回路１２０の回路図である。レベルシフト回路１２０は、主として、パルス発生器１２２、シフト回路１２４を含む。パルス発生器１２２は、パルス信号ＨＩＮにもとづいて、セット信号ＨＩＮ＿Ｅｄｇｅ１およびリセット信号ＨＩＮ＿Ｅｄｇｅ２を生成する。パルス発生器１２２は、パルス信号ＨＩＮのポジエッジに応答してセット信号ＨＩＮ＿Ｅｄｇｅ１をアサート（ハイ）し、パルス信号ＨＩＮのネガエッジに応答してリセット信号ＨＩＮ＿Ｅｄｇｅ２をアサート（ハイ）する。

シフト回路１２４は、初段のインバータのペア１２６，１２８と、後段のインバータのペア１３０，１３２を含む。セット信号ＨＩＮ＿Ｅｄｇｅ１がハイとなると、トランジスタＭ_２１がターンオンし、インバータ１２６の出力であるＨＶＳＥＴ＿ＩＮ信号がローとなる。またリセット信号ＨＩＮ＿Ｅｄｇｅ２がハイとなると、トランジスタＭ_２２がターンオンし、インバータ１２８の出力であるＨＶＲＥＳＥＴ＿ＩＮ信号がローとなる。

ＨＶＳＥＴ＿ＩＮ信号がインバータ１３０のしきい値Ｖｔｈより低くなると、インバータ１３０の出力であるＨＶＳＥＴ＿ＯＵＴ信号がハイ（Ｖ_ＢＳＴ）となり、ＨＶＲＥＳＥＴ＿ＩＮ信号がインバータ１３２のしきい値Ｖｔｈより低くなると、インバータ１３２の出力であるＨＶＲＥＳＥＴ＿ＯＵＴ信号がハイ（Ｖ_ＢＳＴ）となる。

ＨＶＳＥＴ＿ＯＵＴ信号、ＨＶＲＥＳＥＴ＿ＯＵＴ信号のペアが、図１の出力信号ＨＯＵＴに相当する。

ハイサイドドライバ１４０は、フリップフロップ１４２、出力バッファ１４４を含む。フリップフロップ１４２がＨＶＳＥＴ＿ＯＵＴ信号に応じてセットされると、ハイサイドパルスＳ_Ｈがハイ（Ｖ_ＢＳＴ）となる。フリップフロップ１４２がＨＶＲＥＳＥＴ＿ＯＵＴ信号に応じてリセットされると、ハイサイドパルスＳ_Ｈがロー（Ｖ_ＬＸ）となる。出力バッファ１４４はハイサイドパルスＳ_Ｈに応じてハイサイドトランジスタＭ_１を駆動する。

図３は、図２のレベルシフト回路１２０の動作波形図である。図中、Ｖｔｈはインバータ１３０，１３４のしきい値を表す。実際には、ＨＩＮがハイとなった後、ハイサイドトランジスタＭ_１がターンオンすると、スイッチング電圧Ｖ_ＬＸはＶ_ＩＮ付近まで上昇するが、ここでは図が複雑となるのを避けるため、低い電圧レベルとして示す。

特開２０１２－７０３３３号公報 特開２０１１－０１４７３８号公報

本発明者は、図２のレベルシフト回路１２０について検討した結果、以下の課題を認識するに至った。

図４は、図２のレベルシフト回路１２０の問題を説明する図である。図３に示す通常の動作時においては、ＬＸ端子の電圧Ｖ_ＬＸのローは、接地電圧Ｖ_ＧＮＤである。したがって、ブートストラップキャパシタＣ_ＢＳＴの下側の電極にＶ_ＧＮＤ（０Ｖ）が印加され、上側の電極にＶ_ＣＣ－Ｖｆが印加されて、ブートストラップキャパシタＣ_ＢＳＴの両端間には、ΔＶ＝Ｖ_ＣＣ－Ｖｆが印加され、充電される。

ところで、ＬＸ端子のスイッチング電圧Ｖ_ＬＸは、ＬＸ端子にはインダクタやトランス、誘導性負荷が接続される場合が多い。したがってＬＸ端子の電圧Ｖ_ＬＸは、逆起電力や共振の影響で負（＜Ｖ_ＧＮＤ）となることがある。図４には、電圧Ｖ_ＬＸが負となったときの動作が示される。この状態では、ブートストラップキャパシタＣ_ＢＳＴの下側の電極に、負電圧－Ｖ_Ｎが印加され、上側の電極にＶ_ＣＣ－Ｖｆが印加されて、ブートストラップキャパシタＣ_ＢＳＴの両端間には、ΔＶ’＝Ｖ_ＣＣ－Ｖｆ＋Ｖ_Ｎが印加される。この電位差ΔＶは、図３の電位差ΔＶより大きい。

ブートストラップキャパシタＣ_ＢＳＴの両端間電圧ΔＶ’が大きくなると、ＢＳＴ端子とＬＸ端子の電位差が大きくなる。インバータ１３０，１３４は、Ｖ_ＢＳＴとＶ_ＬＸを電源としており、そのしきい値Ｖｔｈは、Ｖ_ＢＳＴとＶ_ＬＸの電位差ΔＶ’に応じて変化する。すなわち電位差ΔＶ’が大きくなると、しきい値Ｖｔｈが低電位側にシフトする。

トランジスタＭ_２１がオンしたときのＨＶＳＥＴ＿ＩＮ信号が、低電位側にシフトしたしきい値Ｖｔｈを下回ることができないと、ＨＶＳＥＴ＿ＯＵＴ信号はローのままであり、フリップフロップ１４２をセットできない。

またトランジスタＭ_２２がオンしたときのＨＶＲＥＳＥＴ＿ＩＮ信号が、低電位側にシフトしたしきい値Ｖｔｈを下回ることができないと、ＨＶＲＥＳＥＴ＿ＯＵＴ信号はローのままであり、フリップフロップ１４２をリセットできない。

なおこの問題を、当業者の一般的な認識と捉えてはならない。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ＬＸ端子の電圧が変動した状況においても確実にハイサイドトランジスタを制御可能なスイッチング回路の提供にある。

本発明のある態様はスイッチング回路に関する。スイッチング回路は、入力端子と、スイッチング端子と、ブートストラップ端子と、入力端子とスイッチング端子の間に設けられたハイサイドトランジスタと、スイッチング端子とブートストラップ端子の間に設けられるブートストラップキャパシタと、入力信号を、スイッチング端子の電圧をロー、ブートストラップ端子の電圧をハイとする出力信号にレベルシフトするレベルシフト回路と、出力信号にもとづいてハイサイドトランジスタを駆動するハイサイドドライバと、を備える。レベルシフト回路は、中間ラインと、スイッチング端子の電圧に応じた中間基準電圧を中間ラインに発生する中間基準電圧生成回路と、入力信号を、中間基準電圧をローとする中間信号にレベルシフトする第１シフト回路と、中間信号を、ブートストラップ端子の電圧をハイ、スイッチング端子の電圧をローとする出力信号に変換する第２シフト回路と、を含む。

本発明の別の態様は、半導体装置に関する。半導体装置は、スイッチング端子およびブートストラップ端子と、ハイサイドトランジスタのオンオフを指示するパルス信号を生成するパルス変調器と、パルス信号を、スイッチング端子の電圧をロー、ブートストラップ端子の電圧をハイとする出力信号にレベルシフトするレベルシフト回路と、出力信号にもとづいてハイサイドトランジスタを駆動するハイサイドドライバと、を備える。レベルシフト回路は、中間ラインと、スイッチング端子の電圧に応じた中間基準電圧を中間ラインに発生する中間基準電圧生成回路と、パルス信号に応じた入力信号を、中間基準電圧をローとする中間信号にレベルシフトする第１シフト回路と、中間信号を、ブートストラップ端子の電圧をハイ、スイッチング端子の電圧をローとする出力信号に変換する第２シフト回路と、を含む。

本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、上述の半導体装置を備えてもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、スイッチング端子の電圧が変動した状況においても確実にハイサイドトランジスタを制御できる。

スイッチング回路の回路図である。 本発明者が検討したレベルシフト回路の回路図である。 図２のレベルシフト回路の動作波形図である。 図２のレベルシフト回路の問題を説明する図である。 実施の形態に係るスイッチング回路の回路図である。 ＬＸ端子の電圧Ｖ_ＬＸが負であるときの、図５のスイッチング回路のレベルダイアグラムである。 第１実施例に係るレベルシフト回路の回路図である。 図７のレベルシフト回路の動作波形図である。 第２実施例に係るレベルシフト回路の回路図である。 ＤＣ／ＤＣコンバータの回路図である。

（実施の形態の概要）
本明細書に開示される一実施の形態は、スイッチング回路に関する。スイッチング回路は、入力端子と、スイッチング端子と、ブートストラップ端子と、入力端子とスイッチング端子の間に設けられたハイサイドトランジスタと、スイッチング端子とブートストラップ端子の間に設けられるブートストラップキャパシタと、入力信号を、スイッチング端子の電圧をロー、ブートストラップ端子の電圧をハイとするハイサイドパルスにレベルシフトするレベルシフト回路と、ハイサイドパルスにもとづいてハイサイドトランジスタを駆動するハイサイドドライバと、を備える。レベルシフト回路は、中間ラインと、スイッチング端子の電圧に応じた中間基準電圧を中間ラインに発生する中間基準電圧生成回路と、入力信号を、中間基準電圧をローとする中間信号にレベルシフトする第１シフト回路と、中間信号を、ブートストラップ端子の電圧をハイ、スイッチング端子の電圧をローとするハイサイドパルスに変換する第２シフト回路と、を含む。

この実施の形態では、接地電圧から中間基準電圧へのレベルシフトと、中間基準電圧からスイッチング端子の電圧へのレベルシフトの２段階を経由することにより、スイッチング端子の電圧が変動した場合においても、入力信号を確実に後段に伝えることが可能となる。

中間基準電圧は、接地電圧とスイッチング端子の電圧の低い方に応じていてもよい。これにより、スイッチング端子の電圧が正である場合には、接地電圧を基準としたレベルシフトが可能となる。

中間基準電圧生成回路は、カソードが接地端子と接続され、アノードが中間ラインと接続される第１ダイオードと、カソードがスイッチング端子と接続され、アノードが中間ラインと接続される第２ダイオードと、を含んでもよい。これにより、スイッチング端子の電圧が接地電圧Ｖ_ＧＮＤより高いときには、中間基準電圧はＶ_ＧＮＤ＋Ｖｆとなり、スイッチング端子の電圧Ｖ_ＬＸが接地電圧より低いときには、中間基準電圧は、Ｖ_ＬＸ＋Ｖｆとなる。

第１ダイオードはツェナーダイオードであってもよい。これにより、中間基準電圧をＶ_ＧＮＤ－Ｖ_Ｚを下回らないようにクランプすることができ、第２シフト回路に流れる電流を制限することができる。

スイッチング回路は、ＳＯＩ構造を有する半導体基板に集積化されてもよい。素子分離をＰＮ接合の逆バイアスによって形成する場合、第２ダイオードにおいて、寄生動作が発生するところ、ＳＯＩ構造を採用することにより、寄生動作を防止できる。

第１シフト回路は、入力信号を、当該入力信号のポジエッジ、ネガエッジの一方に応じてアサートされるセット信号と、それらの他方に応じてアサートされるリセット信号に変換し、レベルシフト後のセット信号とリセット信号のペアを、中間信号として、第２シフト回路に供給してもよい。

第２シフト回路は、ラッチ型であってもよい。

（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。

図５は、実施の形態に係るスイッチング回路２００の回路図である。スイッチング回路２００は、ハイサイドトランジスタＭ_１、ローサイドトランジスタＭ_２、ハイサイドドライバ２４０、ローサイドドライバ２０４、ブートストラップキャパシタＣ_ＢＳＴ、整流素子Ｄ_１、レギュレータ回路２１０、レベルシフト回路６００を備える。

スイッチング回路２００の構成部品のうち、ブートストラップキャパシタＣ_ＢＳＴ、ハイサイドトランジスタＭ_１、ローサイドトランジスタＭ_２、整流素子Ｄ_１は外付けされており、残りの部品は集積回路である制御回路４００に集積化される。なお、ハイサイドトランジスタＭ_１およびローサイドトランジスタＭ_２を制御回路４００に集積化してもよい。

入力端子ＩＮには、直流の入力電圧Ｖ_ＩＮが供給される。ＬＸ端子には、図示しない負荷やインダクタ、トランスが接続される。スイッチング回路２００は、スイッチング端子（ＬＸ）に、ハイ（Ｖ_ＩＮ）とロー（Ｖ_ＧＮＤ）の間を遷移するスイッチング信号Ｖ_ＬＸを発生する。

ハイサイドトランジスタＭ_１は、入力端子ＩＮとスイッチング端子ＬＸの間に設けられる。ローサイドトランジスタＭ_２は、ＬＸ端子と接地端子ＧＮＤの間に設けられる。ブートストラップキャパシタＣ_ＢＳＴは、ＬＸ端子とＢＳＴ端子の間に設けられる。

この実施の形態では、ハイサイドトランジスタＭ_１およびローサイドトランジスタＭ_２をＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）としたがトランジスタの種類は限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタを用いることもできる。

レギュレータ回路２１０は、電源電圧Ｖ_ＣＣを生成し、制御回路４００のその他の回路ブロックに供給する。またこの電源電圧Ｖ_ＣＣは、ブートストラップ回路の充電用の電圧としても利用される。具体的には電源電圧Ｖ_ＣＣは、電源電圧（ＶＣＣ）端子および外付けの整流素子Ｄ_１を介して、ブートストラップキャパシタＣ_ＢＳＴに供給される。

レベルシフト回路６００は、入力信号ＨＩＮを、ＬＸ端子の電圧Ｖ_ＬＸをロー、ＢＳＴ端子の電圧をハイとする出力信号ＨＯＵＴにレベルシフトする。たとえば入力信号ＨＩＮはロジックレベルを有し、電源電圧Ｖ_ＣＣをハイ、接地電圧Ｖ_ＧＮＤをローとする信号である。ハイサイドドライバ２４０は、出力信号ＨＯＵＴにもとづいてハイサイドトランジスタＭ_１を駆動する。ハイサイドドライバ２４０の上側電源端子はＢＳＴ端子と接続され、その下側電源端子は、ＬＸ端子と接続される。ローサイドドライバ２０４はローサイドパルスＳ_ＬにもとづいてローサイドトランジスタＭ_２を駆動する。

以上がスイッチング回路２００の全体構成である。続いてレベルシフト回路６００の構成を説明する。

レベルシフト回路６００は、中間ライン６０２、中間基準電圧生成回路６１０、第１シフト回路６２０、第２シフト回路６３０を備える。中間基準電圧生成回路６１０は、ＬＸ端子の電圧Ｖ_ＬＸを受け、それＶ_ＬＸに応じた中間基準電圧Ｖ_ＩＮＴを中間ライン６０２に発生する。

第１シフト回路６２０は、入力信号ＨＩＮを、中間基準電圧Ｖ_ＩＮＴをローとする中間信号ＩＮＴにレベルシフトする。第２シフト回路６３０は、中間信号ＩＮＴを、ＢＳＴ端子の電圧Ｖ_ＢＳＴをハイ、ＬＸ端子の電圧Ｖ_ＬＸをローとする出力信号ＨＯＵＴに変換する。

中間基準電圧Ｖ_ＩＮＴは、接地電圧Ｖ_ＧＮＤとＬＸ端子の電圧Ｖ_ＬＸの低い方に応じていてもよい。この場合、中間基準電圧生成回路６１０を、電圧選択回路（最小電圧回路）で構成してもよい。

以上がレベルシフト回路６００の構成である。続いてスイッチング回路２００の動作を説明する。図６は、ＬＸ端子の電圧Ｖ_ＬＸが負であるときの、図５のスイッチング回路２００のレベルダイアグラムである。ダイオードＤ_１の電圧降下を無視するとき、ブートストラップキャパシタＣ_ＢＳＴは、電位差ΔＶ＝Ｖ_ＣＣ－Ｖ_ＬＸで充電される。

入力信号ＨＩＮは、Ｖ_ＧＮＤをロー、Ｖ_ＣＣをハイとするロジック信号である。中間基準電圧生成回路６１０は、スイッチング電圧Ｖ_ＬＸに応じた中間基準電圧Ｖ_ＩＮＴを生成する。ここでは、中間基準電圧Ｖ_ＩＮＴは、スイッチング電圧Ｖ_ＬＸよりわずかに高い電圧として示すがその限りでない。

前段の第１シフト回路６２０によって、Ｖ_ＩＮＴをロー、Ｖ_ＣＣをハイとする中間信号ＩＮＴが生成される。この中間信号ＩＮＴが後段の第２シフト回路６３０に入力され、Ｖ_ＬＸをロー、Ｖ_ＢＳＴをハイとする出力信号ＨＯＵＴが生成される。

以上がスイッチング回路２００の動作である。このスイッチング回路２００によれば、接地電圧Ｖ_ＧＮＤから中間基準電圧Ｖ_ＩＮＴへのレベルシフトと、中間基準電圧Ｖ_ＩＮＴからスイッチング端子の電圧Ｖ_ＬＸへのレベルシフトの２段階を経由することにより、ＬＸ端子の電圧Ｖ_ＬＸが変動した場合においても、入力信号ＨＩＮを確実に後段に伝えることが可能となる。

本発明は、図５のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

図７は、第１実施例に係るレベルシフト回路６００Ａの回路図である。中間基準電圧生成回路６１０Ａは、第１ダイオードＺＤ_１１および第２ダイオードＤ_１２を含む。第１ダイオードＺＤ_１１は、カソードが接地端子と接続され、アノードが中間ライン６０２と接続される。第２ダイオードＺＤ_１２は、カソードがＬＸ端子と接続され、アノードが中間ライン６０２と接続される。２つのダイオードＺＤ_１１およびＤ_１２は、最低電圧選択回路を形成しており、中間ライン６０２の電圧Ｖ_ＩＮＴは、２つの電圧Ｖ_ＬＸとＶ_ＧＮＤのうち低い電圧を基準にクランプされる。具体的には、Ｖ_ＬＸ＞Ｖ_ＧＮＤのときＶ_ＩＮＴ＝Ｖ_ＧＮＤ＋Ｖ_Ｆとなり、Ｖ_ＬＸ＜Ｖ_ＧＮＤのときＶ_ＩＮＴ＝Ｖ_ＬＸ＋Ｖ_Ｆとなる。

第１ダイオードＺＤ_１１をツェナーダイオードとしてもよい。トランジスタＭ_１１，Ｍ_１２はソースフォロア回路であり、それらのゲート電圧Ｖｇ１，Ｖｇ２はロー側レベルシフタ６２４の出力のハイ電圧すなわちＶ_ＣＣであるから、トランジスタＭ_１１，Ｍ_１２のソース電圧はＶ_ＣＣ－Ｖｇｓとなる。このときの抵抗Ｒ_１２，Ｒ_１４の両端間電圧は、Ｖ_ＣＣ－Ｖｇｓ－Ｖ_ＩＮＴであり、抵抗Ｒ_１２，Ｒ_１４に流れる電流は、それらの抵抗値をＲとして、（Ｖ_ＣＣ－Ｖｇｓ－Ｖ_ＩＮＴ）／Ｒで表される。もし中間基準電圧Ｖ_ＩＮＴが無制限に低下すると、抵抗Ｒ_１２，Ｒ_１４に流れる電流が大きくなり、電力損失が大きくなり、場合によっては、許容電流を超えてしまうおそれもある。

第１ダイオードＺＤ_１１をツェナーダイオードとすることで、中間基準電圧Ｖ_ＩＮＴをＶ_ＧＮＤ－Ｖ_Ｚを下回らないようにクランプすることができる。中間基準電圧Ｖ_ＩＮＴをＶ_ＧＮＤ－Ｖ_Ｚに制限することで、抵抗Ｒ_１２，Ｒ_１４の両端間電圧を制限することができ、ひいてはそれらに流れる電流を制限することができる。

レベルシフト回路６００Ａを含む制御回路は、ＳＯＩ構造を有する半導体基板に集積化される。いわゆる素子分離をＰＮ接合の逆バイアスによって形成する場合、第２ダイオードＤ_１２において、寄生動作が発生するところ、ＳＯＩ構造を採用することにより、寄生動作を防止できる。第２ダイオードＤ_１２を外付けする場合にはその限りでない。

第１シフト回路６２０は、入力信号ＨＩＮを、当該入力信号ＨＩＮのポジエッジ、ネガエッジの一方（ここではポジエッジ）に応じてアサートされるセット信号ＨＩＮ＿Ｅｄｇｅ１と、それらの他方（ここではネガエッジ）に応じてアサートされるリセット信号ＨＩＮ＿Ｅｄｇｅ２に変換し、レベルシフト後のセット信号Ｖｇ１とリセット信号Ｖｇｓ２のペアを、中間信号ＩＮＴとして、第２シフト回路６３０に供給する。

第１シフト回路６２０Ａは、パルス発生器６２２とロー側レベルシフタ６２４を含む。パルス発生器６２２は、入力信号ＨＩＮを受け、その一方のエッジ（たとえばポジエッジ）に応答してアサート（たとえばハイ）されるセット信号ＨＩＮ＿Ｅｄｇｅ１と、入力信号ＨＩＮの他方のエッジ（たとえばネガエッジ）に応答してアサートされるリセット信号ＨＩＮ＿Ｅｄｇｅ２と、を生成する。

ロー側レベルシフタ６２４は、セット信号ＨＩＮ＿Ｅｄｇｅ１およびリセット信号ＨＩＮ＿Ｅｄｇｅ２のローレベルを、Ｖ_ＧＮＤからＶ_ＩＮＴにシフトし、シフト後の信号Ｖｇ１，Ｖｇ２を、中間信号ＩＮＴとして後段の第２シフト回路６３０に供給する。

第２シフト回路６３０は、初段のインバータ６３２，６３４と、後段のインバータ６３６，６３８を含む。初段のインバータ６３２，６３４は、セット信号Ｖｇ１およびリセット信号Ｖｇ２それぞれをレベルシフトし、ＨＶＳＥＴ＿ＩＮ信号およびＨＶＲＥＳＥＴ＿ＩＮ信号を出力する。インバータ６３２は、抵抗Ｒ_１１、トランジスタＭ_１１、抵抗Ｒ_１２を含む。インバータ６３４は、抵抗Ｒ_１３、トランジスタＭ_１２、抵抗Ｒ_１４を含む。

後段のインバータ６３６，６３８は、ＨＶＳＥＴ＿ＩＮ信号、ＨＶＲＥＳＥＴ＿ＩＮ信号を反転する。

ハイサイドドライバ２４０は、フリップフロップ２４２、出力バッファ２４４を含む。フリップフロップ２４２は、ＨＶＳＥＴ＿ＯＵＴ信号に応じてセット、ＨＶＲＥＳＥＴ＿ＯＵＴ信号に応じてリセットされる。出力バッファ２４４は、フリップフロップ２４２の出力に応じてハイサイドトランジスタＭ_１を駆動する。

図８は、図７のレベルシフト回路６００Ａの動作波形図である。中間基準電圧Ｖ_ＩＮＴを利用したレベルシフトを経由することで、ＨＶＳＥＴ＿ＩＮ信号、ＨＶＲＥＳＥＴ＿ＩＮ信号のローレベルが、図４におけるそれよりも低くなり、後段のインバータ６３６，６３８のしきい値Ｖｔｈを確実に下回ることができる。これにより、入力信号ＨＩＮのレベル変化を、後段のハイサイドドライバ２４０に確実に伝達できる。

図９は、第２実施例に係るレベルシフト回路６００Ｂの回路図である。レベルシフト回路６００Ｂは、ラッチ型で構成される。第１シフト回路６２０Ｂは、差動変換回路６２６と、ロー側レベルシフタ６２８を含む。差動変換回路６２６は、入力信号ＨＩＮを一対の差動信号ＨＩＮＰ，ＨＩＮＮに変換する。ロー側レベルシフタ６２８は、差動信号ＨＩＮＰ，ＨＩＮＮを、中間基準電圧ＶＩＮＴをローとする信号Ｖｇ１，Ｖｇ２に変換し、それらを中間信号ＩＮＴとして第２シフト回路６３０に供給する。

第２シフト回路６３０はラッチ型のレベルシフタであり、Ｖｇ１，Ｖｇ２のハイレベルを、Ｖ_ＢＳＴにシフトする。

（用途）
続いて、実施の形態に係るスイッチング回路を用いたＤＣ／ＤＣコンバータを説明する。図１０は、ＤＣ／ＤＣコンバータ５００の回路図である。ＤＣ／ＤＣコンバータ５００は、制御回路４００Ｃと、ハイサイドトランジスタＭ_１、ローサイドトランジスタＭ_２、ブートストラップキャパシタＣ_ＢＳＴ、インダクタＬ_１、出力キャパシタＣ_１、抵抗Ｒ_１１，Ｒ_１２を備える。制御回路４００Ｃは、ひとつの半導体基板に集積化された機能ＩＣである。

このＤＣ／ＤＣコンバータ５００は、定電圧出力であり、図示しない負荷に、所定のレベルに安定化された出力電圧Ｖ_ＯＵＴを供給する。ＤＣ／ＤＣコンバータ５００の出力電圧Ｖ_ＯＵＴは、抵抗Ｒ_２１，Ｒ_２２からなる分圧回路によって分圧される。分圧後のフィードバック信号Ｖ_ＦＢは、フィードバック（ＦＢ）端子に入力される。定電流出力のコンバータでは、出力電流に応じたフィードバック信号Ｖ_ＦＢがフィードバックされる。

パルス変調器４１０は、フィードバック信号Ｖ_ＦＢが目標値Ｖ_ＲＥＦに近づくように、ハイサイドトランジスタＭ_１のオンオフを指示するパルス信号Ｓ_ＰＷＭを生成する。ロジック回路４２０は、パルス信号Ｓ_ＰＷＭに応じて、ハイサイドトランジスタＭ_１、ローサイドトランジスタＭ_２それぞれを制御するためのパルス信号Ｓ_ＰＷＭＨ，Ｓ_ＰＷＭＬを生成する。ハイサイドのパルス信号Ｓ_ＰＷＭＨは、上述のレベルシフト回路６００によってレベルシフトされ、ハイサイドドライバ２４０に供給される。パルス信号Ｓ_ＰＷＭＬはローサイドドライバ２０４に供給される。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
図７において、パルス発生器６２２とロー側レベルシフタ６２４を入れ替えてもよい。すなわち、入力信号ＨＩＮをレベルシフトした後に、エッジに応じた２つの信号Ｖｇ１，Ｖｇ２を生成してもよい。

（第２変形例）
図９においても、差動変換回路６２６とロー側レベルシフタ６２８を入れ替えてもよい。すなわち、入力信号ＨＩＮをレベルシフトした後に、差動信号に変換してもよい。

（第３変形例）
ＤＣ／ＤＣコンバータは、ローサイドトランジスタＭ_２に代えてダイオードを備えるダイオード整流型であってもよい。

（第４変形例）
スイッチング回路２００の用途は、ＤＣ／ＤＣコンバータに限定されない。たとえばスイッチング回路２００は、双方向コンバータ、バッテリの充電回路、モータを駆動するインバータ装置などにも適用可能である。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

Ｍ_１ ハイサイドトランジスタ
Ｍ_２ ローサイドトランジスタ
Ｃ_ＢＳＴ ブートストラップキャパシタ
２００ スイッチング回路
２４０ ハイサイドドライバ
２４２ フリップフロップ
２４４ 出力バッファ
２０４ ローサイドドライバ
２１０ レギュレータ
６００ レベルシフト回路
６０２ 中間ライン
６１０ 中間基準電圧生成回路
ＺＤ_１１ 第１ダイオード
Ｄ_１２ 第２ダイオード
６２０ 第１シフト回路
６２２ パルス発生器
６２４ ロー側レベルシフタ
６２６ 差動変換回路
６２８ ロー側レベルシフタ
６３０ 第２シフト回路
６３２，６３４，６３６，６３８ インバータ
４００ 制御回路
４１０ パルス変調器
Ｄ_１ 整流素子
５００ 降圧ＤＣ／ＤＣコンバータ

Claims (13)

1. 入力端子と、
   スイッチング端子と、
   ブートストラップ端子と、
   前記入力端子と前記スイッチング端子の間に設けられたハイサイドトランジスタと、
   前記スイッチング端子と前記ブートストラップ端子の間に設けられるブートストラップキャパシタと、
   入力信号を、スイッチング端子の電圧をロー、ブートストラップ端子の電圧をハイとする出力信号にレベルシフトするレベルシフト回路と、
   前記出力信号に応じて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
   を備え、
   前記レベルシフト回路は、
   中間ラインと、
   前記スイッチング端子の電圧を受け、それに応じた中間基準電圧を前記中間ラインに発生する中間基準電圧生成回路と、
   前記入力信号を、前記中間基準電圧をローとする中間信号にレベルシフトする第１シフト回路と、
   前記中間信号を、前記ブートストラップ端子の電圧をハイ、前記スイッチング端子の電圧をローとする前記出力信号に変換する第２シフト回路と、
   を含み、
   前記中間基準電圧は、接地電圧と前記スイッチング端子の電圧の低い方に応じていることを特徴とするスイッチング回路。
2. 前記中間基準電圧生成回路は、
   カソードが接地端子と接続され、アノードが前記中間ラインと接続される第１ダイオードと、
   カソードが前記スイッチング端子と接続され、アノードが前記中間ラインと接続される第２ダイオードと、
   を含むことを特徴とする請求項１に記載のスイッチング回路。
3. 前記第１ダイオードはツェナーダイオードであることを特徴とする請求項２に記載のスイッチング回路。
4. ＳＯＩ構造を有する半導体基板に集積化されることを特徴とする請求項１から３のいずれかに記載のスイッチング回路。
5. 前記第１シフト回路は、前記入力信号を、当該入力信号のポジエッジ、ネガエッジの一方に応じてアサートされるセット信号と、それらの他方に応じてアサートされるリセット信号に変換し、レベルシフト後の前記セット信号と前記リセット信号のペアを前記中間信号として、前記第２シフト回路に供給することを特徴とする請求項１から４のいずれかに記載のスイッチング回路。
6. 前記第２シフト回路は、ラッチ型であることを特徴とする請求項１から４のいずれかに記載のスイッチング回路。
7. スイッチング回路を構成する半導体装置であって、
   スイッチング端子およびブートストラップ端子と、
   フィードバック信号が目標値に近づくように、ハイサイドトランジスタのオンオフを指示するパルス信号を生成するパルス変調器と、
   前記パルス信号を、前記スイッチング端子の電圧をロー、前記ブートストラップ端子の電圧をハイとする出力信号にレベルシフトするレベルシフト回路と、
   前記出力信号にもとづいて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
   を備え、
   前記レベルシフト回路は、
   中間ラインと、
   前記スイッチング端子の電圧を受け、それに応じた中間基準電圧を前記中間ラインに発生する中間基準電圧生成回路と、
   前記パルス信号に応じた入力信号を、前記中間基準電圧をローとする中間信号にレベルシフトする第１シフト回路と、
   前記中間信号を、前記ブートストラップ端子の電圧をハイ、前記スイッチング端子の電圧をローとする前記出力信号に変換する第２シフト回路と、
   を含み、
   前記中間基準電圧は、接地電圧と前記スイッチング端子の電圧の低い方に応じていることを特徴とする半導体装置。
8. 前記中間基準電圧生成回路は、
   カソードが接地端子と接続され、アノードが前記中間ラインと接続される第１ダイオードと、
   カソードが前記スイッチング端子と接続され、アノードが前記中間ラインと接続される第２ダイオードと、
   を含むことを特徴とする請求項７に記載の半導体装置。
9. 前記第１ダイオードはツェナーダイオードであることを特徴とする請求項８に記載の半導体装置。
10. ＳＯＩ構造を有する半導体基板に集積化されることを特徴とする請求項７から９のいずれかに記載の半導体装置。
11. 前記第１シフト回路は、前記入力信号を、当該入力信号のポジエッジ、ネガエッジの一方に応じてアサートされるセット信号と、それらの他方に応じてアサートされるリセット信号に変換し、レベルシフト後の前記セット信号と前記リセット信号のペアを前記中間信号として、前記第２シフト回路に供給することを特徴とする請求項７から１０のいずれかに記載の半導体装置。
12. 前記第２シフト回路は、ラッチ型であることを特徴とする請求項７から１０のいずれかに記載の半導体装置。
13. 請求項７から１２のいずれかに記載の半導体装置を備えることを特徴とするＤＣ／ＤＣコンバータ。

Images