JP2012134791A - レベルシフト回路並びにレベルシフト回路を備えたインバータ装置 - Google Patents
レベルシフト回路並びにレベルシフト回路を備えたインバータ装置 Download PDFInfo
- Publication number
- JP2012134791A JP2012134791A JP2010285539A JP2010285539A JP2012134791A JP 2012134791 A JP2012134791 A JP 2012134791A JP 2010285539 A JP2010285539 A JP 2010285539A JP 2010285539 A JP2010285539 A JP 2010285539A JP 2012134791 A JP2012134791 A JP 2012134791A
- Authority
- JP
- Japan
- Prior art keywords
- type
- active layer
- oxide film
- isolation oxide
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】支持体Si基板上にBOX酸化膜を介しN型Si活性層を形成したSOI基板により構成し、分離酸化膜により分離されN型MOSFETを形成する第1のN型Si活性層、分離酸化膜により分離されP型拡散層による拡散抵抗を形成する第2のN型Si活性層、分離酸化膜により分離され上アーム制御電源の一端側に接続する第4のN型Si活性層から構成され、第1のN型Si活性層を形成する分離酸化膜と第4のN型Si活性層を形成する分離酸化膜は、隣接配置されるとともに、N型MOSFETのドレイン電極と拡散抵抗の第一の電極を接続し、拡散抵抗の第2の電極を上アーム制御電源の他端側に接続した。
【選択図】図1
Description
レベルシフト回路は、支持体Si基板上にBOX酸化膜を介しN型Si活性層を形成したSOI基板により構成されるとともに、分離酸化膜により分離されN型MOSFETを形成する第1のN型Si活性層、分離酸化膜により分離されP型拡散層による拡散抵抗を形成する第2のN型Si活性層、分離酸化膜により分離され上アーム制御電源の負極側に接続する第4のN型Si活性層から構成され、第1のN型Si活性層を形成する分離酸化膜と第4のN型Si活性層を形成する分離酸化膜は、隣接配置されるとともに、
N型MOSFETのドレイン電極と拡散抵抗の第一の電極を接続し、拡散抵抗の第2の電極を上アーム制御電源の正極側に接続した。
2:電力用スイッチング素子駆動回路
3:上アーム制御信号発生回路
4:フィルタ
5:ゲート駆動回路
x1:ロジックインバータ
M1:NチャネルFET
R:抵抗
QT1:上アーム電力用スイッチング素子
QB1:下アーム電力用スイッチング素子
DT1、DB1:還流ダイオード
VE:主電源
VCC:下アーム制御電源
VCH:上アーム制御電源
ST:上アーム制御信号
SB:下アーム制御信号
VM:インバータ出力端子
VS:電力用スイッチング素子駆動回路入力端子
Claims (12)
- 支持体Si基板上にBOX酸化膜を介しN型Si活性層を形成したSOI基板によるレベルシフト回路において、
分離酸化膜により分離されN型MOSFETを形成する第1のN型Si活性層、分離酸化膜により分離されP型拡散層による拡散抵抗を形成する第2のN型Si活性層、分離酸化膜により分離され上アーム制御電源の一端側に接続する第4のN型Si活性層から構成され、第1のN型Si活性層を形成する分離酸化膜と第4のN型Si活性層を形成する分離酸化膜は、隣接配置されるとともに、
前記N型MOSFETのドレイン電極と前記拡散抵抗の第一の電極を接続し、前記拡散抵抗の第2の電極を前記上アーム制御電源の他端側に接続したことを特徴とするレベルシフト回路。 - 請求項1に記載のレベルシフト回路において、
第4のN型Si活性層を分離する為の分離酸化膜は、その領域内に第1のN型Si活性層と第2のN型Si活性層と第4のN型Si活性層を有し、かつ第4のN型Si活性層を分離する為の分離酸化膜の外部の第3のN型Si活性層をGNDに接続していることを特徴とするレベルシフト回路。 - 支持体Si基板上にBOX酸化膜を介しN型Si活性層を形成したSOI基板によるレベルシフト回路において、
第1の分離酸化膜により周辺部分と分離されN型MOSFETを形成する第1のN型Si活性層、前記第1の分離酸化膜の外側に第2の分離酸化膜により周辺部分と分離されP型拡散層による拡散抵抗を形成する第2のN型Si活性層、前記第1と、第2のN型Si活性層とともに第3の分離酸化膜により周辺部分と分離され、かつ前記第1と、第2のN型Si活性層と別領域に形成された第4のN型Si活性層から構成され、
前記N型MOSFETのドレイン電極と前記拡散抵抗の第一の電極を接続し、前記拡散抵抗の第2の電極を上アーム制御電源の一端側に接続し、前記第4のN型Si活性層を前記上アーム制御電源に接続したことを特徴とするレベルシフト回路。 - 請求項3に記載のレベルシフト回路において、
前記第3の分離酸化膜の外部に形成された第3のN型Si活性層をGNDに接続することを特徴とするレベルシフト回路。 - 請求項3、請求項4に記載のレベルシフト回路において、
前記第3のN型Si活性層の電位を前記N型MOSFETのドレインとdv/dtが発生したとき、レベルシフト回路が駆動させる駆動回路と電位差の小さい点にとっていることを特徴とするレベルシフト回路。 - 請求項3から請求項5のいずれかに記載のレベルシフト回路において、
前記第3の分離酸化膜が複数本あることを特徴とするレベルシフト回路。 - 支持体Si基板上にBOX酸化膜を介しN型Si活性層を形成したSOI基板によるレベルシフト回路において、
第1の分離酸化膜により周辺部分と分離されN型MOSFETを形成した第1のN型Si活性層、第2の分離酸化膜により周辺部分と分離されP型拡散層による拡散抵抗を形成した第2のN型Si活性層、前記第1の分離酸化膜を囲む第3の分離酸化膜により周辺部分と分離された第3のN型Si活性層から構成され、
前記N型MOSFETのドレイン電極と前記拡散抵抗の第1の電極を接続し、前記拡散抵抗の第2の電極を上アーム制御電源の一端側に接続し、前記第3のN型Si活性層を前記上アーム制御電源の他端側に接続したことを特徴とするレベルシフト回路。 - GND間に接続された主電源と、第1の電力用スイッチング素子と、第2の電力用スイッチング素子を含む直列回路、前記第1の電力用スイッチング素子と第2の電力用スイッチング素子の接続点に負極を接続する上アーム制御電源、該上アーム制御電源を電源とし前記第1の電力用スイッチング素子を駆動する駆動回路、前記上アーム制御電源の正極とGND間に接続された抵抗とFETを含み、抵抗とFETの接続点電位を前記駆動回路の入力信号として与えるレベルシフト回路、該レベルシフト回路の前記FETに制御信号を与える制御信号発生回路とから構成されるインバータ装置において、
前記レベルシフト回路は、支持体Si基板上にBOX酸化膜を介しN型Si活性層を形成したSOI基板により構成されるとともに、
分離酸化膜により分離されN型MOSFETを形成する第1のN型Si活性層、分離酸化膜により分離されP型拡散層による拡散抵抗を形成する第2のN型Si活性層、分離酸化膜により分離され前記上アーム制御電源の負極側に接続する第4のN型Si活性層から構成され、第1のN型Si活性層を形成する分離酸化膜と第4のN型Si活性層を形成する分離酸化膜は、隣接配置されるとともに、
前記N型MOSFETのドレイン電極と前記拡散抵抗の第一の電極を接続し、前記拡散抵抗の第2の電極を前記上アーム制御電源の正極側に接続したことを特徴とするインバータ装置。 - 請求項8に記載のインバータ装置において、
第4のN型Si活性層を分離する為の分離酸化膜は、その領域内に第1のN型Si活性層と第2のN型Si活性層と第4のN型Si活性層を有し、かつ第4のN型Si活性層を分離する為の分離酸化膜の外部の第3のN型Si活性層をGNDに接続していることを特徴とするインバータ装置。 - GND間に接続された主電源と、第1の電力用スイッチング素子と、第2の電力用スイッチング素子を含む直列回路、前記第1の電力用スイッチング素子と第2の電力用スイッチング素子の接続点に負極を接続する上アーム制御電源、該上アーム制御電源を電源とし前記第1の電力用スイッチング素子を駆動する駆動回路、前記上アーム制御電源の正極とGND間に接続された抵抗とFETを含み、抵抗とFETの接続点電位を前記駆動回路の入力信号として与えるレベルシフト回路、該レベルシフト回路の前記FETに制御信号を与える制御信号発生回路とから構成されるインバータ装置において、
前記レベルシフト回路は、支持体Si基板上にBOX酸化膜を介しN型Si活性層を形成したSOI基板により構成されるとともに、
第1の分離酸化膜により周辺部分と分離されN型MOSFETを形成する第1のN型Si活性層、前記第1の分離酸化膜の外側に第2の分離酸化膜により周辺部分と分離されP型拡散層による拡散抵抗を形成する第2のN型Si活性層、前記第1と、第2のN型Si活性層とともに第3の分離酸化膜により周辺部分と分離され、かつ前記第1と、第2のN型Si活性層と別領域に形成された第4のN型Si活性層から構成され、
前記N型MOSFETのドレイン電極と前記拡散抵抗の第一の電極を接続し、前記拡散抵抗の第2の電極を前記上アーム制御電源の正極側に接続し、前記第4のN型Si活性層を前記第2の高圧電源の負極側に接続したことを特徴とするインバータ装置。 - 請求項10に記載のインバータ装置において、
前記第3の分離酸化膜の外部に形成された第3のN型Si活性層をGNDすることを特徴とするインバータ装置。 - GND間に接続された主電源と、第1の電力用スイッチング素子と、第2の電力用スイッチング素子を含む直列回路、前記第1の電力用スイッチング素子と第2の電力用スイッチング素子の接続点に負極を接続する上アーム制御電源、該上アーム制御電源を電源とし前記第1の電力用スイッチング素子を駆動する駆動回路、前記上アーム制御電源の正極とGND間に接続された抵抗とFETを含み、抵抗とFETの接続点電位を前記駆動回路の入力信号として与えるレベルシフト回路、該レベルシフト回路の前記FETに制御信号を与える制御信号発生回路とから構成されるインバータ装置において、
前記レベルシフト回路は、支持体Si基板上にBOX酸化膜を介しN型Si活性層を形成したSOI基板により構成されるとともに、
第1の分離酸化膜により周辺部分と分離されN型MOSFETを形成した第1のN型Si活性層、第2の分離酸化膜により周辺部分と分離されP型拡散層による拡散抵抗を形成した第2のN型Si活性層、前記第1の分離酸化膜を囲む第3の分離酸化膜により周辺部分と分離された第3のN型Si活性層から構成され、
前記N型MOSFETのドレイン電極と前記拡散抵抗の第1の電極を接続し、前記拡散抵抗の第2の電極を前記上アーム制御電源の正極側に接続し、前記第3のN型Si活性層を前記上アーム制御電源の負極側に接続したことを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010285539A JP5422549B2 (ja) | 2010-12-22 | 2010-12-22 | レベルシフト回路並びにレベルシフト回路を備えたインバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010285539A JP5422549B2 (ja) | 2010-12-22 | 2010-12-22 | レベルシフト回路並びにレベルシフト回路を備えたインバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012134791A true JP2012134791A (ja) | 2012-07-12 |
JP5422549B2 JP5422549B2 (ja) | 2014-02-19 |
Family
ID=46649848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010285539A Active JP5422549B2 (ja) | 2010-12-22 | 2010-12-22 | レベルシフト回路並びにレベルシフト回路を備えたインバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5422549B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014158192A (ja) * | 2013-02-18 | 2014-08-28 | Mitsubishi Electric Corp | 駆動回路 |
JP2016025407A (ja) * | 2014-07-17 | 2016-02-08 | 富士電機株式会社 | 半導体装置および電力変換装置 |
US9264022B2 (en) | 2013-04-18 | 2016-02-16 | Sharp Kabushiki Kaisha | Level shift circuit |
JP2019134595A (ja) * | 2018-01-31 | 2019-08-08 | ローム株式会社 | スイッチング回路、半導体装置、dc/dcコンバータ |
CN111130533A (zh) * | 2020-01-10 | 2020-05-08 | 电子科技大学 | 一种高速高dv/dt抑制能力的电平位移器电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172366A (ja) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | レベルシフト回路及びこれを用いたインバータ装置 |
JP2000286687A (ja) * | 1999-03-31 | 2000-10-13 | Toshiba Corp | レベルシフト回路及びインバータ装置 |
JP2001015590A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 半導体集積回路 |
JP2006165357A (ja) * | 2004-12-09 | 2006-06-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009176814A (ja) * | 2008-01-22 | 2009-08-06 | Denso Corp | 半導体装置 |
-
2010
- 2010-12-22 JP JP2010285539A patent/JP5422549B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172366A (ja) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | レベルシフト回路及びこれを用いたインバータ装置 |
JP2000286687A (ja) * | 1999-03-31 | 2000-10-13 | Toshiba Corp | レベルシフト回路及びインバータ装置 |
JP2001015590A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 半導体集積回路 |
JP2006165357A (ja) * | 2004-12-09 | 2006-06-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009176814A (ja) * | 2008-01-22 | 2009-08-06 | Denso Corp | 半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014158192A (ja) * | 2013-02-18 | 2014-08-28 | Mitsubishi Electric Corp | 駆動回路 |
US9264022B2 (en) | 2013-04-18 | 2016-02-16 | Sharp Kabushiki Kaisha | Level shift circuit |
JP2016025407A (ja) * | 2014-07-17 | 2016-02-08 | 富士電機株式会社 | 半導体装置および電力変換装置 |
JP2019134595A (ja) * | 2018-01-31 | 2019-08-08 | ローム株式会社 | スイッチング回路、半導体装置、dc/dcコンバータ |
JP7032154B2 (ja) | 2018-01-31 | 2022-03-08 | ローム株式会社 | スイッチング回路、半導体装置、dc/dcコンバータ |
CN111130533A (zh) * | 2020-01-10 | 2020-05-08 | 电子科技大学 | 一种高速高dv/dt抑制能力的电平位移器电路 |
CN111130533B (zh) * | 2020-01-10 | 2023-03-24 | 电子科技大学 | 一种高速高dv/dt抑制能力的电平位移器电路 |
Also Published As
Publication number | Publication date |
---|---|
JP5422549B2 (ja) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102287060B1 (ko) | 하이 측 전력 트랜지스터들을 구동하기 위한 통합된 하이 측 게이트 구동기 구조 및 회로 | |
US5892260A (en) | SOI-type semiconductor device with variable threshold voltages | |
US5767562A (en) | Dielectrically isolated power IC | |
JP5422549B2 (ja) | レベルシフト回路並びにレベルシフト回路を備えたインバータ装置 | |
JP6384201B2 (ja) | 集積回路装置及び電子機器 | |
JP6184137B2 (ja) | 電力管理チップ及びそれを備える電力管理装置 | |
WO2013039135A1 (ja) | 高耐圧半導体装置 | |
JP5353016B2 (ja) | 半導体装置 | |
KR20100115220A (ko) | 인버터와 그 제조방법 및 인버터를 포함하는 논리회로 | |
JP2010016177A (ja) | 静電気放電保護素子 | |
JP2018018977A (ja) | 半導体装置およびその製造方法 | |
US7791139B2 (en) | Integrated circuit including a semiconductor assembly in thin-SOI technology | |
JP5293831B2 (ja) | 高耐圧半導体装置および駆動回路 | |
JP2012134317A (ja) | 半導体装置 | |
US11742356B2 (en) | Semiconductor device | |
TW201722042A (zh) | 具有低臨界電壓電晶體的功率轉換器 | |
JP2007243585A (ja) | パワーデバイスの駆動回路 | |
JP2010154721A (ja) | 半導体装置 | |
JP5332112B2 (ja) | 高耐圧横型mosfet | |
JP2007127992A (ja) | 駆動用ic及び表示装置 | |
JP2008263088A (ja) | 半導体装置 | |
US20060181313A1 (en) | Transistor logic circuit | |
US10615132B2 (en) | Integrated circuit capable of operating at very high voltage and method of fabricating same | |
JP2906532B2 (ja) | 多層配線半導体集積回路 | |
JP2010028040A (ja) | Mosトランジスタ、cmos及びこれを用いたモータ駆動用半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5422549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |