JP2008263088A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008263088A JP2008263088A JP2007105213A JP2007105213A JP2008263088A JP 2008263088 A JP2008263088 A JP 2008263088A JP 2007105213 A JP2007105213 A JP 2007105213A JP 2007105213 A JP2007105213 A JP 2007105213A JP 2008263088 A JP2008263088 A JP 2008263088A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- substrate
- nmos
- pmos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 239000002344 surface layer Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 46
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
- H01L27/0222—Charge pumping, substrate bias generation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】装置全体における耐圧を向上させることができる、半導体装置を提供する。
【解決手段】半導体装置１は、たとえば、ＳＯＩ基板３１を基体とする半導体チップ２を備えている。ＳＯＩ基板３１の表層部には、たとえば、ｐＭＯＳおよびｎＭＯＳが形成されている。半導体装置１では、ＳＯＩ基板３１の裏面の電位（基板電位）がグランド電位と高圧電源電位との間の中間電位に制御される。これにより、基板電位をグランド電位にしたときと比較して、ｐＭＯＳを高耐圧化することができる。また、基板電位を電源電位にしたときと比較して、ｎＭＯＳを高耐圧化することができる。その結果、従来の半導体装置と比較して、装置全体における耐圧を向上させることができる。
【選択図】図３
【解決手段】半導体装置１は、たとえば、ＳＯＩ基板３１を基体とする半導体チップ２を備えている。ＳＯＩ基板３１の表層部には、たとえば、ｐＭＯＳおよびｎＭＯＳが形成されている。半導体装置１では、ＳＯＩ基板３１の裏面の電位（基板電位）がグランド電位と高圧電源電位との間の中間電位に制御される。これにより、基板電位をグランド電位にしたときと比較して、ｐＭＯＳを高耐圧化することができる。また、基板電位を電源電位にしたときと比較して、ｎＭＯＳを高耐圧化することができる。その結果、従来の半導体装置と比較して、装置全体における耐圧を向上させることができる。
【選択図】図３
Description
本発明は、ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）およびｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）が混載された半導体装置に関し、とくに、ｐＭＯＳおよびｎＭＯＳがＳＯＩ（Silicon On Insulator）基板上に混載された半導体装置に関する。
完全誘電体分離技術は、ＰＤＰ（プラズマディスプレイパネル）用ＩＣや車載アプリケーション用ＩＣなどの半導体装置に使用されている。
このような半導体装置として、たとえば、ＳＯＩ基板の表層部（シリコン層）に、そのＳＯＩ基板の表面から深く掘り下げて形成されたディープトレンチが形成され、このディープトレンチによりｐＭＯＳおよびｎＭＯＳが分離（ＤＴＩ：Deep Trench Isolation）された構造のものがある。
特開２００６−５３７５号公報
このような半導体装置として、たとえば、ＳＯＩ基板の表層部（シリコン層）に、そのＳＯＩ基板の表面から深く掘り下げて形成されたディープトレンチが形成され、このディープトレンチによりｐＭＯＳおよびｎＭＯＳが分離（ＤＴＩ：Deep Trench Isolation）された構造のものがある。
本発明の目的は、ｐＭＯＳおよびｎＭＯＳがそれぞれ適当な耐圧を有することにより、装置全体における耐圧の向上が図られた、半導体装置を提供することである。
前記の目的を達成するための請求項１記載の発明は、半導体基板と、前記半導体基板の表層部に形成されるｐＭＯＳと、前記半導体基板の表層部に形成され、電源とグランドとの間で前記ｐＭＯＳと直列に接続されるｎＭＯＳと、前記半導体基板の裏面の電位を、グランド電位よりも高く、前記電源の電位よりも低い中間電位に制御するための基板電位制御回路とを含む、半導体装置である。
半導体基板上のｐＭＯＳおよびｎＭＯＳは、それぞれ異なる耐圧特性を有する。ｐＭＯＳおよびｎＭＯＳの耐圧特性は、半導体基板の裏面の電位（基板電位）に依存することが一般に知られている。すなわち、図７に示すように、ｐＭＯＳは、基板電位が低いと耐圧が低く、基板電位が高いと耐圧が高いといった特性を有している。一方、ｎＭＯＳは、基板電位が低いと耐圧が高く、基板電位が高いと素子耐圧が低いといった特性を有している。
そのため、共通の半導体基板にｐＭＯＳとｎＭＯＳとを混載した半導体装置（半導体チップ）では、基板電位をグランド電位にすると、半導体装置全体における耐圧（半導体装置上のｐＭＯＳおよびｎＭＯＳにブレークダウンが発生しない最大電圧）がｐＭＯＳの耐圧となる。また、基板電位を高圧電源電位にすると、半導体装置全体における耐圧がｎＭＯＳの耐圧となる。すなわち、半導体装置全体における耐圧は、基板電位をグランド電位としたときのｐＭＯＳの耐圧または基板電位を高圧電源電位としたときのｎＭＯＳの耐圧以上にはならない。
請求項１記載の構成によれば、ｐＭＯＳおよびｎＭＯＳが混載された半導体基板の裏面の電位（基板電位）が、グランド電位と電源の電位（電源電位）との間の中間電位に制御される。これにより、半導体基板の電位をグランド電位にしたときと比較して、ｐＭＯＳを高耐圧化することができる。また、基板電位を電源電位にしたときと比較して、ｎＭＯＳを高耐圧化することができる。その結果、従来の半導体装置と比較して、装置全体における耐圧を向上させることができる。
なお、請求項２に記載のように、前記ｐＭＯＳのドレインが電源に接続され、前記ｎＭＯＳのソースが前記グランドに接続され、前記ｐＭＯＳのソースと前記ｎＭＯＳのドレインとが接続されていてもよい。
請求項３記載の発明は、前記基板電位制御回路は、一端が前記電源に接続され、他端が前記グランドに接続される抵抗と、前記抵抗の途中部と前記半導体基板の裏面とを電気的に接続するための接続線とを備えている、請求項１または２に記載の半導体装置である。
請求項３記載の発明は、前記基板電位制御回路は、一端が前記電源に接続され、他端が前記グランドに接続される抵抗と、前記抵抗の途中部と前記半導体基板の裏面とを電気的に接続するための接続線とを備えている、請求項１または２に記載の半導体装置である。
この構成によれば、抵抗の一端が電源に接続され、その他端が接地（グランドに接続）されているので、抵抗の途中部と半導体基板とを接続線で接続することにより、基板電位をグランド電位と電源電位との間の中間電位にすることができる。
また、基板電位（接続線が接続される途中部の電位）は、抵抗の一端から接続線が接続される途中部までの抵抗値とその途中部から抵抗の他端までの抵抗値との比に依存する。したがって、抵抗における接続線の接続位置（途中部の位置）を適切に設定することにより、基板電位をｐＭＯＳの耐圧とｎＭＯＳの耐圧とが一致するような電位にすることができる。これにより、装置全体における耐圧のさらなる向上を図ることができる。
また、基板電位（接続線が接続される途中部の電位）は、抵抗の一端から接続線が接続される途中部までの抵抗値とその途中部から抵抗の他端までの抵抗値との比に依存する。したがって、抵抗における接続線の接続位置（途中部の位置）を適切に設定することにより、基板電位をｐＭＯＳの耐圧とｎＭＯＳの耐圧とが一致するような電位にすることができる。これにより、装置全体における耐圧のさらなる向上を図ることができる。
請求項４記載の発明は、前記基板電位制御回路は、前記半導体基板上に形成され、ゲートおよびドレインが前記電源に接続され、ソースが電圧出力端子に接続される自己帰還用ｐＭＯＳと、前記半導体基板上に形成され、ゲートおよびソースが前記グランドに接続され、ドレインが前記電圧出力端子に接続される自己帰還用ｎＭＯＳと、前記電圧出力端子と前記半導体基板の裏面とを電気的に接続するための接続線とを備えている、請求項１または２に記載の半導体装置である。
なお、前記自己帰還用ｐＭＯＳの耐圧は、同じ基板電位における前記ｐＭＯＳの耐圧よりも低い。また、自己帰還用ｎＭＯＳの耐圧は、同じ基板電位における前記ｎＭＯＳの耐圧よりも低い。
この構成によれば、自己帰還用ｐＭＯＳに２次降伏に即したリーク電流が発生すると、電圧出力端子の電位が電源電位側にシフトし、基板電位が電源電位側にシフトする。基板電位が電源電位側にシフトすると、ｐＭＯＳの耐圧が上がるので、ｐＭＯＳにおけるブレークダウンの発生を防止することができる。一方、基板電位が電源電位側にシフトすると、ｎＭＯＳおよび自己帰還用ｎＭＯＳの耐圧が下がる。しかし、ｎＭＯＳにおけるブレークダウンの発生よりも前に、自己帰還用ｎＭＯＳに２次降伏に即したリーク電流が発生し、これにより、電圧出力端子の電位がグランド側にシフトし、基板電位がグランド側にシフトする。その結果、ｎＭＯＳの耐圧が上がるので、ｎＭＯＳにおけるブレークダウンの発生を防止することができる。よって、装置全体における耐圧のさらなる向上を図ることができる。
この構成によれば、自己帰還用ｐＭＯＳに２次降伏に即したリーク電流が発生すると、電圧出力端子の電位が電源電位側にシフトし、基板電位が電源電位側にシフトする。基板電位が電源電位側にシフトすると、ｐＭＯＳの耐圧が上がるので、ｐＭＯＳにおけるブレークダウンの発生を防止することができる。一方、基板電位が電源電位側にシフトすると、ｎＭＯＳおよび自己帰還用ｎＭＯＳの耐圧が下がる。しかし、ｎＭＯＳにおけるブレークダウンの発生よりも前に、自己帰還用ｎＭＯＳに２次降伏に即したリーク電流が発生し、これにより、電圧出力端子の電位がグランド側にシフトし、基板電位がグランド側にシフトする。その結果、ｎＭＯＳの耐圧が上がるので、ｎＭＯＳにおけるブレークダウンの発生を防止することができる。よって、装置全体における耐圧のさらなる向上を図ることができる。
そのうえ、自己帰還用ｐＭＯＳおよび自己帰還用ｎＭＯＳからなる基板電位制御回路は、回路面積が小さいので、半導体装置のサイズアップを回避することができるという利点を有する。また、消費電流が小さいという利点も有する。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構成を模式的に示す断面図である。
半導体装置１は、たとえば、ＳＯＩ基板３１（図３参照）を基体とする半導体チップ２を備えている。ＳＯＩ基板３１の表層部（シリコン層）には、たとえば、後述するＰＤＰ用スキャンドライバ回路１０が形成されている。また、ＳＯＩ基板３１の表面上には、後述する抵抗分割回路３０が形成されている。半導体チップ２の最表面には、ＰＤＰ用スキャンドライバ回路１０との電気接続のための複数のメインパッド（図示せず）と、抵抗分割回路３０との電気接続のための３つの基板電位制御用パッド（図示せず）とが配置されている。
図１は、本発明の一実施形態に係る半導体装置の構成を模式的に示す断面図である。
半導体装置１は、たとえば、ＳＯＩ基板３１（図３参照）を基体とする半導体チップ２を備えている。ＳＯＩ基板３１の表層部（シリコン層）には、たとえば、後述するＰＤＰ用スキャンドライバ回路１０が形成されている。また、ＳＯＩ基板３１の表面上には、後述する抵抗分割回路３０が形成されている。半導体チップ２の最表面には、ＰＤＰ用スキャンドライバ回路１０との電気接続のための複数のメインパッド（図示せず）と、抵抗分割回路３０との電気接続のための３つの基板電位制御用パッド（図示せず）とが配置されている。
半導体チップ２は、ダイパッド３にダイボンディングされている。ダイパッド３の周囲には、複数のリード４が整列して設けられている。半導体チップ２の表面のメインパッドは、ボンディングワイヤ５を介してリード４と電気的に接続されている。また、半導体チップ２の表面の基板電位制御用パッドは、そのうちの２つがボンディングワイヤ５を介してリード４と電気的に接続され、残りの１つが接続線６を介してダイパッド３と電気的に接続されている。
そして、半導体チップ２は、ダイパッド３、リード４、ボンディングワイヤ５および接続線６とともに、樹脂パッケージ７により封止されている。リード４の一部は、樹脂パッケージ７から露出し、プリント配線基板との接続のための外部接続部（アウターリード部）として機能する。
図２は、ＰＤＰ用スキャンドライバ回路の回路図である。
図２は、ＰＤＰ用スキャンドライバ回路の回路図である。
ＰＤＰ用スキャンドライバ回路１０は、低電圧信号回路１１、レベルシフト回路１２および出力回路１３を備えている。
低電圧信号回路１１は、動作電圧５Ｖで動作し、信号ＩＮ１，ＩＮ２，ＩＮ３を出力する。信号ＩＮ１，ＩＮ３は、同位相でＨｉ（ハイレベル）／Ｌｏ（ローレベル）が切り替わり、信号ＩＮ２は、信号ＩＮ１，ＩＮ３と逆位相でＨｉ／Ｌｏが切り替わる。
低電圧信号回路１１は、動作電圧５Ｖで動作し、信号ＩＮ１，ＩＮ２，ＩＮ３を出力する。信号ＩＮ１，ＩＮ３は、同位相でＨｉ（ハイレベル）／Ｌｏ（ローレベル）が切り替わり、信号ＩＮ２は、信号ＩＮ１，ＩＮ３と逆位相でＨｉ／Ｌｏが切り替わる。
レベルシフト回路１２は、２つのｐＭＯＳ１４，１５と、２つのｎＭＯＳ１６，１７とを備えている。ｐＭＯＳ１４，１５のドレインは、半導体チップ２（図１参照）の最表面に配置されたメインパッドを介して、高圧電源ＶＤＤに接続される。ｎＭＯＳ１６，１７のソースは、メインパッドを介して、グランドＧＮＤに接続（接地）される。ｐＭＯＳ１４のソースとｎＭＯＳ１６のドレインとは、接続点１８で接続されている。また、ｐＭＯＳ１５のソースとｎＭＯＳ１７のドレインとは、接続点１９で接続されている。ｐＭＯＳ１４のゲートは、ｐＭＯＳ１５とｎＭＯＳ１７との接続点１９に接続されている。ｐＭＯＳ１５のゲートは、ｐＭＯＳ１４とｎＭＯＳ１６との接続点１８に接続されている。
出力回路１３は、ｐＭＯＳ２０およびｎＭＯＳ２１を備えている。ｐＭＯＳ２０のドレインは、メインパッドを介して、高圧電源ＶＤＤに接続される。ｎＭＯＳ２１のソースは、メインパッドを介して、グランドＧＮＤに接続される。ｐＭＯＳ２０のソースとｎＭＯＳ２１のドレインとは、接続点２２で接続されている。この接続点２２は、出力端子２３に接続されている。また、ｐＭＯＳ２０のゲートは、ｐＭＯＳ１５とｎＭＯＳ１７との接続点１９に接続されている。
低電圧信号回路１１からの信号ＩＮ１は、レベルシフト回路１２のｎＭＯＳ１６のゲートに入力される。低電圧信号回路１１からの信号ＩＮ２は、レベルシフト回路１２のｎＭＯＳ１７のゲートに入力される。また、低電圧信号回路１１からの信号ＩＮ３は、出力回路１３のｎＭＯＳ２１のゲートに入力される。
ｎＭＯＳ１６のゲートに入力される信号ＩＮ１およびｎＭＯＳ２１のゲートに入力される信号ＩＮ３がＬｏからＨｉに切り替わり、これと同時にｎＭＯＳ１７のゲートに入力される信号ＩＮ２がＨｉからＬｏに切り替わると、ｎＭＯＳ１６およびｎＭＯＳ２１がオンになり、ｎＭＯＳ１７がオフになる。ｎＭＯＳ１６がオンになると、接続点１８の電位がグランド電位（０Ｖ）になり、ｐＭＯＳ１５がオンになる。ｐＭＯＳ１５がオンになると、接続点１９の電位が高圧電源電位（たとえば、２００Ｖ）になり、ｐＭＯＳ２０がオフになる。その結果、接続点２２の電位がグランド電位になり、出力端子２３からローレベル信号が出力される。
ｎＭＯＳ１６のゲートに入力される信号ＩＮ１およびｎＭＯＳ２１のゲートに入力される信号ＩＮ３がＬｏからＨｉに切り替わり、これと同時にｎＭＯＳ１７のゲートに入力される信号ＩＮ２がＨｉからＬｏに切り替わると、ｎＭＯＳ１６およびｎＭＯＳ２１がオンになり、ｎＭＯＳ１７がオフになる。ｎＭＯＳ１６がオンになると、接続点１８の電位がグランド電位（０Ｖ）になり、ｐＭＯＳ１５がオンになる。ｐＭＯＳ１５がオンになると、接続点１９の電位が高圧電源電位（たとえば、２００Ｖ）になり、ｐＭＯＳ２０がオフになる。その結果、接続点２２の電位がグランド電位になり、出力端子２３からローレベル信号が出力される。
一方、ｎＭＯＳ１６のゲートに入力される信号ＩＮ１およびｎＭＯＳ２１のゲートに入力される信号ＩＮ３がＨｉからＬｏに切り替わり、これと同時にｎＭＯＳ１７のゲートに入力される信号ＩＮ２がＬｏからＨｉに切り替わると、ｎＭＯＳ１６およびｎＭＯＳ２１がオフになり、ｎＭＯＳ１７がオンになる。ｎＭＯＳ１７がオンになると、接続点１９の電位がグランド電位になり、ｐＭＯＳ１４がオンになる。ｐＭＯＳ１４がオンになると、接続点１８の電位が高圧電源電位になり、ｐＭＯＳ１５がオフになる。また、接続点１９の電位がグランド電位になると、ｐＭＯＳ２０がオンになる。その結果、接続点２２の電位が高圧電源電位になり、出力端子２３からハイレベル信号が出力される。
図３は、抵抗分割回路の模式的な平面図である。また、図４は、図３に示す抵抗分割回路の回路図である。
抵抗分割回路３０は、矩形状のＳＯＩ基板３１の表面上に、その周縁に沿って形成されている。この抵抗分割回路３０は、高抵抗導電性材料（たとえば、ポリシリコン）からなる抵抗線３２と、低抵抗導電性材料（たとえば、Ａｕ、Ｃｕ、Ａｌなど、一般的にボンディングワイヤに使用されている材料）からなる短絡線３３とを備えている。
抵抗分割回路３０は、矩形状のＳＯＩ基板３１の表面上に、その周縁に沿って形成されている。この抵抗分割回路３０は、高抵抗導電性材料（たとえば、ポリシリコン）からなる抵抗線３２と、低抵抗導電性材料（たとえば、Ａｕ、Ｃｕ、Ａｌなど、一般的にボンディングワイヤに使用されている材料）からなる短絡線３３とを備えている。
抵抗線３２は、平面視において、一端がＳＯＩ基板３１の一角部近傍に配置され、ＳＯＩ基板３１の周縁に沿って延び、その一端が配置された一角部近傍に他端が配置されている。抵抗線３２の一端は、半導体チップ２（図１参照）の最表面に配置された基板電位制御用パッドを介して、高圧電源ＶＤＤに接続される。また、抵抗線３２の他端は、基板電位制御用パッドを介して、グランドＧＮＤに接続される。さらに、抵抗線３２の中間部３４は、基板電位制御用パッドと電気的に接続されており、この基板電位制御用パッドに接続される接続線６およびダイパッド３を介して、ＳＯＩ基板３１の裏面と電気的に接続されている。したがって、ＳＯＩ基板３１の裏面の電位（基板電位）は、抵抗線３２の中間部３４の電位と同電位になる。
短絡線３３は、抵抗線３２の内側において、抵抗線３２と平行をなして配設されている。短絡線３３の一端は、抵抗線３２の一端に接続されている。また、短絡線３３の他端は、抵抗線３２の他端に接続されている。さらに、短絡線３３は、抵抗線３２の途中３箇所に、それぞれ接続部３５，３６，３７を介して接続されている。接続部３５，３６，３７は、抵抗線３２をほぼ４等分する各位置に接続されている。
短絡線３３を切断することにより、抵抗線３２の中間部３４の電位を変更することができる。すなわち、短絡線３３の一端と接続部３５との間、接続部３５と接続部３６との間、接続部３６と接続部３７との間、および接続部３７と短絡線３３の他端との間の各間において、短絡線３３を切断することにより、抵抗線３２の中間部３４の電位を高圧電源電位のほぼ１／２の電位にすることができる。また、接続部３５と接続部３６との間のみにおいて、短絡線３３を切断することにより、抵抗線３２の中間部３４の電位を高圧電源電位のほぼ２／３の電位にすることができる。さらにまた、接続部３６と接続部３７との間のみにおいて、短絡線３３を切断することにより、抵抗線３２の中間部３４の電位を高圧電源電位のほぼ１／３の電位にすることができる。
短絡線３３は、少なくとも１箇所で切断される。これにより、抵抗線３２の中間部３４の電位は、グランド電位と高圧電源電位との間の中間電位にされる。そのため、この半導体装置１では、中間部３４の電位と同電位である基板電位がグランド電位と高圧電源電位との間の中間電位に制御される。これにより、基板電位をグランド電位にしたときと比較して、ＰＤＰ用スキャンドライバ回路１０に含まれるｐＭＯＳ１４，１５，２０を高耐圧化することができる。また、基板電位を電源電位にしたときと比較して、ＰＤＰ用スキャンドライバ回路１０に含まれるｎＭＯＳ１６，１７，２１を高耐圧化することができる。その結果、従来の半導体装置と比較して、装置全体における耐圧を向上させることができる。
また、短絡線３３を適当に切断して、基板電位をｐＭＯＳ１４，１５，２０の耐圧とｎＭＯＳ１６，１７，２１の耐圧とが一致するような電位にすることにより、装置全体における耐圧のさらなる向上を図ることができる。
しかも、抵抗分割回路３０は、ＳＯＩ基板３１の周縁に形成されている。これにより、抵抗分割回路３０を設けることによる半導体チップ２のサイズの増大を回避することができる。ただし、抵抗分割回路３０を必ずしもＳＯＩ基板３１の周縁に形成しなければならないわけではなく、ＳＯＩ基板３１の周縁以外に空きスペース（素子などが形成されていないスペース）があれば、その空きスペースに抵抗分割回路３０を形成することにより、抵抗分割回路３０を設けることによる半導体チップ２のサイズの増大を回避することができる。
しかも、抵抗分割回路３０は、ＳＯＩ基板３１の周縁に形成されている。これにより、抵抗分割回路３０を設けることによる半導体チップ２のサイズの増大を回避することができる。ただし、抵抗分割回路３０を必ずしもＳＯＩ基板３１の周縁に形成しなければならないわけではなく、ＳＯＩ基板３１の周縁以外に空きスペース（素子などが形成されていないスペース）があれば、その空きスペースに抵抗分割回路３０を形成することにより、抵抗分割回路３０を設けることによる半導体チップ２のサイズの増大を回避することができる。
図５は、半導体チップの他の構成を示す模式的な平面図である。
この半導体チップ２では、抵抗分割回路３０に代えて、半導体チップ２の基体をなすＳＯＩ基板３１の表層部（シリコン層）の表層部に、基板電位を自己帰還的に制御するための自己帰還回路４０が形成されている。
半導体チップ２の最表面には、自己帰還回路４０との電気接続のための３つの基板電位制御用パッド（図示せず）とが配置されている。基板電位制御用パッドは、そのうちの２つがボンディングワイヤ５（図１参照）を介してリード４（図１参照）と電気的に接続され、残りの１つが接続線６を介してダイパッド３（図１参照）と電気的に接続されている。
この半導体チップ２では、抵抗分割回路３０に代えて、半導体チップ２の基体をなすＳＯＩ基板３１の表層部（シリコン層）の表層部に、基板電位を自己帰還的に制御するための自己帰還回路４０が形成されている。
半導体チップ２の最表面には、自己帰還回路４０との電気接続のための３つの基板電位制御用パッド（図示せず）とが配置されている。基板電位制御用パッドは、そのうちの２つがボンディングワイヤ５（図１参照）を介してリード４（図１参照）と電気的に接続され、残りの１つが接続線６を介してダイパッド３（図１参照）と電気的に接続されている。
図６は、図５に示す自己帰還回路の回路図である。
自己帰還回路４０は、ｐＭＯＳ４１およびｎＭＯＳ４２を備えている。ｐＭＯＳ４１のゲートおよびドレインは、基板電位制御用パッドを介して、高圧電源ＶＤＤに接続される。ｎＭＯＳ４２のゲートおよびソースは、基板電位制御用パッドを介して、グランドＧＮＤに接続される。ｐＭＯＳ４１のソースとｎＭＯＳ４２のドレインとは、接続点４３で接続されている。この接続点４３は、電圧出力端子４４に接続されている。
自己帰還回路４０は、ｐＭＯＳ４１およびｎＭＯＳ４２を備えている。ｐＭＯＳ４１のゲートおよびドレインは、基板電位制御用パッドを介して、高圧電源ＶＤＤに接続される。ｎＭＯＳ４２のゲートおよびソースは、基板電位制御用パッドを介して、グランドＧＮＤに接続される。ｐＭＯＳ４１のソースとｎＭＯＳ４２のドレインとは、接続点４３で接続されている。この接続点４３は、電圧出力端子４４に接続されている。
電圧出力端子４４は、基板電位制御用パッドと電気的に接続されており、この基板電位制御用パッドに接続される接続線６およびダイパッド３を介して、ＳＯＩ基板３１の裏面と電気的に接続されている。したがって、ＳＯＩ基板３１の裏面の電位（基板電位）は、電圧出力端子４４の電位と同電位に制御される。
この構成によれば、自己帰還回路４０のｐＭＯＳ４１に２次降伏に即したリーク電流が発生すると、電圧出力端子４４の電位が電源電位側にシフトし、基板電位が電源電位側にシフトする。基板電位が電源電位側にシフトすると、ＰＤＰ用スキャンドライバ回路１０のｐＭＯＳ１４，１５，２０の耐圧が上がるので、ｐＭＯＳ１４，１５，２０におけるブレークダウンの発生を防止することができる。一方、基板電位が電源電位側にシフトすると、ＰＤＰ用スキャンドライバ回路１０のｎＭＯＳ１６，１７，２１および自己帰還回路４０のｎＭＯＳ４２の耐圧が下がる。しかし、ｎＭＯＳ１６，１７，２１におけるブレークダウンの発生よりも前に、ｎＭＯＳ４２に２次降伏に即したリーク電流が発生し、これにより、電圧出力端子の電位がグランド側にシフトし、基板電位がグランド側にシフトする。その結果、ｎＭＯＳ１６，１７，２１の耐圧が上がるので、ｎＭＯＳ１６，１７，２１におけるブレークダウンの発生を防止することができる。よって、装置全体における耐圧のさらなる向上を図ることができる。
この構成によれば、自己帰還回路４０のｐＭＯＳ４１に２次降伏に即したリーク電流が発生すると、電圧出力端子４４の電位が電源電位側にシフトし、基板電位が電源電位側にシフトする。基板電位が電源電位側にシフトすると、ＰＤＰ用スキャンドライバ回路１０のｐＭＯＳ１４，１５，２０の耐圧が上がるので、ｐＭＯＳ１４，１５，２０におけるブレークダウンの発生を防止することができる。一方、基板電位が電源電位側にシフトすると、ＰＤＰ用スキャンドライバ回路１０のｎＭＯＳ１６，１７，２１および自己帰還回路４０のｎＭＯＳ４２の耐圧が下がる。しかし、ｎＭＯＳ１６，１７，２１におけるブレークダウンの発生よりも前に、ｎＭＯＳ４２に２次降伏に即したリーク電流が発生し、これにより、電圧出力端子の電位がグランド側にシフトし、基板電位がグランド側にシフトする。その結果、ｎＭＯＳ１６，１７，２１の耐圧が上がるので、ｎＭＯＳ１６，１７，２１におけるブレークダウンの発生を防止することができる。よって、装置全体における耐圧のさらなる向上を図ることができる。
そのうえ、ｐＭＯＳ４１およびｎＭＯＳ４２からなる自己帰還回路４０は、回路面積が小さいので、半導体チップ２（半導体装置１）のサイズアップを回避することができるという利点を有する。また、消費電流が小さいという利点も有する。
以上、本発明のいくつかの実施形態を説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、高圧電源ＶＤＤとグランドＧＮＤとの間で直列に接続されるｐＭＯＳおよびｎＭＯＳにおいて、ｐＭＯＳのドレインが高圧電源ＶＤＤに接続され、ｎＭＯＳのソースがグランドＧＮＤに接続され、ｐＭＯＳのソースとｎＭＯＳのドレインとが接続されている。しかしながら、高圧電源ＶＤＤとグランドＧＮＤとの間で直列に接続されるｐＭＯＳおよびｎＭＯＳにおいて、ｎＭＯＳのドレインが高圧電源ＶＤＤに接続され、ｐＭＯＳのソースがグランドＧＮＤに接続され、ｎＭＯＳのソースとｐＭＯＳのドレインとが接続されてもよい。
以上、本発明のいくつかの実施形態を説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、高圧電源ＶＤＤとグランドＧＮＤとの間で直列に接続されるｐＭＯＳおよびｎＭＯＳにおいて、ｐＭＯＳのドレインが高圧電源ＶＤＤに接続され、ｎＭＯＳのソースがグランドＧＮＤに接続され、ｐＭＯＳのソースとｎＭＯＳのドレインとが接続されている。しかしながら、高圧電源ＶＤＤとグランドＧＮＤとの間で直列に接続されるｐＭＯＳおよびｎＭＯＳにおいて、ｎＭＯＳのドレインが高圧電源ＶＤＤに接続され、ｐＭＯＳのソースがグランドＧＮＤに接続され、ｎＭＯＳのソースとｐＭＯＳのドレインとが接続されてもよい。
また、ＰＤＰスキャンドライバ回路１０を有する構成を例にとったが、本発明は、車載アプリケーション用ＩＣやモータドライバＩＣなどを有する半導体装置に広く適用することが可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ 半導体チップ
６ 接続線
１４ ｐＭＯＳ
１５ ｐＭＯＳ
１６ ｎＭＯＳ
１７ ｎＭＯＳ
２０ ｐＭＯＳ
２１ ｎＭＯＳ
３０ 抵抗分割回路（基板電位制御回路）
３１ ＳＯＩ基板（半導体基板）
３２ 抵抗線
４０ 自己帰還回路（基板電位制御回路）
４１ ｐＭＯＳ（自己帰還用ｐチャネルＭＯＳトランジスタ）
４２ ｎＭＯＳ（自己帰還用ｎチャネルＭＯＳトランジスタ）
４４ 電圧出力端子
ＧＮＤ グランド
ＶＤＤ 高圧電源
２ 半導体チップ
６ 接続線
１４ ｐＭＯＳ
１５ ｐＭＯＳ
１６ ｎＭＯＳ
１７ ｎＭＯＳ
２０ ｐＭＯＳ
２１ ｎＭＯＳ
３０ 抵抗分割回路（基板電位制御回路）
３１ ＳＯＩ基板（半導体基板）
３２ 抵抗線
４０ 自己帰還回路（基板電位制御回路）
４１ ｐＭＯＳ（自己帰還用ｐチャネルＭＯＳトランジスタ）
４２ ｎＭＯＳ（自己帰還用ｎチャネルＭＯＳトランジスタ）
４４ 電圧出力端子
ＧＮＤ グランド
ＶＤＤ 高圧電源
Claims (4)
- 半導体基板と、
前記半導体基板の表層部に形成されるｐチャネルＭＯＳトランジスタと、
前記半導体基板の表層部に形成され、電源とグランドとの間で前記ｐチャネルＭＯＳトランジスタと直列に接続されるｎチャネルＭＯＳトランジスタと、
前記半導体基板の裏面の電位を、グランド電位よりも高く、前記電源の電位よりも低い中間電位に制御するための基板電位制御回路とを含む、半導体装置。 - 前記ｐチャネルＭＯＳトランジスタのドレインが電源に接続され、
前記ｎチャネルＭＯＳトランジスタのソースが前記グランドに接続され、
前記ｐチャネルＭＯＳトランジスタのソースと前記ｎチャネルＭＯＳトランジスタのドレインとが接続されている、請求項１記載の半導体装置。 - 前記基板電位制御回路は、
一端が前記電源に接続され、他端が前記グランドに接続される抵抗と、
前記抵抗の途中部と前記半導体基板の裏面とを電気的に接続するための接続線とを備えている、請求項１または２に記載の半導体装置。 - 前記基板電位制御回路は、
前記半導体基板上に形成され、ゲートおよびドレインが前記電源に接続され、ソースが電圧出力端子に接続される自己帰還用ｐチャネルＭＯＳトランジスタと、
前記半導体基板上に形成され、ゲートおよびソースが前記グランドに接続され、ドレインが前記電圧出力端子に接続される自己帰還用ｎチャネルＭＯＳトランジスタと、
前記電圧出力端子と前記半導体基板の裏面とを電気的に接続するための接続線とを備えている、請求項１または２に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007105213A JP2008263088A (ja) | 2007-04-12 | 2007-04-12 | 半導体装置 |
| CN200880011773A CN101657895A (zh) | 2007-04-12 | 2008-04-11 | 半导体装置 |
| TW097113405A TW200849594A (en) | 2007-04-12 | 2008-04-11 | Semiconductor device |
| PCT/JP2008/057166 WO2008126917A1 (ja) | 2007-04-12 | 2008-04-11 | 半導体装置 |
| US12/595,596 US20100109755A1 (en) | 2007-04-12 | 2008-04-11 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007105213A JP2008263088A (ja) | 2007-04-12 | 2007-04-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008263088A true JP2008263088A (ja) | 2008-10-30 |
Family
ID=39864012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007105213A Pending JP2008263088A (ja) | 2007-04-12 | 2007-04-12 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20100109755A1 (ja) |
| JP (1) | JP2008263088A (ja) |
| CN (1) | CN101657895A (ja) |
| TW (1) | TW200849594A (ja) |
| WO (1) | WO2008126917A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766275B2 (en) | 2010-01-25 | 2014-07-01 | Sharp Kabushiki Kaisha | Composite semiconductor device |
| JP7470087B2 (ja) | 2021-09-17 | 2024-04-17 | 株式会社東芝 | 窒化物半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03295274A (ja) * | 1990-04-13 | 1991-12-26 | Toshiba Corp | 固体撮像装置 |
| JP2004095567A (ja) * | 2001-09-13 | 2004-03-25 | Seiko Instruments Inc | 半導体装置 |
| JP2006185930A (ja) * | 2003-12-24 | 2006-07-13 | Oki Electric Ind Co Ltd | 抵抗分割回路及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262689A (en) * | 1991-10-24 | 1993-11-16 | Harris Corporation | BIMOS current driver circuit |
| JP3085130B2 (ja) * | 1995-03-22 | 2000-09-04 | 日本電気株式会社 | ドライバ回路 |
| US5644266A (en) * | 1995-11-13 | 1997-07-01 | Chen; Ming-Jer | Dynamic threshold voltage scheme for low voltage CMOS inverter |
| US5811857A (en) * | 1996-10-22 | 1998-09-22 | International Business Machines Corporation | Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications |
| JP3732914B2 (ja) * | 1997-02-28 | 2006-01-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3019805B2 (ja) * | 1997-06-19 | 2000-03-13 | 日本電気株式会社 | Ｃｍｏｓ論理回路 |
| US6628159B2 (en) * | 1999-09-17 | 2003-09-30 | International Business Machines Corporation | SOI voltage-tolerant body-coupled pass transistor |
| US6404269B1 (en) * | 1999-09-17 | 2002-06-11 | International Business Machines Corporation | Low power SOI ESD buffer driver networks having dynamic threshold MOSFETS |
| US6605981B2 (en) * | 2001-04-26 | 2003-08-12 | International Business Machines Corporation | Apparatus for biasing ultra-low voltage logic circuits |
| US6765430B2 (en) * | 2002-07-22 | 2004-07-20 | Yoshiyuki Ando | Complementary source follower circuit controlled by back bias voltage |
| US7135376B2 (en) * | 2003-12-24 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Resistance dividing circuit and manufacturing method thereof |
| US7224205B2 (en) * | 2004-07-07 | 2007-05-29 | Semi Solutions, Llc | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors |
| US7098724B2 (en) * | 2004-11-02 | 2006-08-29 | Micron Technology, Inc. | Forward biasing protection circuit |
-
2007
- 2007-04-12 JP JP2007105213A patent/JP2008263088A/ja active Pending
-
2008
- 2008-04-11 CN CN200880011773A patent/CN101657895A/zh active Pending
- 2008-04-11 TW TW097113405A patent/TW200849594A/zh unknown
- 2008-04-11 US US12/595,596 patent/US20100109755A1/en not_active Abandoned
- 2008-04-11 WO PCT/JP2008/057166 patent/WO2008126917A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03295274A (ja) * | 1990-04-13 | 1991-12-26 | Toshiba Corp | 固体撮像装置 |
| JP2004095567A (ja) * | 2001-09-13 | 2004-03-25 | Seiko Instruments Inc | 半導体装置 |
| JP2006185930A (ja) * | 2003-12-24 | 2006-07-13 | Oki Electric Ind Co Ltd | 抵抗分割回路及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766275B2 (en) | 2010-01-25 | 2014-07-01 | Sharp Kabushiki Kaisha | Composite semiconductor device |
| JP7470087B2 (ja) | 2021-09-17 | 2024-04-17 | 株式会社東芝 | 窒化物半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008126917A1 (ja) | 2008-10-23 |
| US20100109755A1 (en) | 2010-05-06 |
| CN101657895A (zh) | 2010-02-24 |
| TW200849594A (en) | 2008-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100446419C (zh) | 半导体器件 | |
| US7582946B2 (en) | Semiconductor device with multi-trench separation region and method for producing the same | |
| TWI488287B (zh) | 三維高壓閘極驅動器積體電路及其製備方法 | |
| US7411267B2 (en) | Semiconductor integrated circuit device | |
| US8008963B2 (en) | Analog switch | |
| JP2006332416A (ja) | 半導体装置 | |
| JP2010118548A (ja) | 半導体装置 | |
| JP2010220200A (ja) | 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法 | |
| US20120153396A1 (en) | Semiconductor device | |
| JPH1168540A (ja) | 高耐圧パワーｉｃの出力段回路 | |
| JP2009206284A (ja) | 半導体装置 | |
| JP5422549B2 (ja) | レベルシフト回路並びにレベルシフト回路を備えたインバータ装置 | |
| JP2007281196A (ja) | 半導体装置 | |
| JP2008263088A (ja) | 半導体装置 | |
| JP5359264B2 (ja) | 半導体装置 | |
| JP2007053314A (ja) | 保護回路および半導体装置 | |
| JP4857353B2 (ja) | 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 | |
| WO2021024643A1 (ja) | 半導体装置 | |
| WO2020235233A1 (ja) | トリミング回路およびトリミング方法 | |
| JP2006121187A (ja) | 半導体切替回路 | |
| JP2003152163A (ja) | 半導体保護装置 | |
| US11843371B2 (en) | Semiconductor device | |
| US20220239297A1 (en) | Semiconductor device | |
| US7960785B2 (en) | Semiconductor integrated circuit devices | |
| JP3635953B2 (ja) | 高耐圧パワー集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120816 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121206 |