JP7470087B2 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP7470087B2
JP7470087B2 JP2021152133A JP2021152133A JP7470087B2 JP 7470087 B2 JP7470087 B2 JP 7470087B2 JP 2021152133 A JP2021152133 A JP 2021152133A JP 2021152133 A JP2021152133 A JP 2021152133A JP 7470087 B2 JP7470087 B2 JP 7470087B2
Authority
JP
Japan
Prior art keywords
electrode
nitride semiconductor
semiconductor layer
capacitance
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021152133A
Other languages
English (en)
Other versions
JP2023044220A (ja
Inventor
啓 吉岡
亨 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021152133A priority Critical patent/JP7470087B2/ja
Priority to CN202210077077.3A priority patent/CN115831965A/zh
Priority to US17/683,107 priority patent/US20230091984A1/en
Publication of JP2023044220A publication Critical patent/JP2023044220A/ja
Application granted granted Critical
Publication of JP7470087B2 publication Critical patent/JP7470087B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

実施形態は、窒化物半導体装置に関する。
近年、電流を制御するスイッチングデバイスとして、窒化物半導体装置が開発されている。窒化ガリウム（ＧａＮ）等の窒化物半導体は、シリコン（Ｓｉ）と比較してキャリア密度と電子移動度が高いため、効率が高いスイッチングデバイスを実現できる可能性がある。窒化物半導体装置においては、動作の安定性の向上が要求されている。
特開２０１２－２５６９３０号公報
実施形態の目的は、動作の安定性を向上可能な窒化物半導体装置を提供することである。
実施形態に係る窒化物半導体装置は、導電性の基板と、前記基板上に設けられた窒化物半導体層と、前記窒化物半導体層上に設けられ、前記窒化物半導体層に接続された第１電極と、前記窒化物半導体層上に設けられ、前記窒化物半導体層に接続された第２電極と、前記窒化物半導体層上であって、上方から見て、前記第１電極と前記第２電極の間に設けられた第１制御電極と、前記窒化物半導体層上であって、前記第１電極、前記第２電極及び前記第１制御電極が配置された領域の周囲に設けられ、前記第１電極との間に第１容量が形成され、前記第２電極との間に第２容量が形成されるガードリングと、前記ガードリングを前記基板に接続する接続部材と、を備える。
図１は、第１の実施形態に係る窒化物半導体装置を示す平面図である。 図２（ａ）は図１に示すＡ－Ａ’線による断面図であり、（ｂ）は図１に示すＢ－Ｂ’線による断面図であり、（ｃ）は図１に示すＣ－Ｃ’線による断面図である。 図３は、第１の実施形態に係る窒化物半導体装置における各部の接続関係を模式的に示す図である。 図４は、第２の実施形態に係る窒化物半導体装置を示す平面図である。 図５は、図４に示すＤ－Ｄ’線による断面図である。 図６は、第３の実施形態に係る窒化物半導体装置を示す平面図である。 図７は、第３の実施形態に係る窒化物半導体装置における各部の接続関係を模式的に示す図である。 図８は、第４の実施形態に係る窒化物半導体装置を示す平面図である。 図９は、図８に示すＥ－Ｅ’線による断面図である。
＜第１の実施形態＞
図１は、本実施形態に係る窒化物半導体装置を示す平面図である。
図２（ａ）は図１に示すＡ－Ａ’線による断面図であり、（ｂ）は図１に示すＢ－Ｂ’線による断面図であり、（ｃ）は図１に示すＣ－Ｃ’線による断面図である。
本実施形態に係る窒化物半導体装置１は、例えば、電流制御用のスイッチング素子であり、例えば、一方向スイッチである。
図１、図２（ａ）～（ｃ）に示すように、本実施形態に係る窒化物半導体装置１においては、基板１０、窒化物半導体層２０、絶縁膜３０、ソースパッド４０（第１パッド）、ドレインパッド５０（第２パッド）、ゲートパッド６０、ソース電極４６（第１電極）、ドレイン電極５６（第２電極）、ゲート電極６６（第１制御電極）、ガードリング７０、第１容量電極７１、第２容量電極７２、配線８０、及び、ビア８１が設けられている。
基板１０の形状は例えば矩形の板状である。上方から見て、基板１０は窒化物半導体装置１の全体にわたって配置されている。基板１０は導電性であり、例えば、単結晶のシリコンからなる。
本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。基板１０の主面に平行で相互に直交する２方向を「Ｘ方向」及び「Ｙ方向」とし、基板１０の主面に対して垂直な方向を「Ｚ方向」とする。Ｚ方向のうち、基板１０から窒化物半導体層２０に向かう方向を「上」ともいい、その逆方向を「下」ともいうが、この表現も便宜的なものであり、重力の方向とは無関係である。
窒化物半導体層２０は基板１０上に設けられており、例えば、基板１０に接している。窒化物半導体層２０は、例えば、窒化ガリウム（ＧａＮ）又は窒化ガリウムアルミニウム（ＡｌＧａＮ）からなる。例えば、窒化物半導体層２０においては、ＧａＮ層上にＡｌＧａＮ層が積層されている。この場合、窒化物半導体層２０は、ガリウム（Ｇａ）、アルミニウム（Ａｌ）及び窒素（Ｎ）を含む。
上方から見て、窒化物半導体層２０の外縁は基板１０の外縁の内側に位置している。したがって、基板１０の外周部は窒化物半導体層２０によって覆われていない。換言すれば、基板１０の外周部の直上域は、窒化物半導体層２０の開口部である。上方から見て、この開口部は窒化物半導体層２０を囲んでいる。
絶縁膜３０は窒化物半導体層２０上に設けられており、窒化物半導体層２０の略全体を覆っている。絶縁膜３０は絶縁性材料により形成されており、例えば、窒化シリコン（ＳｉＮ）によって形成されている。絶縁膜３０上には、ソースパッド４０、ドレインパッド５０、ゲートパッド６０、及び配線８０が配置されている。
図１に示すように、上方から見て、窒化物半導体装置１の中央部分にはセル領域Ｒｃが設定されている。セル領域Ｒｃはソース・ドレイン電流を流すアクティブエリアである。ソースパッド４０、ドレインパッド５０、ゲートパッド６０、及び、配線８０は、セル領域Ｒｃの外部に配置されている。
図１に示す例では、ソースパッド４０及びゲートパッド６０はセル領域Ｒｃから見てＹ方向に一方側に配置されており、ドレインパッド５０はセル領域Ｒｃから見てＹ方向の他方側に配置されている。ソースパッド４０及びゲートパッド６０はＸ方向に沿って配列されている。
配線８０は例えば４本設けられており、セル領域Ｒｃから見てＸ方向の両側とＹ方向の両側にそれぞれ配置されている。各配線８０は、絶縁膜３０及び窒化物半導体層２０の段差部分を越えて、絶縁膜３０の上面から基板１０の上面に至るように配置されている。但し、各パッド及び配線８０の平面レイアウトは、図１に示す例には限定されない。例えば、ゲートパッド６０はドレインパッド５０と並んで配置されていてもよい。また、配線８０の数は４本には限定されず、３本以下でもよく、５本以上でもよい。配線８０が複数本設けられている場合に、配線８０の幅は同一でもよく、異なっていてもよい。
図１、図２（ａ）～（ｃ）に示すように、ソース電極４６、ドレイン電極５６、ゲート電極６６、ガードリング７０、第１容量電極７１、及び、第２容量電極７２は、窒化物半導体層２０上に配置されており、絶縁膜３０によって覆われている。ソース電極４６はソースパッド４０に接続されており、ドレイン電極５６はドレインパッド５０に接続されており、ゲート電極６６はゲートパッド６０に接続されている。なお、本明細書において「接続」とは電気的な接続をいう。
ソース電極４６、ドレイン電極５６、及び、ゲート電極６６は、セル領域Ｒｃの内部に配置されており、それぞれ複数設けられている。例えば、ソース電極４６、ドレイン電極５６、及び、ゲート電極６６の形状は、Ｙ方向に延びるライン状である。セル領域Ｒｃにおいては、ソース電極４６とドレイン電極５６がＸ方向に沿って交互に配列されており、上方から見て、隣り合うソース電極４６とドレイン電極５６との間に、ゲート電極６６が配置されている。
図２（ａ）に示すように、ソース電極４６及びドレイン電極５６は窒化物半導体層２０の上面に接しており、窒化物半導体層２０に接続されている。ゲート電極６６は、絶縁膜３０の一部を介して、窒化物半導体層２０から離隔している。ゲート電極６６はソース電極４６寄りに配置されている。すなわち、ソース電極４６とゲート電極６６との距離は、ドレイン電極５６とゲート電極６６との距離よりも短い。
図１及び図２（ｂ）に示すように、ガードリング７０、第１容量電極７１、及び、第２容量電極７２は、セル領域Ｒｃの外部に配置されており、例えば、１つずつ設けられている。ガードリング７０、第１容量電極７１及び第２容量電極７２は、窒化物半導体層２０と接していてもよく、絶縁膜３０の一部を介して離隔していてもよい。
上方から見て、ガードリング７０の形状は枠状であり、セル領域Ｒｃ、並びに、ソースパッド４０、ドレインパッド５０及びゲートパッド６０を含む領域を囲んでいる。第１容量電極７１及び第２容量電極７２はガードリング７０に接続されており、ガードリング７０からガードリング７０の内側に向かって延出している。
第１容量電極７１の形状は例えば板状である。第１容量電極７１は窒化物半導体層２０上であって、ソースパッド４０の直下に配置されている。上方から見て、ソースパッド４０の一部は第１容量電極７１の一部と重なっている。これにより、ソースパッド４０の一部は絶縁膜３０の一部を介して第１容量電極７１の一部と対向し、ソースパッド４０と第１容量電極７１の間に、第１容量Ｃ１が形成される。
同様に、第２容量電極７２の形状は例えば板状である。第２容量電極７２は窒化物半導体層２０上であって、ドレインパッド５０の直下に配置されている。上方から見て、ドレインパッド５０の一部は第２容量電極７２の一部と重なっている。これにより、ドレインパッド５０の一部は絶縁膜３０の一部を介して第２容量電極７２の一部と対向し、ドレインパッド５０と第２容量電極７２の間に、第２容量Ｃ２が形成される。
第１容量Ｃ１の容量の大きさは第２容量Ｃ２の容量の大きさと等しいことが好ましい。なお、「等しい」とは設計値において等しいことをいい、例えば、製造プロセスの誤差による相違や、周囲の導電部材との間の寄生容量による相違があっても、設計値が等しければ、「等しい」に含まれる。
図２（ｃ）に示すように、配線８０の一端部は絶縁膜３０上に配置されており、ビア８１は絶縁膜３０内に配置されている。配線８０の一端部はビア８１を介してガードリング７０に接続されている。配線８０の他端部は基板１０の外周部、すなわち、窒化物半導体層２０の開口部に配置されており、基板１０に接続されている。これにより、ガードリング７０は、ビア８１及び配線８０を介して、基板１０に接続されている。ビア８１及び配線８０により、ガードリング７０を基板１０に接続する接続部材が形成される。
次に、本実施形態に係る窒化物半導体装置１の動作について説明する。
図３は、本実施形態に係る窒化物半導体装置における各部の接続関係を模式的に示す図である。
図１に示すように、窒化物半導体装置１においては、ソースパッド４０と第１容量電極７１の間に、第１容量Ｃ１が形成される。ソースパッド４０はソース電極４６に接続されており、第１容量電極７１はガードリング７０、ビア８１及び配線８０を介して基板１０に接続されている。このため、図３に示すように、第１容量Ｃ１はソース電極４６と基板１０との間に形成されている。
同様に、図１及び図２（ｂ）に示すように、窒化物半導体装置１においては、ドレインパッド５０と第２容量電極７２の間に、第２容量Ｃ２が形成される。ドレインパッド５０はドレイン電極５６に接続されており、第２容量電極７２はガードリング７０、ビア８１及び配線８０を介して基板１０に接続されている。このため、図３に示すように、第２容量Ｃ２はドレイン電極５６と基板１０との間に形成されている。
このように、基板１０は、第１容量Ｃ１を介してソース電極４６と容量結合されると共に、第２容量Ｃ２を介してドレイン電極５６と容量結合される。これにより、基板１０の電位は、ソース電極４６の電位とドレイン電極５６の電位の中間の電位となる。例えば、図３に示すように、第１容量Ｃ１の大きさと第２容量Ｃ２の大きさが同じであり、ソースパッド４０に接地電位ＧＮＤが印加され、ドレインパッド５０に電源電位ＶＤＤが印加された場合は、基板１０の電位は約（ＶＤＤ／２）となる。また、ソース電極４６の電位とドレイン電極５６の電位が変動すると、それに追従して、基板１０の電位も変動する。
次に、本実施形態の効果について説明する。
本実施形態においては、基板１０の電位を、ソース電極４６の電位とドレイン電極５６の電位の中間の電位とすることができる。これにより、基板１０の電位を安定させて、窒化物半導体装置１の動作を安定させることができる。
また、窒化物半導体層２０内において、電界集中を抑制し、電界強度を分散させることができる。この結果、窒化物半導体装置１の耐圧を向上させることができる。このとき、第１容量Ｃ１の大きさを第２容量Ｃ２の大きさと等しくすることにより、基板１０とソース電極４６との電位差を基板１０とドレイン電極５６との電位差と略等しくすることができる。これにより、電界強度をより効果的に分散させることができる。
なお、仮に、第１容量Ｃ１及び第２容量Ｃ２を設けずに、基板１０を浮遊状態とすると、窒化物半導体装置１の動作に伴って基板１０の電位が経時的に変位してしまい、窒化物半導体装置１の動作が不安定になる可能性がある。また、基板１０を接地電位ＧＮＤに接続すると、基板１０の電位は安定するものの、窒化物半導体層２０における基板１０とドレイン電極５６との間に位置する部分に電界が集中し、耐圧が低下する可能性がある。この状態で耐圧を確保しようとすると、窒化物半導体層２０を厚くせざるを得ず、コストが増加する。
＜第２の実施形態＞
図４は、本実施形態に係る窒化物半導体装置を示す平面図である。
図５は、図４に示すＤ－Ｄ’線による断面図である。
図４及び図５に示すように、本実施形態に係る窒化物半導体装置２においては、上方から見て、絶縁膜３０の外縁及び窒化物半導体層２０の外縁が、基板１０の外縁と略一致しており、窒化物半導体層２０の外周部は露出していない。
絶縁膜３０及び窒化物半導体層２０には、貫通孔２１が形成されている。貫通孔２１における窒化物半導体層２０内に位置する部分が、窒化物半導体層２０の開口部である。貫通孔２１内には、ビア８２が形成されている。ビア８２の下端は基板１０に接続されており、上端は配線８０に接続されている。
これにより、ガードリング７０は、ビア８１、配線８０及びビア８２を介して、基板１０に接続されている。本実施形態においては、ビア８１、配線８０及びビア８２により、ガードリング７０を基板１０に接続する接続部材が形成されている。
本実施形態における上記以外の構成、動作及び効果は、第１の実施形態と同様である。
＜第３の実施形態＞
図６は、本実施形態に係る窒化物半導体装置を示す平面図である。
図７は、本実施形態に係る窒化物半導体装置における各部の接続関係を模式的に示す図である。
図６に示すように、本実施形態に係る窒化物半導体装置３においては、第１の実施形態に係る窒化物半導体装置１の構成に加えて、第１抵抗体９１及び第２抵抗体９２が設けられている。第１抵抗体９１はソースパッド４０とガードリング７０との間に接続されている。第２抵抗体９２はドレインパッド５０とガードリング７０との間に接続されている。
第１抵抗体９１及び第２抵抗体９２は、ガードリング７０の材料よりも抵抗率が高い導電性材料からなる部材であり、例えば、ポリシリコンにより形成された部材である。第１抵抗体９１によって第１抵抗Ｒ１が形成され、第２抵抗体９２によって第２抵抗Ｒ２が形成される。第１抵抗Ｒ１と第２抵抗Ｒ２は相互に等しいことが好ましい。なお、上述の如く、「等しい」とは設計値において等しいことをいう。
これにより、図７に示すように、窒化物半導体装置３においては、ソースパッド４０と基板１０との間に、第１容量Ｃ１と並列に第１抵抗Ｒ１が接続される。また、ドレインパッド５０と基板１０との間に、第２容量Ｃ２と並列に第２抵抗Ｒ２が接続される。
本実施形態によれば、基板１０が第１容量Ｃ１を介してソース電極４６と容量結合され、第２容量Ｃ２を介してドレイン電極５６と容量結合されると共に、第１抵抗Ｒ１を介してソース電極４６と接続され、第２抵抗Ｒ２を介してドレイン電極５６と接続される。これにより、基板１０の電位をより一層安定化することができる。なお、第１抵抗Ｒ１及び第２抵抗Ｒ２の抵抗値を調整することにより、ソースパッド４０とドレインパッド５０との間に流れるリーク電流を抑制することができる。
本実施形態における上記以外の構成、動作及び効果は、第１の実施形態と同様である。
＜第４の実施形態＞
図８は、本実施形態に係る窒化物半導体装置を示す平面図である。
図９は、図８に示すＥ－Ｅ’線による断面図である。
図８及び図９に示すように、本実施形態に係る窒化物半導体装置４においては、第３の実施形態に係る窒化物半導体装置３の構成に加えて、ゲートパッド６１及びゲート電極６６（第２制御電極）が設けられている。ゲートパッド６１はゲート電極６７に接続されている。
また、窒化物半導体装置４においては、第３の実施形態に係る窒化物半導体装置３と比較して、ドレインパッド５０の替わりにソースパッド４１が設けられており、ドレイン電極５６の替わりにソース電極４７が設けられている。ソースパッド４１はソース電極４７に接続されている。窒化物半導体装置４においては、ソースパッド４１と第２容量電極７２との間に、第２容量Ｃ２が形成される。
図８に示すように、ゲートパッド６１及びソースパッド４１は、絶縁膜３０上においてＸ方向に沿って配列されている。また、図９に示すように、ソース電極４７は窒化物半導体層２０に接しており、ゲート電極６７は絶縁膜３０の一部を介して窒化物半導体層２０から離隔している。
上方から見て、ゲート電極６６及びゲート電極６７は、ソース電極４６とソース電極４７との間に配置されている。ゲート電極６６はソース電極４６寄りに配置されており、ゲート電極６７はソース電極４７寄りに配置されている。すなわち、ゲート電極６６は、ゲート電極６７とソース電極４６との間に配置されており、ゲート電極６７は、ゲート電極６６とソース電極４７との間に配置されている。
本実施形態に係る窒化物半導体装置４においては、２つのソース電極４６及び４７の間に、２つのゲート電極６６及び６７が配置されている。そして、ソース電極４６からソース電極４７に流れる電流はゲート電極６７によって制御し、ソース電極４７からソース電極４６に流れる電流はゲート電極６６によって制御する。このように、窒化物半導体装置４は集積型双方向スイッチとして使用可能である。
本実施形態によれば、基板１０及びガードリング７０の電位を、ソース電極４６の電位とソース電極４７の電位の中間の電位とすることができる。これにより、ソース電極４６からソース電極４７に電流を流す場合も、ソース電極４７からソース電極４６に電流を流す場合も、同じ特性を実現することができる。この結果、窒化物半導体装置４を双方向スイッチとして使用する場合に、動作の安定性が向上する。
本実施形態における上記以外の構成、動作及び効果は、第３の実施形態と同様である。
以上説明した実施形態によれば、動作の安定性を向上可能な窒化物半導体装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態は、相互に組み合わせて実施することもできる。
例えば、上述の各実施形態においては、窒化物半導体層２０がＧａＮ又はＡｌＧａＮにより形成されている例を示したが、本発明はこれには限定されない。また、ガードリング７０、第１容量電極７１、及び、第２容量電極７２は、それぞれ複数設けられていてもよい。さらに、上述の各実施形態においては、第１容量Ｃ１をソースパッド４０と第１容量電極７１とによって形成し、第２容量Ｃ２をドレインパッド５０と第２容量電極７２とによって形成する例を示したが、第１容量Ｃ１及び第２容量Ｃ２の形成方法はこれには限定されない。
１、２、３、４：窒化物半導体装置
１０：基板
２０：窒化物半導体層
２１：貫通孔
３０：絶縁膜
４０、４１：ソースパッド
４６、４７：ソース電極
５０：ドレインパッド
５６：ドレイン電極
６０、６１：ゲートパッド
６６、６７：ゲート電極
７０：ガードリング
７１：第１容量電極
７２：第２容量電極
８０：配線
８１、８２：ビア
９１：第１抵抗体
９２：第２抵抗体
Ｃ１：第１容量
Ｃ２：第２容量
ＧＮＤ：接地電位
Ｒ１：第１抵抗
Ｒ２：第２抵抗
Ｒｃ：セル領域
ＶＤＤ：電源電位

Claims (10)

  1. 導電性の基板と、
    前記基板上に設けられた窒化物半導体層と、
    前記窒化物半導体層上に設けられ、前記窒化物半導体層に接続された第１電極と、
    前記窒化物半導体層上に設けられ、前記窒化物半導体層に接続された第２電極と、
    前記窒化物半導体層上であって、上方から見て、前記第１電極と前記第２電極の間に設けられた第１制御電極と、
    前記窒化物半導体層上であって、前記第１電極、前記第２電極及び前記第１制御電極が配置された領域の周囲に設けられ、前記第１電極との間に第１容量が形成され、前記第２電極との間に第２容量が形成されるガードリングと、
    前記ガードリングを前記基板に接続する接続部材と、
    を備えた窒化物半導体装置。
  2. 前記窒化物半導体層上であって、上方から見て、前記第１制御電極と前記第２電極の間に設けられた第２制御電極をさらに備えた請求項１に記載の窒化物半導体装置。
  3. 前記窒化物半導体層上に設けられ、前記第１電極、前記第２電極、及び、前記第１制御電極を覆う絶縁膜と、
    前記絶縁膜上に設けられ、前記第１電極と接続された第１パッドと、
    前記絶縁膜上に設けられ、前記第２電極と接続された第２パッドと、
    前記ガードリングに接続され、前記第１パッドの直下に配置され、前記絶縁膜の一部を介して前記第１パッドと対向する第１容量電極と、
    前記ガードリングに接続され、前記第２パッドの直下に配置され、前記絶縁膜の一部を介して前記第２パッドと対向する第２容量電極と、
    をさらに備え、
    前記第１容量は前記第１パッドと前記第１容量電極との間に形成され、前記第２容量は前記第２パッドと前記第２容量電極との間に形成される請求項１または２に記載の窒化物半導体装置。
  4. 前記窒化物半導体層には開口部が形成されており、
    前記接続部材は前記開口部を介して前記基板に接続された請求項１～３のいずれか１つに記載の窒化物半導体装置。
  5. 上方から見て、前記開口部は前記窒化物半導体層を囲む請求項４に記載の窒化物半導体装置。
  6. 前記第１電極と前記ガードリングとの間に接続された第１抵抗体と、
    前記第２電極と前記ガードリングとの間に接続された第２抵抗体と、
    をさらに備えた請求項１～５のいずれか１つに記載の窒化物半導体装置。
  7. 前記第１容量の大きさは前記第２容量の大きさと等しい請求項１～６のいずれか１つに記載の窒化物半導体装置。
  8. 前記窒化物半導体層はガリウム及び窒素を含む請求項１～７のいずれか１つに記載の窒化物半導体装置。
  9. 導電性の基板と、
    前記基板上に設けられた窒化物半導体層と、
    前記窒化物半導体層上に設けられ、前記窒化物半導体層に電気的に接続された第１電極と、
    前記窒化物半導体層上に設けられ、前記窒化物半導体層に電気的に接続された第２電極と、
    前記窒化物半導体層上であって、上方から見て、前記第１電極と前記第２電極の間に設けられた第１制御電極と、
    前記窒化物半導体層上であって、前記第１電極、前記第２電極及び前記第１制御電極が配置された領域の周囲に設けられるガードリングと、
    前記ガードリングを前記基板に接続する接続部材と、
    前記ガードリングに接続され、上方から見て、前記ガードリングから前記ガードリングの内側に向かって延出している電極と、
    を備えた窒化物半導体装置。
  10. 前記窒化物半導体層上に設けられ、前記第１電極、前記第２電極、及び、前記第１制御電極を覆う絶縁膜と、
    前記絶縁膜上に設けられ、前記第１電極と接続された第１パッドと、
    をさらに備え、
    前記電極は、前記第１パッドの直下に配置され、前記絶縁膜の一部を介して前記第１パッドと対向する請求項９に記載の窒化物半導体装置。
JP2021152133A 2021-09-17 2021-09-17 窒化物半導体装置 Active JP7470087B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021152133A JP7470087B2 (ja) 2021-09-17 2021-09-17 窒化物半導体装置
CN202210077077.3A CN115831965A (zh) 2021-09-17 2022-01-24 氮化物半导体装置
US17/683,107 US20230091984A1 (en) 2021-09-17 2022-02-28 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021152133A JP7470087B2 (ja) 2021-09-17 2021-09-17 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2023044220A JP2023044220A (ja) 2023-03-30
JP7470087B2 true JP7470087B2 (ja) 2024-04-17

Family

ID=85522376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021152133A Active JP7470087B2 (ja) 2021-09-17 2021-09-17 窒化物半導体装置

Country Status (3)

Country Link
US (1) US20230091984A1 (ja)
JP (1) JP7470087B2 (ja)
CN (1) CN115831965A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327952A (ja) 2004-05-17 2005-11-24 Mitsubishi Electric Corp 電力用半導体装置
JP2008263088A (ja) 2007-04-12 2008-10-30 Rohm Co Ltd 半導体装置
WO2011064955A1 (ja) 2009-11-30 2011-06-03 パナソニック株式会社 双方向スイッチ
JP2012256930A (ja) 2012-08-22 2012-12-27 Toshiba Corp 半導体装置
JP2013201262A (ja) 2012-03-23 2013-10-03 Toshiba Corp 窒化物半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327952A (ja) 2004-05-17 2005-11-24 Mitsubishi Electric Corp 電力用半導体装置
JP2008263088A (ja) 2007-04-12 2008-10-30 Rohm Co Ltd 半導体装置
WO2011064955A1 (ja) 2009-11-30 2011-06-03 パナソニック株式会社 双方向スイッチ
JP2013201262A (ja) 2012-03-23 2013-10-03 Toshiba Corp 窒化物半導体装置
JP2012256930A (ja) 2012-08-22 2012-12-27 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP2023044220A (ja) 2023-03-30
US20230091984A1 (en) 2023-03-23
CN115831965A (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
JP4711061B2 (ja) 半導体装置
US6407413B1 (en) Semiconductor device with guard ring and Zener diode layer thereover
US9356093B2 (en) Semiconductor device
JP7234713B2 (ja) 半導体装置
US10008561B2 (en) Semiconductor device
US9236438B2 (en) Semiconductor device
US12057389B2 (en) Transistor semiconductor die with increased active area
JP6604585B1 (ja) 半導体装置
JP4427561B2 (ja) 半導体装置
JP7470087B2 (ja) 窒化物半導体装置
TWI613786B (zh) 半導體裝置
US8987838B2 (en) Field-effect transistor
WO2022201903A1 (ja) 半導体装置
JP2002305300A (ja) パワーｍｏｓトランジスタ
US6768183B2 (en) Semiconductor device having bipolar transistors
US20200303296A1 (en) Semiconductor device
US20230387103A1 (en) Semiconductor structure
TWI795229B (zh) 半導體結構
WO2024070164A1 (ja) 半導体装置
JP7227117B2 (ja) 半導体装置
TWI756624B (zh) 半導體結構
US20210242318A1 (en) Semiconductor device
JPH0697439A (ja) 高耐圧半導体素子
US20240014131A1 (en) Semiconductor device
JP2023137644A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240405

R150 Certificate of patent or registration of utility model

Ref document number: 7470087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150