JP2006185930A - 抵抗分割回路及びその製造方法 - Google Patents
抵抗分割回路及びその製造方法 Download PDFInfo
- Publication number
- JP2006185930A JP2006185930A JP2004374140A JP2004374140A JP2006185930A JP 2006185930 A JP2006185930 A JP 2006185930A JP 2004374140 A JP2004374140 A JP 2004374140A JP 2004374140 A JP2004374140 A JP 2004374140A JP 2006185930 A JP2006185930 A JP 2006185930A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- silicide layer
- voltage input
- input terminal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 分岐部を有する線状のポリシリコン抵抗配線の分岐部のみにシリサイド層を形成され、そのシリサイド層を介して抵抗配線と接続されたコンタクトプラグが接続を有し、さらにコンタクトプラグと接続された取り出し電極を有する。
【選択図】 図1
Description
さらに、ポリシリコン層11及びシリサイド層13を含む半導体基板10を覆うように、絶縁層14を有する。さらに絶縁層14を上下方向に貫通するようにコンタクトプラグ15が形成されている。コンタクトプラグ15の下部はシリサイド層13に接続されている。
そして、絶縁層14の上にコンタクトプラグ15に上部に接続された取り出し端子として使用されるメタル配線16が形成されている。
続いて、図2B及び図2bに示すように、ポリシリコン層11を含む半導体基板10全体に、メタル層13aを堆積する。その後、熱処理によって、メタル層13aをポリシリコン層11と反応させ、ポリシリコン層11上に選択的にシリサイド層13を形成する(サリサイドプロセス)。
上記サリサイドプロセス後、図2C及び図2cに示すように、ポリシリコン層11と反応しなかったメタル層13aを除去する。
その後、図2D及び図2dに示すように、フォトリソグラフィ及びエッチングにより、シリサイド層13を選択的に除去し、シリサイド層13を分岐部12上のみに残存させる。
さらに、図2E及び図2eに示すように、ポリシリコン層11及びシリサイド層13を含む半導体基板10全体にSiO2を絶縁層14として形成する。
そして、図2G及び図2gに示すように、開口部にドープドポリシリコンや金属からなるコンタクトプラグ15を充填する。
最後に、図2H及び図2hに示すように、絶縁層14上にコンタクトプラグ15に接続されたメタル配線16を形成して、本発明の抵抗分割回路は完成する。
11:ポリシリコン層
12:分岐部
13:シリサイド層
14:絶縁層
15:コンタクトプラグ
16:メタル配線
Claims (6)
- ポリシリコンからなり、半導体基板上に延在し、前記半導体基板上に複数の分岐部を有する線状の抵抗配線と、
前記分岐部上に形成されたシリサイド層と、
前記半導体基板、前記抵抗配線、前記シリサイド層を覆うように形成された絶縁層と、
前記絶縁層を貫通し、前記シリサイド層と下端が接続されたコンタクトプラグと、
前記コンタクトプラグの上端と接続された取り出し端子とを有することを特徴とする抵抗分割回路。 - 高電圧入力端子、低電圧入力端子、出力端子を備えたオペアンプを有し、
前記出力端子に、請求項1記載の前記抵抗分割回路の一端が接続されており、
前記高電圧入力端子には前記抵抗分割回路の複数の前記取り出し端子がそれぞれ別々のスイッチを介して並列接続されており、
前記低電圧入力端子は接地されていることを特徴とするプログラマブルゲインアンプ。 - 高電圧入力端子、低電圧入力端子、出力端子を備えたオペアンプを有し、
前記出力端子に、請求項1記載の前記抵抗分割回路の一端及び複数の前記取り出し端子がそれぞれ別々のスイッチを介して並列接続されており、
前記高電圧入力端子には前記抵抗分割回路の他端が接続されており、
前記低電圧入力端子は接地されており、
前記高電圧入力端子には、さらに入力抵抗が接続されていることを特徴とするプログラマブルゲインアンプ。 - 前記高電圧入力端子に、それぞれ抵抗値の異なる前記入力抵抗が複数並列に接続されていることを特徴とする請求項3記載のプログラマブルゲインアンプ。
- 半導体基板上に、複数の分岐部を有しポリシリコンからなる線状の抵抗配線を形成する工程と、
前記分岐部上にシリサイド層を形成する工程と、
前記抵抗配線及び前記シリサイド層を含む前記半導体基板上に、絶縁層を形成する工程と、
前記絶縁層を貫通し、下面が前記シリサイド層に接続されたコンタクトプラグを形成する工程と、
前記コンタクトプラグの上面と接続された取り出し端子を形成することを特徴とする抵抗分割回路の製造方法。 - 前記シリサイド層は、前記抵抗配線を含む前記半導体基板上に、メタル層を形成し、
前記メタル層と前記抵抗配線とを反応させることによって、前記抵抗配線層上に選択的にシリサイド層を形成し、
反応せずに残存した前記メタル層を除去し、
前記抵抗配線の前記分岐部のみに前記シリサイド層が残存するよう、前記シリサイド層を選択的に除去することによって形成することを特徴とする請求項5記載の抵抗分割回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004374140A JP4553722B2 (ja) | 2003-12-24 | 2004-12-24 | 抵抗分割回路及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003426996 | 2003-12-24 | ||
JP2004346477 | 2004-11-30 | ||
JP2004374140A JP4553722B2 (ja) | 2003-12-24 | 2004-12-24 | 抵抗分割回路及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006185930A true JP2006185930A (ja) | 2006-07-13 |
JP4553722B2 JP4553722B2 (ja) | 2010-09-29 |
Family
ID=36738851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004374140A Active JP4553722B2 (ja) | 2003-12-24 | 2004-12-24 | 抵抗分割回路及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4553722B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007287899A (ja) * | 2006-04-17 | 2007-11-01 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2008159906A (ja) * | 2006-12-25 | 2008-07-10 | Nec Electronics Corp | 抵抗分割回路 |
WO2008126917A1 (ja) * | 2007-04-12 | 2008-10-23 | Rohm Co., Ltd. | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01167057U (ja) * | 1988-05-13 | 1989-11-22 | ||
JPH05327376A (ja) * | 1992-05-20 | 1993-12-10 | Fujitsu Ltd | ディジタル制御可変利得回路 |
JPH06188371A (ja) * | 1992-12-21 | 1994-07-08 | Hitachi Ltd | 半導体集積回路装置 |
JPH07254830A (ja) * | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | 電子ボリューム回路 |
JPH10150154A (ja) * | 1996-11-20 | 1998-06-02 | Nec Corp | 半導体装置の製造方法 |
-
2004
- 2004-12-24 JP JP2004374140A patent/JP4553722B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01167057U (ja) * | 1988-05-13 | 1989-11-22 | ||
JPH05327376A (ja) * | 1992-05-20 | 1993-12-10 | Fujitsu Ltd | ディジタル制御可変利得回路 |
JPH06188371A (ja) * | 1992-12-21 | 1994-07-08 | Hitachi Ltd | 半導体集積回路装置 |
JPH07254830A (ja) * | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | 電子ボリューム回路 |
JPH10150154A (ja) * | 1996-11-20 | 1998-06-02 | Nec Corp | 半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007287899A (ja) * | 2006-04-17 | 2007-11-01 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2008159906A (ja) * | 2006-12-25 | 2008-07-10 | Nec Electronics Corp | 抵抗分割回路 |
WO2008126917A1 (ja) * | 2007-04-12 | 2008-10-23 | Rohm Co., Ltd. | 半導体装置 |
JP2008263088A (ja) * | 2007-04-12 | 2008-10-30 | Rohm Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4553722B2 (ja) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7306986B2 (en) | Method of making a semiconductor device, and semiconductor device made thereby | |
US5663590A (en) | Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps | |
US5250464A (en) | Method of making a low capacitance, low resistance sidewall antifuse structure | |
US7456075B2 (en) | Resistance dividing circuit and manufacturing method thereof | |
JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
JP4553722B2 (ja) | 抵抗分割回路及びその製造方法 | |
JP2003258107A5 (ja) | ||
JP2001320026A (ja) | 半導体装置およびその製造方法 | |
JP3136714B2 (ja) | 抵抗形成法 | |
JP2623019B2 (ja) | 半導体装置 | |
JP4600652B2 (ja) | 半導体装置及びその製造方法 | |
JPH06163702A (ja) | プログラム可能コンタクト構成体及び方法 | |
JP2005303051A (ja) | 半導体装置及びその製造方法 | |
KR20040043888A (ko) | 다층 병렬 역 구조를 갖는 엠아이엠 캐패시터 형성방법 | |
KR100498855B1 (ko) | 집적 반도체 구조물 내에 규화된 폴리실리콘 콘택을제조하기 위한 방법 | |
KR100223937B1 (ko) | 안티퓨즈의 구조 및 그 제조 방법 | |
JP4648673B2 (ja) | 半導体装置の製造方法、半導体装置 | |
JPH07106514A (ja) | 半導体集積回路装置 | |
JP2003023089A (ja) | 半導体装置及びその製造方法 | |
KR100328819B1 (ko) | 반도체장치의배선형성방법 | |
JP2000114378A5 (ja) | ||
JPH1084044A (ja) | 半導体装置およびその製造方法 | |
KR100905187B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
KR100198635B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JPH0122989B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070615 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4553722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |