JP2000114378A5 - - Google Patents

Description

【特許請求の範囲】
【請求項１】
基板(36)と、
前記基板の上に重なる複数の金属層(M3,M4)であって、該複数の金属層が、前記基板に隣接する下層(M3)と該下層の上方に離間して設けられた上層(M4)とを含む、複数の金属層(M3,M4)と、
前記基板上に設けられた複数の回路素子(16)を含む回路と、
前記回路素子のうちの選択された１つに関連して電気的に接続される複数のアクセス素子(20)とからなり、
前記アクセス素子の各々が、前記下層に位置する端子(32)と、前記上層に位置する細長いスパン素子(30)とを含み、該細長いスパン素子(30)は、前記端子の上に重なるようにして電気的に接続された第１の端部、及び、第２の端子の上に重なるようにして設けられた第２の端部を有する、集積回路チップ(10)。
【請求項２】
前記回路素子のうちの少なくとも１つについて、前記端子(34)のうちの一方が該回路素子に接続され、前記スパン素子を切断することによって、該回路素子が他の端子及び接続されたいずれの回路からも切り離されるように構成される、請求項１に記載の集積回路チップ。
【請求項３】
前記回路素子は入力ノード(22)及び出力ノード(24)を有し、前記アクセス素子は、前記入力ノード及び前記出力ノードのうちの少なくとも一方に接続され、前記スパン素子を切断することによって、前記回路素子が機能的に切り離されるように構成される、請求項１又は請求項２に記載の集積回路チップ。
【請求項４】
前記回路素子は複数のインタフェースノード(22,24)を有し、前記回路素子を動作させるために前記インタフェースノードが全て前記回路の他の部分に接続され、前記ノードのうちの少なくとも１つは前記回路の他の部分から電気的に分離され、前記アクセス素子の１つの端子に接続される、請求項１〜３のうちのいずれか一項に記載の集積回路チップ。
【請求項５】
前記上層の上に設けられた、前記スパン素子と前記回路との間の電気接続部(26)を含む、請求項１〜４のうちのいずれか一項に記載の集積回路チップ。
【請求項６】
前記下層の下に、前記基板に対して更に近い位置に更なる金属層を有する、請求項１〜５のうちのいずれか一項に記載の集積回路チップ。
【請求項７】
前記上層と前記下層の間に絶縁層(I34)を有し、前記スパン素子の両端の位置において前記絶縁層にバイア(40)が画定される、請求項１〜６のうちのいずれか一項に記載の集積回路チップ。
【請求項８】
集積回路(10)を製造する方法であって、
基板(36)を用意するステップと、
前記基板上に回路(12,14)を作成するステップと
を含み、前記回路を作成するステップは、
前記基板に隣接する下層(M3)と該下層の上方に離間して設けられた上層(M4)とを含む複数の金属層を形成するステップと、
前記基板上に複数の回路素子(16)を形成するステップと、
複数のアクセス素子(20)を形成するステップであって、前記アクセス素子の各々が、前記回路素子のうちの選択された１つに関連して電気的に接続され、前記下層に位置する第１及び第２の端子(32,34)と、前記上層に位置する細長いスパン素子(30)とを含み、該細長いスパン素子(30)は、前記第１の端子の上に重なるようにして電気的に接続された第１の端部、及び、第２の端子の上に重なるようにして設けられた第２の端部を有するものである、複数のアクセス素子(20)を形成するステップと
からなる方法。
【請求項９】
前記回路を動作させるステップ、その動作を分析するステップ、及び、前記スパン素子を切断することによって前記チップを再加工するステップを含む、請求項８に記載の方法。
【請求項１０】
前記回路を動作させるステップ、その動作を分析するステップ、及び、前記スパン素子のうちの少なくとも１つを前記回路のうちの１つに接続することによって前記チップを再加工するステップを含む、請求項８又は請求項９に記載の方法。