JPH11154706A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11154706A JPH11154706A JP9319447A JP31944797A JPH11154706A JP H11154706 A JPH11154706 A JP H11154706A JP 9319447 A JP9319447 A JP 9319447A JP 31944797 A JP31944797 A JP 31944797A JP H11154706 A JPH11154706 A JP H11154706A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- fuse
- circuit
- corrosion
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000005260 corrosion Methods 0.000 claims abstract description 34
- 230000007797 corrosion Effects 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 4
- 238000007664 blowing Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 レイアウトが非常に自由になるように改良さ
れた、ヒューズ部分を含む半導体装置を提供することを
主要な目的とする。 【解決手段】 半導体基板１の上に、第１の回路４と第
２の回路５が互いに離されて設けられている。第１の回
路４と第２の回路５を、ヒューズ部分２が接続してい
る。ヒューズ部分２の途中に、腐食に強い材質で形成さ
れた連結部分７が挟まれている。
れた、ヒューズ部分を含む半導体装置を提供することを
主要な目的とする。 【解決手段】 半導体基板１の上に、第１の回路４と第
２の回路５が互いに離されて設けられている。第１の回
路４と第２の回路５を、ヒューズ部分２が接続してい
る。ヒューズ部分２の途中に、腐食に強い材質で形成さ
れた連結部分７が挟まれている。
Description
【０００１】
【発明の属する技術分野】この発明は、一般に半導体装
置に関するものであり、より特定的には、ヒューズ部分
の耐湿性を向上させることができるように改良された半
導体装置に関する。
置に関するものであり、より特定的には、ヒューズ部分
の耐湿性を向上させることができるように改良された半
導体装置に関する。
【０００２】
【従来の技術】図１３は、ヒューズ部分を含む従来の半
導体装置の平面図である。図１４は、図１３に示す半導
体装置のヒューズ部分の、ＸＩＶ−ＸＩＶ線に沿う断面
図である。これらの図を参照して、半導体基板１の上
に、第１の回路４と第２の回路５が互いに離されて設け
られている。第１の回路４と第２の回路５は、ヒューズ
部分２によって接続されている。ヒューズ部分２は、半
導体基板１の上に設けられた絶縁膜３によって保護され
ている。
導体装置の平面図である。図１４は、図１３に示す半導
体装置のヒューズ部分の、ＸＩＶ−ＸＩＶ線に沿う断面
図である。これらの図を参照して、半導体基板１の上
に、第１の回路４と第２の回路５が互いに離されて設け
られている。第１の回路４と第２の回路５は、ヒューズ
部分２によって接続されている。ヒューズ部分２は、半
導体基板１の上に設けられた絶縁膜３によって保護され
ている。
【０００３】従来の半導体装置では、ヒューズ部分２
は、回路４，５内の配線と同じ材質（Ａｌ，ＷまたはＷ
Ｓｉ）で作られている。
は、回路４，５内の配線と同じ材質（Ａｌ，ＷまたはＷ
Ｓｉ）で作られている。
【０００４】図１５は、レーザブローを行なった後の、
半導体装置の平面図である。図１６は、図１５における
ＸＶＩ−ＸＶＩ線に沿う断面図である。ヒューズブロー
はレーザにより行なわれ、これによってヒューズ部分２
が切断される。ヒューズ部分２の切断により、第１の回
路４と第２の回路５は、電気的に切離される。ヒューズ
部分２が切断された場所６では、上部に覆われていた酸
化膜３も同時に破壊される。このため、上部より浸入す
る水分に対して、ヒューズ部分２の端面２ａが剥き出し
になっていた。
半導体装置の平面図である。図１６は、図１５における
ＸＶＩ−ＸＶＩ線に沿う断面図である。ヒューズブロー
はレーザにより行なわれ、これによってヒューズ部分２
が切断される。ヒューズ部分２の切断により、第１の回
路４と第２の回路５は、電気的に切離される。ヒューズ
部分２が切断された場所６では、上部に覆われていた酸
化膜３も同時に破壊される。このため、上部より浸入す
る水分に対して、ヒューズ部分２の端面２ａが剥き出し
になっていた。
【０００５】図１７は、従来の半導体装置の問題点を説
明するための図である。図１８は、図１７におけるＸＶ
ＩＩＩ−ＸＶＩＩＩ線に沿う断面図である。
明するための図である。図１８は、図１７におけるＸＶ
ＩＩＩ−ＸＶＩＩＩ線に沿う断面図である。
【０００６】従来の半導体装置では、図１７および図１
８を参照して、上部より浸入する水分に対して、ヒュー
ズ部分の端面２ａが剥き出しになるため、ヒューズ部分
２の材質が水分に対して弱い材質の場合、腐食がヒュー
ズ部分２を伝わって進み、回路５内の配線や、他のヒュ
ーズ部分を破壊し、デバイスが不良になることがあっ
た。図中、参照番号２９で示す部分は、ヒューズ部分２
の腐食した部分を表わしている。また、図中、Ｘ印が付
された回路は破壊された回路を表わしている。
８を参照して、上部より浸入する水分に対して、ヒュー
ズ部分の端面２ａが剥き出しになるため、ヒューズ部分
２の材質が水分に対して弱い材質の場合、腐食がヒュー
ズ部分２を伝わって進み、回路５内の配線や、他のヒュ
ーズ部分を破壊し、デバイスが不良になることがあっ
た。図中、参照番号２９で示す部分は、ヒューズ部分２
の腐食した部分を表わしている。また、図中、Ｘ印が付
された回路は破壊された回路を表わしている。
【０００７】一般的に、ヒューズ部分の材質としては、
導電性のレイヤーが選ばれる。しかし、レイアウトの縮
小やブローしやすい条件が優先されるため、腐食に強い
材質を選んで使用することは非常に難しい。
導電性のレイヤーが選ばれる。しかし、レイアウトの縮
小やブローしやすい条件が優先されるため、腐食に強い
材質を選んで使用することは非常に難しい。
【０００８】図１９は、ヒューズ部分が２箇所存在する
従来の半導体装置の平面図である。図２０は、図１９に
おけるＸＸ−ＸＸ線に沿う断面図である。ヒューズ部分
２が２箇所ある点を除いて、図１３に示す従来の半導体
装置と同様であるので、同一または相当する部分には同
一の参照番号を付し、その説明を繰返さない。
従来の半導体装置の平面図である。図２０は、図１９に
おけるＸＸ−ＸＸ線に沿う断面図である。ヒューズ部分
２が２箇所ある点を除いて、図１３に示す従来の半導体
装置と同様であるので、同一または相当する部分には同
一の参照番号を付し、その説明を繰返さない。
【０００９】図２１は、ヒューズ部分を２箇所有する従
来の半導体装置のレーザブロー後の平面図である。図２
２は、図２０のＸＸＩＩ−ＸＸＩＩ線に沿う断面図であ
る。図１５に示す装置と同一または相当する部分には同
一の参照番号を付し、その説明を繰返さない。
来の半導体装置のレーザブロー後の平面図である。図２
２は、図２０のＸＸＩＩ−ＸＸＩＩ線に沿う断面図であ
る。図１５に示す装置と同一または相当する部分には同
一の参照番号を付し、その説明を繰返さない。
【００１０】図２３は、ヒューズ部分を２箇所有する半
導体装置の問題点を示す図である。図２４は、図２３に
おけるＸＸＩＶ−ＸＸＩＶ線に沿う断面図である。図１
７に示す装置と同一または相当する部分には同一の参照
番号を付しその説明を繰返さない。
導体装置の問題点を示す図である。図２４は、図２３に
おけるＸＸＩＶ−ＸＸＩＶ線に沿う断面図である。図１
７に示す装置と同一または相当する部分には同一の参照
番号を付しその説明を繰返さない。
【００１１】
【発明が解決しようとする課題】従来の半導体装置で
は、レーザブローで切断を行なったヒューズ部分は、半
導体デバイスの中でも、最も耐湿性の低い部分であっ
た。その耐湿性の低さの程度によっては、切断されたヒ
ューズ部分の端面から腐食が生じ、その腐食がヒューズ
部分を伝わって進み、ひいては、回路や、他のヒューズ
部分を破壊し、その結果、半導体デバイスが不良になる
という問題点があった。
は、レーザブローで切断を行なったヒューズ部分は、半
導体デバイスの中でも、最も耐湿性の低い部分であっ
た。その耐湿性の低さの程度によっては、切断されたヒ
ューズ部分の端面から腐食が生じ、その腐食がヒューズ
部分を伝わって進み、ひいては、回路や、他のヒューズ
部分を破壊し、その結果、半導体デバイスが不良になる
という問題点があった。
【００１２】この発明は、上記のような問題点を解決す
るためになされたもので、ヒューズ部分の耐湿性を向上
させることができるように改良された半導体装置を提供
することにある。
るためになされたもので、ヒューズ部分の耐湿性を向上
させることができるように改良された半導体装置を提供
することにある。
【００１３】
【課題を解決するための手段】請求項１に係る半導体装
置は、半導体基板を備える。上記半導体基板の上に、第
１の回路と第２の回路が互いに離されて設けられてい
る。上記第１の回路と上記第２の回路をヒューズ部分が
接続している。上記ヒューズ部分の途中には、腐食に強
い材質で形成された連結部分が挟まれている。
置は、半導体基板を備える。上記半導体基板の上に、第
１の回路と第２の回路が互いに離されて設けられてい
る。上記第１の回路と上記第２の回路をヒューズ部分が
接続している。上記ヒューズ部分の途中には、腐食に強
い材質で形成された連結部分が挟まれている。
【００１４】この発明によれば、ヒューズ部分の途中
に、腐食に強い材質で形成された連結部分が挟まれてい
るので、ヒューズ部分を切断した後、その端面が露出し
ても、腐食の進行は腐食に強い材質で形成された上記連
結部分によって、防止される。
に、腐食に強い材質で形成された連結部分が挟まれてい
るので、ヒューズ部分を切断した後、その端面が露出し
ても、腐食の進行は腐食に強い材質で形成された上記連
結部分によって、防止される。
【００１５】請求項２に係る発明によれば、上記ヒュー
ズ部分は、上記第１の回路に接続された第１の金属部分
と、該第１の金属部分に接続された第１の連結部分を含
む。上記第１の連結部分は、上記半導体基板の表面中に
形成された第１の溝と、該第１の溝の底部に形成された
第１のドープト層と上記第１の溝に沿って設けられ、上
記第１の金属部分と上記第１のドープト層とを結ぶ第１
のプラグ部分とを含む。
ズ部分は、上記第１の回路に接続された第１の金属部分
と、該第１の金属部分に接続された第１の連結部分を含
む。上記第１の連結部分は、上記半導体基板の表面中に
形成された第１の溝と、該第１の溝の底部に形成された
第１のドープト層と上記第１の溝に沿って設けられ、上
記第１の金属部分と上記第１のドープト層とを結ぶ第１
のプラグ部分とを含む。
【００１６】この発明によれば、連結部分を腐食に強い
第１のドープト層で形成しているので、ヒューズ部分が
切断されて、第１の金属部分の端面が露出し、この露出
部分の腐食が進んでも、腐食の進行は、第１のドープト
層により防止される。
第１のドープト層で形成しているので、ヒューズ部分が
切断されて、第１の金属部分の端面が露出し、この露出
部分の腐食が進んでも、腐食の進行は、第１のドープト
層により防止される。
【００１７】請求項３に係る半導体装置によれば、上記
第１のプラグ部分はＷまたはＷＳｉで形成される。これ
らは、レーザで、切断しやすい材料である。
第１のプラグ部分はＷまたはＷＳｉで形成される。これ
らは、レーザで、切断しやすい材料である。
【００１８】請求項４に係る半導体装置によれば、上記
第１のドープト層はドープトポリシリコン層である。こ
のようなドープト層は、シリコン基板中に、不純物をド
ープするという簡単な方法で形成される。
第１のドープト層はドープトポリシリコン層である。こ
のようなドープト層は、シリコン基板中に、不純物をド
ープするという簡単な方法で形成される。
【００１９】請求項５に係る半導体装置によれば、上記
ヒューズ部分は、上記第２の回路に接続された第２の金
属部分と、該第２の金属部分に接続された第２の連結部
分を含む。上記第２の連結部分は、上記半導体基板の表
面中に形成された第２の溝と、該第２の溝の底部に形成
された第２のドープト層と、上記第２の溝に沿って設け
られ、前記第２の金属部分と上記第２のドープト層とを
結ぶ第２のプラグ部分とを含む。
ヒューズ部分は、上記第２の回路に接続された第２の金
属部分と、該第２の金属部分に接続された第２の連結部
分を含む。上記第２の連結部分は、上記半導体基板の表
面中に形成された第２の溝と、該第２の溝の底部に形成
された第２のドープト層と、上記第２の溝に沿って設け
られ、前記第２の金属部分と上記第２のドープト層とを
結ぶ第２のプラグ部分とを含む。
【００２０】この発明に係る装置は、第１の回路と第２
の回路の間に、ヒューズ部分を２箇所、有している。こ
のような場合であっても、腐食の進行は防止される。
の回路の間に、ヒューズ部分を２箇所、有している。こ
のような場合であっても、腐食の進行は防止される。
【００２１】請求項６に記載の半導体装置によれば、上
記第２のプラグ部分はＷまたはＷＳｉで形成される。し
たがって、レーザで切断されやすいヒューズ部分にな
る。
記第２のプラグ部分はＷまたはＷＳｉで形成される。し
たがって、レーザで切断されやすいヒューズ部分にな
る。
【００２２】請求項７に記載の発明によれば、上記第２
のドープト層はドープトポリシリコン層で形成されてお
り、これは、ポリシリコンに不純物をドープするだけで
簡単に形成され得る。
のドープト層はドープトポリシリコン層で形成されてお
り、これは、ポリシリコンに不純物をドープするだけで
簡単に形成され得る。
【００２３】
【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。
について説明する。
【００２４】実施の形態１ 図１は、実施の形態１に係る半導体装置の平面図であ
る。図２は、図１におけるＩＩ−ＩＩ線に沿う断面図で
ある。これらの図を参照して、実施の形態１に係る半導
体装置は、半導体基板１を備える。半導体基板１の上
に、第１の回路４と第２の回路５が互いに離されて設け
られている。第１の回路４と第２の回路５は、ヒューズ
部分２で接続されている。ヒューズ部分２の途中には、
腐食に強い材質で形成された連結部分７が挟まれてい
る。ヒューズ部分２を覆うように、半導体基板１の上に
絶縁膜３が設けられている。
る。図２は、図１におけるＩＩ−ＩＩ線に沿う断面図で
ある。これらの図を参照して、実施の形態１に係る半導
体装置は、半導体基板１を備える。半導体基板１の上
に、第１の回路４と第２の回路５が互いに離されて設け
られている。第１の回路４と第２の回路５は、ヒューズ
部分２で接続されている。ヒューズ部分２の途中には、
腐食に強い材質で形成された連結部分７が挟まれてい
る。ヒューズ部分２を覆うように、半導体基板１の上に
絶縁膜３が設けられている。
【００２５】より詳しく説明すると、図２を参照して、
ヒューズ部分２は、第１の回路４に接続された第１の金
属部分８と、第１の金属部分８に接続された第１の連結
部分９とを含む。第１の連結部分９は、半導体基板１の
表面中に形成された第１の溝１０と、第１の溝１０の底
部に形成された第１のドープト層１１と、第１の溝１０
に沿って設けられ、第１の金属部分８と第１のドープト
層１１とを結ぶ第１のプラグ部分１０１とを含む。
ヒューズ部分２は、第１の回路４に接続された第１の金
属部分８と、第１の金属部分８に接続された第１の連結
部分９とを含む。第１の連結部分９は、半導体基板１の
表面中に形成された第１の溝１０と、第１の溝１０の底
部に形成された第１のドープト層１１と、第１の溝１０
に沿って設けられ、第１の金属部分８と第１のドープト
層１１とを結ぶ第１のプラグ部分１０１とを含む。
【００２６】ヒューズ部分２は、また、第２の回路５に
接続された第２の金属部分１２と、第２の金属部分１２
に接続された第２の連結部分１３とを含む。第２の連結
部分１３は、半導体基板１の表面中に形成された第２の
溝１４と、第２の溝１４の底部に形成された第２のドー
プト層１５と、第２の溝１４に沿って設けられ、第２の
金属部分１２と第２のドープト層１５とを結ぶ第２のプ
ラグ部分１０１とを含む。
接続された第２の金属部分１２と、第２の金属部分１２
に接続された第２の連結部分１３とを含む。第２の連結
部分１３は、半導体基板１の表面中に形成された第２の
溝１４と、第２の溝１４の底部に形成された第２のドー
プト層１５と、第２の溝１４に沿って設けられ、第２の
金属部分１２と第２のドープト層１５とを結ぶ第２のプ
ラグ部分１０１とを含む。
【００２７】第１および第２のプラグ部分１００，１０
１はＷまたはＷＳｉで形成される。第１および第２のド
ープト層１１，１５はドープトポリシリコン層である。
第１および第２の金属部分８，１２はＡｌで形成され、
腐食しやすいが、第１および第２のプラグ部分１００，
１０１はＷまたはＷＳｉで形成され、腐食しにくい。ド
ープトポリシリコン層１１，１５は全く腐食しない。
１はＷまたはＷＳｉで形成される。第１および第２のド
ープト層１１，１５はドープトポリシリコン層である。
第１および第２の金属部分８，１２はＡｌで形成され、
腐食しやすいが、第１および第２のプラグ部分１００，
１０１はＷまたはＷＳｉで形成され、腐食しにくい。ド
ープトポリシリコン層１１，１５は全く腐食しない。
【００２８】図３は、レーザブロー後の半導体装置の平
面図である。図４は、図３におけるＩＶ−ＩＶ線に沿う
断面図である。これらの図を参照して、参照符号６で示
す部分は、レーザブローにより破壊された場所を表わし
ている。
面図である。図４は、図３におけるＩＶ−ＩＶ線に沿う
断面図である。これらの図を参照して、参照符号６で示
す部分は、レーザブローにより破壊された場所を表わし
ている。
【００２９】図５は、実施の形態１に係る半導体装置の
効果を説明するための、半導体装置の平面図である。図
６は、図５におけるＶＩ−ＶＩ線に沿う断面図である。
これらの図を参照して、実施の形態１に係る半導体装置
においても、従来と同様に、ヒューズ部分２に腐食は発
生する。すなわち、切断によって露出した端面２ａから
腐食は進行し始める。しかし、ヒューズ部分２の途中
に、腐食に強い材質で形成された第１および第２の連結
部分９，１３が挟まれている。この部分９，１３で、腐
食はストップする。ひいては、第１および第２の回路
４，５内の配線は破壊されず、ひいては、デバイスに不
良が発生することはない。なお、図中、参照符号１６で
示す部分は、腐食した部分を表わしている。このよう
に、実施の形態１に係る半導体装置によれば、ヒューズ
部分２の途中に、腐食に強い材質で形成された連結部分
９，１３が挟まれているので、腐食に対して非常に強い
デバイスとなる。その結果、ヒューズの材質を選ぶとき
に、腐食に対して強い材質を選ばなければならないとい
う制約はなくなり、レイアウトが非常に自由になる。
効果を説明するための、半導体装置の平面図である。図
６は、図５におけるＶＩ−ＶＩ線に沿う断面図である。
これらの図を参照して、実施の形態１に係る半導体装置
においても、従来と同様に、ヒューズ部分２に腐食は発
生する。すなわち、切断によって露出した端面２ａから
腐食は進行し始める。しかし、ヒューズ部分２の途中
に、腐食に強い材質で形成された第１および第２の連結
部分９，１３が挟まれている。この部分９，１３で、腐
食はストップする。ひいては、第１および第２の回路
４，５内の配線は破壊されず、ひいては、デバイスに不
良が発生することはない。なお、図中、参照符号１６で
示す部分は、腐食した部分を表わしている。このよう
に、実施の形態１に係る半導体装置によれば、ヒューズ
部分２の途中に、腐食に強い材質で形成された連結部分
９，１３が挟まれているので、腐食に対して非常に強い
デバイスとなる。その結果、ヒューズの材質を選ぶとき
に、腐食に対して強い材質を選ばなければならないとい
う制約はなくなり、レイアウトが非常に自由になる。
【００３０】実施の形態２ 図７は、実施の形態２に係る半導体装置の平面図であ
る。図８は、図７におけるＶＩＩＩ−ＶＩＩＩ線に沿う
断面図である。実施の形態２に係る装置では、レーザブ
ローする部分が２箇所ある点で、実施の形態１に係る半
導体装置と異なる。図７を参照して、ヒューズ部分２
は、第１の回路４と第２の回路５を接続する。実施の形
態１に係る装置と異なり、ヒューズ部分２には、腐食に
強い材質で形成された連結部分７が、第１の回路４と第
２の回路５との間に、３箇所設けられている。
る。図８は、図７におけるＶＩＩＩ−ＶＩＩＩ線に沿う
断面図である。実施の形態２に係る装置では、レーザブ
ローする部分が２箇所ある点で、実施の形態１に係る半
導体装置と異なる。図７を参照して、ヒューズ部分２
は、第１の回路４と第２の回路５を接続する。実施の形
態１に係る装置と異なり、ヒューズ部分２には、腐食に
強い材質で形成された連結部分７が、第１の回路４と第
２の回路５との間に、３箇所設けられている。
【００３１】図８中、真ん中の第３の連結部分１７は、
半導体基板１の表面中に形成された第３の溝１８と、第
３の溝１８の底部に形成された第３のドープト層１９
と、第３の溝１８に沿って設けられ、第３の金属部分２
０ａ，２０ｂと第３のドープト層１９とを結ぶ第３のプ
ラグ部分１０２とを含む。第３の金属部分２０ａ，２０
ｂはＡｌで形成され、腐食しやすいが、第３のプラグ部
分１０２はＷまたはＷＳｉで形成され、腐食しにくい。
ドープトポリシリコン層１９は全く腐食しない。
半導体基板１の表面中に形成された第３の溝１８と、第
３の溝１８の底部に形成された第３のドープト層１９
と、第３の溝１８に沿って設けられ、第３の金属部分２
０ａ，２０ｂと第３のドープト層１９とを結ぶ第３のプ
ラグ部分１０２とを含む。第３の金属部分２０ａ，２０
ｂはＡｌで形成され、腐食しやすいが、第３のプラグ部
分１０２はＷまたはＷＳｉで形成され、腐食しにくい。
ドープトポリシリコン層１９は全く腐食しない。
【００３２】図９は、レーザブロー後の半導体装置の平
面図である。図１０は、図９におけるＸ−Ｘ線に沿う断
面図である。図中、参照符号６で示す部分は、レーザに
より、破壊された場所を表わしている。
面図である。図１０は、図９におけるＸ−Ｘ線に沿う断
面図である。図中、参照符号６で示す部分は、レーザに
より、破壊された場所を表わしている。
【００３３】図１１は、実施の形態２に係る半導体装置
の効果を示す図である。図１２は、図１１におけるＸＩ
Ｉ−ＸＩＩ線に沿う断面図である。これらの図の中で、
参照符号１６で示す部分は、腐食した部分を表わしてい
る。実施の形態１に係る装置と同様、実施の形態２に係
る半導体装置においても、腐食は発生するが、ヒューズ
部分２の途中に、腐食に強い材質で形成された第１、第
２および第３の連結部分９，１３，１７が設けられてい
るので、この部分で、腐食はストップする。したがっ
て、ヒューズ部分の耐湿性が非常に向上する。その結
果、回路内の配線や他のヒューズ部分を破壊することは
なく、良好なデバイスとなる。
の効果を示す図である。図１２は、図１１におけるＸＩ
Ｉ−ＸＩＩ線に沿う断面図である。これらの図の中で、
参照符号１６で示す部分は、腐食した部分を表わしてい
る。実施の形態１に係る装置と同様、実施の形態２に係
る半導体装置においても、腐食は発生するが、ヒューズ
部分２の途中に、腐食に強い材質で形成された第１、第
２および第３の連結部分９，１３，１７が設けられてい
るので、この部分で、腐食はストップする。したがっ
て、ヒューズ部分の耐湿性が非常に向上する。その結
果、回路内の配線や他のヒューズ部分を破壊することは
なく、良好なデバイスとなる。
【００３４】
【発明の効果】請求項１に係る半導体装置によれば、ヒ
ューズ部分の途中に、腐食に強い材質で形成された連結
部分が挟まれているので、ヒューズ部分を切断した後、
その端面が露出しても、腐食の進行は、上記連結部分に
よって、防止される。その結果、ヒューズ部分の耐湿性
を向上させた半導体装置が得られるという効果を奏す
る。
ューズ部分の途中に、腐食に強い材質で形成された連結
部分が挟まれているので、ヒューズ部分を切断した後、
その端面が露出しても、腐食の進行は、上記連結部分に
よって、防止される。その結果、ヒューズ部分の耐湿性
を向上させた半導体装置が得られるという効果を奏す
る。
【００３５】請求項２に係る半導体装置によれば、連結
部分を、腐食に強い第１のドープト層で形成しているの
で、ヒューズ部分が切断されて、第１の金属部分の端面
が露出し、この露出部分の腐食が進んでも、腐食の進行
は、第１のドープト層により防止される。その結果、ヒ
ューズ部分の耐湿性を向上させた半導体装置が得られる
という効果を奏する。
部分を、腐食に強い第１のドープト層で形成しているの
で、ヒューズ部分が切断されて、第１の金属部分の端面
が露出し、この露出部分の腐食が進んでも、腐食の進行
は、第１のドープト層により防止される。その結果、ヒ
ューズ部分の耐湿性を向上させた半導体装置が得られる
という効果を奏する。
【００３６】請求項３に係る半導体装置によれば、第１
の金属部分がＡｌ、ＷまたはＷＳｉで形成されているの
で、レーザで、切断しやすいヒューズ部分になるという
効果を奏する。
の金属部分がＡｌ、ＷまたはＷＳｉで形成されているの
で、レーザで、切断しやすいヒューズ部分になるという
効果を奏する。
【００３７】請求項４に係る半導体装置によれば、第１
のドープト層はドープトポリシリコン層である。このよ
うなドープト層は、シリコン基板中に、不純物をドープ
するという簡単な方法で形成される。
のドープト層はドープトポリシリコン層である。このよ
うなドープト層は、シリコン基板中に、不純物をドープ
するという簡単な方法で形成される。
【００３８】請求項５に係る半導体装置によれば、第１
の回路と第２の回路の間に、ヒューズ部分を２箇所有し
ている。このような場合であっても、腐食の進行が防止
され、ひいては、耐湿性を向上させた半導体装置になる
という効果を奏する。
の回路と第２の回路の間に、ヒューズ部分を２箇所有し
ている。このような場合であっても、腐食の進行が防止
され、ひいては、耐湿性を向上させた半導体装置になる
という効果を奏する。
【００３９】請求項６に係る半導体装置によれば、第２
の金属部分はＡｌ、ＷまたはＷＳｉで形成されるので、
レーザで切断されやすいヒューズ部分になるという効果
を奏する。
の金属部分はＡｌ、ＷまたはＷＳｉで形成されるので、
レーザで切断されやすいヒューズ部分になるという効果
を奏する。
【００４０】請求項７に係る半導体装置によれば、第２
のドープト層はドープトポリシリコン層で形成されてい
るので、ポリシリコンに不純物をドープするという簡単
な方法で形成することができるという効果を奏する。
のドープト層はドープトポリシリコン層で形成されてい
るので、ポリシリコンに不純物をドープするという簡単
な方法で形成することができるという効果を奏する。
【図１】 実施の形態１に係る半導体装置の平面図であ
る。
る。
【図２】 図１におけるＩＩ−ＩＩ線に沿う断面図であ
る。
る。
【図３】 レーザブロー後の半導体装置の平面図であ
る。
る。
【図４】 図３におけるＩＶ−ＩＶ線に沿う断面図であ
る。
る。
【図５】 実施の形態１に係る半導体装置の効果を説明
するための図である。
するための図である。
【図６】 図５におけるＶＩ−ＶＩ線に沿う断面図であ
る。
る。
【図７】 実施の形態２に係る半導体装置の平面図であ
る。
る。
【図８】 図７におけるＶＩＩＩ−ＶＩＩＩ線に沿う断
面図である。
面図である。
【図９】 レーザブロー後の半導体装置の平面図であ
る。
る。
【図１０】 図９におけるＸ−Ｘ線に沿う断面図であ
る。
る。
【図１１】 実施の形態２に係る半導体装置の効果を説
明するための図である。
明するための図である。
【図１２】 図１１におけるＸＩＩ−ＸＩＩ線に沿う断
面図である。
面図である。
【図１３】 従来の半導体装置の平面図である。
【図１４】 図１３における、ＸＩＶ−ＸＩＶ線に沿う
断面図である。
断面図である。
【図１５】 従来の半導体装置のレーザブロー後の平面
図である。
図である。
【図１６】 図１５におけるＸＶＩ−ＸＶＩ線に沿う断
面図である。
面図である。
【図１７】 従来の半導体装置の問題点を示す平面図で
ある。
ある。
【図１８】 図１７におけるＸＶＩＩＩ−ＸＶＩＩＩ線
に沿う断面図である。
に沿う断面図である。
【図１９】 他の従来の半導体装置の平面図である。
【図２０】 図１９におけるＸＸ−ＸＸ線に沿う断面図
である。
である。
【図２１】 他の従来の半導体装置のレーザブロー後の
平面図である。
平面図である。
【図２２】 図２１におけるＸＸＩＩ−ＸＸＩＩ線に沿
う断面図である。
う断面図である。
【図２３】 他の従来の半導体装置の問題点を示す図で
ある。
ある。
【図２４】 図２３におけるＸＸＩＶ−ＸＸＩＶ線に沿
う断面図である。
う断面図である。
１ 半導体基板、２ ヒューズ部分、４ 第１の回路、
５ 第２の回路、７連結部分。
５ 第２の回路、７連結部分。
Claims (7)
- 【請求項１】 半導体基板と、 前記半導体基板の上に互いに離されて設けられた第１の
回路と第２の回路と、 前記第１の回路と前記第２の回路を接続するヒューズ部
分と、 前記ヒューズ部分の途中に挟まれた、腐食に強い材質で
形成された連結部分と、を備えた半導体装置。 - 【請求項２】 前記ヒューズ部分は、前記第１の回路に
接続された第１の金属部分と、該第１の金属部分に接続
された第１の連結部分を含み、 前記第１の連結部分は、前記半導体基板の表面中に形成
された第１の溝と、該第１の溝の底部に形成された第１
のドープト層と、前記第１の溝に沿って設けられ、前記
第１の金属部分と前記第１のドープト層とを結ぶ第１の
プラグ部分とを含む、請求項１に記載の半導体装置。 - 【請求項３】 前記第１のプラグ部分はＷまたはＷＳｉ
で形成される、請求項２に記載の半導体装置。 - 【請求項４】 前記第１のドープト層はドープトポリシ
リコン層である、請求項２に記載の半導体装置。 - 【請求項５】 前記ヒューズ部分は、前記第２の回路に
接続された第２の金属部分と、該第２の金属部分に接続
された第２の連結部分を含み、 前記第２の連結部分は、前記半導体基板の表面中に形成
された第２の溝と、該第２の溝の底部に形成された第２
のドープト層と、前記第２の溝に沿って設けられ、前記
第２の金属部分と前記第２のドープト層とを結ぶ第２の
プラグ部分とを含む、請求項２に記載の半導体装置。 - 【請求項６】 前記第２のプラグ部分はＷまたはＷＳｉ
で形成される請求項５に記載の半導体装置。 - 【請求項７】 前記第２のドープト層はドープトポリシ
リコン層である、請求項５に記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9319447A JPH11154706A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置 |
| US09/059,280 US6040615A (en) | 1997-11-20 | 1998-04-14 | Semiconductor device with moisture resistant fuse portion |
| DE19817749A DE19817749C2 (de) | 1997-11-20 | 1998-04-21 | Halbleitervorrichtung mit einem Schmelzabschnitt zwischen einer ersten und einer zweiten Schaltung |
| KR1019980016081A KR19990044726A (ko) | 1997-11-20 | 1998-05-06 | 반도체장치 |
| TW087107651A TW411492B (en) | 1997-11-20 | 1998-05-18 | Semiconductor device |
| CN98118777A CN1218292A (zh) | 1997-11-20 | 1998-08-27 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9319447A JPH11154706A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154706A true JPH11154706A (ja) | 1999-06-08 |
Family
ID=18110311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9319447A Withdrawn JPH11154706A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6040615A (ja) |
| JP (1) | JPH11154706A (ja) |
| KR (1) | KR19990044726A (ja) |
| CN (1) | CN1218292A (ja) |
| DE (1) | DE19817749C2 (ja) |
| TW (1) | TW411492B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019989A (ja) * | 2003-06-24 | 2005-01-20 | Samsung Electronics Co Ltd | 腐食防止ヒューズ領域を有する集積回路素子及びその製造方法 |
| US7495309B2 (en) | 2002-01-31 | 2009-02-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252291B1 (en) * | 1998-09-28 | 2001-06-26 | Agilent Technologies, Inc. | Modifiable semiconductor circuit element |
| KR100306469B1 (ko) * | 1999-08-27 | 2001-11-01 | 윤종용 | 집적회로의 퓨즈옵션회로 및 방법 |
| DE10006243A1 (de) * | 2000-02-11 | 2001-08-23 | Infineon Technologies Ag | Schmelzbrückenanordnung in integrierten Schaltungen |
| JP2001250867A (ja) * | 2000-03-07 | 2001-09-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6509624B1 (en) * | 2000-09-29 | 2003-01-21 | International Business Machines Corporation | Semiconductor fuses and antifuses in vertical DRAMS |
| US6495901B2 (en) * | 2001-01-30 | 2002-12-17 | Infineon Technologies Ag | Multi-level fuse structure |
| KR100500458B1 (ko) * | 2003-10-07 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 퓨즈박스 및 그 제조방법 |
| US7983024B2 (en) | 2007-04-24 | 2011-07-19 | Littelfuse, Inc. | Fuse card system for automotive circuit protection |
| KR101043832B1 (ko) * | 2008-03-11 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR101083640B1 (ko) * | 2009-07-31 | 2011-11-16 | 주식회사 하이닉스반도체 | 반도체 장치의 퓨즈부 및 그 제조방법 |
| KR101179022B1 (ko) * | 2010-11-08 | 2012-08-31 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9240376B2 (en) * | 2013-08-16 | 2016-01-19 | Globalfoundries Inc. | Self-aligned via fuse |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123759A (ja) * | 1982-01-18 | 1983-07-23 | Fujitsu Ltd | 半導体記憶装置 |
| JP2839636B2 (ja) * | 1990-05-07 | 1998-12-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3568562B2 (ja) * | 1993-09-08 | 2004-09-22 | 富士通株式会社 | ヒューズ回路及び半導体記憶装置 |
| US5420455A (en) * | 1994-03-31 | 1995-05-30 | International Business Machines Corp. | Array fuse damage protection devices and fabrication method |
| US5472901A (en) * | 1994-12-02 | 1995-12-05 | Lsi Logic Corporation | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
| TW278229B (en) * | 1994-12-29 | 1996-06-11 | Siemens Ag | Fuse structure for an integrated circuit device and method for manufacturing a fuse structure |
| US5618750A (en) * | 1995-04-13 | 1997-04-08 | Texas Instruments Incorporated | Method of making fuse with non-corrosive termination of corrosive fuse material |
| US5538924A (en) * | 1995-09-05 | 1996-07-23 | Vanguard International Semiconductor Co. | Method of forming a moisture guard ring for integrated circuit applications |
| US5712206A (en) * | 1996-03-20 | 1998-01-27 | Vanguard International Semiconductor Corporation | Method of forming moisture barrier layers for integrated circuit applications |
| US5976943A (en) * | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
-
1997
- 1997-11-20 JP JP9319447A patent/JPH11154706A/ja not_active Withdrawn
-
1998
- 1998-04-14 US US09/059,280 patent/US6040615A/en not_active Expired - Lifetime
- 1998-04-21 DE DE19817749A patent/DE19817749C2/de not_active Expired - Fee Related
- 1998-05-06 KR KR1019980016081A patent/KR19990044726A/ko active Search and Examination
- 1998-05-18 TW TW087107651A patent/TW411492B/zh not_active IP Right Cessation
- 1998-08-27 CN CN98118777A patent/CN1218292A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495309B2 (en) | 2002-01-31 | 2009-02-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| JP2005019989A (ja) * | 2003-06-24 | 2005-01-20 | Samsung Electronics Co Ltd | 腐食防止ヒューズ領域を有する集積回路素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990044726A (ko) | 1999-06-25 |
| DE19817749C2 (de) | 2001-08-09 |
| CN1218292A (zh) | 1999-06-02 |
| US6040615A (en) | 2000-03-21 |
| TW411492B (en) | 2000-11-11 |
| DE19817749A1 (de) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9536821B2 (en) | Semiconductor integrated circuit device having protective split at peripheral area of bonding pad and method of manufacturing same | |
| JPH11154706A (ja) | 半導体装置 | |
| US6100116A (en) | Method to form a protected metal fuse | |
| KR920020620A (ko) | 반도체 집적회로장치의 배선접속구조 및 그 제조방법 | |
| KR900002084B1 (ko) | 반도체장치 | |
| US6879020B2 (en) | Semiconductor device | |
| KR100708443B1 (ko) | 박막트랜지스터기판 및 그 제조방법 | |
| US4920402A (en) | Integrated circuit device | |
| US5926697A (en) | Method of forming a moisture guard ring for integrated circuit applications | |
| JPS6312153A (ja) | 半導体集積回路装置 | |
| JPH03104247A (ja) | ウエハ・スケール半導体装置 | |
| KR100560968B1 (ko) | 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법 | |
| JPS63143845A (ja) | 半導体集積回路装置 | |
| KR100508022B1 (ko) | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH07142481A (ja) | 半導体装置 | |
| JPH0723967Y2 (ja) | 半導体装置 | |
| JPH0233949A (ja) | 半導体ヒューズ素子 | |
| JPH02192145A (ja) | 半導体装置 | |
| JP2004335612A (ja) | 半導体装置及びその製造方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| JPH05136271A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH113889A (ja) | 半導体集積回路装置 | |
| JPH05190686A (ja) | 半導体装置 | |
| JP2004165285A (ja) | 配線構造及びその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |