JP2005019989A - 腐食防止ヒューズ領域を有する集積回路素子及びその製造方法 - Google Patents

腐食防止ヒューズ領域を有する集積回路素子及びその製造方法 Download PDF

Info

Publication number
JP2005019989A
JP2005019989A JP2004179970A JP2004179970A JP2005019989A JP 2005019989 A JP2005019989 A JP 2005019989A JP 2004179970 A JP2004179970 A JP 2004179970A JP 2004179970 A JP2004179970 A JP 2004179970A JP 2005019989 A JP2005019989 A JP 2005019989A
Authority
JP
Japan
Prior art keywords
fuse
wiring
guard ring
film
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004179970A
Other languages
English (en)
Other versions
JP4800595B2 (ja
Inventor
Tai-Heui Cho
太熙 趙
Sun-Joon Kim
善俊 金
Gwang-Seon Byun
光宣 邊
Heui-Won Shin
恵苑 愼
Hyuck-Jin Kang
赫鎭 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005019989A publication Critical patent/JP2005019989A/ja
Application granted granted Critical
Publication of JP4800595B2 publication Critical patent/JP4800595B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ブローイングされたヒューズに隣接な他のヒューズが腐食されることを防ぎ、ヒューズに隣接な内部回路に湿気（ｍｏｉｓｔｕｒｅ）が浸透することを防ぐのに好適なヒューズ領域及びその製造方法を提供する。
【解決手段】 集積回路素子及びその製造方法を提供する。前記集積回路素子は、集積回路基板及び前記集積回路基板上に配置された第１ないし第４下部配線を備える。前記第３及び第４下部配線は、前記第１及び第２下部配線に平行である。前記第１と第２下部配線との間の領域上部に第１ヒューズが提供される。第１ヒューズは、第１及び第２下部配線に電気的に連結される。前記第３と第４下部配線との間の領域上部に第２ヒューズが提供され、前記第２ヒューズは前記第１ヒューズと離隔される。また、前記第２ヒューズは、前記第３及び第４下部配線に電気的に連結される。また、前記集積回路素子を製造する方法も提供される。
【選択図】 図２

Description

本発明は、集積回路素子及びその製造方法に関するもので、特に、ヒューズ領域を有する集積回路素子及びその製造方法（Ｉｎｔｅｒｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｄｅｖｉｃｅｓ ｈａｖｉｎｇ ｃｏｒｒｏｓｉｏｎ ｒｅｓｉｓｔａｎｔ ｆｕｓｅ ｒｅｇｉｏｎｓ ａｎｄ ｍｅｔｈｏｄｓ ｏｆ ｆａｂｒｉｃａｔｉｎｇ ｔｈｅ ｓａｍｅ）に関する。
集積回路基板上に提供される集積回路記憶素子は、アセンブリー工程の前に電気的にテストされる。その結果、前記集積回路記憶素子は、不良チップ（ｂａｄ ｃｈｉｐｓ）、または良好なチップ（ｇｏｏｄ ｃｈｉｐｓ）に分類される。前記不良チップが少なくとも一つの不良セル（ｆａｉｌｅｄ ｃｅｌｌ）により誤動作する場合、前記不良セルは、リペア工程（ｒｅｐａｉｒ ｐｒｏｃｅｓｓ）を使用して余分なセル（ｒｅｄｕｎｄａｎｔ ｃｅｌｌ）として代替される。前記リペア工程は、書き込みモード及び読み込みモードで前記余分なセルが不良セルのアドレスを有するようにするために所定のヒューズをブローイング（ｂｌｏｗｉｎｇ）させるレーザービーム照射段階を含む。前記ヒューズは、一般的に前記半導体記憶素子のビットラインと同時に形成される。最近では、前記ビットラインは、それらの電気的抵抗を減少させるためにタングステン膜のような金属膜で形成する。
図１Ａは、従来のヒューズ領域の一部を示す平面図であり、図１Ｂは、図１ＡのＩ−Ｉ′に沿って示された断面図である。
図１Ａ及び図１Ｂを参照すると、集積回路基板１の表面上に下部層間絶縁膜３が提供される。前記下部層間絶縁膜３上にヒューズ５が配置される。前記ヒューズ５は、相互平行な第１及び第２サブヒューズ５ａ、５ｂとともに前記第１サブヒューズ５ａの一端を前記第２サブヒューズ５ｂの一端と連結させるヒューズ連結部（ｆｕｓｅ ｃｏｎｎｅｃｔｉｏｎ）５ｃを含む。前記第１及び第２サブヒューズ５ａ、５ｂとともにヒューズ連結部５は、タングステン膜のような金属膜を一回の写真／食刻段階（ａ ｓｉｎｇｌｅ ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ／ｅｔｃｈｉｎｇ ｓｔｅｐ）を使用して形成する。従って、前記第１及び第２サブヒューズ５ａ、５ｂ及びヒューズ連結部５ｃは、同一の金属膜で形成される。前記ヒューズ５を有する基板上に上部層間絶縁膜７が提供される。前記第１サブヒューズ５ａの他端及び前記第２サブヒューズ５ｂの他端は、それぞれ前記上部層間絶縁膜７を貫通する第１及び第２コンタクトホール７ａ、７ｂによって露出され、前記連結部５ｃは、前記上部層間絶縁膜７を貫通する少なくとも一つの第３コンタクトホール７ｃによって露出される。
前記第１ないし第３コンタクトホール７ａ、７ｂ、７ｃは、それぞれ第１コンタクトプラグ９ａ、第２コンタクトプラグ９ｂ及び第３コンタクトプラグ９ｃで埋められることもある。前記上部層間絶縁膜７上に第１ないし第３金属配線１１ａ、１１ｂ、１１ｃが配置される。前記第１金属配線１１ａは、前記第１コンタクトプラグと電気的に連結され、前記第２金属配線１１ｂは、前記第２コンタクトプラグ９ｂと電気的に連結される。また、前記第３金属配線１１ｃは、前記第３コンタクトプラグ９ｃと電気的に連結される。結果的に、前記第１及び第３金属配線１１ａ、１１ｃは、前記第１サブヒューズ５ａを通じて電気的に連結され、前記第２及び第３金属配線１１ｂ、１１ｃは、前記第２サブヒューズ５ｂを通じて電気的に連結される。前記第１ないし第３金属配線１１ａ、１１ｂ、１１ｃを有する基板の全面は、保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１３で覆われる。前記保護膜１３及び前記上部層間絶縁膜７内にヒューズ窓（ｆｕｓｅ ｗｉｎｄｏｗ）１３ａが配置される。前記ヒューズ窓１３ａは、前記第１及び第２サブヒューズ５ａ、５ｂの上部を横切るように配置される。結果的に、前記第１及び第２サブヒューズ５ａ、５ｂは、初期の上部層間絶縁膜７よりも薄い層間絶縁膜７ｔで覆われる。リペア工程を実施するために前記第１及び第２サブヒューズ５ａ、５ｂのうちどれか一つ、例えば、前記第２サブヒューズ５ｂが前記ヒューズ窓１３ａを貫通するレーザービームによりブローイングされる（ｂｌｏｗｎ）場合、前記第２サブヒューズ５ｂの切断部（ｃｕｔ ｒｅｇｉｏｎ）は、大気中に露出されることもある。前記リペア工程を実施した後、前記ヒューズ５を有する基板は、アセンブリー工程を通じてパッケージされる。しかし、前記アセンブリー工程前に前記カッティングされた第２サブヒューズ５ｂは、大気中の湿気（ｍｏｉｓｔｕｒｅ）、または洗浄工程のような後続の湿式工程に露出されることもある。この場合、前記第１サブヒューズ５ａは、前記カッティングされた第２サブヒューズ５ｂ及び前記ヒューズ連結部５ｃを通じて浸透する水分によって腐食されることもある。その結果、前記第１金属配線１１ａは、前記第３金属配線１１ｃと電気的に遮断されて（ｄｉｓｃｏｎｎｅｃｔｅｄ）半導体素子の誤動作（ｍａｌｆｕｎｃｔｉｏｎ）を惹き起こす。
一方、前記ヒューズ領域を製造する方法が特許文献１で、福原（Ｆｕｋｕｈａｒａ）などによって開示された。福原などによると、集積回路基板上部にストライプ（ｓｔｒｉｐｅ）形態の第１配線、及び前記第１配線と離隔され、平面上で前記第１配線に垂直な第２及び第３平行な配線を形成する。前記第１ないし第３配線は、不腐食性物質膜（ｎｏｎ−ｃｏｒｒｏｓｉｖｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）で形成する。前記第１配線と第２配線との間の領域上部に第１ヒューズが形成され、前記第１配線と第３配線との間の領域上部に第２ヒューズが形成される。前記第１ヒューズの一端及び他端は、それぞれ前記第１配線及び前記第２配線に電気的に接触され、前記第２ヒューズの一端及び他端は、それぞれ前記第１配線及び前記第３配線に電気的に接触される。これにより、前記ヒューズのうち、どれか一つがブローイングされ（ｂｌｏｗｎ）、前記ブローイングされた部位（ｂｌｏｗｎ ｒｅｇｉｏｎ）を通じて湿気が浸透しても、前記ブローイングされたヒューズ（ｂｌｏｗｎ ｆｕｓｅ）と隣接する他のヒューズが腐食されるのを防ぐことができる。これは、前記第１配線が不腐食性物質膜で形成されたためである。すなわち、前記第１ないし第３配線は、腐食阻止膜（ｃｏｒｒｏｓｉｏｎ ｓｔｏｐ ｌａｙｅｒ）の役割をする。
米国特許第５，６１８，７５０号明細書
本発明が解決しようとする技術的課題は、ブローイングされたヒューズ通じて、前記ブローイングされたヒューズに隣接する他のヒューズが腐食されることを防ぐのに好適なヒューズ領域及びその製造方法を提供することにある。
本発明が解決しようとする他の技術的課題は、ヒューズに隣接する内部回路に湿気（ｍｏｉｓｔｕｒｅ）が浸透することを防ぐのに好適なヒューズ領域及びその製造方法を提供することにある。
前記技術的課題を解決するために本発明の実施形態は、集積回路素子を提供する。前記集積回路素子は、集積回路基板及び前記集積回路基板上の第１ないし第４下部配線を備える。前記第３及び第４下部配線は、前記第１及び第２下部配線に平行である。前記第１下部配線と第２下部配線との間の領域上部に第１ヒューズが配置される。前記第１ヒューズは、前記第１下部配線を前記第２下部配線に電気的に連結させる。これと同様に、前記第３下部配線と第４下部配線との間の領域上部に第２ヒューズが配置される。前記第２ヒューズは、前記第３下部配線を前記第４下部配線に電気的に連結させる。
いくつかの実施形態で、前記集積回路素子は、前記集積回路基板上の第１ないし第３中間配線をさらに備えることができる。前記第１ないし第３中間配線の表面は、前記第１及び第２ヒューズの表面と実質的に平らでもある。前記第１中間配線は、前記第１下部配線上に位置することもあり、前記第１下部配線に電気的に連結されることもある。前記第２中間配線は、前記第２及び第４下部配線上に位置することもあり、前記第２及び第４下部配線に電気的に連結されることもある。前記第３中間配線は、前記第３下部配線上に位置することもあり、前記第３下部配線に電気的に連結されることもある。
他の実施形態で、前記集積回路素子は、前記第１ないし第３中間配線上にそれぞれ配置された第１ないし第３下部金属配線をさらに備えることができる。前記第１ないし第３下部金属配線は、それぞれ前記第１ないし第３中間配線に電気的に連結されることもある。
もう一つ他の実施形態で、前記集積回路素子は、前記集積回路基板上に位置しながら、第１及び第２ヒューズを囲むヒューズガードリングをさらに含むことができる。前記ヒューズガードリングは、前記第１及び第２ヒューズと前記第１ないし第３中間配線との間の中間配線ガードリングを備えることができる。前記中間配線ガードリング上に第１金属プラグガードリングが提供されることもある。前記第１金属プラグガードリング上に第１金属ガードリングが提供されることもあり、前記第１金属ガードリング上に第２金属プラグガードリングが提供されることもある。前記第２金属プラグガードリング上に第２金属ガードリングが提供されることもある。
いくつかの実施形態で、前記集積回路素子は、第１ないし第４ヒューズコンタクトプラグをさらに含むことができる。前記第１ヒューズは、前記第１および第２ヒューズコンタクトプラグを通じて前記第１及び第２下部配線に電気的に連結されることができる。前記第２ヒューズは、前記第３および第４ヒューズコンタクトプラグを通じて前記第３及び第４下部配線に電気的に連結されることができる。
他の実施形態で、前記第１ないし第４ヒューズコンタクトプラグは、障壁金属膜及び前記障壁金属膜上のプラグ金属膜を備えることができる。前記障壁金属膜は、チタニウム窒化膜を備えることができる。前記第１ないし第４下部配線は不腐食性物質膜（ｎｏｎ−ｃｏｒｒｏｓｉｖｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）を備えることができ、前記不腐食性物質膜は、ポリシリコン膜及び／またはポリサイド膜を備えることができる。前記第１ないし第３中間配線及び前記第１及び第２ヒューズは、タングステン膜を備えることができる。
本発明のもう一つ他の実施形態は、集積回路基板及び前記集積回路基板上の複数の離隔されたヒューズを有するヒューズ領域を提供する。前記集積回路基板上にヒューズガードリングが提供され、前記ヒューズガードリングは前記ヒューズを囲んでいる。
いくつかの実施形態で、前記ヒューズガードリングは、中間配線ガードリングを備えることができ、前記中間配線ガードリングは、前記ヒューズの表面と実質的に平らな表面を有することができる。前記中間配線ガードリング上に第１金属プラグガードリングが提供されることができる。前記第１金属プラグガードリング上に第１金属ガードリングが提供されることもある。前記第１金属ガードリング上に第２金属プラグガードリングが提供されることができ、前記第２金属プラグガードリング上に第２金属ガードリングが提供されることもある。
本発明の他の実施形態は、第１及び第２領域を有する集積回路基板を備える集積回路素子を提供する。前記集積回路基板上に下部層間絶縁膜が提供され、前記集積回路基板上に複数の平行な下部配線が提供される。前記下部配線のうち奇数番目の下部配線は、前記集積回路基板の前記第１領域内に配置され、前記下部配線のうち偶数番目の下部配線は、前記集積回路基板の前記第２領域内に配置される。前記下部配線上に複数の平行なヒューズが提供される。前記ヒューズのうち偶数番目のヒューズは、前記第１領域内に配置され、前記各偶数番目の下部配線に電気的に連結される。前記ヒューズのうち奇数番目のヒューズは、前記第２領域内に配置され、前記各奇数番目の下部配線に電気的に連結される。前記ヒューズ上に複数の上部配線が提供される。前記上部配線のうち第１グループの上部配線は、前記奇数番目の下部配線及び前記偶数番目のヒューズに電気的に接触される。前記上部配線のうち第２グループの上部配線は、前記偶数番目の下部配線及び前記奇数番目のヒューズに電気的に接触される。
いくつかの実施形態で、前記集積回路素子は、前記下部配線上の中間層間絶縁膜及び前記ヒューズ上の上部層間絶縁膜をさらに備えることができる。前記第１領域に隣接する前記奇数番目の下部配線上に奇数番目の中間配線が提供される。前記奇数番目の中間配線は、前記中間層間絶縁膜と前記上部層間絶縁膜との間に介在されることができる。前記第２領域に隣接する前記偶数番目の下部配線上に偶数番目の中間配線が提供される。前記偶数番目の中間配線は、前記中間層間絶縁膜と前記上部層間絶縁膜との間に介在されることができる。前記第１グループの上部配線のうち、奇数番目の上部配線は、前記奇数番目の中間配線を通じて奇数番目の下部配線に電気的に連結される。前記第２グループの上部配線のうち、偶数番目の上部配線は、前記奇数番目の中間配線を通じて前記奇数番目の下部配線に電気的に連結される。
他の実施形態で、前記奇数番目の中間配線、前記偶数番目の中間配線及び前記ヒューズは、同一の物質膜でもある。前記第１グループの上部配線は、前記第１領域に隣接し、前記第２領域の反対側に位置することもある。前記第２グループの上部配線は、前記第２領域に隣接し、前記第１領域の反対側に位置することもある。
また他の実施形態で、前記偶数番目のヒューズは、前記偶数番目の下部配線の延長線上に提供されることもある。前記奇数番目のヒューズは、前記奇数番目の下部配線の延長線上に提供されることもある。前記下部配線は、不腐食性物質膜でもある。前記不腐食性物質膜は、ポリシリコン膜及び／またはタングステンポリサイド膜でもある。前記ヒューズは、タングステン膜でもある。
本発明のまた他の実施形態は、第１及び第２領域を有する集積回路素子を提供する。前記集積回路素子は、複数の平行な下部配線を備える。前記下部配線のうち奇数番目の下部配線は、前記第１領域内に提供され、前記下部配線のうち偶数番目の下部配線は、前記第２領域内に提供される。前記第１及び第２領域上に複数のヒューズが提供される。前記ヒューズは、前記下部配線との重畳部（ｏｖｅｒｌａｐ ｐｏｒｔｉｏｎｓ）を有する。複数の上部配線が提供される。前記上部配線のうち第１グループの上部配線は、前記第１領域に隣接する前記ヒューズの最終端に電気的に連結される。前記上部配線のうち第２グループの上部配線は、前記第２領域に隣接する前記ヒューズの最終端に電気的に連結される。前記ヒューズの前記重畳部の両端は、前記重畳部の下部に位置する前記下部配線の両端に電気的に接触される。
いくつかの実施形態で、前記下部配線は、不腐食性物質膜でもある。前記不腐食性物質膜は、ポリシリコン膜及び／またはポリサイド膜でもある。前記ヒューズはタングステンでもある。
本発明のまた他の実施形態は、ヒューズ領域を有する集積回路素子を製造する方法を提供する。この方法は、集積回路基板上に相互離隔された第１ないし第４下部配線を形成することを備える。前記第３及び第４下部配線は、前記第１及び第２下部配線に平行するように形成される。前記第１及び第２下部配線上に第１ヒューズを形成する。前記第１ヒューズは、前記第１下部配線と第２下部配線との間に位置し、前記第１及び第２下部配線に電気的に連結される。前記第３及び第４下部配線上に第２ヒューズを形成する。前記第２ヒューズは、前記第３下部配線と第４下部配線との間に位置し、前記第３及び第４下部配線に電気的に連結される。
本発明のまた他の実施形態は、ヒューズガードリングを有するヒューズ領域の製造方法を提供する。この方法は、集積回路基板上に複数の離隔されたヒューズを形成することを含む。前記集積回路基板上に前記ヒューズを囲むヒューズガードリングを形成する。
図２ないし図６を参照にして述べたように、ヒューズを囲むヒューズガードリングが形成される。これにより、外部の湿気が前記ヒューズ上部に形成されるヒューズ窓及び前記ヒューズ窓によって露出される層間絶縁膜を通じて流入されても、前記ヒューズに隣接する内部回路が損傷されるのを防ぐことができる。さらに、相互隣接するヒューズは、不腐食性物質膜で形成される下部配線を通じて電気的に連結される。これにより、前記ヒューズのうち、どれか一つがレーザーリペア工程を通じてブローイングされても、前記ブローイングされたヒューズに隣接する他のヒューズが腐食されるのを防ぐことができる。
また、図７ないし図９を参照にして述べたように、ヒューズとの間の間隔は、集積回路素子の大きさを大きくさせなくても実質的に大きくはならない。従って、レーザービームが選択されたヒューズと誤整列されたり、前記レーザービームの直径が大きくなったりしても、前記選択されたヒューズに隣接する、不選択されたヒューズに電気的に接触された配線の電流経路が損傷されない場合もある。結果的に、高集積記憶素子に好適なヒューズ領域が提供されることができる。
以下、添付された図面を参照して本発明の実施形態を詳しく説明する。しかし、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開始された内容が徹底であり、完全となるように、そして当業者に本発明の思想が十分に伝達できるように提供するものである。図面において、層及び領域の厚みは明確性をあたえるために誇張されたものである。また、層が、他の層、または基板「上」にあると言われた場合、それは他の層、または基板上に直接形成することができるか、またはそれらの間に第３の層が介在されることもある。明細書全体にかけて同一の参照番号は、同一の構成要素を示す。
図２は、本発明の実施形態に係るヒューズ領域を示す平面図であり、図３ないし図６は、本発明の実施形態に係るヒューズ領域の製造方法を説明するための図２の切断線ＩＩ−ＩＩ′に沿って示された断面図である。
まず、図２及び図６を参照して本発明の実施形態に係るヒューズ領域を説明する。
図２及び図６を参照すると、集積回路基板５１の全面は、絶縁膜５３で覆われている。前記絶縁膜５３は、素子分離膜に該当することもある。前記絶縁膜５３上に第１ないし第４下部配線（ｌｏｗｅｒ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ）５５ａ、５５ｂ、５５ｃ、５５ｄが配置される。前記第１及び第２下部配線５５ａ、５５ｂは、第１直線上に位置し、相互離隔されるよう配置される。または、前記第３及び第４下部配線５５ｃ、５５ｄは、前記第１直線と平行な第２直線上に位置する。前記第３下部配線５５ｃは、前記第１下部配線５５ａに隣接するように配置され、前記第４下部配線５５ｄは、前記第２下部配線５５ｂに隣接するように配置される。前記第１ないし第４下部配線５５ａ、５５ｂ、５５ｃ、５５ｄは、不腐食性物質膜（ｎｏｎ−ｃｏｒｒｏｓｉｖｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）であることが好ましい。前記不腐食性物質膜としてポリシリコン膜、またはポリサイド膜（ｐｏｌｙｃｉｄｅ ｌａｙｅｒ）が使用できる。この場合、前記下部配線５５ａ、５５ｂ、５５ｃ、５５ｄは、モストランジスターのゲート電極、またはワードラインと同一の導電膜でもある。
前記下部配線５５ａ、５５ｂ、５５ｃ、５５ｄ及び前記絶縁膜５３は、下部層間絶縁膜５７で覆われる。前記第１ないし第４下部配線５５ａ、５５ｂ、５５ｃ、５５ｄの両端は、前記下部層間絶縁膜５７を貫通するヒューズコンタクトホール５９ａ′、５９ａ″、５９ｂ′、５９ｂ″、５９ｃ′、５９ｃ″、５９ｄ′、５９ｄ″によって露出される。前記下部層間絶縁膜５７上に第１及び第２ヒューズ６５ｆ′、６５ｆ″と共に第１ないし第３中間配線（ｉｎｔｅｒｍｅｄｉａｔｅ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ）６５ａ、６５ｂ、６５ｃが配置される。前記第１ヒューズ６５ｆ′は、前記ヒューズコンタクトホール５９ａ″、５９ｂ′を通じて、前記第１及び第２下部配線５５ａ、５５ｂに電気的に接続される。または、前記第２ヒューズ６５ｆ″は、前記ヒューズコンタクトホール５９ｃ″、５９ｄ′を通じて、前記第３及び第４下部配線５５ｃ、５５ｄに電気的に接続される。結果的に、第１ヒューズ６５ｆ′は前記第１下部配線５５ａと第２下部配線５５ｂとの間の領域上部に位置し、前記第２ヒューズ６５ｆ″は、前記第３下部配線５５ｃと第４下部配線５５ｄとの間の領域上部に位置する。
さらに、前記第１中間配線６５ａは、前記ヒューズコンタクトホール５９ａ′を通じて、前記第１下部配線５５ａに電気的に連結され、前記第３中間配線６５ｃは、前記ヒューズコンタクトホール５９ｃ′を通じて、前記第３下部配線５５ｃに電気的に連結される。前記第１及び第３中間配線６５ａ、６５ｃは、それぞれ前記第１及び第２ヒューズ６５ｆ′、６５ｆ″の反対側に配置される。また、前記第２中間配線６５ｂは、前記ヒューズコンタクホール５９ｂ″、５９ｄ″を通じて、前記第２及び第４下部配線５５ｂ、５５ｄに電気的に連結される。前記第２中間配線６５ｂは、前記第１及び第２ヒューズ６５ｆ′、６５ｆ″の反対側に配置される。前記第１及び第２ヒューズ６５ｆ′、６５ｆ″と共に、前記第１ないし第３中間配線６５ａ、６５ｂ、６５ｃは、タングステン膜のような信頼性がある金属膜（ｒｅｌｉａｂｌｅ ｍｅｔａｌ ｌａｙｅｒ）でもある。この場合、前記タングステン膜は、湿気に弱い短所を有する。すなわち、前記タングステン膜は、腐食性物質膜（ｃｏｒｒｏｓｉｖｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）に該当する。
前記ヒューズコンタクトホール５９ａ′、５９ａ″、５９ｂ′、５９ｂ″、５９ｃ′、５９ｃ″、５９ｄ′、５９ｄ″は、ヒューズコンタクトプラグ（図６の６４ａ′、６４ａ″、６４ｂ′、６４ｂ″）で埋められることができる。前記ヒューズコンタクトプラグのそれぞれは順に積層された障壁金属膜６１ａ′、６１ａ″、６１ｂ′、６１ｂ″及びプラグ金属膜６３ａ′、６３ａ″、６３ｂ′、６３ｂ″を含むことができる。この場合、前記障壁金属膜は、チタニウム窒化膜のような不腐食性物質膜であることが好ましい。前記プラグ金属膜はタングステン膜でもある。しかし、前記ヒューズコンタクトプラグはポリシリコンでもある。
一方、前記ヒューズ６５ｆ′、６５ｆ″は、図２で示すように平面的に示される場合、中間配線ガードリング６５ｇにより囲まれる場合もある。前記中間配線ガードリング６５ｇは、前記ヒューズ６５ｆ′、６５ｆ″と前記中間配線６５ａ、６５ｂ、６５ｃとの間の領域を通過するように配置されることが好ましい。すなわち、前記中間配線ガードリング６５ｇは、前記ヒューズ６５ｆ′、６５ｆ″と同一のレベルに配置される。
前記ヒューズ６５ｆ′、６５ｆ″及び前記中間配線６５ａ、６５ｂ、６５ｃを有する基板の全面は、上部層間絶縁膜６７により覆われる。前記上部層間絶縁膜６７は、ＢＰＳＧ膜（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ ｌａｙｅｒ）でもある。このようなＢＰＳＧ膜は、強い吸湿性（ｍｏｉｓｔｕｒｅ ａｂｓｏｒｂａｎｃｅ）を示す短所を有する。前記第１ないし第３中間配線６５ａ、６５ｂ、６５ｃは、それぞれ前記上部層間絶縁膜６７を貫通する第１金属コンタクトホール６９ａ、６９ｂ、６９ｃによって露出される。さらに、前記中間配線ガードリング６５ｇも、前記上部層間絶縁膜６７を貫通する第１金属ガードリングコンタクトホール６９ｇによって露出される。前記第１金属コンタクトホール６９ａ、６９ｂ、６９ｃ及び前記第１金属ガードリングコンタクトホール６９ｇは、それぞれ第１金属コンタクトプラグ７１ａ、７１ｂ、７１ｃ及び第１金属プラグガードリング７１ｇで埋められることができる。
前記上部層間絶縁膜６７上に第１ないし第３下部金属配線７３ａ、７３ｂ、７３ｃが配置される。前記第１ないし第３下部金属配線７３ａ、７３ｂ、７３ｃは、それぞれ前記第１金属コンタクトプラグ７１ａ、７１ｂ、７１ｃを通じて、前記第１ないし第３中間配線６５ａ、６５ｂ、６５ｃに電気的に連結される。さらに、前記第１金属プラグガードリング７１ｇは、第１金属ガードリング７３ｇで覆われることができる。
前記第１下部金属配線７３ａ、７３ｂ、７３ｃを有する基板の全面は、金属層間絶縁膜７５で覆われる。前記金属層間絶縁膜７５は、優秀な平坦度（ｆｌａｔｎｅｓｓ）を示すエスオージー膜（ＳＯＧ、ｓｐｉｎ−ｏｎ−ｇｌａｓｓ ｌａｙｅｒ）でもある。しかし、前記エスオージー膜も強い吸湿性を示す。前記第１金属ガードリング７３ｇは、前記金属層間絶縁膜７５を貫通する第２金属ガードリングコンタクトホール７７ｇを通じて露出される。前記第２金属ガードリングコンタクトホール７７ｇは、第２金属プラグガードリング７９ｇで埋められる。前記第２金属プラグガードリング７９ｇは、第２金属ガードリング８１ｇで覆われる。前記中間配線ガードリング６５ｇ、第１金属プラグガードリング７１ｇ、第１金属ガードリング７３ｇ、第２金属プラグガードリング７９ｇ及び第２金属ガードリング８１ｇはヒューズガードリングＧを構成する。
前記第２金属ガードリング８１ｇを有する基板の全面は、順に積層された第１及び第２保護膜（ｆｉｒｓｔ ａｎｄ ｓｅｃｏｎｄ ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒｓ）８３、８５で覆われる。前記保護膜８３、８５、前記金属層間絶縁膜７５及び前記上部層間絶縁膜６７内にヒューズ窓（ｆｕｓｅ ｗｉｎｄｏｗ）８７が配置される。前記ヒューズ窓８７は、前記第１及び第２ヒューズ６５ｆ′、６５ｆ″の上部を横切るように配置される。結果的に、前記第１及び第２ヒューズ６５ｆ′、６５ｆ″は、初期の上部層間絶縁膜６７よりも薄い層間絶縁膜６７ｔで覆われる。前記ヒューズ窓８７は、前記ヒューズ６５ｆ′、６５ｆ″をブローイングさせるためのレーザーリペア工程を成功的に実施するために要求される。
上述した実施形態によると、相互隣接するヒューズ６５ｆ′、６５ｆ″は、不腐食性物質膜で形成された第２及び第４下部配線５５ｂ、５５ｄを通じて電気的に連結される。これにより、前記ヒューズ６５ｆ′、６５ｆ″のうち、どれか一つがレーザーリペア工程を通じてブローイングされても、前記下部配線５５ａ、５５ｂ、５５ｃ、５５ｄは、前記ブローイングされたヒューズからの腐食経路（ｃｏｒｒｏｓｉｏｎ ｐａｔｈ）を遮断する。これにより、前記ブローイングされたヒューズと隣接する他のヒューズが腐食されるのを防ぐことができる。さらに、前記ヒューズガードリング（Ｇ）は、前記ヒューズ６５ｆ′、６５ｆ″を囲むように配置される。これにより、前記層間絶縁膜６７、７５及び前記金属層間絶縁膜７５がＢＰＳＧ膜、またはエスオージー膜であっても、前記ヒューズガードリング（Ｇ）は、前記ヒューズ窓８７によって露出された前記層間絶縁膜６７、７５及び前記金属層間絶縁膜７５を通じて流入される湿気を遮断する。その結果、前記ヒューズ６５ｆ′、６５ｆ″と隣接する内部回路（ｉｎｔｅｒｎａｌ ｃｉｒｃｕｉｔ）が損傷される（ｄａｍａｇｅｄ）のを防ぐことができる。
これから、図３ないし図６を参照して本発明に係るヒューズ領域の製造方法を説明する。
図２及び図３を参照すると、集積回路基板５１の所定領域に素子分離膜のような絶縁膜５３を形成する。前記絶縁膜５３上に導電膜を形成する。前記導電膜は、モストランジスターのゲート電極膜に当該することもある。この場合、前記導電膜は、ポリシリコン膜、またはポリサイド膜のような不腐食性物質膜で形成することが好ましい。前記導電膜をパターニングして、前記絶縁膜５３上に相互隔離された第１ないし第４下部配線５５ａ、５５ｂ、５５ｃ、５５ｄを形成する。前記第１及び第２下部配線５５ａ、５５ｂは、第１直線上に存在するように形成され、前記第３及び第４下部配線５５ｃ、５５ｄは、前記第１直線に平行な第２直線上に存在するように形成される。前記第３下部配線５５ｃは、前記第１下部配線５５ａに隣接し、前記第４下部配線５５ｄは、前記第２下部配線５５ｂに隣接する。続いて、前記下部配線５５ａ、５５ｂ、５５ｃ、５５ｄを有する基板の全面上に下部層間絶縁膜５７を形成する。前記層間絶縁膜５７は、強い吸湿性（ｓｔｒｏｎｇ ｍｏｉｓｔｕｒｅ ａｂｓｏｒｂａｎｃｅ）を示すＢＰＳＧ膜（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ ｌａｙｅｒ）で形成されることもある。。
図２及び図４を参照すると、前記下部層間絶縁膜５７をパターニングして、前記下部配線５５ａ、５５ｂ、５５ｃ、５５ｄの両端を露出させるヒューズコンタクトホール（図２の５９ａ′、５９ａ″、５９ｂ′、５９ｂ″、５９ｃ′、５９ｃ″、５９ｄ′、５９ｄ″）を形成する。前記ヒューズコンタクトホール５９ａ′、５９ａ″、５９ｂ′、５９ｂ″、５９ｃ′、５９ｃ″、５９ｄ′、５９ｄ″を有する基板の全面上に中間配線膜（ｉｎｔｅｒｍｅｄｉａｔｅ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｌａｙｅｒ）を形成する。ディーラム（ＤＲＡＭ）のような半導体記憶素子において、前記中間配線膜はビットラインを形成するための導電膜に該当することができる。この場合、前記中間配線膜は、前記ビットラインの電気的な抵抗を減少させるためにタングステン膜で形成することができる。しかし、このようなタングステン膜は湿気に弱い短所を有する。すなわち、前記タングステン膜は腐食性物質膜（ｃｏｒｒｏｓｉｖｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）に該当する。
前記中間配線膜を形成する前に、前記ヒューズコンタクトホール５９ａ′、５９ａ″、５９ｂ′、５９ｂ″、５９ｃ′、５９ｃ″、５９ｄ′、５９ｄ″内にヒューズコンタクトプラグ（図４の６４ａ′、６４ａ″、６４ｂ′、６４ｂ″）を形成することができる。この場合、前記ヒューズコンタクトプラグ６４ａ′、６４ａ″、６４ｂ′、６４ｂ″は、順に積層された障壁金属膜６１ａ′、６１ａ″、６１ｂ′、６１ｂ″及びプラグ金属膜６３ａ′、６３ａ″、６３ｂ′、６３ｂ″を含むように形成されることが好ましい。前記障壁金属膜６１ａ′、６１ａ″、６１ｂ′、６１ｂ″は、不腐食性物質膜に該当するチタニウム窒化膜で形成することが好ましい。前記プラグ金属膜６３ａ′、６３ａ″、６３ｂ′、６３ｂ″は、タングステン膜のような信頼性がある金属膜で形成することができる。
続いて、前記中間配線膜をパターニングし、前記ヒューズコンタクトホール５９ａ′、５９ａ″、５９ｂ′、５９ｂ″、５９ｃ′、５９ｃ″、５９ｄ′、５９ｄ″を覆う第１及び第２ヒューズ６５ｆ′、６５ｆ″と共に第１ないし第３中間配線６５ａ、６５ｂ、６５ｃを形成する。前記第１ヒューズ６５ｆ′は、前記第１下部配線５５ａと第２下部配線５５ｂとの間の領域上部に形成され、前記第２ヒューズ６５ｆ″は、前記第３下部配線５５ｃと第４下部配線５５ｄとの間の領域上部に形成される。具体的に、前記第１ヒューズ６５ｆ′は、前記ヒューズコンタクトホール５９ａ″、５９ｂ′を通じて、前記第１及び第２下部配線５５ａ、５５ｂに電気的に連結され、前記第2ヒューズ６５ｆ″は、前記ヒューズコンタクトホール５９ｃ″、５９ｄ′を通じて前記第３及び第４下部配線５５ｃ、５５ｄに電気的に連結される。さらに、前記第１層間配線６５ａは、前記ヒューズコンタクトホール５９ａ′を通じて前記第１下部配線５５ａに電気的に連結され、前記第１ヒューズ６５ｆ′の反対側に形成される。また、前記第２層間配線６５ｂは、前記ヒューズコンタクトホール５９ｂ″、５９ｄ″を通じて前記第２及び第４下部配線５５ｂ、５５ｄに電気的に連結され、前記第１及び第２ヒューズ６５ｆ′、６５ｆ″の反対側に形成される。さらに、前記第３中間配線６５ｃは、前記ヒューズコンタクトホール５９ｃ′を通じて前記第３下部配線５５ｃに電気的に連結され、前記第２ヒューズ６５ｆ″の反対側に形成される。
前記ヒューズ６５ｆ′、６５ｆ″及び前記中間配線６５ａ、６５ｂ、６５ｃを形成する間、前記ヒューズ６５ｆ′、６５ｆ″を覆う中間配線ガードリング６５ｇが追加で形成されることができる。前記中間配線ガードリング６５ｇは、図２に示されたように前記ヒューズ６５ｆ′、６５ｆ″と前記中間配線６５ａ、６５ｂ、６５ｃとの間の領域を通るように形成される。
図２及び図５を参照すると、前記ヒューズ６５ｆ′、６５ｆ″を有する基板の全面上に上部層間絶縁膜６７を形成する。前記上部層間絶縁膜６７もＢＰＳＧ膜で形成することができる。前記上部層間絶縁膜６７をパターニングして前記第１ないし第３中間配線６５ａ、６５ｂ、６５ｃを露出させる第１金属コンタクトホール６９ａ、６９ｂ、６９ｃを形成する。前記第１金属コンタクトホール６９ａは、前記第１中間配線６５ａを露出させ、前記第１金属コンタクトホール６９ｃは、前記第３中間配線６５ｃを露出させる。また、前記第１金属コンタクトホール６９ｂは前記第２中間配線６５ｂを露出させる。前記中間配線ガードリング６５ｇが形成された場合、前記中間配線ガードリング６５ｇを露出させる第１金属ガードリングコンタクトホール６９ｇが形成されることもある。
前記第１金属コンタクトホール６９ａ、６９ｂ、６９ｃ及び前記第１金属ガードリングコンタクトホール６９ｇを有する基板の全面上に第１金属膜を形成する。前記第１金属膜は、アルミニウム膜、タングステン膜または銅膜で形成することができる。前記第１金属膜を形成する前に、前記第１金属コンタクトホール６９ａ、６９ｂ、６９ｃ及び第１金属ガードリングコンタクトホール６９ｇ内にそれぞれ第１金属コンタクトプラグ７１ａ、７１ｂ、７１ｃ及び第１金属プラグガードリング７１ｇが形成されることもある。前記第１金属コンタクトプラグ７１ａ、７１ｂ、７１ｃ及び第１金属プラグガードリング７１ｇは、タングステン膜のような金属膜で形成することができる。
続いて、前記第１金属膜をパターニングして第１金属コンタクトプラグ７１ａ、７１ｂ、７１ｃをそれぞれ覆う第１ないし第３下部金属配線７３ａ、７３ｂ、７３ｃを形成する。さらに、第１金属ガードリング７３ｇが前記第１金属プラグガードリング７１ｇを覆うように形成されることができる。前記第１金属膜が銅膜で形成される場合に、前記銅膜はダマシーン技術を使用してパターニングされることができる。
図２及び図６を参照すると、前記第１ないし第３下部金属配線７３ａ、７３ｂ、７３ｃ及び前記第１金属ガードリング７３ｇを含む基板の全面上に金属層間絶縁膜７５を形成する。前記金属層間絶縁膜７５は、エスオージー膜（ＳＯＧ ｌａｙｅｒ；ｓｐｉｎ−ｏｎ−ｇｌａｓｓ ｌａｙｅｒ）で形成することができる。前記エスオージー膜は、ＢＰＳＧ膜のように強い吸湿性を有する。それにも関わらず、前記エスオージー膜は金属層間絶縁膜として広く使用される。これは、前記エスオージー膜が２００℃よりも低い低温で優秀な平坦度（ｆｌａｔｎｅｓｓ）を示す長所を有するためである。前記金属層間絶縁膜７５をパターニングして前記第１金属ガードリング７３ｇを露出させる第２金属ガードリングコンタクトホール７７ｇを形成する。前記第２金属ガードリングコンタクトホール７７ｇ内で第２金属プラグガードリング７９ｇを形成することができる。前記第２金属プラグガードリング７９ｇは、第１金属プラグガードリング７１ｇと同一の物質膜で形成することができる。
前記第２金属プラグガードリング７９ｇを含む基板の全面上に第２金属膜を形成する。前記第２金属膜は、アルミニウム膜、タングステン膜、または銅膜で形成することができる。前記第２金属膜をパターニングして前記第２金属プラグガードリング７９ｇを覆う第２金属ガードリング８１ｇを形成する。前記中間配線ガードリング６５ｇ、第１金属プラグガードリング７１ｇ、第１金属ガードリング７３ｇ、第２金属プラグガードリング７９ｇ及び第２金属ガードリング８１ｇはヒューズガードリングＧを構成する。
前記第２金属ガードリング８１ｇを有する基板の全面上に第１及び第２保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒｓ）８３、８５を順に形成する。前記第１及び第２保護膜８３、８５は、それぞれプラズマ酸化膜及びプラズマ窒化膜で形成することができる。前記第２保護膜８５、すなわち、前記プラズマ窒化膜は、外部の湿気（ｅｘｔｅｒｎａｌ ｍｏｉｓｔｕｒｅ）が前記基板５１に形成された集積回路内に浸透するのを防ぐ。また、前記第１保護膜８３、すなわち前記プラズマ酸化膜は、前記プラズマ窒化膜のストレスを緩和させるバッファー層の役割をする。
前記保護膜８３、８５、金属層間絶縁膜７５及び上部層間絶縁膜６７を食刻して前記ヒューズ６５ｆ′、６５ｆ″の上部を横切るヒューズ窓８７を形成する。前記ヒューズ窓８７を形成するための食刻工程は、前記ヒューズ６５ｆ′、６５ｆ″の露出前に終了することが好ましい。その結果、前記ヒューズ６５ｆ′、６５ｆ″上に前記初期の上部層間絶縁膜６７よりも薄い層間絶縁膜６７ｔが残存する。前記ヒューズ窓８７は、図６に示されたように前記上部層間絶縁膜６７及び金属層間絶縁膜７５を露出させる。これにより、前記上部層間絶縁膜６７及び金属層間絶縁膜７５が前述したように吸湿性を有するＢＰＳＧ膜及びエスオージー膜で形成される場合に、大気中の湿気が前記上部層間絶縁膜６７及び金属層間絶縁膜７５内に容易に浸透することができる。しかし、前記ヒューズガードリングＧは、外部の湿気が前記ヒューズ窓８７によって露出した前記上部層間絶縁膜６７及び金属層間絶縁膜７５を通じて前記ヒューズに隣接する内部回路（図示せず）に浸透する経路（ｐａｔｈ）を遮断する。単に、前記外部の湿気は、矢印「Ａ」で示されたように前記ヒューズ６５ｆ′、６５ｆ″と前記中間配線ガードリング６５ｇとの間の領域だけを通じて流入されることができる。これにより、前記内部回路に流入される湿気の量を著しく減少させることができる。
図７は、本発明の他の実施形態に係るヒューズ領域を示す平面図である。また、図８は、図７の切断線ＩＩＩ−ＩＩＩ′に沿って示された断面図であり、図９は図７の切断線ＩＶ−ＩＶ′に沿って示された断面図である。
図７、図８及び図９を参照すると、集積回路基板１０１上に下部層間絶縁膜１０３が積層される（ｓｔａｃｋｅｄ）。前記集積回路基板１０１の一部は、相互隣接する第１領域１２３ａ及び第２領域１２３ｂに分割される。前記下部層間絶縁膜１０３上に複数の下部配線（ｌｏｗｅｒ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ）が相互平行になるように配置される。例えば、前記下部配線は、図７に示されたように第１ないし第４下部配線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを含むことができる。この場合、前記第１及び第３下部配線１０５ａ、１０５ｃ、すなわち奇数番目の下部配線（ｏｄｄ−ｎｕｍｂｅｒｅｄ ｌｏｗｅｒ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ）は、前記第１領域１２３ａ内に配置され、前記第２及び第４下部配線１０５ｂ、１０５ｄ、すなわち偶数番目の下部配線（ｅｖｅｎ−ｎｅｍｂｅｒｅｄ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ）は、前記第２領域１２３ｂ内に配置される。
前記下部配線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄは、半導体素子のモストランジスターのゲート電極と同時に形成される導電膜パターンでもある。すなわち、前記下部配線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄは、前記ゲート電極と同一の物質膜でもある。例えば、前記下部配線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄは、ポリシリコンパターン、またはタングステンポリサイドパターン（ｔｕｎｇｓｔｅｎ ｐｏｌｙｃｉｄｅ ｐａｔｔｅｒｎｓ）のような不腐食性物質（ｎｏｎ−ｃｏｒｒｏｓｉｖｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）でもある。
前記下部配線１０５ａ、１０５ｄ、１０５ｃ、１０５ｄ及び前記下部層間絶縁膜１０３上に中間層間絶縁膜（ａｎ ｉｎｔｅｒｍｅｄｉａｔｅ ｉｎｔｅｒｌａｙｅｒ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１０７が積層される。前記各下部配線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄの両端は、前記中間層間絶縁膜１０７を貫通する第１ないし第８ヒューズコンタクトホール１０７ａ′、１０７ａ″、１０７ｂ′、１０７ｂ″、１０７ｃ′、１０７ｃ″、１０７ｄ′、１０７ｄ″によって露出する。すなわち、前記第１及び第２ヒューズコンタクトホール１０７ａ′、１０７ａ″は、それぞれ前記第１下部配線１０５ａの両端を露出させ、前記第３及び第４ヒューズコンタクトホール１０７ｂ′、１０７ｂ″は、それぞれ前記第２下部配線１０５ｂの両端を露出させる。これと同様に、前記第５及び第６ヒューズコンタクトホール１０７ｃ′、１０７ｃ″は、それぞれ前記第３下部配線１０５ｃの両端を露出させ、前記第７及び第８ヒューズコンタクトホール１０７ｄ′、１０７ｄ″は、それぞれ前記第４下部配線１０５ｄの両端を露出させる。
前記第１及び第２ヒューズコンタクトホール１０７ａ′、１０７ａ″は、それぞれ第１及び第２ヒューズコンタクトプラグ１０９ａ′、１０９ａ″で埋めることができる。これと同様に、前記第３ないし第８ヒューズコンタクトホール１０７ｂ′、１０７ｂ″、１０７ｃ′、１０７ｃ″、１０７ｄ′、１０７ｄ″は、それぞれ第３ないし第８ヒューズコンタクトプラグ（図示せず）で埋められることができる。前記ヒューズコンタクトプラグのそれぞれは、順に積層された障壁金属膜及びプラグ金属膜を含むことができる。この場合、前記障壁金属膜は、チタニウム窒化膜のような不腐食性物質膜であることができ、前記プラグ金属膜は、タングステン膜でもある。これとは違い、前記ヒューズコンタクトプラグはポリシリコンプラグでもある。
前記中間層間絶縁膜１０７上に複数のヒューズ、例えば第１ないし第４ヒューズ１１１ａ′、１１１ｂ″、１１１ｃ′、１１１ｄ″が前記下部配線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄに平行になるように配置される。この場合、前記第２及び第４ヒューズ１１１ｂ″、１１１ｄ″、すなわち偶数番目のヒューズは、前記第１領域１２３ａ内に提供され、前記第１及び第３ヒューズ１１１ａ″、１１１ｃ″、すなわち奇数番目のヒューズは前記第２領域１２３ｂ内に提供される。また、前記第１ないし第４ヒューズ１１１ａ″、１１１ｂ″、１１１ｃ″、１１１ｄ″は、それぞれ前記第１ないし第４下部配線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄの延長線の上部に配置される。これにより、前記第１領域（または、前記第２領域）内に位置する前記偶数番目のヒューズ（または、前記奇数番目のヒューズ）のピッチサイズ（ｐｉｔｃｈ ｓｉｚｅ）が従来の技術と比べて２倍程増加する。結果的に、前記ヒューズとの間の実質的な間隔（ｓｕｂｓｔａｎｔｉａｌ ｓｐａｃｅｓ）Ｓを従来の技術と比べて著しく増加させることができる。前記ヒューズ１１１ａ″、１１１ｂ″、１１１ｃ″、１１１ｄ″は、タングステン膜のような信頼性のある金属膜でもある。
前記第２及び第４ヒューズ１１１ｂ″、１１１ｄ″は、それぞれ前記第４及び第８ヒューズコンタクトプラグを通じて前記第２及び第４下部配線１０５ｂ、１０５ｄに電気的に接続され、前記第１及び第３ヒューズ１１１ａ″、１１１ｃ″は、それぞれ前記第２及び第６ヒューズコンタクトプラグを通じて前記第１及び第３下部配線１０５ａ、１０５ｃに電気的に接続される。
さらに、前記第１領域１２３ａに隣接しながら、前記第２領域１２３ｂの反対側に位置する前記中間層間絶縁膜１０７上に第１及び第３中間配線１１１ａ′、１１１ｃ′を提供することができ、前記第２領域１２３ｂに隣接しながら、前記第１領域１２３ａの反対側に位置する前記中間層間絶縁膜１０７上に第２及び第４中間配線１１１ｂ′、１１１ｄ′を提供することができる。また、前記中間配線１１１ａ′、１１１ｂ′、１１１ｃ′、１１１ｄ′は、前記ヒューズと同一の物質膜でもある。この場合、前記第１及び第３中間配線１１１ａ′、１１１ｃ′は、それぞれ前記第１及び第５ヒューズコンタクトプラグを通じて前記第１及び第３下部配線１０５ａ、１０５ｃに電気的に接続され、前記第２及び第４中間配線１１１ｂ′、１１１ｄ′は、それぞれ前記第３及び第７ヒューズコンタクトプラグを通じて前記第２及び第４下部配線１０５ｂ、１０５ｄに電気的に接続される。
前記中間配線１１１ａ′、１１１ｂ′、１１１ｃ′、１１１ｄ′、前記ヒューズ１１１ａ″、１１１ｂ″、１１１ｃ″、１１１ｄ″及び前記中間層間絶縁膜１０７は、上部層間絶縁膜１１３で覆われる。前記第１中間配線１１１ａ′、前記第２ヒューズ１１１ｂ″、前記第３中間配線１１１ｃ′、及び前記第４ヒューズ１１１ｄ″は、それぞれ前記第１領域１２３ａに隣接しながら、前記第２領域１２３ｂの反対側に位置する前記上部層間絶縁膜１１３の所定領域を貫通する第１ないし第４上部配線コンタクトホール１１３ａ′、１１３ｂ′、１１３ｃ′、１１３ｄ′によって露出される。これと同様に、前記第１ヒューズ１１１ａ″、前記第２中間配線１１１ｂ′、前記第３ヒューズ１１１ｃ″及び前記第４中間配線１１１ｄ′は、それぞれ前記第２領域１２３ｂに隣接しながら、前記第１領域１２３ａの反対側に位置する前記上部層間絶縁膜１１３の所定領域を貫通する第５ないし第８上部配線コンタクトホール１１３ａ″、１１３ｂ″、１１３ｃ″、１１３ｄ″によって露出される。
一方、前記第１ないし第４下部配線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄは、前記第１ないし第４層間配線１１１ａ′、１１１ｂ′、１１１ｃ′、１１１ｄ′なしで、前記第１、第３、第６及び第８上部配線コンタクトホール１１３ａ′、１１３ｃ′、１１３ｂ″、１１３ｄ″によって直接露出されることもある。
前記第１及び第５上部配線コンタクトホール１１３ａ′、１１３ａ″は、それぞれ第１及び第５上部配線コンタクトプラグ１１５ａ′、１１５ａ″で埋められることができる。これと同様に、前記第２ないし第４上部配線コンタクトホール１１３ｂ′、１１３ｃ′、１１３ｄ′は、それぞれ第２ないし第４上部配線コンタクトプラグ（図示せず）で埋められることができ、前記第６ないし第８上部配線コンタクトホール１１３ｂ″、１１３ｃ″、１１３ｄ″は、それぞれ第６ないし第８上部配線コンタクトプラグ（図示せず）で埋められることができる。
前記上部層間絶縁膜１１３上に第１ないし第８上部配線１１７ａ′、１１７ｂ′、１１７ｃ′、１１７ｄ′、１１７ａ″、１１７ｂ″、１１７ｃ″、１１７ｄ″が提供される。前記第１及び第５上部配線１１７ａ′、１１７ａ″は、それぞれ前記第１及び第５上部配線コンタクトプラグ１１５ａ′、１１５ａ″に電気的に接続される。これと同様に、前記第２ないし第４上部配線１１７ｂ′、１１７ｃ′、１１７ｄ′は、それぞれ前記第２ないし第４上部配線コンタクトプラグに電気的に接続され、前記第６ないし第８上部配線１１７ｂ″、１１７ｃ″、１１７ｄ″は、それぞれ前記第６ないし第８上部配線コンタクトプラグに電気的に接続される。前記第１ないし第４上部配線１１７ａ′、１１７ｂ′、１１７ｃ′、１１７ｄ′は、前記第１領域１２３ａに隣接しながら、前記第２領域１２３ｂの反対側に位置し、前記第５ないし第８上部配線１１７ａ″、１１７ｂ″、１１７ｃ″、１１７ｄ″は前記第２領域１２３ｂに隣接しながら前記第１領域１２３ａの反対側に位置する。
前記上部配線１１７ａ′、１１７ｂ′、１１７ｃ′、１１７ｄ′、１１７ａ″、１１７ｂ″、１１７ｃ″、１１７ｄ″を有する基板の全面上にパッシベイション膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）が積層される。前記パッシベイション膜は、順に積層された第１及び第２パッシベイション膜１１９、１２１を含むことができる。この場合、前記第１及び第２パッシベイション膜１１９、１２１は、それぞれシリコン酸化膜及びシリコン窒化膜でもある。
前記パッシベイション膜、前記上部層間絶縁膜１１３内にヒューズ窓（ｆｕｓｅ ｗｉｎｄｏｗ）１２３を配置することができる。前記ヒューズ窓（１２３）は、前記第１及び第２領域１２３ａ、１２３ｂを含む領域に提供される。その結果、前記ヒューズ１１１ａ″、１１１ｂ″、１１１ｃ″、１１１ｄ″は、初期の上部層間絶縁膜１１３よりも薄いリセスされた上部層間絶縁膜１１３ｔで覆われる。前記ヒューズ窓１２３は、前記ヒューズ１１１ａ″、１１１ｂ″、１１１ｃ″、１１１ｄ″をレーザーを使用して成功的にブローイングさせる（ｂｌｏｗ）ために提供されることもある。
前述した実施形態によると、リペア工程に起因する不良率（ｆａｉｌｕｒｅ ｒａｔｅ）を著しく減少させることができる。例えば、前記第１ヒューズ１１１ａ″を選択的にブローイングさせるためのレーザーリペア工程を実施する間、レーザービームＢが前記選択されたヒューズ１１１ａ″上の所定の領域ＢＡに照射される。この場合、前記レーザービームＢが前記選択されたヒューズ１１１ａ″と誤整列されたり、前記レーザービームの直径が大きくなったとしても、図７ないし図９に示されたように前記選択されたヒューズ１１１ａ″に隣接する不選択されたヒューズ（例えば、前記第３ヒューズ１１１ｃ″）が損傷されたり、露出されるのを防ぐことができる。その結果、前記不選択されたヒューズが大気中の湿気によって腐食されるのを防ぐことができるので、レーザーリペア収率（ｙｉｅｌｄ）を著しく改善させることができる。
図１０は、本発明の他の実施形態に係るヒューズ領域を示す平面図である。図１１は、図１０の切断線Ｖ−Ｖ′に沿って示された断面図であり、図１２は図１０の切断線ＶＩ−ＶＩ′に沿って示された断面図である。
図１０、図１１及び図１２を参照すると、集積回路基板１５１上に下部層間絶縁膜１５３が積層される（ｓｔａｃｋｅｄ）。前記集積回路基板１５１の一部は、相互隣接する第１領域１７３ａ及び第２領域１７３ｂに分割される。前記下部層間絶縁膜１５３上に複数の下部配線（ｌｏｗｅｒ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ）が相互平行になるように配置される。例えば、前記下部配線は図１０に示されたように第１ないし第４下部配線１５５ａ、１５５ｂ、１５５ｃ、１５５ｄを含むことができる。この場合、前記第１及び第３下部配線１５５ａ、１５５ｃ、すなわち、奇数番目の下部配線（ｏｄｄ−ｎｕｍｂｅｒｅｄ ｌｏｗｅｒ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ）は、前記第１領域１７３ａ内に配置され、前記第２及び第４下部配線１５５ｂ、１５５ｄ、すなわち偶数番目の下部配線（ｅｖｅｎ−ｎｕｍｂｅｒｅｄ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ）は前記第２領域１７３ｂ内に配置される。
前記下部配線１５５ａ、１５５ｂ、１５５ｃ、１５５ｄは、半導体素子のモストランジスターのゲート電極と同時に形成される導電膜パターンでもある。すなわち、前記下部配線１５５ａ、１５５ｂ、１５５ｃ、１５５ｄは前記ゲート電極と同一の物質膜でもある。例えば、前記下部配線１５５ａ、１５５ｂ、１５５ｃ、１５５ｄはポリシリコンパターン、またはタングステンポリサイドパターン（ｔｕｎｇｓｔｅｎ ｐｏｌｙｃｉｄｅ ｐａｔｔｅｒｎｓ）のような不腐食性物質膜（ｎｏｎ−ｃｏｒｒｏｓｉｖｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）でもある。
前記下部配線１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ及び前記下部層間絶縁膜１５３上に中間層間絶縁膜（ａｎ ｉｎｔｅｒｍｅｄｉａｔｅ ｉｎｔｅｒ−ｌａｙｅｒ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１５７が積層される。前記各下部配線１５５ａ、１５５ｂ、１５５ｃ、１５５ｄの両端は、前記中間層間絶縁膜１５７を貫通する第１ないし第８ヒューズコンタクトホール１５７ａ′、１５７ａ″、１５７ｂ′、１５７ｂ″、１５７ｃ′、１５７ｃ″、１５７ｄ′、１５７ｄ″によって露出される。すなわち、前記第１及び第２ヒューズコンタクトホール１５７ａ′、１５７ａ″は、それぞれ前記第１下部配線１５５ａの両端を露出させ、前記第３及び第４ヒューズコンタクトホール１５７ｂ′、１５７ｂ″は、それぞれ前記第２下部配線１５５ｂの両端を露出させる。これと同様に、前記第５及び第６ヒューズコンタクトホール１５７ｃ′、１５７ｃ″は、それぞれ前記第３下部配線１５５ｃの両端を露出させ、前記第７及び第８ヒューズコンタクトホール１５７ｄ′、１５７ｄ″はそれぞれ前記第４下部配線１５５ｄの両端を露出させる。
前記第１及び第２ヒューズコンタクトホール１５７ａ′、１５７ａ″は、それぞれ第１及び第２ヒューズコンタクトプラグ（図示せず）で埋められることができる。これと同様に、前記第３及び第４ヒューズコンタクトホール１５７ｂ′、１５７ｂ″は、それぞれ第３及び第４ヒューズコンタクトプラグ１５９ｂ′、１５９ｂ″で埋められることができる。また、前記第５ないし第８ヒューズコンタクトホール１５７ｃ′、１５７ｃ″、１５７ｄ′、１５７ｄ″は、それぞれ第５ないし第８ヒューズコンタクトプラグ（図示せず）で埋められることができる。前記ヒューズコンタクトプラグのそれぞれは、順に積層される障壁金属膜及びプラグ金属膜を含むことができる。この場合、前記障壁金属膜は、チタニウム窒化膜のような不腐食性物質膜でもあり、前記プラグ金属膜はタングステン膜でもある。これとは違い、前記ヒューズコンタクトプラグはポリシリコンプラグでもある。
前記中間層間絶縁膜１５７上に複数のヒューズ、例えば、第１ないし第４の平行なヒューズ１６１ａ、１６１ｂ、１６１ｃ、１６１ｄが配置される。前記ヒューズ１６１ａ、１６１ｂ、１６１ｃ、１６１ｄは、タングステンのような信頼性がある金属膜でもある。前記第１ないし第４ヒューズ１６１ａ、１６１ｂ、１６１ｃ、１６１ｄは、前記第１及び第２領域１７３ａ、１７３ｂを横切って配置される。また、前記第１ないし第４ヒューズ１６１ａ、１６１ｂ、１６１ｃ、１６１ｄは、それぞれ前記第１ないし第４下部配線１５５ａ、１５５ｂ、１５５ｃ、１５５ｄと重畳するように配置される。その結果、前記第１ないし第４ヒューズ１６１ａ、１６１ｂ、１６１ｃ、１６１ｄは、それぞれ前記第１ないし第４下部配線１５５ａ、１５５ｂ、１５５ｃ、１５５ｄと重畳する第１ないし第４重畳部（ｏｖｅｒｌａｐ ｐｏｒｔｉｏｎｓ）を有する。すなわち、前記第１及び第３重畳部は、前記第１領域１７３ａ内に位置し、前記第２及び第４重畳部は、前記第２領域１７３ｂ内に位置する。この場合、前記第１重畳部の両端は、それぞれ前記第１及び第２ヒューズコンタクトプラグを通じて、前記第１下部配線１５５ａの両端に電気的に接続され、前記第２重畳部の両端は、それぞれ前記第３及び第４ヒューズコンタクトプラグ１５９ｂ′、１５９ｂ″を通じて前記第２下部配線１５５ｂの両端に電気的に接続される。これと同様に、前記第３重畳部の両端は、それぞれ前記第５及び第６ヒューズコンタクトプラグを通じて前記第３下部配線１５５ｃの両端に電気的に接続され、前記第４重畳部の両端はそれぞれ前記第７及び第８ヒューズコンタクトプラグを通じて前記第４下部配線１５５ｄの両端に電気的に接続される。
前記ヒューズ１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ及び前記中間絶縁膜１５７は、上部層間絶縁膜１６３で覆われる。前記ヒューズ１６１ａ、１６１ｂ、１６１ｃ、１６１ｄのそれぞれの両端は、前記上部層間絶縁膜１６３を貫通する第１ないし第８上部配線コンタクトホール１６３ａ′、１６３ｂ′、１６３ｃ′、１６３ｄ′、１６３ａ″、１６３ｂ″、１６３ｃ″、１６３ｄ″によって露出される。すなわち、前記第１及び第５上部配線コンタクトホール１６３ａ′、１６３ａ″は、それぞれ前記第１ヒューズ１６１ａの両端を露出させ、前記第２及び第６上部配線コンタクトホール１６３ｂ′、１６３ｂ″はそれぞれ前記第２ヒューズ１６１ｂの両端を露出させる。また、前記第３及び第７上部配線コンタクトホール１６３ｃ′、１６３ｃ″は、それぞれ前記第３ヒューズ１６１ｃの両端を露出させ、前記第４及び第８上部配線コンタクトホール１６３ｄ′、１６３ｄ″は、それぞれ前記第４ヒューズ１６１ｄの両端を露出させる。
前記第１及び第５上部配線コンタクトホール１６３ａ′、１６３ａ″は、それぞれ第１及び第５上部配線コンタクトプラグ（図示せず）で埋められる。これと同様に、前記第２及び第６上部配線コンタクトホール１６３ｂ′、１６３ｂ″は、それぞれ第２及び第６上部配線コンタクトプラグ１６５ｂ′、１６５ｂ″で埋められることができ、前記第３、第４、第７及び第８上部配線コンタクトホール１６３ｃ′、１６３ｄ′、１６３ｃ″、１６３ｄ″は、それぞれ第３、第４、第７及び第８上部配線コンタクトプラグで埋められることができる。
前記上部層間絶縁膜１６３上に第１ないし第８上部配線１６７ａ′、１６７ｂ′、１６７ｃ′、１６７ｄ′、１６７ａ″、１６７ｂ″、１６７ｃ″、１６７ｄ″が提供される。前記第１及び第５上部配線１６７ａ′、１６７ａ″は、それぞれ前記第１及び第５上部配線コンタクトプラグに電気的に接続される。これと同様に、前記第２及び第６上部配線１６７ｂ′、１６７ｂ″は、それぞれ前記第２及び第６上部配線コンタクトプラグ１６５ｂ′、１６５ｂ″に電気的に接続され、前記第３、第４、第７及び第８上部配線１６７ｃ′、１６７ｄ′、１６７ｃ″、１６７ｄ″は、それぞれ前記第３、第４、第７及び第８上部配線コンタクトプラグに電気的に接続される。
前記第１ないし第４上部配線１６７ａ′、１６７ｂ′、１６７ｃ′、１６７ｄ′は、前記第１領域１７３ａに隣接しながら前記第２領域１７３ｂの反対側に位置し、前記第５ないし第８上部配線１６７ａ″、１６７ｂ″、１６７ｃ″、１６７ｄ″は、前記第２領域１７３ｂに隣接しながら、前記第１領域１７３ａの反対側に位置する。
前記上部配線１６７ａ′、１６７ｂ′、１６７ｃ′、１６７ｄ′、１６７ａ″、１６７ｂ″、１６７ｃ″、１６７ｄ″を有する基板の全面上にパッシベイション膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）が積層される。前記パッシベイション膜は、順に積層された第１及び第２パッシベイション膜１６９、１７１を含むことができる。この場合、前記第１及び第２パッシベイション膜１６９、１７１は、それぞれシリコン酸化膜及びシリコン窒化膜でもある。
前記パッシベイション膜、前記上部層間絶縁膜１６３内にヒューズ窓（ｆｕｓｅ ｗｉｎｄｏｗ）１７３を配置することができる。前記ヒューズ窓１７３は、前記第１及び第２領域１７３ａ、１７３ｂを含む領域に提供される。その結果、前記ヒューズ１６１ａ、１６１ｂ、１６１ｃ、１６１ｄは、初期の上部層間絶縁膜１６３よりも薄いリセスされた上部層間絶縁膜１６３ｔで覆われる。前記ヒューズ窓１７３は、前記ヒューズ１６１ａ、１６１ｂ、１６１ｃ、１６１ｄをレーザーを使用して成功的にブローイングさせる（ｂｌｏｗ）ために提供することができる。
本実施例によると、前記偶数番目のヒューズ１６１ｂ、１６１ｄは、前記第１領域１７３ａ内に照射されるレーザービーム（Ｂ）によってブローイングされることが好ましく、前記奇数番目のヒューズ１６１ａ、１６１ｃは、前記第２領域１７３ｂ内に照射されるレーザービーム（Ｂ）によってブローイングされることが好ましい。例えば、前記第２ヒューズ１６１ｂを選択的にブローイングさせるために、前記レーザービームＢは、前記第１領域１７３ａ内の前記第２ヒューズ１６１ｂ上に所定の領域ＢＡに照射することができる。この場合、前記レーザービームＢが前記第２ヒューズ１６１ｂと誤整列されたり、前記レーザービームＢの直径が大きくなると、図１２に示されたように前記選択されたヒューズ１６１ｂに隣接する不選択されたヒューズ（例えば、前記第１ヒューズ１６１ａ及び／または、第３ヒューズ１６１ｃ）が損傷したり、切れることもある。それにも関わらず、前記第１下部配線１５５ａは、前記第１上部配線１６７ａ′と第５上部配線１６７ａ″との間に正常的である電流経路（ａ ｎｏｒｍａｌ ｃｕｒｒｅｎｔ ｐａｔｈ）を提供し、前記第３下部配線１５５ｃは、前記第３上部配線１６７ｃ′と第７上部配線１６７ｃ″との間に正常的である電流経路（ａ ｎｏｒｍａｌ ｃｕｒｒｅｎｔ ｐａｔｈ）を提供する。従って、前記ヒューズらとの間の間隔が減少されてもレーザーリペア収率を著しく改善させることができる。
従来のヒューズ領域を示す平面図である。 図１Ａの切断線Ｉ‐Ｉ′に沿って示された断面図である。 本発明の実施形態に係るヒューズ領域を示す平面図である。 本発明の実施形態に係るヒューズ領域の製造方法を説明するための図２の切断線ＩＩ‐ＩＩ′に沿って示された断面図である。 本発明の実施形態に係るヒューズ領域の製造方法を説明するための図２の切断線ＩＩ‐ＩＩ′に沿って示された断面図である。 本発明の実施形態に係るヒューズ領域の製造方法を説明するための図２の切断線ＩＩ‐ＩＩ′に沿って示された断面図である。 本発明の実施形態に係るヒューズ領域の製造方法を説明するための図２の切断線ＩＩ‐ＩＩ′に沿って示された断面図である。 本発明の他の実施形態に係るヒューズ領域を示す平面図である。 図７の切断線ＩＩＩ‐ＩＩＩ′に沿って示された断面図である。 図７の切断線ＩＶ‐ＩＶ′に沿って示された断面図である。 本発明のもう一つ他の実施形態に係るヒューズ領域を示す平面図である。 図１０の切断線Ｖ‐Ｖ′に沿って示された断面図である。 図１０の切断線ＶＩ‐ＶＩ′に沿って示された断面図である。
符号の説明
６１ａ′，６１ａ″，６１ｂ′，６１ｂ″ 障壁金属膜
６３ａ′，６３ａ″，６３ｂ′，６３ｂ″ プラグ金属膜
６５ａ 第１中間配線
６５ｂ 第２中間配線
６５ｃ 第３中間配線
６５ｇ 中間配線ガードリング
７１ｇ 第１金属プラグガードリング
７３ａ 第１下部金属配線
７３ｂ 第２下部金属配線
７３ｃ 第３下部金属配線
７３ｇ 第１金属ガードリング
７９ｇ 第２金属プラグガードリング
８１ｇ 第２金属ガードリング
１０５ａ 第１下部配線
１０５ｂ 第２下部配線
１０５ｃ 第３下部配線
１０５ｄ 第４下部配線
１６１ａ 第１ヒューズ
１６１ｂ 第２ヒューズ
Ｇ ヒューズガードリング

Claims (35)

  1. 集積回路基板上部に離隔されるよう配置され、第１直線（ｓｔｒａｉｇｈｔ ｌｉｎｅ）上に位置する第１及び第２下部配線と、
    前記第１直線と平行な第２直線上に位置し、相互離隔された第３及び第４下部配線と、
    前記第１下部配線と第２下部配線との間の領域上部に配置され、前記第１下部配線を前記第２下部配線に電気的に連結させる第１ヒューズと、
    前記第３下部配線と第４下部配線との間の領域上部に配置され、前記第３下部配線を前記第４下部配線に電気的に連結させる第２ヒューズと、
    を含むことを特徴とする集積回路素子。
  2. 前記第１及び第２ヒューズと同一のレベルに位置し、前記第１下部配線に電気的に連結され、前記第１ヒューズの反対側に配置された第１中間配線（ｉｎｔｅｒｍｅｄｉｄａｔｅ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）と、
    前記第１及び第２ヒューズと同一のレベルに位置し、前記第２下部配線を前記第４下部配線に電気的に連結させ、前記第１及び第２ヒューズの反対側に配置された第２中間配線と、
    前記第１中間配線と同一のレベルに位置し、前記第２下部配線に電気的に連結され、前記第２ヒューズの反対側に配置された第３中間配線と、をさらに含むことを特徴とする請求項１に記載の集積回路素子。
  3. 前記第１ないし第３中間配線にそれぞれ電気的に連結された第１ないし第３下部金属配線をさらに含むことを特徴とする請求項２に記載の集積回路素子。
  4. 平面図から示される際、前記第１及び第２ヒューズを囲むヒューズガードリングをさらに含むことを特徴とする請求項２に記載の集積回路素子。
  5. 前記ヒューズガードリングは、
    前記ヒューズと前記中間配線との間の領域を通るように配置された中間配線ガードリングと、
    前記中間配線ガードリング上に形成された第１金属プラグガードリングと、
    前記第１金属プラグガードリングを覆う第１金属ガードリングと、
    前記第１金属ガードリング上に形成された第２金属プラグガードリングと、
    前記第２金属プラグガードリングを覆う第２金属ガードリングと、を含むことを特徴とする請求項４に記載の集積回路素子。
  6. 前記第１及び第２ヒューズコンタクトプラグを通じて前記第１ないし第４下部配線に電気的に連結されることを特徴とする請求項２に記載の集積回路素子。
  7. 前記ヒューズコンタクトプラグのそれぞれは、順に積層された障壁金属膜及びプラグ金属膜を含むことを特徴とする請求項６に記載の集積回路素子。
  8. 前記障壁金属膜は、チタニウム窒化膜であることを特徴とする請求項７に記載の集積回路素子。
  9. 前記第１ないし第４下部配線は、不腐食性物質膜（ｎｏｎ−ｃｏｒｒｏｓｉｖｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）であることを特徴とする請求項１に記載の集積回路素子。
  10. 前記不腐食性物質膜は、ポリシリコン膜、またはポリサイド膜（ｐｏｌｙｃｉｄｅ ｌａｙｅｒ）であることを特徴とする請求項９に記載の集積回路素子。
  11. 前記第１及び第２ヒューズと共に、前記第１ないし第３中間配線は、タングステン膜であることを特徴とする請求項２に記載の集積回路素子。
  12. 集積回路基板上部に配置された複数のヒューズと、
    平面図から示される際、前記ヒューズを囲むガードリングと、
    を含むことを特徴とするヒューズ領域。
  13. 前記ヒューズガードリングは、
    前記ヒューズと同一のレベルに位置する中間配線ガードリングと、
    前記中間配線ガードリング上に形成された第１金属プラグガードリングと、
    前記第１金属プラグガードリングを覆う第１金属ガードリングと、
    前記第１金属ガードリング上に形成された第２金属プラグガードリングと、
    前記第２金属プラグガードリングを覆う第２金属ガードリングと、を含むことを特徴とする請求項１２に記載のヒューズ領域。
  14. 相互隣接する第１及び第２領域を有する半導体基板と、
    前記半導体基板上に形成された下部層間絶縁膜と、
    前記下部層間絶縁膜上に相互平行するよう配置され、前記第１領域内に位置する奇数番目の配線及び前記第２領域内に位置する偶数番目の配線を有する複数の平行な下部配線（ｌｏｗｅｒ ｉｎｔｅｒｃｏｎｎｅｔｉｏｎｓ）と、
    前記下部配線及び前記下部層間絶縁膜を覆う中間層間絶縁膜と、
    前記第１領域内の前記中間層間絶縁膜上に相互平行するように配置され、前記偶数番目の下部配線にそれぞれ電気的に接続された偶数番目のヒューズと、
    前記第２領域内の前記中間層間絶縁膜上に相互平行するように配置され、前記奇数番目の下部配線にそれぞれ電気的に接続された奇数番目のヒューズと、
    前記ヒューズ及び前記中間絶縁膜を覆う上部層間絶縁膜と、
    前記上部層間絶縁膜上に配置され、前記奇数番目の下部配線及び前記偶数番目のヒューズにそれぞれ電気的に接続された第１グループの上部配線と、
    前記上部層間絶縁膜上に配置され、前記偶数番目の下部配線及び前記奇数番目のヒューズにそれぞれ電気的に接続された第２グループの上部配線と、
    を含むことを特徴とする集積回路素子。
  15. 前記下部配線は、不腐食性物質膜（ｎｏｏｎ−ｃｏｒｒｏｓｉｖｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）であることを特徴とする請求項１４に記載の集積回路素子。
  16. 前記不腐食性物質膜は、ポリシリコン膜、またはポリサイド膜であることを特徴とする請求項１５に記載の集積回路素子。
  17. 前記ヒューズは、タングステン膜であることを特徴とする請求項１４に記載の集積回路素子。
  18. 前記第１領域に隣接しながら前記第２領域の反対側に位置する前記奇数番目の下部配線の上部に形成され、前記中間層間絶縁膜と前記上部層間絶縁膜との間に介在された奇数番目の中間配線と、
    前記第２領域に隣接しながら前記第１領域の反対側に位置する前記偶数番目の下部配線の上部に形成され、前記中間層間絶縁膜と前記上部層間絶縁膜との間に介在された偶数番目の中間配線と、をさらに含み、
    前記第１グループの上部配線のうち奇数番目の上部配線は、それぞれ前記奇数番目の中間配線を通じて電気的に接続され、
    前記第２グループの上部配線のうち偶数番目の上部配線は、それぞれ前記偶数番目の中間配線を通じて電気的に接続される
    ことを特徴とする請求項１４に記載の集積回路素子。
  19. 前記中間配線は、前記ヒューズと同一の物質膜であることを特徴とする請求項１８に記載の集積回路素子。
  20. 前記第１グループの上部配線は、前記第１領域に隣接しながら前記第２領域の反対側に位置し、前記第２グループの上部配線は、前記第２領域に隣接しながら前記第１領域の反対側に位置することを特徴とする請求項１４に記載の集積回路素子。
  21. 前記偶数番目のヒューズは、それぞれ前記偶数番目の下部配線の延長線上部に位置し、前記奇数番目のヒューズは、それぞれ前記奇数番目の下部配線の延長線上部に位置することを特徴とする請求項１４に記載の集積回路素子。
  22. 相互隣接する第１及び第２領域を有する半導体基板と、
    前記半導体基板上に形成された下部層間絶縁膜と、
    前記下部層間絶縁膜上に相互平行するように配置され、前記第１領域内に位置する奇数番目の配線及び前記第２領域内に位置する偶数番目の配線を有する下部配線（ｌｏｗｅｒ ｉｎｔｅｒｃｏｎｎｅｔｉｏｎｓ）と、
    前記下部配線及び前記下部層間絶縁膜を覆う中間層間絶縁膜と、
    前記中間層間絶縁膜上に、前記第１及び第２領域を横切って配置され、前記下部配線とそれぞれ重畳するように形成され、前記下部配線との重畳部（ｏｖｅｒｌａｐ ｐｏｒｔｉｏｎｓ）を有する複数のヒューズと、
    前記複数のヒューズ及び前記中間層間絶縁膜を覆う上部層間絶縁膜と、
    前記上部層間絶縁膜上に形成され、前記第１領域に隣接する前記ヒューズの端部にそれぞれ電気的に接続された第１グループの上部配線と、
    前記上部層間絶縁膜上に形成され、前記第２領域に隣接する前記ヒューズの端部にそれぞれ電気的に接続された第２グループの上部配線と、を含み、
    前記各重畳部の両端は、その下部の、前記下部配線の両端にそれぞれ電気的に接続されたことを特徴とする集積回路素子。
  23. 前記下部配線は、不腐食性物質膜（ｎｏｎ−ｃｏｒｒｏｓｉｖｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）であることを特徴とする請求項２２に記載の集積回路素子。
  24. 前記不腐食性物質膜は、ポリシリコン膜、またはポリサイド膜であることを特徴とする請求項２３に記載の集積回路素子。
  25. 前記ヒューズは、タングステン膜であることを特徴とする請求項２２に記載の集積回路素子。
  26. 集積回路基板上部に第１ないし第４下部配線を形成し、前記第１及び第２下部配線は、第１直線上に位置するように形成され、前記第３及び第４下部配線は、前記第１直線に平行な第２直線上に位置するよう形成され、前記第１ないし第４下部配線を有する基板の全面上に下部層間絶縁膜を形成する段階と、
    前記下部層間絶縁膜をパターニングして前記第１ないし第４下部配線の両端を露出させるヒューズコンタクトホールを形成する段階と、
    前記ヒューズコンタクトホールを有する基板上に中間配線膜を形成する段階と、
    前記中間配線膜をパターニングして、前記第１下部配線と第２下部配線との間の領域上に配置され、前記第１及び第２下部配線に電気的に連結された第１ヒューズ、前記第３下部配線と第４下部配線との間の領域上に配置され、前記第３及び第４下部配線に電気的に連結された第２ヒューズ、前記第１下部配線に電気的に連結され、前記第１ヒューズの反対側に配置された第１中間配線、前記第２及び第３下部配線に電気的に連結され、前記第１及び第２ヒューズの反対側に配置された第２中間配線、及び前記第３下部配線に電気的に連結され、前記第２ヒューズの反対側に配置された第３中間配線、を形成する段階と、
    前記ヒューズ及び中間配線を有する基板上に上部層間絶縁膜を形成する段階と、
    前記上部層間絶縁膜をパターニングして、前記第１ないし第３中間配線を露出させる第１金属コンタクトホールを形成する段階と、
    前記上部層間絶縁膜上に、前記第１ないし第３中間配線にそれぞれ電気的に連結された第１ないし第３下部金属配線を形成する段階と、
    を含むことを特徴とする集積回路素子の製造方法。
  27. 前記下部配線は、不腐食性物質膜であることを特徴とする請求項２６に記載の集積回路素子の製造方法。
  28. 前記不腐食性物質膜は、ポリシリコン膜、またはポリサイド膜であることを特徴とする請求項２７に記載の集積回路素子の製造方法。
  29. 前記中間配線膜を形成する前に、
    前記ヒューズコンタクトホール内にヒューズコンタクトプラグを形成することをさらに含むことを特徴とする請求項２６に記載の集積回路素子の製造方法。
  30. 前記ヒューズコンタクトプラグを形成することは、
    前記ヒューズコンタクトホールを有する基板の全面上にコンポマールな障壁金属膜及び前記ヒューズコンタクトホールを埋めるプラグ金属膜を順に形成し、
    前記下部層間絶縁膜の上部面が露出されるまで前記プラグ金属膜及び前記障壁金属膜を平坦化させることを含むことを特徴とする請求項２９に記載の集積回路素子の製造方法。
  31. 前記障壁金属膜は、チタニウム窒化膜で形成することを特徴とする請求項３０に記載の集積回路素子の製造方法。
  32. 平面的に示される際、前記ヒューズを囲むヒューズガードリングを形成することをさらに含むことを特徴とする請求項２６に記載の集積回路素子の製造方法。
  33. 前記ヒューズガードリングを形成することは、
    前記中間配線膜をパターニングして、前記ヒューズと前記中間配線との間の領域を通る中間配線ガードリングを形成する段階と、
    前記上部層間絶縁膜をパターニングして前記中間配線ガードリングを露出させる第１金属ガードリングコンタクトホールを形成する段階と、
    前記第１金属ガードリングコンタクトホールを埋める第１金属プラグガードリングを形成する段階と、
    前記第１金属プラグガードリングを覆う第１金属ガードリングを形成する段階と、を含むことを特徴とする請求項３２に記載の集積回路素子の製造方法。
  34. 集積回路基板上部に中間配線膜を形成する段階と、
    前記中間配線膜をパターニングして複数のヒューズ及び前記ヒューズを囲む中間配線ガードリングを形成する段階と、
    前記ヒューズ及び前記中間配線ガードリングを有する基板上に上部層間絶縁膜を形成する段階と、
    前記上部層間絶縁膜をパターニングし、前記中間配線ガードリングを露出させる第１金属ガードリングコンタクトホールを形成する段階と、
    前記第１金属ガードリングコンタクトホールを埋める第１金属プラグガードリングを形成する段階と、
    前記第１金属プラグガードリングを覆う第１金属ガードリングを形成する段階と、
    を含むことを特徴とするヒューズ領域の製造方法。
  35. 前記第１金属ガードリングを有する基板上に金属層間絶縁膜を形成する段階と、
    前記金属層間絶縁膜をパターニングして前記第１金属ガードリングを露出させる第２金属ガードリングコンタクトホールを形成する段階と、
    前記第２金属ガードリングコンタクトホールを埋める第２金属プラグガードリングを形成する段階と、
    前記第２金属プラグガードリングを覆う第２金属ガードリングを形成する段階と、をさらに含むことを特徴とする請求項３４に記載のヒューズ領域の製造方法。
JP2004179970A 2003-06-24 2004-06-17 腐食防止ヒューズ領域を有する集積回路素子及びその製造方法 Expired - Fee Related JP4800595B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-041249 2003-06-24
KR10-2003-0041249A KR100534096B1 (ko) 2003-06-24 2003-06-24 반도체 기억소자의 퓨즈 영역 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2005019989A true JP2005019989A (ja) 2005-01-20
JP4800595B2 JP4800595B2 (ja) 2011-10-26

Family

ID=33536223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004179970A Expired - Fee Related JP4800595B2 (ja) 2003-06-24 2004-06-17 腐食防止ヒューズ領域を有する集積回路素子及びその製造方法

Country Status (5)

Country Link
US (2) US7180154B2 (ja)
JP (1) JP4800595B2 (ja)
KR (1) KR100534096B1 (ja)
CN (1) CN100361300C (ja)
TW (1) TWI253670B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825768B2 (en) 2007-02-20 2010-11-02 Seiko Epson Corporation Resistor circuit and oscillation circuit
JP2011029246A (ja) * 2009-07-22 2011-02-10 Ricoh Co Ltd 半導体装置
JP2018148091A (ja) * 2017-03-07 2018-09-20 エイブリック株式会社 半導体装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4584657B2 (ja) * 2004-09-13 2010-11-24 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
KR100607202B1 (ko) * 2005-01-28 2006-08-01 삼성전자주식회사 반도체소자의 퓨즈영역 및 그 제조방법
KR100645721B1 (ko) * 2005-05-11 2006-11-14 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
US7662674B2 (en) * 2005-05-20 2010-02-16 Intel Corporation Methods of forming electromigration and thermal gradient based fuse structures
US8242576B2 (en) * 2005-07-21 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Protection layer for preventing laser damage on semiconductor devices
KR100673112B1 (ko) * 2005-08-05 2007-01-22 주식회사 하이닉스반도체 퓨즈박스의 가아드링
JP2007123509A (ja) * 2005-10-27 2007-05-17 Seiko Epson Corp 半導体装置およびその製造方法
US7701035B2 (en) * 2005-11-30 2010-04-20 International Business Machines Corporation Laser fuse structures for high power applications
KR100735757B1 (ko) * 2006-01-12 2007-07-06 삼성전자주식회사 퓨즈 영역 및 그의 제조방법
KR100745910B1 (ko) * 2006-01-23 2007-08-02 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성방법
TWI412079B (zh) 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
US8148259B2 (en) * 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5006604B2 (ja) * 2006-09-08 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置
DE102006043484B4 (de) * 2006-09-15 2019-11-28 Infineon Technologies Ag Fuse-Struktur und Verfahren zum Herstellen derselben
KR100819551B1 (ko) * 2006-10-20 2008-04-07 삼성전자주식회사 방습 장벽을 갖는 반도체소자 및 그 제조방법
US8030733B1 (en) * 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
KR100972917B1 (ko) 2007-12-26 2010-08-03 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
US8101505B2 (en) * 2008-06-09 2012-01-24 International Business Machines Corporation Programmable electrical fuse
US8035191B2 (en) * 2008-12-02 2011-10-11 United Microelectronics Corp. Contact efuse structure
TWI453898B (zh) * 2008-12-02 2014-09-21 United Microelectronics Corp 接觸插塞電熔絲結構、製造包含其之接觸插塞電熔絲裝置之方法、及製造包含其之唯讀記憶體之方法
KR20110047884A (ko) * 2009-10-30 2011-05-09 주식회사 하이닉스반도체 반도체 메모리 장치
US8878335B2 (en) * 2010-12-23 2014-11-04 Infineon Technologies Ag Method and system for providing fusing after packaging of semiconductor devices
JP2012227421A (ja) * 2011-04-21 2012-11-15 Elpida Memory Inc 半導体記憶装置
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
JP5981260B2 (ja) * 2011-09-30 2016-08-31 エスアイアイ・セミコンダクタ株式会社 半導体装置
US8610243B2 (en) * 2011-12-09 2013-12-17 Globalfoundries Inc. Metal e-fuse with intermetallic compound programming mechanism and methods of making same
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101976039B1 (ko) * 2012-12-04 2019-08-28 삼성전자 주식회사 반도체 장치
US9818691B2 (en) * 2015-03-12 2017-11-14 Sii Semiconductor Corporation Semiconductor device having a fuse element
US10163783B1 (en) * 2018-03-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced area efuse cell structure
US11355163B2 (en) 2020-09-29 2022-06-07 Alibaba Group Holding Limited Memory interconnection architecture systems and methods
US20230187289A1 (en) * 2021-12-14 2023-06-15 Micron Technology, Inc. Semiconductor device and method of forming the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122150A (ja) * 1986-11-10 1988-05-26 Nec Corp 半導体集積回路
JPH0414246A (ja) * 1990-05-07 1992-01-20 Toshiba Corp 半導体装置およびその製造方法
JPH0778872A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 半導体集積回路
US5618750A (en) * 1995-04-13 1997-04-08 Texas Instruments Incorporated Method of making fuse with non-corrosive termination of corrosive fuse material
JPH11154706A (ja) * 1997-11-20 1999-06-08 Mitsubishi Electric Corp 半導体装置
JP2002184777A (ja) * 2000-12-15 2002-06-28 Toshiba Corp 半導体装置
JP2002299445A (ja) * 2001-04-04 2002-10-11 Seiko Epson Corp ヒューズ素子構造及びその製造方法
JP2002359285A (ja) * 2001-05-31 2002-12-13 Seiko Epson Corp 半導体装置の製造方法
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374590A (en) * 1993-04-28 1994-12-20 International Business Machines Corporation Fabrication and laser deletion of microfuses
US5760674A (en) * 1995-11-28 1998-06-02 International Business Machines Corporation Fusible links with improved interconnect structure
US5712206A (en) * 1996-03-20 1998-01-27 Vanguard International Semiconductor Corporation Method of forming moisture barrier layers for integrated circuit applications
JP3474415B2 (ja) * 1997-11-27 2003-12-08 株式会社東芝 半導体装置
US6100118A (en) * 1998-06-11 2000-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of metal fuse design for redundancy technology having a guard ring
KR100322543B1 (ko) * 1999-08-31 2002-03-18 윤종용 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법
KR100351050B1 (ko) * 1999-11-26 2002-09-10 삼성전자 주식회사 반도체소자의 퓨즈부 형성방법
KR100314133B1 (ko) * 1999-11-26 2001-11-15 윤종용 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
JP2002164433A (ja) * 2000-11-27 2002-06-07 Mitsubishi Electric Corp 半導体装置とその製造方法
US6897110B1 (en) * 2002-11-26 2005-05-24 Advanced Micro Devices, Inc. Method of protecting a memory array from charge damage during fabrication

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122150A (ja) * 1986-11-10 1988-05-26 Nec Corp 半導体集積回路
JPH0414246A (ja) * 1990-05-07 1992-01-20 Toshiba Corp 半導体装置およびその製造方法
JPH0778872A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 半導体集積回路
US5618750A (en) * 1995-04-13 1997-04-08 Texas Instruments Incorporated Method of making fuse with non-corrosive termination of corrosive fuse material
JPH11154706A (ja) * 1997-11-20 1999-06-08 Mitsubishi Electric Corp 半導体装置
JP2002184777A (ja) * 2000-12-15 2002-06-28 Toshiba Corp 半導体装置
JP2002299445A (ja) * 2001-04-04 2002-10-11 Seiko Epson Corp ヒューズ素子構造及びその製造方法
JP2002359285A (ja) * 2001-05-31 2002-12-13 Seiko Epson Corp 半導体装置の製造方法
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825768B2 (en) 2007-02-20 2010-11-02 Seiko Epson Corporation Resistor circuit and oscillation circuit
JP2011029246A (ja) * 2009-07-22 2011-02-10 Ricoh Co Ltd 半導体装置
JP2018148091A (ja) * 2017-03-07 2018-09-20 エイブリック株式会社 半導体装置

Also Published As

Publication number Publication date
CN1574340A (zh) 2005-02-02
JP4800595B2 (ja) 2011-10-26
TW200501218A (en) 2005-01-01
TWI253670B (en) 2006-04-21
US20070114635A1 (en) 2007-05-24
KR100534096B1 (ko) 2005-12-06
US20040262768A1 (en) 2004-12-30
KR20050000746A (ko) 2005-01-06
US7180154B2 (en) 2007-02-20
CN100361300C (zh) 2008-01-09

Similar Documents

Publication Publication Date Title
JP4800595B2 (ja) 腐食防止ヒューズ領域を有する集積回路素子及びその製造方法
KR100663364B1 (ko) 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들
US7592206B2 (en) Fuse region and method of fabricating the same
US6713837B1 (en) Semiconductor device with fuse
JP2006261671A (ja) 半導体不良分析のための分析構造体
US20030052385A1 (en) Semiconductor devices
KR100773683B1 (ko) 퓨즈를 구비한 반도체 장치 및 퓨즈 절단 방법
JP2003209173A (ja) 半導体装置
KR100332456B1 (ko) 퓨즈를 갖는 반도체 소자 및 그 제조방법
JP3551944B2 (ja) 半導体装置
TW410443B (en) Semiconductor memory device
JP4813687B2 (ja) 半導体装置、フューズの切断方法
US6768184B2 (en) Fuse structure used in an integrated circuit device
KR101096231B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법
US6876015B2 (en) Semiconductor devices
KR100605608B1 (ko) 반도체 메모리 장치 및 그 제조방법
KR20050073343A (ko) 고집적 반도체 기억소자의 퓨즈 영역들
US20040245601A1 (en) Semiconductor device
US20070102785A1 (en) Semiconductor device with fuse and method of fabricating the same
JP2023140439A (ja) 半導体装置、ウェハおよびウェハの製造方法
KR20120003237A (ko) 반도체 소자의 퓨즈
TW202339192A (zh) 半導體記憶裝置
KR100583144B1 (ko) 반도체 메모리 장치의 제조방법
KR20050086074A (ko) 반도체 메모리 소자의 퓨즈박스 및 그 제조방법
KR20060011475A (ko) 반도체 메모리 장치 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees