KR100673112B1 - 퓨즈박스의 가아드링 - Google Patents
퓨즈박스의 가아드링 Download PDFInfo
- Publication number
- KR100673112B1 KR100673112B1 KR1020050071748A KR20050071748A KR100673112B1 KR 100673112 B1 KR100673112 B1 KR 100673112B1 KR 1020050071748 A KR1020050071748 A KR 1020050071748A KR 20050071748 A KR20050071748 A KR 20050071748A KR 100673112 B1 KR100673112 B1 KR 100673112B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact plug
- guard ring
- metal wire
- bit line
- fuse box
- Prior art date
Links
- 239000002184 metal Substances 0.000 claims abstract description 128
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 description 16
- 239000010410 layer Substances 0.000 description 10
- 230000035882 stress Effects 0.000 description 8
- 230000008439 repair process Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 퓨즈박스의 가아드링에 관한 것으로, 후속 열처리 공정에 의한 스트레스로 인하여 가아드링에 크랙이 유발되는 현상을 방지할 수 있도록 하기 위하여, 퓨즈박스 영역의 바깥쪽에 벽과 같은 형상의 일체형 가아드링을 패터닝된 형태의 가아드링으로 제공하여 가아드링에 인가되는 스트레스를 완화시켜 퓨즈의 손상을 방지할 수 있도록 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있도록 하는 기술이다.
Description
도 1 은 일반적인 방법에 의하여 형성되는 퓨즈박스의 가아드링을 도시한 단면도.
도 2a 내지 도 2c 는 반도체기판 상의 가아드링 형성공정시 각 층에서의 가아드링 구조를 도시한 평면도.
도 3 내지 도 5 는 본 발명의 제1실시예에 따른 퓨즈박스의 가아드링을 도시한 평면도.
도 6 은 본 발명의 제2실시예에 따른 퓨즈박스의 가아드링을 도시한 평면도.
본 발명은 퓨즈박스의 가아드링에 관한 것으로, 특히 퓨즈박스 형성공정후 실시되는 열처리 공정으로 스트레스 ( thermal stress ) 가 유발되고 그에 따라 크랙이 유발되는 현상을 방지할 수 있도록 스트레스를 분산시킬 수 있도록 하는 기술에 관한 것이다.
일반적으로, 리페어 공정은 프리 리페어 테스트 ( pre repair test ), 리페 어 ( Repair ), 기존 및 포스트 리페어 테스트 ( post repair test ) 등으로 진행한다.
상기 프리 리페어 테스트 ( pre repair test ) 공정시 페일이 발생하는 메인 셀에 대하여 퓨즈 세트의 퓨즈 블로잉을 통해 페일이 발생한 메인 셀의 어드레스를 리던던시 셀 ( redundancy cell ) 로 대체하게 된다.
도 1 은 종래기술에 따라 형성된 반도체소자의 퓨즈박스의 가아드링을 도시한 단면도이고, 도 2a 내지 도 2c 는 상기 가아드링의 형성공정을 도시한 평면도이며, 상기 도 1 은 상기 도 2c 의 A-A 절단면을 따라 완성된 가아드링을 도시한 것이다.
도 1 및 도 2a를 참조하면, 피형 실리콘으로 형성되는 반도체기판(11) 상에 두 개의 엔형 불순물 영역(13)을 형성한다.
전체표면상부에 층간절연막(미도시)을 형성하고 이를 통하여 상기 엔형 불순물영역(13)에 각각 접속되는 비트라인 콘택플러그(15)를 형성한다.
이때, 상기 비트라인 콘택플러그(15)는 퓨즈박스 영역을 감싸는 벽과 같은 형태로 형성된 것이다.
도 1 및 도 2b를 참조하면, 상기 비트라인 콘택플러그(15)에 각각 접속되는 비트라인(17)을 형성한다.
이때, 상기 비트라인(17)은 상기 퓨즈 영역의 하측에서 상기 퓨즈 영역과 수직한 형태로 형성한 것으로, 상기 비트라인 콘택플러그(15)의 상측에 적층되어 구비된 것이다.
그 다음, 전체표면상부에 층간절연막(미도시)을 형성하고 그 상부에 퓨즈(19)를 형성한다.
전체표면상부에 층간절연막(미도시)을 형성하고 기증착된 층간절연막들을 통하여 상기 비트라인(17)에 접속되는 제1금속배선 콘택플러그(21)를 형성한다.
이때, 상기 제1금속배선 콘택플러그(21)는 퓨즈박스 영역을 감싸는 벽과 같은 형태로 형성되되, 상기 퓨즈(19)와는 소정거리 이격되어 형성된 것이다.
도 1 및 도 2c를 참조하면, 상기 제1금속배선 콘택플러그(21)에 각각 접속되는 제1금속배선(23)을 형성한다. 이때, 상기 제1금속배선(23)은 상기 퓨즈(19)의 상측에서 퓨즈(19)에 수직한 형태로 형성한 것으로, 상기 제1금속배선 콘택플러그(21) 상측에 적층되어 구비된 것이다.
그 다음, 전체표면상부에 층간절연막(미도시)을 형성하고 이를 통하여 상기 제1금속배선(23)에 접속되는 제2금속배선 콘택플러그(25)를 형성한다.
이때, 상기 제2금속배선 콘택플러그(25)는 퓨즈박스 영역을 감싸는 벽과 같은 형태로 형성된 것이다.
그 다음, 제2금속배선 콘택플러그(25)에 접속되는 제2금속배선(27)을 형성하여 상기 퓨즈(19)의 절단부분이 중앙에 위치하고 그 양측에 비트라인 콘택플러그(15), 비트라인(17), 제1금속배선 콘택플러그(21), 제1금속배선(23), 제2금속배선 콘택플러그(25) 및 제3금속배선(27)으로 이루어지는 가아드링을 형성한다.
상기 가아드링은 상기 퓨즈(19)의 절단부를 레이저를 이용하여 절단하는 경우 상기 퓨즈(19)의 절단된 부분으로부터 습기 침투와 스트레스에 의한 내부 회로 의 손상을 막기 위하여 형성한 것으로, 최상측의 제2금속배선(27)으로부터 최하측의 반도체기판(11)까지 형성된 것이다.
상기 도 1 에 형성된 반도체소자는 상기 퓨즈(19)의 절단부가 레이저에 의하여 절단되면 오픈 ( open ) 되어 로직으로 동작하고 절단이 안되는 경우는 클로즈 ( close ) 된 상태로 동작한다.
이상에 설명한 바와 같이 종래기술에 따른 퓨즈박스의 가아드링은, 후속 공정에서 실시되는 열처리 공정으로 인해 상기 가아드링에 크랙 ( crack ) 이 유발될 수 있으며, 이로 인하여 퓨즈 또는 퓨즈 주변의 회로가 손상될 수 있으므로 블록 페일 ( block fail ) 이나 Idd 페일 ( fail ) 이 발생될 수 있는 문제점이 있다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 가아드링을 구성하는 비트라인 콘택플러그, 제1금속배선 콘택플러그 및 제2금속배선 콘택플러그를 하나의 벽과 같은 형태에서 다수의 벽 또는 다수의 기둥과 같은 형태로 제공하여 스트레스가 전반적으로 확산되는 현상을 방지함으로써 스트레스에 의한 가아드링의 손상을 방지할 수 있도록 하는 퓨즈박스의 가아드링을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 퓨즈박스의 가아드링은,
반도체기판 상의 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 비트라인 콘택플러그와,
상기 비트라인 콘택플러그에 접속되며 가아드링 영역에 구비되는 비트라인과,
상기 비트라인에 접속되되, 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 제1금속배선 콘택플러그와,
상기 제1금속배선 콘택플러그에 접속되며 가아드링 영역에 구비되는 제1금속배선과,
상기 제1금속배선에 접속되되, 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 제2금속배선 콘택플러그와,
상기 제2금속배선 콘택플러그에 접속되며 가아드링 영역에 구비되는 제2금속배선을 포함하는 것과,
상기 제1금속배선 콘택플러그는 상기 비트라인과 제1금속배선 사이에 구비되는 단면구조 상의 퓨즈와 소정거리 이격된 평면구조로 구비되는 것과,
상기 비트라인 콘택플러그, 제1금속배선 콘택플러그 및 제2금속배선 콘택플러그는 콘택플러그들의 폭과 이웃하는 콘택플러그 간의 스페이스 ( space ) 가 1 : 2 의 비율로 구비되는 것을 제1특징으로 한다.
또한, 이상의 목적을 달성하기 위하여 본 발명에 따른 퓨즈박스의 가아드링은,
반도체기판 상의 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 홀타입 ( hole type ) 의 비트라인 콘택플러그와,
상기 비트라인 콘택플러그에 접속되며 가아드링 영역에 구비되는 비트라인 과,
상기 비트라인에 접속되되, 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 홀타입 ( hole type ) 의 제1금속배선 콘택플러그와,
상기 제1금속배선 콘택플러그에 접속되며 가아드링 영역에 구비되는 제1금속배선과,
상기 제1금속배선에 접속되되, 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 홀타입 ( hole type ) 의 제2금속배선 콘택플러그와,
상기 제2금속배선 콘택플러그에 접속되며 가아드링 영역에 구비되는 제2금속배선을 포함하는 것과,
상기 비트라인 콘택플러그는 콘택플러그의 폭과 이웃하는 콘택플러그 간의 스페이스가 1 : 2 의 비율로 구비되는 것과,
상기 비트라인 콘택플러그는 0.20 × 0.20 ㎛ 의 크기로 구비되는 것과,
상기 비트라인 콘택플러그는 이웃하는 콘택플러그와의 스페이스가 0. 40 ㎛ 인 것과,
상기 비트라인 콘택플러그는 가아드링 영역의 모서리 부분에 스페이스만이 구비되는 것과,
상기 제1금속배선 콘택플러그는 콘택플러그의 폭과 이웃하는 콘택플러그 간의 스페이스가 1 : 2 의 비율로 구비되는 것과,
상기 제1금속배선 콘택플러그는 0.22 × 0.22 ㎛ 의 크기로 구비되는 것과,
상기 제1금속배선 콘택플러그는 이웃하는 콘택플러그와의 스페이스가 0. 44 ㎛ 인 것과,
상기 제1금속배선 콘택플러그는 상기 비트라인과 제1금속배선 사이에 구비되는 단면구조 상의 퓨즈와 소정거리 이격된 평면구조로 구비되되, 상기 제1금속배선 콘택플러그는 상기 퓨즈와 0.46 ㎛ 의 거리만큼 이격되어 구비되고 상기 퓨즈 간의 거리가 1.8 ㎛ 인 것과,
상기 제1금속배선 콘택플러그는 가아드링 영역의 모서리 부분에 스페이스만이 구비되는 것과,
상기 제2금속배선 콘택플러그는 상기 콘택플러그의 폭과 이웃하는 콘택플러그 간의 스페이스가 1 : 2 의 비율로 구비되는 것과,
상기 제2금속배선 콘택플러그는 0.30 × 0.30 ㎛ 의 크기로 구비되는 것과,
상기 제2금속배선 콘택플러그는 이웃하는 콘택플러그와의 스페이스가 0.60 ㎛ 인 것과,
상기 제2금속배선 콘택플러그는 가아드링 영역의 모서리 부분에 스페이스만이 구비되는 것을 제2특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3 내지 도 5 는 본 발명의 제1실시예에 따른 퓨즈박스의 가아드링을 도시한 평면도로서, 도 3a, 도 4a 및 도 5a 는 각각 홀 타입 ( hole type ) 의 비트라인 콘택플러그, 제1금속배선 콘택플러그 및 제2금속배선 콘택플러그를 도시한 것이다. 또한, 상기 도 3 내지 도 5 의 도 3b, 도 4b, 도 4c, 도 5b 및 도 5d 는 상기 도 3a, 도 4a 및 도 5a 의 X-X 절단면을 따라 도시한 단면도이고, 도 3c, 도 4c 및 도 5c 는 상기 도 3a, 도 4a 및 도 5a에서 콘택플러그와 이웃하는 구조물 간의 간격을 도시한 평면도이다.
도 3a 내지 도 3c를 참조하면, 반도체기판(41) 상에 게이트(미도시)가 형성된 층간절연막(43)을 형성한다.
상기 층간절연막(43)을 식각하여 상기 반도체기판(41)을 노출시키는 비트라인 콘택홀(44)을 형성하고 이를 매립하는 비트라인 콘택플러그(45)를 형성한다.
이때, 상기 비트라인 콘택플러그(45)는 상기 비트라인 콘택플러그(45)의 폭과 비트라인 콘택플러그(45) 간의 거리의 비를 1 : 2 로 하여 형성된 것이다. 예를 들면, 종래기술의 도 2a 에 도시된 비트라인 콘택플러그(도 2a 의 '15')와 같은 0.20 ㎛ 의 폭으로 0.40 ㎛ 의 간격을 유지하며 가아드링 영역에 형성되는 것이다.
여기서, 상기 도 3a 의 점선 부분은 후속 공정으로 형성되는 퓨즈 영역을 도시한 것이다.
도 4a 내지 도 4d를 참조하면, 상기 비트라인 콘택플러그(45)에 접속되는 비트라인용 도전층(미도시)을 전체표면상부에 형성하고 이를 패터닝하여 비트라인(47)을 형성한다.
그 다음, 상기 비트라인(47)을 포함한 전체표면상부에 층간절연막(49)을 형성하고 그 상부에 퓨즈(51)를 패터닝한다.
상기 퓨즈(51)를 포함한 전체표면상부에 층간절연막(53)을 형성하고 제1금속배선 콘택마스크(미도시)를 이용한 사진식각공정으로 상기 층간절연막(53,49)을 식각하여 상기 비트라인(47)을 노출시키는 제1금속배선 콘택홀(55)을 형성한다.
상기 제1금속배선 콘택홀(55)을 통하여 상기 비트라인(47)에 접속되는 제1금속배선 콘택플러그(57)를 형성한다.
이때, 상기 제1금속배선 콘택플러그(57)는 상기 제1금속배선 콘택플러그(57)의 폭과 제1금속배선 콘택플러그(57) 간의 거리의 비를 1 : 2 로 하여 형성된 것이다. 예를 들면, 종래기술의 도 2b의 제1금속배선 콘택플러그(21)가 형성된 영역에 형성되되, 0.22 ㎛의 폭으로 이웃하는 제1금속배선 콘택플러그(57)와 0.44 ㎛ 의 간격을 유지하며 형성되는 것이다. 여기서, 상기 퓨즈(51) 간의 거리는 1.8 ㎛ 이고, 상기 제1금속배선 콘택플러그(57)와 퓨즈(51)는 0.46 ㎛의 간격으로 형성된 것이다.
도 5a 내지 도 5d를 참조하면, 상기 제1금속배선 콘택플러그(57)에 접속되는 제1금속배선용 도전층(미도시)을 전체표면상부에 형성한다.
그 다음, 제1금속배선 마스크(미도시)를 이용한 식각공정으로 상기 제1금속배선용 도전층을 패터닝하여 제1금속배선(59)을 형성하고 전체표면상부에 층간절연막(61)을 형성한다.
그리고, 제2금속배선 콘택마스크(미도시)를 이용한 식각공정으로 상기 층간절연막(61)을 식각하여 상기 제1금속배선(59)을 노출시키는 제2금속배선 콘택홀(63)을 형성하고, 이를 통해 상기 제1금속배선(59)에 접속되는 제2금속배선 콘택플러그(65)를 형성한다.
이때, 상기 제2금속배선 콘택플러그(65)는 상기 제2금속배선 콘택플러그(65)의 폭과 제2금속배선 콘택플러그(65) 간의 거리의 비를 1 : 2 로 하여 형성된 것이 다. 예를 들면, 종래기술의 도 2c의 제2금속배선 콘택플러그(25)가 형성된 영역에 형성되되, 0.30 ㎛의 폭으로 이웃하는 제2금속배선 콘택플러그(65)와 0.60 ㎛ 의 간격을 유지하며 형성되는 것이다.
그 다음, 상기 제2금속배선 콘택플러그(65)에 접속되는 제2금속배선(67)을 패터닝함으로써 비트라인 콘택플러그(45), 비트라인(47), 제1금속배선 콘택플러그(57), 제1금속배선(59), 제2금속배선 콘택플러그(65) 및 제2금속배선(67)의 적층구조로 구비되는 가아드링을 형성한다.
그리고, 전체표면상부에 층간절연막(69)을 형성한 다음, 상기 가아드링 내측의 퓨즈(51) 상측에 층간절연막(49)을 소정두께 남기고 층간절연막(61,53,49)을 식각하여 퓨즈박스를 형성한다.
도 6 은 본 발명의 제2실시예에 따른 퓨즈박스의 가아드링을 도시한 평면도로서, 도 4a 에 도시된 가아드링 영역의 제1금속배선 콘택플러그(71)와 그에 접속되는 제1금속배선(73)을 도시한 것이다.
이때, 상기 제1금속배선 콘택플러그(71)는 가아드링 부분에 적어도 2 개 이상의 스페이스가 구비되어, 열처리 공정에 의한 스트레스를 분산시키는 효과를 제공한다.
여기서, 상기 제1금속배선 콘택플러그(71)는 상기 비트라인 콘택플러그(제1실시예의 '45')나 제2금속배선 콘택플러그(제1실시예의 '67')에 그 구조를 적용할 수도 있다.
이상에서 설명한 바와 같이 본 발명에 따른 퓨즈박스의 가아드링은, 가아드링으로 사용되는 콘택플러그를 벽과 같은 형태의 일체형으로 구비할 때 열처리 공정에 의한 스트레스가 유발로 크랙이 유발되는 현상을 방지할 수 있도록, 상기 일체형 콘택플러그를 적어도 2개 이상으로 나누어 형성함으로써 스트레스를 완화시키고 그에 다른 소자의 특성 열화를 방지할 수 있도록 하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (18)
- 반도체기판 상의 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 비트라인 콘택플러그와,상기 비트라인 콘택플러그에 접속되며 가아드링 영역에 구비되는 비트라인과,상기 비트라인에 접속되되, 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 제1금속배선 콘택플러그와,상기 제1금속배선 콘택플러그에 접속되며 가아드링 영역에 구비되는 제1금속배선과,상기 제1금속배선에 접속되되, 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 제2금속배선 콘택플러그와,상기 제2금속배선 콘택플러그에 접속되며 가아드링 영역에 구비되는 제2금속배선을 포함하는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 1 항에 있어서,상기 제1금속배선 콘택플러그는 상기 비트라인과 제1금속배선 사이에 구비되는 단면구조 상의 퓨즈와 소정거리 이격된 평면구조로 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 1 항에 있어서,상기 비트라인 콘택플러그, 제1금속배선 콘택플러그 및 제2금속배선 콘택플러그는 콘택플러그들의 폭과 이웃하는 콘택플러그 간의 스페이스 ( space ) 가 1 : 2 의 비율로 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 반도체기판 상의 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 홀타입 ( hole type ) 의 비트라인 콘택플러그와,상기 비트라인 콘택플러그에 접속되며 가아드링 영역에 구비되는 비트라인과,상기 비트라인에 접속되되, 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 홀타입 ( hole type ) 의 제1금속배선 콘택플러그와,상기 제1금속배선 콘택플러그에 접속되며 가아드링 영역에 구비되는 제1금속배선과,상기 제1금속배선에 접속되되, 가아드링 영역에 적어도 2개 이상으로 분리되어 구비되는 홀타입 ( hole type ) 의 제2금속배선 콘택플러그와,상기 제2금속배선 콘택플러그에 접속되며 가아드링 영역에 구비되는 제2금속배선을 포함하는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 비트라인 콘택플러그는 콘택플러그의 폭과 이웃하는 콘택플러그 간의 스페이스가 1 : 2 의 비율로 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 비트라인 콘택플러그는 0.20 × 0.20 ㎛ 의 크기로 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 비트라인 콘택플러그는 이웃하는 콘택플러그와의 스페이스가 0. 40 ㎛ 인 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 비트라인 콘택플러그는 가아드링 영역의 모서리 부분에 스페이스만이 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 제1금속배선 콘택플러그는 콘택플러그의 폭과 이웃하는 콘택플러그 간의 스페이스가 1 : 2 의 비율로 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 제1금속배선 콘택플러그는 0.22 × 0.22 ㎛ 의 크기로 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 제1금속배선 콘택플러그는 이웃하는 콘택플러그와의 스페이스가 0. 44 ㎛ 인 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 제1금속배선 콘택플러그는 상기 비트라인과 제1금속배선 사이에 구비되는 단면구조 상의 퓨즈와 소정거리 이격된 평면구조로 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 12 항에 있어서,상기 제1금속배선 콘택플러그는 상기 퓨즈와 0.46 ㎛ 의 거리만큼 이격되어 구비되고 상기 퓨즈 간의 거리가 1.8 ㎛ 인 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 제1금속배선 콘택플러그는 가아드링 영역의 모서리 부분에 스페이스만이 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 제2금속배선 콘택플러그는 상기 콘택플러그의 폭과 이웃하는 콘택플러그 간의 스페이스가 1 : 2 의 비율로 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 제2금속배선 콘택플러그는 0.30 × 0.30 ㎛ 의 크기로 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 제2금속배선 콘택플러그는 이웃하는 콘택플러그와의 스페이스가 0.60 ㎛ 인 것을 특징으로 하는 퓨즈박스의 가아드링.
- 제 4 항에 있어서,상기 제2금속배선 콘택플러그는 가아드링 영역의 모서리 부분에 스페이스만이 구비되는 것을 특징으로 하는 퓨즈박스의 가아드링.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050071748A KR100673112B1 (ko) | 2005-08-05 | 2005-08-05 | 퓨즈박스의 가아드링 |
| US11/321,625 US20070032120A1 (en) | 2005-08-05 | 2005-12-30 | Fuse guard ring for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050071748A KR100673112B1 (ko) | 2005-08-05 | 2005-08-05 | 퓨즈박스의 가아드링 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100673112B1 true KR100673112B1 (ko) | 2007-01-22 |
Family
ID=37718196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050071748A KR100673112B1 (ko) | 2005-08-05 | 2005-08-05 | 퓨즈박스의 가아드링 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070032120A1 (ko) |
| KR (1) | KR100673112B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412229B (zh) * | 2011-11-11 | 2013-12-18 | 上海华虹Nec电子有限公司 | 半导体器件中的金属塞结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010003523A (ko) * | 1999-06-23 | 2001-01-15 | 김영환 | 반도체소자의 퓨즈 형성방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3977578B2 (ja) * | 2000-09-14 | 2007-09-19 | 株式会社東芝 | 半導体装置および製造方法 |
| US6753210B2 (en) * | 2002-09-17 | 2004-06-22 | Taiwan Semiconductor Manufacturing Company | Metal fuse for semiconductor devices |
| KR100534096B1 (ko) * | 2003-06-24 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역 및 그 제조방법 |
| US6867441B1 (en) * | 2003-10-08 | 2005-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal fuse structure for saving layout area |
-
2005
- 2005-08-05 KR KR1020050071748A patent/KR100673112B1/ko not_active IP Right Cessation
- 2005-12-30 US US11/321,625 patent/US20070032120A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010003523A (ko) * | 1999-06-23 | 2001-01-15 | 김영환 | 반도체소자의 퓨즈 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070032120A1 (en) | 2007-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI398913B (zh) | 具有密封環結構之半導體裝置及其製造方法 | |
| JP3538170B2 (ja) | 半導体装置及びその製造方法 | |
| US10720435B2 (en) | Semiconductor devices including support patterns | |
| US20060220250A1 (en) | Crack stop and moisture barrier | |
| KR100703983B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP5230061B2 (ja) | 半導体装置及びその製造方法 | |
| KR100673112B1 (ko) | 퓨즈박스의 가아드링 | |
| KR100696762B1 (ko) | 반도체 제조 방법 | |
| KR100702303B1 (ko) | 반도체소자의 퓨즈박스 및 그 형성방법 | |
| KR100557630B1 (ko) | 반도체소자의 퓨즈 형성방법 | |
| KR100702301B1 (ko) | 반도체소자의 퓨즈박스 형성방법 | |
| KR101096218B1 (ko) | 반도체 장치 제조 방법 | |
| JP5504311B2 (ja) | 半導体装置およびその製造方法 | |
| KR101196484B1 (ko) | 저장 구조체의 주변에 충진 패턴을 가지는 반도체 장치 및그의 형성방법 | |
| KR100745912B1 (ko) | 반도체소자의 퓨즈박스 | |
| WO2023137846A1 (zh) | 半导体结构及其制作方法 | |
| KR20130005760A (ko) | 반도체 소자의 안티퓨즈 및 그 형성 방법 | |
| KR100702312B1 (ko) | 반도체소자의 퓨즈박스 및 그 형성방법 | |
| KR20080004794A (ko) | 반도체 소자의 제조방법 | |
| KR100605599B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100605608B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| KR100360152B1 (ko) | 배선 형성 방법 | |
| KR100833588B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010068736A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091222 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |