KR20080004794A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20080004794A KR20080004794A KR1020060063545A KR20060063545A KR20080004794A KR 20080004794 A KR20080004794 A KR 20080004794A KR 1020060063545 A KR1020060063545 A KR 1020060063545A KR 20060063545 A KR20060063545 A KR 20060063545A KR 20080004794 A KR20080004794 A KR 20080004794A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- trench
- region
- forming
- interlayer insulating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 리페어 공정시 인접한 퓨즈의 손상을 최소화하기 위해, 셀 영역에 저장전극 영역 형성공정시 퓨즈 영역에 트렌치를 형성하고, 트렌치 내부에 보호막으로 감싸인 퓨즈를 형성함으로써 블로윙(blowing) 공정시 인접한 퓨즈의 손상을 방지할 수 있고, 패키지시 받는 스트레스로 인해 퓨즈 오픈 영역의 에지부에 크랙(crack)이 발생되어도 퓨즈가 절단되지 않아 효율적으로 리페어할 수 있는 기술이다.
리페어, 퓨즈
Description
도 1은 종래기술에 따른 반도체 소자의 제조방법을 도시한 단면도.
도 2a 내지 도 2b는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 리페어 공정시 인접한 퓨즈의 손상을 최소화할 수 있는 반도체 소자의 퓨즈 형성방법에 관한 기술이다.
도 1은 종래기술에 따른 반도체 소자의 제조방법을 도시한 단면도이며, 퓨즈 영역의 반도체 기판을 도시한 것이다.
도 1을 참조하면, 하부 구조물이 구비된 반도체 기판(11) 상부에 제 1 층간절연막(13), 제 2 층간절연막(15) 및 제 3 층간절연막(17)을 순차적으로 형성한다.
그 다음, 상기 제 3 층간절연막(17), 제 2 층간절연막(15) 및 제 1 층간절연막(13)을 관통하는 저장전극용 콘택 플러그(19)를 형성한다.
그 다음, 상기 제 3 층간절연막(17) 상부에 다수의 퓨즈(21)를 형성한다.
그 다음, 상기 다수의 퓨즈(21)를 덮는 제 4 층간절연막(23)을 형성하고, 리페어 마스크(미도시)를 이용한 사진 식각공정으로 퓨즈 오픈 영역(25)을 형성한다.
그 다음, 레이저(laser)를 이용한 블로윙(blowing) 공정을 실시하여 불량이 발생된 셀에 해당하는 퓨즈를 컷팅(cutting) 한다.
그러나, 상기 다수의 퓨즈(21)는 일정한 간격으로 배열되어 있어 반도체 소자의 고집적화에 의해 상기 퓨즈(21) 사이의 간격이 좁아지는 경우 컷팅(cutting)되는 퓨즈와 인접하는 정상 셀의 퓨즈가 손상을 받을 수 있다. 또한, 패키지시 스트레스(stress)로 인해 상기 퓨즈 오픈 영역(25)의 에지부에 크랙(crack)이 발생하여 상기 퓨즈(21)가 절단되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 레이저를 이용한 블로윙(blowing) 공정시 인접한 퓨즈의 손상을 방지하고, 패키지 스트레스로 인한 크랙(crack)에 의해 퓨즈가 절단되는 현상을 방지할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 셀 영역과 퓨즈 영역이 정의되고, 소정의 하부구조물이 구비된 반도체 기판 상에 층간절연막을 형성하는 단계; 셀 영역에 저장전극 영역을 형성하는 동시에 퓨즈 영역에 퓨즈용 트렌치를 형성하는 단계; 퓨즈용 트렌치를 포함한 퓨즈 영역의 층간절연막 상에 제 1 질화막을 형성하는 단계; 제 1 질화막 상에 퓨즈용 도전층을 형성하는 단계; 퓨즈용 트렌치 상부면에서 소정깊이 들어갈 때까지 퓨즈용 도전층 및 제 1 질화막을 평탄화시켜 퓨즈를 형성하는 단계; 및 전체 표면 상부에 제 2 질화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2b는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도이며, 퓨즈 영역의 반도체 기판을 도시한 것이다.
도 2a를 참조하면, 소정의 하부 구조물이 구비된 반도체 기판(111) 상부에 제 1 층간절연막(113), 제 2 층간절연막(115)을 순차적으로 형성한다.
그 다음, 상기 제 2 층간절연막(115) 및 상기 제 1 층간절연막(113)을 관통하는 저장전극용 콘택플러그(117)를 형성한다.
그 다음, 전체 표면 상부에 제 3 층간절연막(119)을 형성한다.
그 다음, 저장전극 영역 및 퓨즈를 정의하는 노광 마스크(미도시)를 이용하여 상기 제 3 층간절연막(119)을 식각하여 퓨즈 영역에 퓨즈용 트렌치(121)를 형성하고, 동시에 셀 영역에 저장전극 영역을 형성한다.
이때, 상기 퓨즈용 트렌치(121)는 100~20000Å의 깊이로 형성하는 것이 바람직하다.
도 2b를 참조하면, 상기 퓨즈용 트렌치(121) 및 퓨즈 영역의 상기 제 3 층간절연막(119) 상부에 제 1 질화막(123)을 형성하고, 상기 제 1 질화막(123) 상부에 퓨즈용 도전층(미도시)을 형성한다.
이때, 상기 제 1 질화막(123)은 50~1000Å의 두께로 형성하고, 상기 퓨즈용 도전층은 셀 영역에 형성되는 캐패시터(미도시)의 상부전극과 동일한 물질로 형성하는 것이 바람직하다.
그 다음, 상기 퓨즈용 트렌치(121) 상부면에서 소정깊이 들어갈 때까지 상기 퓨즈용 도전층 및 제 1 질화막(123)을 에치백(etch-back)하여 퓨즈(125)를 완성한다.
그 다음, 전체 표면 상부에 제 2 질화막(127)을 형성한다.
따라서, 레이저를 이용한 블로윙(blowing)시 상기 제 1 질화막(123)에 의해 상기 퓨즈(125)가 보호되어 인접한 정상 셀의 퓨즈 손상을 방지할 수 있다. 그리고, 패키지시 받는 스트레스(stress)로 인해 퓨즈 오픈 영역(미도시)의 에지부에 크랙(crack)이 발생되는 경우 상기 제 2 질화막(127)이 보호함과 동시에 상기 퓨즈(125)가 상기 퓨즈용 트렌치(121) 내부에 형성되기 때문에 상기 퓨즈(125)가 절단되는 현상을 방지할 수 있다.
한편, 본 발명에서는 캐패시터의 상부전극(plate)층을 퓨즈를 사용하는 경우를 실시예로 설명하였으나, 금속층을 퓨즈로 사용하는 경우에도 본 발명을 적용할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 셀 영역에 저장전극 영역 형성공정시 퓨즈 영역에 트렌치를 형성하고, 트렌치 내부에 보호막으로 감싸인 퓨즈를 형성함으로써 블로윙(blowing) 공정시 인접한 퓨즈의 손상을 방지할 수 있고, 패키지시 받는 스트레스로 인해 퓨즈 오픈 영역의 에지부에 크랙(crack)이 발생되어도 퓨즈가 절단되지 않아 효율적으로 리페어할 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (4)
- 셀 영역과 퓨즈 영역이 정의되고, 소정의 하부구조물이 구비된 반도체 기판 상에 층간절연막을 형성하는 단계;상기 셀 영역에 저장전극 영역을 형성하는 동시에 상기 퓨즈 영역에 퓨즈용 트렌치를 형성하는 단계;상기 퓨즈용 트렌치를 포함한 퓨즈 영역의 상기 층간절연막 상에 제 1 질화막을 형성하는 단계;상기 제 1 질화막 상에 퓨즈용 도전층을 형성하는 단계;상기 퓨즈용 트렌치 상부면에서 소정깊이 들어갈 때까지 상기 퓨즈용 도전층 및 상기 제 1 질화막을 평탄화시켜 퓨즈를 형성하는 단계; 및전체 표면 상부에 제 2 질화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 퓨즈용 트렌치는 100~20000Å의 깊이로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 제 1 질화막은 50~1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 퓨즈용 도전층은 상기 저장전극 영역에 형성되는 캐패시터의 상부전극과 동일한 물질로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060063545A KR20080004794A (ko) | 2006-07-06 | 2006-07-06 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060063545A KR20080004794A (ko) | 2006-07-06 | 2006-07-06 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080004794A true KR20080004794A (ko) | 2008-01-10 |
Family
ID=39215387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060063545A KR20080004794A (ko) | 2006-07-06 | 2006-07-06 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080004794A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100939160B1 (ko) * | 2008-02-18 | 2010-01-28 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성 방법 |
| KR101037539B1 (ko) * | 2008-10-29 | 2011-05-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 형성 방법 |
-
2006
- 2006-07-06 KR KR1020060063545A patent/KR20080004794A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100939160B1 (ko) * | 2008-02-18 | 2010-01-28 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성 방법 |
| KR101037539B1 (ko) * | 2008-10-29 | 2011-05-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100745910B1 (ko) | 반도체 소자의 퓨즈 형성방법 | |
| US7829392B2 (en) | Method for manufacturing fuse box having vertically formed protective film | |
| KR20080004794A (ko) | 반도체 소자의 제조방법 | |
| KR101083640B1 (ko) | 반도체 장치의 퓨즈부 및 그 제조방법 | |
| KR100702303B1 (ko) | 반도체소자의 퓨즈박스 및 그 형성방법 | |
| KR100702312B1 (ko) | 반도체소자의 퓨즈박스 및 그 형성방법 | |
| KR100702301B1 (ko) | 반도체소자의 퓨즈박스 형성방법 | |
| KR100673112B1 (ko) | 퓨즈박스의 가아드링 | |
| KR100998947B1 (ko) | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 | |
| KR20090103005A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100680414B1 (ko) | 반도체소자의 퓨즈 | |
| KR20030002123A (ko) | 반도체소자의 퓨즈구조 및 그 제조방법 | |
| KR100934844B1 (ko) | 반도체 소자 및 그 형성방법 | |
| KR100833588B1 (ko) | 반도체 소자의 제조방법 | |
| KR100905162B1 (ko) | 반도체 소자 및 이를 제조하는 방법 | |
| KR100929289B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040108223A (ko) | 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법 | |
| KR20070002738A (ko) | 반도체 장치 제조방법 | |
| KR20110012802A (ko) | 반도체 장치의 퓨즈부 | |
| KR20060069586A (ko) | 트렌치를 이용한 퓨즈 라인 형성방법 | |
| KR20040008484A (ko) | 반도체소자의 제조방법 | |
| KR19990081540A (ko) | 반도체소자의 퓨즈부 구조 | |
| KR20050095690A (ko) | 반도체 소자의 퓨즈 형성방법 | |
| KR20100076307A (ko) | 반도체 소자의 제조방법 | |
| KR20120121729A (ko) | 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |