KR20120121729A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20120121729A
KR20120121729A KR1020110039698A KR20110039698A KR20120121729A KR 20120121729 A KR20120121729 A KR 20120121729A KR 1020110039698 A KR1020110039698 A KR 1020110039698A KR 20110039698 A KR20110039698 A KR 20110039698A KR 20120121729 A KR20120121729 A KR 20120121729A
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
fuse
laser
insulating film
Prior art date
Application number
KR1020110039698A
Other languages
English (en)
Inventor
이민영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110039698A priority Critical patent/KR20120121729A/ko
Publication of KR20120121729A publication Critical patent/KR20120121729A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 레이져를 이용한 리페어 공정시 퓨즈 하부에 형성된 구조물 및 기판이 손상되는 것을 방지함과 동시에 퓨즈 언컷페일이 발생하는 것을 방지할 수 있는 반도체 장치 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 형성된 층간절연막; 상기 층간절연막 상에 형성된 다수의 퓨즈; 상기 층간절연막 상에 형성되어 상기 퓨즈를 일부 노출시키는 퓨즈박스가 구비된 보호막; 및 상기 퓨즈박스에 대응하여 상기 층간절연막에 형성된 레이져흡수막을 포함하는 반도체 장치를 제공한다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATION THE SAME}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 리페어 공정시 기형성된 구조물이 손상되는 것을 방지할 수 있는 반도체 장치 및 그 제조방법에 관한 것이다.
반도체 장치 제조시 수많은 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행하지 못하므로 불량품으로 처리된다. 그러나, 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(yield) 측면에서 매우 비효율적인 처리방법이다. 따라서, 현재는 메모리 내에 미리 설치해둔 예비 메모리 셀 즉, 리던던시(redundancy) 셀을 이용하여 불량셀을 대체함으로써, 전체 장치를 되살려 주는 방법으로 수율향상을 도모하고 있다. 리던던시 셀을 이용한 리페어 공정은 통상적으로 레이져 블로잉 방식(laser blowing scheme)을 이용하여 퓨즈를 컷팅하는 방법으로 진행한다.
도 1a 및 도 1b는 종래기술에 따른 반도체 장치의 퓨즈부를 도시한 도면으로, 도 1a는 평면도, 도 1b는 도 1a에 도시된 X-X'절취선을 따라 도시한 단면도이다. 그리고, 도 2a 및 도 2b는 종래기술에서의 문제점을 나타낸 이미지이다.
도 1a 및 도 1b를 참조하여 종래기술에 따른 반도체 장치의 퓨즈부를 살펴보면, 소정의 구조물(예컨대, 트랜지스터, 워드라인, 비트라인, 캐패시터 등) 형성된 기판(11) 상에 구조물을 덮는 층간절연막(12)이 형성되고, 층간절연막(12) 상에는 다수의 퓨즈(13)가 형성되어 있다. 층간절연막(12) 상에는 퓨즈(13)를 일부 노출시키는 퓨즈박스(15)가 구비된 보호막(14)이 형성되어 있다.
종래기술에서는 리페어 공정시 레드 레이져(red laser)를 사용하여 퓨즈(13)를 컷팅하였는데, 퓨즈(13)의 선폭 및 간격이 감소함에 따라 레드 레이져를 이용한 리페어 공정시 인접한 퓨즈(13)에 손상이 발생하여 상당한 수율 저하를 야기하는 문제점이 발생하였다(도 2a 참조). 이는 레드 레이져의 스팟직경이 퓨즈(13)의 선폭 및 간격보다 크기 때문이다.
이를 해결하기 위하여 레드 레이져보다 스팟직경이 작은 그린 레이져(green laser)를 이용한 리페어 공정이 도입되었으나, 그린 레이져의 우수한 투과력으로 인해 퓨즈(13) 하부에 형성된 구조물 및 기판(11)에 손상이 발생하는 문제점이 발생한다(도 2b 참조). 그린 레이져의 출력을 감소시키면, 퓨즈(13) 하부에 형성된 구조물 및 기판(11) 손상을 감소시킬 수 있으나, 이 경우 퓨즈가 정상적으로 컷팅되지 않는 언컷페일(Uncut fail)이 발생하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 레이져를 이용한 리페어 공정시 퓨즈 하부에 형성된 구조물 및 기판이 손상되는 것을 방지함과 동시에 퓨즈 언컷페일이 발생하는 것을 방지할 수 있는 반도체 장치 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 기판상에 형성된 층간절연막; 상기 층간절연막 상에 형성된 다수의 퓨즈; 상기 층간절연막 상에 형성되어 상기 퓨즈를 일부 노출시키는 퓨즈박스가 구비된 보호막; 및 상기 퓨즈박스에 대응하여 상기 층간절연막에 형성된 레이져흡수막을 포함하는 반도체 장치를 제공한다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 기판상에 제1층간절연막을 형성하는 단계; 상기 제1층간절연막을 선택적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 갭필하는 레이져흡수막을 형성하는 단계; 상기 제1층간절연막 상에 상기 레이져흡수막을 덮는 제2층간절연막을 형성하는 단계; 상기 제2층간절연막 상에 다수의 퓨즈를 형성하는 단계; 및 상기 제2층간절연막 상에 상기 퓨즈를 일부 노출시키는 퓨즈박스가 구비된 보호막을 형성하는 단계를 포함하는 반도체 장치 제조방법을 제공한다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은 퓨즈 하부에 레이져흡수막을 형성함으로써, 레이져를 이용한 리페어 공정시 퓨즈 하부에 형성된 구조물 및 기판이 손상되는 것을 방지함과 동시에 퓨즈 언컷페일이 발생하는 것을 방지할 수 있는 효과 있다.
도 1a 및 도 1b는 종래기술에 따른 반도체 장치의 퓨즈부를 도시한 도면.
도 2a 및 도 2b는 종래기술에서의 문제점을 나타낸 이미지.
도 3a 및 도 3b는 본 발명의 일실시예에 따른 반도체 장치의 퓨즈부를 도시한 도면.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 반도체 장치의 퓨즈부 제조방법을 도시한 공정단면도.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술하는 본 발명은 레이져를 이용한 리페어 공정시 퓨즈 하부에 형성된 구조물 및 기판이 손상되는 것을 방지함과 동시에 퓨즈 언컷페일이 발생하는 것을 방지할 수 있는 반도체 장치 및 그 제조방법을 제공한다. 이를 위해, 퓨즈 하부에 레이져를 반사시키는 반사막을 형성하는 방법이 제안되었으나, 반사막에 의한 난반사로 인해 기형성된 구조물이 손상이 발생하는 문제점이 있다. 따라서, 본 발명은 퓨즈 하부에 레이져를 흡수할 수 있는 레이져흡수막을 배치하는 것을 기술적 특징으로 한다.
도 3a 및 도 3b는 본 발명의 일실시예에 따른 반도체 장치의 퓨즈부를 도시한 도면으로, 도 3a는 평면도, 도 3b는 도 3a에 도시된 X-X'절취선을 따라 도시한 단면도이다.
도 3a 및 도 3b에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 장치의 퓨즈부는 소정의 구조물 예컨대, 트랜지스터(미도시), 워드라인(미도시), 비트라인(미도시), 캐패시터(미도시)등의 형성된 기판(31)상에 상기 구조물들을 덮는 층간절연막(32)이 형성되어 있다. 층간절연막(32) 상에는 다수의 퓨즈(36) 및 퓨즈(36)를 일부 노출시키는 퓨즈박스(38)가 구비된 보호막(37)이 형성되어 있다. 그리고, 퓨즈박스(38)에 대응하여 층간절연막(32) 내에 레이져흡수막(34)이 형성되어 있다. 이때, 층간절연막(32)은 레이져흡수막(34)이 매립된 트렌치(33)를 포함한 제1층간절연막(32A)과 제1층간절연막(32A) 상에서 레이져흡수막(34)을 덮는 제2층간절연막(32B)을 포함한다.
레이져흡수막(34)은 레이져를 이용한 리페어공정시 퓨즈(36) 하부에 형성된 구조물 및 기판(31)이 손상되는 것을 방지함과 동시에 퓨즈(36) 언컷페일이 발생하는 것을 방지하는 역할을 수행한다. 따라서, 레이져흡수막(34)은 퓨즈박스(38)와 동일하거나, 또는 더 큰 면적을 갖도록 형성하는 것이 바람직하다. 레이져흡수막(34)은 도면에 도시한 것처럼 단층으로 형성하거나, 또는 레이져흡수막(34)의 두께가 증가할수록 레이져 흡수력을 향상시킬 수 있기 때문에 다수의 레이져흡수막(34)이 적층된 적층구조로 형성할 수도 있다.
레이져흡수막(34)은 리페어 공정시 사용되는 레이져의 파장에 따라 조절할 수 있다. 일례로, 리페어 공정시 그린 레이져를 사용하는 경우에는 레이져흡수막(34)은 그린 레이져 파장대역에 대하여 뛰어난 흡수력을 갖는 탄화실리콘막(SiC) 또는 실리콘막(Si)으로으로 형성할 수 있다. 탄화실리콘막으로는 그린 레이져 파장대역에 대하여 100%에 가까운 흡수력을 갖는 것으로 알려진 3C-SiC를 사용할 수 있다.
상술한 구조를 갖는 본 발명의 일실시예에 따른 반도체 장치는 퓨즈(36) 하부에 레이져흡수막(34)을 구비함으로써, 레이져를 이용한 리페어 공정시 퓨즈(36) 하부에 형성된 구조물 및 기판(31)이 손상되는 것을 방지함과 동시에 퓨즈(36) 언컷페일이 발생하는 것을 방지할 수 있다.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 반도체 장치의 퓨즈부 제조방법을 도 3a에 도시된 X-X'절취선을 따라 도시한 공정단면도이다.
도 4a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(31) 상에 제1층간절연막(32A)을 형성한다. 이때, 제1층간절연막(32A)은 반도체 장치에서 가장 큰 두께를 갖는 캐패시터(미도시)를 덮는 층간절연막일 수 있다.
다음으로, 제1층간절연막(32)을 선택적으로 식각하여 트렌치(33)를 형성한다. 이때, 트렌치(33)의 깊이는 제1층간절연막(32)의 두께가 허용하는 범위내에서 최대한 깊게 형성하는 것이 바람직하다. 그리고, 트렌치(33)의 면적은 후속 공정을 통해 형성될 퓨즈박스의 면적과 동일하거나, 또는 더 크게 형성하는 것이 바람직하다.
도 4b에 도시된 바와 같이, 트렌치(33)를 갭필하는 레이져흡수막(34)을 형성한다. 레이져흡수막(34)은 리페어 공정시 사용되는 레이져의 파장에 따라 조절할 수 있다. 일례로, 리페어 공정시 그린 레이져를 사용하는 경우에는 레이져흡수막(34)은 그린 레이져 파장대역에 대하여 뛰어난 흡수력을 갖는 탄화실리콘막(SiC) 또는 실리콘막(Si)으로으로 형성할 수 있다. 탄화실리콘막으로는 그린 레이져 파장대역에 대하여 100%에 가까운 흡수력을 갖는 것으로 알려진 3C-SiC를 사용할 수 있다.
다음으로, 제1층간절연막(32A) 상에 레이져흡수막(32B)을 덮는 제2층간절연막(32B)을 형성한다. 이로써, 막내 레이져흡수막(34)을 구비한 층간절연막(32)이 형성된다.
도 4c에 도시된 바와 같이, 층간절연막(32) 상에 다수의 퓨즈(36)를 형성한다. 퓨즈(36)는 반도체 장치의 다층 금속배선들 중에서 어느 한 층의 금속배선을 이용하여 형성할 수 있다.
다음으로, 층간절연막(32) 상에 퓨즈(36)를 덮는 보호막(37)을 형성한 후에 보호막(37)을 선택적으로 식각하여 퓨즈(36)를 일부 노출시키는 퓨즈박스(38)를 형성한다.
다음으로, 도면에 도시하지는 않았지만, 레이져를 이용한 리페어 공정을 실시한다. 리페어 공정시 퓨즈(36) 하부로 투과되는 레이져를 레이져흡수막(34)이 흡수하기 때문에 퓨즈(36) 하부에 형성된 구조물 및 기판(31)이 손상되는 것을 방지할 수 있다. 이를 통해, 레이져의 출력을 증가시킬 수 있기 때문에 퓨즈(36) 언컷페일이 발생하는 것을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
31 : 기판 32 : 층간절연막
34 : 레이져흡수막 36 : 퓨즈
38 : 퓨즈박스

Claims (11)

  1. 기판상에 형성된 층간절연막;
    상기 층간절연막 상에 형성된 다수의 퓨즈;
    상기 층간절연막 상에 형성되어 상기 퓨즈를 일부 노출시키는 퓨즈박스가 구비된 보호막; 및
    상기 퓨즈박스에 대응하여 상기 층간절연막에 형성된 레이져흡수막
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 레이져흡수막은 단층구조를 갖거나, 또는 다수의 상기 레이져흡수막이 적층된 적층구조를 갖는 반도체 장치.
  3. 제1항에 있어서,
    상기 레이져흡수막의 면적은 상기 퓨즈박스의 면적과 동일하거나, 또는 더 큰 면적을 갖는 반도체 장치.
  4. 제1항에 있어서,
    상기 퓨즈는 리페어 공정시 그린 레이져를 이용하여 컷팅하는 반도체 장치.
  5. 제4항에 있어서,
    상기 레이져흡수막은 탄화실리콘막 또는 실리콘막을 포함하는 반도체 장치.
  6. 제5항에 있어서,
    상기 탄화실리콘막은 3C-SiC를 포함하는 반도체 장치.
  7. 기판상에 제1층간절연막을 형성하는 단계;
    상기 제1층간절연막을 선택적으로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치를 갭필하는 레이져흡수막을 형성하는 단계;
    상기 제1층간절연막 상에 상기 레이져흡수막을 덮는 제2층간절연막을 형성하는 단계;
    상기 제2층간절연막 상에 다수의 퓨즈를 형성하는 단계; 및
    상기 제2층간절연막 상에 상기 퓨즈를 일부 노출시키는 퓨즈박스가 구비된 보호막을 형성하는 단계
    를 포함하는 반도체 장치 제조방법.
  8. 제7항에 있어서,
    상기 트렌치의 면적은 상기 퓨즈박스의 면적과 동일하거나, 또는 더 크게 형성하는 반도체 장치 제조방법.
  9. 제7항에 있어서,
    레이져를 이용하여 리페어 공정을 실시하는 단계를 더 포함하고,
    상기 리페어 공정시 그린 레이져를 사용하는 반도체 장치 제조방법.
  10. 제9항에 있어서,
    상기 레이져흡수막은 탄화실리콘막 또는 실리콘막을 포함하는 반도체 장치 제조방법.
  11. 제10항에 있어서,
    상기 탄화실리콘막은 3C-SiC를 포함하는 반도체 장치 제조방법.
KR1020110039698A 2011-04-27 2011-04-27 반도체 장치 및 그 제조방법 KR20120121729A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110039698A KR20120121729A (ko) 2011-04-27 2011-04-27 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110039698A KR20120121729A (ko) 2011-04-27 2011-04-27 반도체 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120121729A true KR20120121729A (ko) 2012-11-06

Family

ID=47508134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110039698A KR20120121729A (ko) 2011-04-27 2011-04-27 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20120121729A (ko)

Similar Documents

Publication Publication Date Title
TWI612623B (zh) 半導體裝置及半導體晶圓
US6495918B1 (en) Chip crack stop design for semiconductor chips
JP2009123734A (ja) 半導体装置及びその製造方法
KR100703983B1 (ko) 반도체 소자 및 그 제조 방법
US20070172995A1 (en) Method for forming fuse of semiconductor device
JP5381052B2 (ja) 半導体装置及び半導体集積回路チップの製造方法
KR100442868B1 (ko) 반도체 소자의 퓨즈 형성방법
JP6903532B2 (ja) 半導体装置およびその製造方法
JP2009135397A (ja) 半導体装置
JP2006108489A (ja) 半導体装置の製造方法
US9299604B2 (en) Semiconductor device and method for manufacturing the same
US7829392B2 (en) Method for manufacturing fuse box having vertically formed protective film
KR20120121729A (ko) 반도체 장치 및 그 제조방법
KR20100044571A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
JP2006222258A (ja) 半導体ウエハと半導体素子およびその製造方法
KR20130049394A (ko) 퓨즈를 구비한 반도체 장치
US7439161B2 (en) Semiconductor device and method for manufacturing the same
US7667290B2 (en) Semiconductor device including a laser light blocking layer which overlaps fuses
JP3506369B2 (ja) 半導体集積回路装置及びその製造方法
KR20080004794A (ko) 반도체 소자의 제조방법
KR20080035209A (ko) 퓨즈 패턴과 가드링과의 브리지를 방지할 수 있는 반도체 장치
US20230301080A1 (en) Semiconductor device and method of manufacturing the same
JP2014017437A (ja) 半導体装置およびその製造方法
KR101178567B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
KR20110098350A (ko) 퓨즈를 갖는 반도체 소자 및 반도체 소자의 퓨즈 절단 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee