KR20100044571A - 반도체 소자의 퓨즈 및 그 형성 방법 - Google Patents
반도체 소자의 퓨즈 및 그 형성 방법 Download PDFInfo
- Publication number
- KR20100044571A KR20100044571A KR1020080103760A KR20080103760A KR20100044571A KR 20100044571 A KR20100044571 A KR 20100044571A KR 1020080103760 A KR1020080103760 A KR 1020080103760A KR 20080103760 A KR20080103760 A KR 20080103760A KR 20100044571 A KR20100044571 A KR 20100044571A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- metal layer
- barrier metal
- layer
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 230000004888 barrier function Effects 0.000 claims abstract description 57
- 238000002161 passivation Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 111
- 239000011241 protective layer Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 230000008569 process Effects 0.000 description 9
- 230000002950 deficient Effects 0.000 description 8
- 238000007664 blowing Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000008439 repair process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000007792 addition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 퓨즈 및 그 형성 방법에 관한 것으로, 퓨즈 패턴 하부의 배리어 메탈층 측벽에 산화막을 형성하여 배리어 메탈층이 노출되는 것을 방지함으로써, 배리어 메탈층의 산화를 억제하여 소자의 특성을 향상시키는 기술을 개시한다.
Description
본 발명은 반도체 소자의 퓨즈 및 그 형성 방법에 관한 것으로, 퓨즈 전체를 오픈시키는 베어 퓨즈 형성 방법에 관한 것이다.
일반적으로 반도체 장치, 특히 메모리 장치의 제조 시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행하지 못하므로 불량품으로 처리된다.
그러나, 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(Yield) 측면에서 비효율적인 처리 방법이다.
따라서, 현재는 메모리 장치 내에 미리 설치해둔 예비 셀(Redundancy cell)을 이용하여 결함이 발생한 결함 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.
예비 셀을 이용한 리페어 방법은 통상 일정 셀 어레이마다 노멀 워드라인을 치환하기 위한 예비 워드라인과 노멀 비트라인을 치환하기 위한 예비 비트라인을 구비하고, 특정 셀에 결함이 발생 시 셀을 포함하는 노멀 워드라인 또는 노멀 비트 라인을 예비 워드라인 또는 예비 비트라인으로 치환해 주는 방식이다.
이를 위해 메모리 장치에는 웨이퍼 가공 완료 후 테스트를 통해 결함 셀이 발견되면 결함 셀에 해당하는 어드레스를 예비 셀의 어드레스로 바꾸어 주기 위한 회로가 구비되어 있다.
따라서, 실제 사용시에 결함 셀에 해당하는 어드레스 신호가 입력되면 결함 셀에 대응하여 대체된 예비 셀의 데이터가 액세스 되는 것이다.
전술한 리페어 방법으로 가장 널리 사용되는 방법이 레이저 빔으로 퓨즈를 태워 블로윙(Blowing) 시킴으로써 어드레스의 경로를 치환하는 것이다.
따라서, 통상적인 메모리 장치는 레이저를 퓨즈에 조사하여 블로윙 시킴으로써 어드레스 경로를 치환시킬 수 있는 퓨즈부를 구비하고 있다. 여기서, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하고, 퓨즈와 그 주위를 둘러싸는 영역을 퓨즈 박스라 한다.
종래에는 퓨즈 상부에 산화막을 일부 잔류시킨 상태에서 블로윙 공정을 수행하였다. 그러나, 상기 잔류되는 산화막의 두께가 균일하게 형성되지 않아 퓨즈의 블로윙이 정상적으로 이루어지지 않음으로써 소자의 수율이 감소하는 문제가 발생하고 있다. 특히, 메탈 퓨즈를 도입한 이후로는 그러한 문제가 더욱 심각해져 소자의 수율 감소가 허용 범위 이상으로 증가하고 있다.
그러한 문제를 해결하기 위한 방법으로 종래에는 퓨즈 상부에 산화막이 존재하지 않는 베어 퓨즈(Bare Fuse)가 제안되었다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 베어 퓨즈 형성 방법을 도시한 것이다.
도 1a를 참조하면, 하부구조가 구비된 반도체 기판(100) 상부에 제 1 절연막(105)을 형성한다.
다음에, 제 1 절연막(105) 상부에 제 1 배리어 메탈층(110), 금속층(1115) 및 제 2 배리어 메탈층(120)을 순차적으로 형성한다.
여기서, 제 1 배리어 메탈층(110) 및 제 2 배리어 메탈층(120)은 티타늄 및 티타늄 질화막으로 이루어진 일군으로부터 선택된 어느 하나로 형성되고, 금속층(109)은 알루미늄으로 형성된다.
그 다음, 제 2 배리어 메탈층(120), 금속층(115) 및 제 1 배리어 메탈층(110)을 패터닝하여 복수 개의 퓨즈 패턴(125)을 형성한다.
도 1b를 참조하면, 퓨즈 패턴(125) 및 제 1 절연막(105) 표면에 산화막(130)을 형성한 후 퓨즈 패턴(125) 및 제 1 절연막(105) 상부에 제 2 절연막(135)을 형성한다.
다음에, 제 2 절연막(135) 상부에 패시베이션층(140)을 형성한다. 여기서, 패시베이션층(140)은 산화막 및 질화막으로 이루어진 일군으로부터 선택된 어느 하나로 형성되는 것이 바람직하다.
도 1c 및 도 1d를 참조하면, 리페어 마스크(Repair Mask)를 이용한 식각 공정으로 패시베이션층(140) 및 제 2 절연막(135)을 식각하여 퓨즈 패턴(125)이 노출되는 퓨즈 오픈 영역(150)을 형성한다.
다음에, 퓨즈 패턴(125) 상부를 더 식각하여 그 두께가 얇아지도록 한다. 이 때, 제 2 배리어 메탈층(120)은 완전히 제거되며, 금속층(115) 상부가 일부 식각된다. 이는, 퓨즈 패턴(125)의 두께가 너무 두꺼우면 블로윙이 정상적으로 이루어지지 않아 퓨즈로 사용하기에 적합하지 않을 수 있으므로 퓨즈 패턴(125)의 상부를 식각하여 그 두께를 얇게 하는 것이다.
이때, 퓨즈 패턴(125) 양측의 제 1 절연막(105)도 일부 식각되어, 'A'와 같이 퓨즈 패턴(125) 하부에 형성된 제 1 배리어 메탈층(110)이 완전히 오픈된다. 이처럼 노출된 제 1 배리어 메탈층(110)은 후속 공정 시 제 1 배리어 메탈층(110)이 산화되어 물성이 변하고, 이에 따라 제 1 배리어 메탈층(110)의 저항이 높아지게 된다. 이와 같이 저항이 높아지게 되면 신뢰성 테스트 시 컷팅되지 않은 퓨즈가 컷팅된 것으로 인식되는 문제점이 발생한다. 또한, 노출된 제 1 배리어 메탈층(110)이 산화되면서 그 부피가 팽창되어 제 1 배리어 메탈층(110) 상부의 금속층(115)이 들뜨는 현상이 발생하게 된다.
본 발명은 베어 퓨즈 형성 시 퓨즈 패턴 하부의 배리어 메탈층을 보호함으로써 배리어 메탈층의 산화를 방지하고자 한다.
본 발명에 따른 반도체 소자의 퓨즈 형성 방법은
제 1 절연막 상부에 배리어 메탈층 및 금속층을 형성하는 단계와, 상기 금속층 및 배리어 메탈층을 패터닝하여 퓨즈 패턴을 형성하는 단계와, 상기 패터닝된 배리어 메탈층의 측벽을 더 식각하여 언더컷(Under cut)을 형성하는 단계와, 상기 언더컷을 매립하는 보호막을 형성하는 단계와, 상기 보호막 상부에 제 2 절연막을 형성하는 단계와, 상기 제 2 절연막 및 상기 제 1 절연막을 선택식각하여 퓨즈 오픈 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 제 1 절연막 및 상기 제 2 절연막은 산화막을 포함하며, 상기 보호막은 산화막을 포함한다.
상기 배리어 메탈층은 티타늄(Ti)막 및 티타늄 질화막(TiN)으로 이루어진 일군으로부터 선택된 어느 하나를 포함하며, 상기 금속층은 알루미늄을 포함한다.
그리고, 상기 언더컷의 폭은 40 ~ 60Å이며,
상기 언더컷을 매립하는 보호막을 형성하는 단계는 상기 제 1 절연막 및 상기 언더컷을 포함하는 상기 퓨즈 패턴 표면에 보호막을 형성하며, 상기 퓨즈 오픈 영역을 형성하는 단계는 상기 퓨즈 패턴을 배리어로 상기 보호막을 식각하여 상기 언더컷에 상기 보호막이 남겨지도록 한다.
그리고, 상기 제 2 절연막 상부에 패시베이션층을 더 포함하며, 상기 패시베이션층은 산화막 및 질화막으로 이루어진 일군으로부터 선택된 어느 하나이며, 상기 퓨즈 패턴 상부를 더 식각하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 퓨즈는
언더 컷을 포함하는 퓨즈 패턴과, 상기 언더 컷에 매립된 보호막을 포함하는 것을 특징으로 한다.
여기서, 상기 언더 컷은 상기 배리어 메탈층에 형성되며, 상기 보호막은 산화막을 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 퓨즈 형성 방법은 퓨즈 패턴 하부의 배리어 메탈층 측벽에 산화막을 형성하여 배리어 메탈층이 노출되는 것을 방지함으로써, 배리어 메탈층의 산화를 억제하는 효과가 있다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 퓨즈 형성 방법을 도시한 단면도이다.
도 2a를 참조하면, 하부 구조물이 구비된 기판(200) 상부에 제 1 절연막(205)을 형성한다. 이때, 제 1 절연막(205)은 산화막으로 형성되며, 10000 ~ 15000Å의 두께로 형성된다.
다음에, 제 1 절연막(205) 상부에 제 1 배리어 메탈층(210), 금속층(215) 및 제 2 배리어 메탈층(220)을 형성한다. 여기서, 제 1 배리어 메탈층(210) 및 제 2 배리어 메탈층(220)은 티타늄 및 티타늄 질화막으로 이루어진 일군으로부터 선택된 어느 하나인 것이 바람직하다. 또한, 금속층(215)은 알루미늄층을 포함하는 것이 바람직하다.
그리고, 제 2 배리어 메탈층(220), 금속층(215) 및 제 1 배리어 메탈층(210)을 순차적으로 패터닝하여 복수 개의 퓨즈 패턴(225)을 형성한다.
도 2b를 참조하면, 패터닝된 제 1 배리어 메탈층(210)의 측벽을 식각하여 언더컷(Under-Cut)(210a)을 형성한다. 여기서, 언더컷(210a)은 40 ~ 60Å의 폭으로 형성된다. 이때, 제 2 배리어 메탈층(220)의 상부 및 측벽도 일부 식각된다. 즉, 금속층(215)의 선폭보다 제 1 배리어 메탈층(210)의 선폭이 작게 된다.
도 2c를 참조하면, 제 1 절연막(205) 및 퓨즈 패턴(225) 표면에 산화막(230)을 형성한다. 이때, 산화막(230)은 'B'와 같이 언더 컷(210a) 내에 완전히 매립된다.
다음에, 제 1 절연막(205) 및 퓨즈 패턴(225) 상부에 제 2 절연막(235)을 형성한다. 여기서, 제 2 절연막(235)은 산화막으로 형성되며, 그 두께는 10000 ~ 15000Å인 것이 바람직하다.
그 후, 제 2 절연막(235) 상부에 패시베이션층(240)을 형성한다. 여기서, 패시베이션층(240)은 질화막 및 산화막으로 이루어진 일군으로부터 선택된 어느 하나 로 형성되며, 그 두께는 2000 ~ 4000Å인 것이 바람직하다.
도 2d를 참조하면, 패시베이션층(240) 상부에 감광막(미도시)을 형성한다.
다음에, 감광막(미도시)에 대해 리페어 마스크(Repair Mask)를 사용한 노광 공정을 수행하여 퓨즈 오픈 영역을 정의하는 감광막 패턴(미도시)을 형성한다.
다음에, 감광막 패턴(미도시)을 식각 마스크로 패시베이션층(240) 및 제 2 절연막(235)을 식각하여 퓨즈 패턴(225)을 노출시키는 퓨즈 오픈 영역(250)을 형성한다. 이때, 과식각이 진행되어 퓨즈 패턴(225) 양측 하부의 산화막(230) 및 제 1 절연막(205)의 일부가 식각된다. 또한, 퓨즈 패턴(225) 표면에 형성되었던 산화막(230)은 제거되고, 'C'와 같이 제 1 배리어 메탈층(210) 측면의 산화막(230)만 남겨지게 된다. 이때, 상기 식각 공정은 에치 백으로 진행되어 퓨즈 패턴(225) 측벽을 기준으로 퓨즈 패턴(225) 측벽보다 내측으로 들어간 면적만큼 산화막(230)이 남겨지게 된다.
도 2e를 참조하면, 감광막 패턴(미도시)을 제거하고, 퓨즈 패턴(225) 상부를 더 식각하여 퓨즈 패턴(225)의 두께를 얇게 한다. 이는, 퓨즈 패턴(225)의 두께가 너무 두꺼우면 블로윙이 정상적으로 이루어지지 않아 퓨즈로 사용하기에 적합하지 않을 수 있으므로 퓨즈 패턴(225)의 상부를 식각하여 그 두께를 얇게 하는 것이다.
여기서, 퓨즈 패턴(225) 상부를 더 식각하는 공정 시 퓨즈 패턴(225) 상단의 제 2 배리어 메탈층(220)은 제거되고, 금속층(215) 상부가 일부 식각된다. 이때, 퓨즈 패턴(225) 형성을 위한 패터닝 공정 시 금속층(215) 측벽에 발생된 Al203막에 의해 금속층(215)의 에지부보다 내측이 더 식각된다.
그리고, 도 2d에 도시된 공정에서 일부 식각되었던 제 1 절연막(205)이 조금 더 식각된다.
이때, 제 2 절연막(235) 및 제 1 절연막(205)의 식각에 의해 퓨즈 패턴(225)이 노출되는데, 제 1 배리어 메탈층(210) 측벽은 산화막(230)에 보호되어 있기 때문에 후속 공정 시 노출된 제 1 배리어 메탈층(210)이 산화되는 문제를 방지할 수 있다.
상기 도 2d에 도시된 단면도를 참조하여 반도체 소자의 퓨즈를 설명하면 다음과 같다.
먼저, 반도체 기판(200) 상부에 제 1 절연막(205)이 형성되고, 제 1 절연막(205) 상부에 언더컷을 포함하는 퓨즈 패턴(225)이 형성된다. 그리고, 언더컷은 보호막(230)으로 매립되어 있다. 보호막(230)은 산화막으로 형성된다.
여기서, 퓨즈 패턴(225)은 제 1 배리어 메탈층(210), 금속층(215) 및 제 2 배리어 메탈층(220)으로 형성된다. 이때, 언더컷은 금속층(215) 하부에 형성된 제 1 배리어 메탈층(210)에 형성된 것이 바람직하다. 여기서, 제 1 배리어 메탈층(210) 및 제 2 배리어 메탈층(220)은 티타늄 및 티타늄 질화막으로 형성되며, 금속층(215)은 알루미늄층으로 형성된다.
그리고, 퓨즈 패턴(225) 상부에 퓨즈 오픈 영역을 정의하는 제 2 절연막(235)이 형성된다. 퓨즈 오픈 영역은 퓨즈 패턴(225)을 완전히 오픈시키는 형태 형성되는데, 제 1 배리어 메탈층(210)은 보호막(230)에 의해 외부로 노출되지 않는 다. 따라서, 후속 공정 시 제 1 배리어 메탈층(210)이 산화되는 것을 방지할 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 퓨즈 형성 방법을 도시한 단면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 퓨즈 및 그 형성 방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호 설명 >
200 : 기판 205 : 제 1 절연막
210 : 제 1 배리어 메탈층 210a : 언더 컷
215 : 금속층 220 : 제 2 배리어 메탈층
225 : 퓨즈 패턴 230 : 산화막
235 : 제 2 절연막 240 : 패시베이션층
250 : 퓨즈 오픈 영역
Claims (14)
- 제 1 절연막 상부에 배리어 메탈층 및 금속층을 형성하는 단계;상기 금속층 및 배리어 메탈층을 패터닝하여 퓨즈 패턴을 형성하는 단계;상기 패터닝된 배리어 메탈층의 측벽을 더 식각하여 언더컷(Under cut)을 형성하는 단계;상기 언더컷을 매립하는 보호막을 형성하는 단계;상기 보호막 상부에 제 2 절연막을 형성하는 단계; 및상기 제 2 절연막 및 상기 제 1 절연막을 선택식각하여 퓨즈 오픈 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 제 1 절연막 및 상기 제 2 절연막은 산화막을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 보호막은 산화막을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 배리어 메탈층은 티타늄(Ti)막 및 티타늄 질화막(TiN)으로 이루어진 일군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 금속층은 알루미늄을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 언더컷의 폭은 40 ~ 60Å인 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 언더컷을 매립하는 보호막을 형성하는 단계는상기 제 1 절연막 및 상기 언더컷을 포함하는 상기 퓨즈 패턴 표면에 보호막을 형성하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 퓨즈 오픈 영역을 형성하는 단계는상기 퓨즈 패턴을 배리어로 상기 보호막을 식각하여 상기 언더컷에 상기 보호막이 남겨지도록 하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 제 2 절연막 상부에 패시베이션층을 더 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 9 항에 있어서,상기 패시베이션층은 산화막 및 질화막으로 이루어진 일군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 퓨즈 패턴 상부를 더 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 언더 컷을 포함하는 퓨즈 패턴; 및상기 언더 컷에 매립된 보호막을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 제 12 항에 있어서,상기 언더 컷은 상기 배리어 메탈층에 형성된 것을 특징으로 하는 반도체 소자의 퓨즈.
- 제 12 항에 있어서,상기 보호막은 산화막을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080103760A KR101037452B1 (ko) | 2008-10-22 | 2008-10-22 | 반도체 소자의 퓨즈 및 그 형성 방법 |
| US12/341,954 US7863177B2 (en) | 2008-10-22 | 2008-12-22 | Fuse in a semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080103760A KR101037452B1 (ko) | 2008-10-22 | 2008-10-22 | 반도체 소자의 퓨즈 및 그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100044571A true KR20100044571A (ko) | 2010-04-30 |
| KR101037452B1 KR101037452B1 (ko) | 2011-05-26 |
Family
ID=42107982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080103760A KR101037452B1 (ko) | 2008-10-22 | 2008-10-22 | 반도체 소자의 퓨즈 및 그 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7863177B2 (ko) |
| KR (1) | KR101037452B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240376B2 (en) * | 2013-08-16 | 2016-01-19 | Globalfoundries Inc. | Self-aligned via fuse |
| US9324665B2 (en) | 2013-12-27 | 2016-04-26 | Intel Corporation | Metal fuse by topology |
| KR20160091496A (ko) | 2015-01-23 | 2016-08-03 | (주)웰크론한텍 | 농축 배수가 큰 박막 강하형 농축장치 |
| WO2019066879A1 (en) * | 2017-09-28 | 2019-04-04 | Intel Corporation | GROUP III-N SEMICONDUCTOR FUSES AND METHODS OF MAKING THE SAME |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3125745B2 (ja) * | 1998-04-30 | 2001-01-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE19926107C1 (de) * | 1999-06-08 | 2000-11-16 | Siemens Ag | Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren |
| KR100714483B1 (ko) * | 2005-07-18 | 2007-05-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| JP2008198939A (ja) * | 2007-02-15 | 2008-08-28 | Elpida Memory Inc | 半導体装置およびその製造方法 |
-
2008
- 2008-10-22 KR KR1020080103760A patent/KR101037452B1/ko not_active IP Right Cessation
- 2008-12-22 US US12/341,954 patent/US7863177B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20100096722A1 (en) | 2010-04-22 |
| US7863177B2 (en) | 2011-01-04 |
| KR101037452B1 (ko) | 2011-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100972917B1 (ko) | 반도체 소자 및 그 형성방법 | |
| KR101037452B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR20060112117A (ko) | 반도체소자의 퓨즈 구조 및 그 형성방법 | |
| US7804153B2 (en) | Semiconductor device preventing bridge between fuse pattern and guard ring | |
| KR20100045219A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR101055857B1 (ko) | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 | |
| KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR20100011556A (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR101096922B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성 방법 | |
| KR20070079804A (ko) | 반도체 소자의 제조방법 | |
| KR20090072675A (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 퓨즈 형성 방법 | |
| KR20100039038A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR101095065B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR101102048B1 (ko) | 반도체 소자의 퓨즈 및 그 제조 방법 | |
| KR20100011555A (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR101095826B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성 방법 | |
| KR20070078216A (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| KR20040054098A (ko) | 반도체 소자의 퓨즈 박스 형성 방법 | |
| KR20080005720A (ko) | 반도체 소자의 퓨즈박스 형성 방법 | |
| KR100934844B1 (ko) | 반도체 소자 및 그 형성방법 | |
| KR100339609B1 (ko) | 반도체 소자의 퓨즈 박스 | |
| KR20090076143A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR20110065658A (ko) | 반도체 소자의 퓨즈 및 그의 형성 방법 | |
| KR20090076132A (ko) | 반도체 소자의 제조방법 | |
| KR20080001198A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |