KR20040054098A - 반도체 소자의 퓨즈 박스 형성 방법 - Google Patents

Abstract

과도한 식각에 의한 퓨즈 박스의 손상을 방지하고, 산화막 형성 공정을 생략하여 퓨즈 박스의 제조 과정을 단순화하는 반도체 소자의 퓨즈 박스 형성 방법에 관한 것으로서, 반도체 기판 상에 퓨즈 박스와 패드를 각각 형성하고, 퓨즈 박스와 패드를 덮도록 패시베이션층을 형성하며, 패시베이션층 상에 감광막을 형성하고, 패시베이션층 상부에 노광 마스크를 배치한다. 노광 마스크의 광 투과율을 조절하여 퓨즈 박스 상부의 감광막을 일부 잔류시키면서 패드 상부의 감광막은 완전히 제거하여 감광막 패턴을 형성한 다음, 감광막 패턴에 의해 노출된 패시베이션층을 식각하여 퓨즈 박스 상부의 페시베이션층을 일부 잔류시키고, 패드 상부의 패시베이션층을 완전히 제거하여 패드를 노출시킨다.

Description

반도체 소자의 퓨즈 박스 형성 방법 {FORMATION METHOD OF FUSE BOX IN SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 퓨즈 박스 형성 방법에 관한 것으로서, 보다 상세하게는 과도한 식각에 의한 퓨즈 박스의 손상을 방지하고, 제조 공정을 단순화하는 반도체 소자의 퓨즈 박스 형성 방법에 관한 것이다.

일반적으로 반도체 소자는 결함있는 소자 또는 회로 대체하기 위하여 여분의 회로를 메모리 설계시 부가하는데, 여분의 회로는 메모리 어레이에 인접하여 형성되는 예비의 로우(row) 또는 컬럼(column)으로 이루어지며, 웨이퍼 상태에서 각각의 소자를 테스트한 후 임의의 로우 및 컬럼에서 불량이 발생했을 때 여분의 로우 또는 컬럼으로 대체하게 된다.

이러한 불량 메모리의 대체는 반도체 소자에 형성된 퓨즈 박스에 과도한 전류를 흘리거나, 레이저 빔을 조사하여 퓨즈 박스를 끊음으로써 이루어진다. 따라서 퓨즈 박스 형성 공정은 반도체 소자에서 수율 향상과 품질 향상을 위해 매우 중요하다. 또한 퓨즈 박스는 다이 증명서(die ID)를 생성함으로써 불량 발생시 제조 이력을 추적하여 재발 방지 및 품질 향상에 기여하는 역할을 한다.

도 1a 내지 도 1d는 종래 반도체 소자의 퓨즈 박스 형성 방법을 도시한 단면도이다. 먼저, 도 1a에 도시한 바와 같이, 퓨즈 박스(1)와 패드(2)를 덮는 패시베이션층(3) 상부에 감광막 패턴(4)을 형성하고, 감광막 패턴(4)을 마스크로 하여 노출된 패시베이션층(3)을 식각한다.

이 때, 패드(2)의 보호 금속층(5)을 완전히 제거하기 위하여 과도한 식각이 이루어지므로, 도 1b에 도시한 바와 같이 퓨즈 박스(2) 상단의 패시베이션층(3) 두께에 비해 과도한 식각이 진행되어 지며, 식각을 통해 퓨즈 박스(1)와 패드(2)를 오픈시킨다.

이어서, 도 1c에 도시한 바와 같이, 반도체 기판(6)의 상부 표면 형상을 따라 산화막(7)을 형성하여 이후 레이저 리페어 공정시 불순물에 의한 오염을 방지하며, 마지막으로 도 1d에 도시한 바와 같이, 퓨즈 박스(1)를 끊기 위해 레이저 빔(8)을 조사하는 레이저 리페어 공정을 수행한다.

이와 같이 종래에는 패드(2)를 노출시키기 위해 퓨즈 박스(1)를 과도하게 식각하게 되므로 퓨즈 박스(1)의 손상을 유발하며, 퓨즈 박스(1)에 손상이 일어나면, 다음 공정인 레이저 리페어 공정을 진행할 수 없으므로 불량 메모리 대체가 불가능해지는 문제를 안고 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 퓨즈 박스에서 과도한 식각이 일어나지 않도록 하여 퓨즈 박스의 손상을 방지하며, 퓨즈 박스의 제조 과정을 단순화하는 반도체 소자의 퓨즈 박스 형성 방법을 제공하는데 있다.

도 1a 내지 도 1d는 종래 반도체 소자의 퓨즈 박스 형성 방법을 도시한 단면도이다.

도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 퓨즈 박스 형성 방법을 도시한 단면도이다.

상기의 목적을 달성하기 위하여 본 발명은,

반도체 기판 상에 임의의 간격을 두고 퓨즈 박스와 패드를 각각 형성하고, 패시베이션층으로 퓨즈 박스와 패드를 덮는 단계와; 패시베이션층 상에 감광막을 형성하는 단계와; 패시베이션층 상부에 노광 마스크를 배치하고, 노광 마스크의 광 투과율을 조절하여 퓨즈 박스 상부의 감광막을 일부 잔류시키면서 패드 상부의 감광막은 완전히 제거하여 감광막 패턴을 형성하는 단계와; 감광막 패턴에 의해 노출된 패시베이션층을 식각하여 퓨즈 박스 상부의 페시베이션층을 일부 잔류시키고, 패드 상부의 패시베이션층을 완전히 제거하여 패드를 노출시키는 단계를 포함하는 반도체 소자의 퓨즈 박스 형성 방법을 제공한다.

상기 패드를 노출시킨 다음에는 노출된 패드를 통해 불량 여부를 테스트하며, 불량이 발생할 때에는 퓨즈 박스에 레이저 빔을 조사하여 퓨즈 박스를 절단하는 레이저 리페어 공정을 수행한다.

바람직하게, 퓨즈 박스는 베리어 금속막과 금속 배선막 및 보호 금속막의 적층 구조로 이루어지며, 퓨즈 박스 상부에 잔류하는 패시베이션층의 두께는 6,000∼10,000Å 범위가 바람직하다.

노광 마스크는 퓨즈 박스 상부에 대응하여 60∼80%의 광 투과율을 갖는 제1 광 투과부를 배치하고, 패드 상부에 대응하여 100%의 광 투과율을 갖는 제2 광 투과부를 배치한다. 바람직하게, 노광 마스크의 제1 광 투과부는 퓨즈 박스보다 큰 폭으로 형성되며, 노광 마스크의 제2 광 투과부는 패드보다 작은 폭으로 형성된다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 퓨즈 박스 형성 방법을 도시한 단면도이다.

먼저, 도 2a에 도시한 바와 같이, 반도체 기판(11) 상에 퓨즈 박스(12)와 패드(13)를 각각 형성하고, 퓨즈 박스(12)와 패드(13)를 덮도록 반도체 기판(11) 상에 패시베이션층(14)을 두껍게 형성한다. 이 때, 퓨즈 박스(12)와 패드(13)는 각각 베리어 금속막(15)과 금속 배선막(16) 및 보호 금속층(17)으로 이루어진다.

그리고 패시베이션층(14) 상에 감광막(18)을 도포하고, 감광막(18)을 노광하기 위한 노광 마스크(19)를 패시베이션층(14) 상부에 배치한다. 노광 마스크(19)는 60∼80%의 광 투과율을 갖는 제1 광 투과부(19A)를 퓨즈 박스(12) 상단에 대응 배치하고, 100%의 광 투과율을 갖는 제2 광 투과부(19B)를 패드(13) 상단에 대응 배치한 것으로 이루어진다.

이 때, 노광 마스크(19)의 제1 광 투과부(19A)는 퓨즈 박스(12)보다 큰 폭으로 형성되는 것이 바람직하고, 제2 광 투과부(19B)는 패드(13)보다 작은 폭으로 형성되는 것이 바람직하다.

이어서, 노광 마스크(19) 상단에서 도시하지 않은 광원을 통해 자외선(도면에서 화살표로 도시)을 조사한다. 이로서 노광 마스크(19)의 제1 광 투과부(19A)를 통과한 자외선은 조사된 양의 60∼80% 만이 감광막(18)에 도달하여 이 부분의 감광막(18a)을 부분적으로 용해시키고, 노광 마스크(19)의 제2 광 투과부(19B)를 통과한 자외선은 조사된 양의 100%가 감광막(18)에 도달하여 이 부분의 감광막(18b)을 완전히 용해시킨다.

전술한 노광 단계 이후 감광막(18)을 현상하면, 도 2b에 도시한 바와 같이 감광막 패턴(20)이 형성되는데, 퓨즈 박스(12) 상단에는 임의 두께(d1)의 감광막이 잔류하여 퓨즈 박스(12) 상단의 패시베이션층(14)을 노출시키지 않으며, 패드(13) 상단에는 감광막이 완전히 제거되어 패드(13) 상단의 패시베이션층(14)을 노출시킨다.

다음으로, 도 2c에 도시한 바와 같이, 전술한 감광막 패턴(20)을 마스크로 하여 패시베이션층(14)을 식각한다. 이로서 패드(13) 부분에 있어서는 패드(13) 상단의 패시베이션층(14)과 패드(13)의 보호 금속층(17)이 제거되어 패드(13)의 금속 배선막(16)이 노출되지만, 퓨즈 박스(12) 부분에 있어서는 잔류한 감광막에 의해 식각이 더디게 진행되어 퓨즈 박스(12) 상부에 임의 두께(d2)의 패시베이션층(14)이 잔류한다.

이 때, 퓨즈 박스(12) 상부에 잔류하는 패시베이션층(14)의 두께(d2)는 이후의 레이저 리페어 공정이 용이하게 이루어질 수 있도록 2000∼4000Å이 바람직하며, 일례로 3000Å 두께의 패시베이션층(14)이 잔류할 수 있다.

이와 같이 본 발명에서 퓨즈 박스(12)는 완전히 노출되지 않고, 그 상부에 임의 두께의 패시베이션층(14)이 잔류한다. 그 결과, 본 발명은 퓨즈 박스(12)를 오픈시키는 과정에서 퓨즈 박스(12)의 손상을 방지하여 이후의 레이저 리페어 공정이 원활하게 진행되도록 한다.

또한 퓨즈 박스(12) 상부에 잔류하는 패시베이션층(14)에 의해 레이저 리페어 공정을 위해 선행되는 산화막 형성 공정을 생략할 수 있으므로, 본 발명은 퓨즈 박스의 제조 공정을 단순화하는 장점을 갖는다.

이어서, 노출된 패드(13)를 통해 각 소자를 테스트한 후 임의의 로우 또는 컬럼에서 불량이 발생하면, 도 2d에 도시한 바와 같이, 퓨즈 박스(12)에 레이저 빔(21)을 조사하여 퓨즈 박스(12)를 끊는 레이저 리페어 공정을 수행함으로써 불량의 로우 또는 컬럼을 여분의 로우 또는 컬럼으로 대체한다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 따르면, 퓨즈 박스를 오픈시키는 과정에서 퓨즈 박스의 손상을 방지함으로써 레이저 리페어 공정을 원활하게 진행시키며, 퓨즈 박스 상부에 잔류하는 패시베이션층에 의해 퓨즈 박스를 오픈시킨 다음 진행되던 산화막 형성 공정을 생략할 수 있으므로 퓨즈 박스의 제조 공정을 단순화한다.

Claims (7)

1. 반도체 기판 상에 임의의 간격을 두고 퓨즈 박스와 패드를 각각 형성하고, 퓨즈 박스와 패드를 덮도록 반도체 기판 상에 패시베이션층을 형성하는 단계;

   상기 패시베이션층 상에 감광막을 형성하는 단계;

   상기 패시베이션층 상부에 노광 마스크를 배치하고, 노광 마스크의 광 투과율을 조절하여 상기 퓨즈 박스 상부의 감광막을 일부 잔류시키면서 상기 패드 상부의 감광막은 완전히 제거하여 감광막 패턴을 형성하는 단계; 및

   상기 감광막 패턴에 의해 노출된 패시베이션층을 식각하여 상기 퓨즈 박스 상부의 페시베이션층을 일부 잔류시키고, 상기 패드 상부의 패시베이션층을 완전히 제거하여 패드를 노출시키는 단계

   를 포함하는 반도체 소자의 퓨즈 박스 형성 방법.
2. 제 1항에 있어서,

   상기 노출된 패드를 통해 불량 여부를 테스트하여 불량이 발생할 때에는 상기 퓨즈 박스에 레이저 빔을 조사하여 퓨즈 박스를 절단하는 레이저 리페어 공정을 더욱 포함하는 반도체 소자의 퓨즈 박스 형성 방법.
3. 제 1항에 있어서,

   상기 퓨즈 박스가 베리어 금속막과 금속 배선막 및 보호 금속막의 적층 구조로 이루어지는 반도체 소자의 퓨즈 박스 형성 방법.
4. 제 1항에 있어서,

   상기 노광 마스크가 상기 퓨즈 박스 상부에 대응하여 60∼80%의 광 투과율을 갖는 제1 광 투과부를 배치하고, 상기 패드 상부에 대응하여 100%의 광 투과율을 갖는 제2 광 투과부를 배치하는 반도체 소자의 퓨즈 박스 형성 방법.
5. 제 4항에 있어서,

   상기 노광 마스크의 제1 광 투과부가 상기 퓨즈 박스보다 큰 폭으로 형성되는 반도체 소자의 퓨즈 박스 형성 방법.
6. 제 4항에 있어서,

   상기 노광 마스크의 제2 광 투과부가 상기 패드보다 작은 폭으로 형성되는 반도체 소자의 퓨즈 박스 형성 방법.
7. 제 1항에 있어서,

   상기 퓨즈 박스 상부에 잔류하는 패시베이션층의 두께가 2000∼4000Å 범위로 이루어지는 반도체 소자의 퓨즈 박스 형성 방법.