KR100972917B1 - 반도체 소자 및 그 형성방법 - Google Patents

반도체 소자 및 그 형성방법 Download PDF

Info

Publication number
KR100972917B1
KR100972917B1 KR1020070137981A KR20070137981A KR100972917B1 KR 100972917 B1 KR100972917 B1 KR 100972917B1 KR 1020070137981 A KR1020070137981 A KR 1020070137981A KR 20070137981 A KR20070137981 A KR 20070137981A KR 100972917 B1 KR100972917 B1 KR 100972917B1
Authority
KR
South Korea
Prior art keywords
fuse
forming
layer
semiconductor device
region
Prior art date
Application number
KR1020070137981A
Other languages
English (en)
Other versions
KR20090070095A (ko
Inventor
박형진
신원호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070137981A priority Critical patent/KR100972917B1/ko
Priority to US12/117,423 priority patent/US7713793B2/en
Publication of KR20090070095A publication Critical patent/KR20090070095A/ko
Priority to US12/729,959 priority patent/US7973341B2/en
Application granted granted Critical
Publication of KR100972917B1 publication Critical patent/KR100972917B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자 및 그 형성방법에 관한 것으로, 레이저가 조사되는 영역에 섬(island)형 금속퓨즈를 형성하여 블로윙 공정시 레이저 에너지가 분산되지 않아 리페어 효율을 향상시킬 수 있는 기술을 개시한다. 이를 위해, 본 발명은 퓨즈 영역의 반도체 기판 상부에 식각정지막 패턴을 형성하는 단계와, 식각정지막 패턴 및 반도체 기판 상부에 절연막을 형성하는 단계와, 절연막을 선택적으로 식각하여 식각정지막 패턴을 노출시키는 콘택홀을 형성하는 단계와, 콘택홀 일부 및 측벽에 도전막을 형성하는 단계 및 절연막 상부에 도전막과 접속하는 퓨즈를 형성하는 단계를 포함한다.
금속퓨즈, 레이저 에너지

Description

반도체 소자 및 그 형성방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 그 형성방법에 관한 것으로, 특히 레이저가 조사되는 영역에 섬(island)형 금속퓨즈를 형성하여 블로윙 공정시 레이저 에너지가 분산되지 않아 리페어 효율을 향상시킬 수 있는 기술이다.
일반적으로 반도체 장치, 특히 메모리 장치의 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행하지 못하므로 불량품으로 처리된다.
그러나, 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(Yield) 측면에서 비효율적인 처리 방법이다.
따라서, 현재는 메모리 장치 내에 미리 설치해둔 예비 셀(Redundancy cell)을 이용하여 결함이 발생한 결함 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.
예비 셀을 이용한 리페어 방법은 통상 일정 셀 어레이마다 노멀 워드라인을 치환하기 위해 구비된 예비 워드라인과 노멀 비트라인을 치환하기 위해 구비된 예 비 비트라인을 미리 설치해 두어 결함이 발생된 결함 셀을 포함하는 노멀 워드라인 또는 노멀 비트라인을 예비 워드라인 또는 예비 비트라인으로 치환해 주는 방식으로 진행된다.
이를 자세히 살펴보면, 웨이퍼 가공 완료 후 테스트를 통해 결함 셀을 골라내면 결함 셀에 해당하는 어드레스를 예비 셀의 어드레스로 바꾸어 주는 프로그램을 내부 회로에 행하게 된다. 따라서, 실제 사용시에 결함 셀에 해당하는 어드레스 신호가 입력되면 결함 셀에 대응하여 치환된 예비 셀의 데이터가 액세스 되는 것이다.
전술한 프로그램 방식으로 가장 널리 사용되는 방식이 레이저 빔으로 퓨즈를 태워 블로윙(Blowing) 시킴으로써, 어드레스의 경로를 치환하는 것이다. 따라서, 통상적인 메모리 장치는 레이저를 퓨즈에 조사하여 블로윙 시킴으로써 어드레스 경로를 치환시킬 수 있는 퓨즈부를 구비하고 있다. 여기서, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하고, 그 끊어지는 부위와 둘러싸는 영역을 퓨즈 박스라 한다.
이러한 퓨즈부는 다수의 퓨즈세트를 구비하는데 하나의 퓨즈세트로 하나의 어드레스 경로를 치환할 수 있다. 퓨즈부에 구비되는 퓨즈세트의 수는 메모리 장치에 구비된 예비 워드라인 또는 예비 비트라인의 수에 대응하여 정해진다.
도면에는 도시되지 않았으나, 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.
먼저, 반도체 기판의 퓨즈 영역 상에 평탄화된 층간절연막을 형성하고, 상기 층간절연막 상에 복수개의 퓨즈를 형성한다. 그 다음, 상기 퓨즈를 덮도록 상기 반도체 기판 상부에 절연막을 형성한다.
그 다음, 상기 절연막의 일부 두께를 식각하여 블로윙 예정영역의 상기 퓨즈 상부에 소정 두께의 절연막이 남도록 퓨즈 오픈 영역을 형성한다. 그리고, 상기 퓨즈 오픈 영역에 레이저를 조사하여 특정 퓨즈를 컷팅(cutting)하는 블로윙 공정을 진행한다.
여기서, 상기 절연막은 상기 퓨즈 상부에 1000~3000Å의 두께로 남겨지는데, 절연막은 유리와 같은 성질을 가지기 때문에 레이저 에너지는 절연막에 흡수되지 않고 그대로 통과하게 된다. 따라서, 대부분의 레이저 에너지는 상기 퓨즈에 흡수된다. 그러면, 상기 퓨즈는 레이저 에너지에 의해 열 팽창하게 되고, 그 결과 상기 퓨즈가 터지면서 물리적으로 컷팅되게 된다. 이때, 절연막을 뚫고 나간 퓨즈의 잔여물은 대부분 대기 중으로 기화된다.
상기와 같은 퓨즈는 추가적인 공정으로 별도로 형성하는 것이 아닌 비트라인, 워드라인 또는 캐패시터의 플레이트 라인을 이루는 도전층을 이용하여 형성한다. 그리고, 최근에는 소자가 60nm급으로 고집적화됨에 따라 플레이트 라인 상부에 있는 금속배선을 이용하여 퓨즈를 형성하고 있다.
이와 같이, 금속배선으로 퓨즈를 형성하는 경우 플레이트 라인에 비해 저항이 10배 정도 작고, 열 전도율이 우수하다. 그러나, 열 전도율이 우수하기 때문에, 블로윙 공정시 레이저 에너지가 모이지 못하고 분산되어 컷팅되지 못하는 문제점이 있다.
본 발명은 다음과 같은 목적이 있다.
첫째, 레이저가 조사되는 영역에 섬(island)형 금속퓨즈를 형성하여 블로윙 공정시 레이저 에너지가 분산되지 않아 리페어 효율을 향상시킬 수 있는데 그 목적이 있다.
둘째, 레이저가 조사되는 영역의 퓨즈 면적을 줄여 퓨즈 컷팅에 필요한 레이저 에너지를 감소시킬 수 있어 효율 및 생산성을 향상시킬 수 있는데 그 목적이 있다.
셋째, 금속퓨즈를 컷팅시키기 위한 추가 장비가 필요없어 비용을 절감시킬 수 있는데 그 목적이 있다.
넷째, 섬(island)형 금속퓨즈와 이격된 금속퓨즈를 'U'자형 도전막을 통해 전기적으로 연결시켜 수평방향으로 손실되는 레이저 에너지를 차단시킬 수 있는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 제조방법은, 퓨즈 영역의 반도체 기판 상부에 식각정지막 패턴을 형성하는 단계; 상기 식각정지막 패턴 및 상기 반도체 기판 상부에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 식각정지막 패턴을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 일부 및 측벽에 도전막을 형성하는 단계; 및 상기 절연막 상부에 상기 도전막과 접속하는 퓨즈를 형성 하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 식각정지막 패턴은 폴리실리콘층으로 형성하는 것과, 상기 절연막은 산화막을 21000~23000Å의 두께로 형성하는 것과, 상기 도전막 형성 단계는 전체 표면 상부에 텅스텐층을 형성하는 단계; 및 상기 텅스텐층을 전면 식각하여 상기 절연막을 노출시키는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 텅스텐층은 2100~2300Å의 두께로 형성하는 것과, 상기 전면 식각 공정은 상기 텅스텐층이 상기 콘택홀 내에 900~1100Å의 두께만큼 잔류될 때까지 수행하는 것을 특징으로 한다.
그리고, 상기 퓨즈 형성 단계는 전체 표면 상부에 알루미늄층을 형성하는 단계; 및 상기 알루미늄층을 선택적으로 식각하여 상기 도전막을 노출시키는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자는 반도체 기판의 블로윙 예정영역 상에 형성된 제 1 퓨즈; 상기 제 1 퓨즈의 길이방향으로 상기 제 1 퓨즈와 이격되어 형성된 제 2 퓨즈; 및 상기 제 1 및 제 2 퓨즈 하부에 형성되어 상기 제 1 및 제 2 퓨즈를 전기적으로 연결시키는 도전막을 포함하는 것을 특징으로 한다. 여기서, 상기 도전막은 'U'자 형태를 갖는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 제공한다.
첫째, 레이저가 조사되는 영역에 섬(island)형 금속퓨즈를 형성하여 블로윙 공정시 레이저 에너지가 분산되지 않아 리페어 효율을 향상시킬 수 있는 효과를 제 공한다.
둘째, 레이저가 조사되는 영역의 퓨즈 면적을 줄여 퓨즈 컷팅에 필요한 레이저 에너지를 감소시킬 수 있어 효율 및 생산성을 향상시킬 수 있는 효과를 제공한다.
셋째, 금속퓨즈를 컷팅시키기 위한 추가 장비가 필요없어 비용을 절감시킬 수 있는 효과를 제공한다.
넷째, 섬(island)형 금속퓨즈와 이격된 금속퓨즈를 'U'자형 도전막을 통해 전기적으로 연결시켜 수평방향으로 손실되는 레이저 에너지를 차단시킬 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명에 따른 반도체 소자를 도시한 평면도이다.
도 1을 참조하면, 반도체 기판(10)의 블로윙 예정영역 상에 퓨즈(20a)가 형성되어 있고, 퓨즈(20a)의 길이방향으로 퓨즈(20a)와 일정간격 이격되어 퓨즈(20b)가 형성되어 있다. 그리고, 퓨즈(20a)와 퓨즈(20b)는 도전막(18)을 통해 서로 전기 적으로 연결되어 있다. 이때, 도전막(18)은 'U'자 형태(말발굽 형태)인 것이 바람직하다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도이며, 도 1의 A-A' 절단면을 따라 도시한 것이다.
도 2a를 참조하면, 퓨즈 영역의 반도체 기판(10) 상부에 식각정지막(미도시) 및 제 1 베리어 메탈층(미도시)을 형성한다.
이때, 상기 식각정지막 형성 공정은 셀 영역의 플레이트 전극층 형성 공정과 동시에 수행하는 것이 바람직하며, 폴리실리콘층으로 형성하는 것이 바람직하다. 그리고, 상기 제 1 베리어 메탈층은 티타늄 질화(TiN)막으로 형성하는 것이 바람직하다.
그 다음, 상기 제 1 베리어 메탈층 및 식각정지막을 선택적으로 식각하여 제 1 베리어 메탈층 패턴(미도시) 및 식각정지막 패턴(12)을 형성한다.
도 2b를 참조하면, 전체 표면 상부에 평탄화된 절연막(14)을 형성한다.
이때, 절연막(14)은 산화막을 21000~23000Å의 두께로 형성하는 것이 바람직하다.
도 2c를 참조하면, 절연막(14)을 선택적으로 식각하여 식각정지막 패턴(12)을 노출시키는 콘택홀(16)을 형성한다.
도 2d를 참조하면, 콘택홀(16)을 포함한 절연막(14) 상부에 제 2 베리어 메탈층(미도시) 및 도전막(18)을 형성한다.
이때, 상기 제 2 베리어 메탈층은 티타늄(Ti)막을 45~55Å의 두께로 형성하 고, 도전막(18)은 텅스텐(W)막을 2100~2300Å의 두께로 형성하는 것이 바람직하다.
그 다음, 도전막(18)을 전면 식각하여 절연막(14)을 노출시킨다.
이때, 도전막(18) 전면 식각 공정은 에치백(etch back) 방법으로 수행하는 것이 바람직하다. 따라서, 도전막(18)이 콘택홀(16) 내에 900~1100Å의 두께만큼 일부 매립된다.
도 2e를 참조하면, 전체 표면 상부에 제 3 베리어 메탈층(미도시), 퓨즈용 물질막(20) 및 제 4 베리어 메탈층(미도시)을 형성한다.
이때, 상기 제 3 베리어 메탈층은 티타늄(Ti)막과 티타늄 질화(TiN)막의 적층 구조로 형성하며, 티타늄(Ti)막은 95~105Å의 두께로 형성하고, 티타늄 질화(TiN)막은 190~210Å의 두께로 형성하는 것이 바람직하다.
그리고, 퓨즈용 물질막(20)은 알루미늄(Al)을 3900~4100Å의 두께로 형성하는 것이 바람직하다. 또한, 상기 제 4 베리어 메탈층은 티타늄(Ti)막과 티타늄 질화(TiN)막의 적층 구조로 형성하며, 티타늄(Ti)막은 90~110Å의 두께로 형성하고, 티타늄 질화(TiN)막은 760~840Å의 두께로 형성하는 것이 바람직하다.
도 2f를 참조하면, 퓨즈용 물질막(20)을 선택적으로 식각하여 도전막(18)을 노출시킨다. 이에 따라, 블로윙 예정영역의 절연막(14) 상부 및 나머지 영역의 절연막(14) 상부에 각각 퓨즈(20a, 20b)가 형성된다.
도 3은 본 발명에 따른 반도체 소자의 제조방법의 효과를 설명하기 위한 도면이다.
도 3을 참조하면, 블로윙 영역의 퓨즈(20a)를 섬(island) 형태로 형성하여 블로윙 공정시 레이저가 조사되는 면적을 감소시킬 수 있다. 이로 인해, 레이저 에너지가 손실되는 것을 방지하고, 적은 레이저 에너지로도 퓨즈(20a)가 컷팅될 수 있다. 다만, 일부 레이저 에너지는 도전막(18)에 의해 소실될 수 있으나, 도전막(18)이 'U'자형으로 이루어져 레이저 에너지 손실을 최소화시킬 수 있다.
그리고, 퓨즈(20a)와 퓨즈(20b)를 이격시켜 블로윙 공정시 퓨즈(20a)에 응축된 레이저 에너지가 퓨즈(20b)로 전도되는 것을 방지할 수 있다. 또한, 퓨즈(20a)와 퓨즈(20b) 사이에 절연막(14)을 형성하여 레이저 에너지는 도전막(18)을 통해서만 이동할 수 있다. 따라서, 레이저 에너지가 수평방향으로 손실되는 것을 차단시킬 수 있다.
즉, 저항 측면에서는 본 발명의 퓨즈(20a)는 플레이트 퓨즈 보단 작고, 금속퓨즈 보단 큰 값을 가지며, 열 소모 측면에서는 금속퓨즈 보단 작고, 플레이트 퓨즈 보단 작은 값을 가지게 된다. 따라서, 블로윙 공정시 퓨즈(20a)에 응축된 레이저 에너지의 소실이 적어 퓨즈 컷팅이 용이하다.
도 1은 본 발명에 따른 반도체 소자를 도시한 평면도.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도.
도 3은 본 발명에 따른 반도체 소자의 제조방법의 효과를 설명하기 위한 도면.

Claims (9)

  1. 퓨즈 영역의 반도체 기판 상부에 식각정지막 패턴을 형성하는 단계;
    상기 식각정지막 패턴 및 상기 반도체 기판 상부에 절연막을 형성하는 단계;
    상기 절연막을 선택적으로 식각하여 상기 식각정지막 패턴을 노출시키며 제 1 퓨즈 영역으로부터 제 2 퓨즈영역까지 이르는 콘택홀을 형성하는 단계;
    상기 콘택홀 일부 및 측벽에 도전막을 형성하는 단계; 및
    상기 절연막 상부의 제 1 퓨즈영역 및 제 2 퓨즈영역에 상기 도전막과 접속하는 퓨즈를 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 식각정지막 패턴은 폴리실리콘층으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 절연막은 산화막을 21000~23000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 도전막 형성 단계는
    전체 표면 상부에 텅스텐층을 형성하는 단계; 및
    상기 텅스텐층을 전면 식각하여 상기 절연막을 노출시키는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서, 상기 텅스텐층은 2100~2300Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 4 항에 있어서, 상기 전면 식각 공정은 상기 텅스텐층이 상기 콘택홀 내에 900~1100Å의 두께만큼 잔류될 때까지 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 1 항에 있어서, 상기 퓨즈 형성 단계는
    전체 표면 상부에 알루미늄층을 형성하는 단계; 및
    상기 알루미늄층을 선택적으로 식각하여 상기 도전막을 노출시키는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 반도체 기판의 블로윙 예정영역 상에 형성된 제 1 퓨즈;
    상기 제 1 퓨즈의 길이방향으로 상기 제 1 퓨즈와 이격되어 형성된 제 2 퓨즈;
    상기 제 1 퓨즈로부터 상기 제 2 퓨즈까지 이르는 영역의 하부에 위치하는 콘택홀; 및
    상기 콘택홀의 일부 및 측벽에 형성되어, 상기 제 1 및 제 2 퓨즈를 전기적으로 연결시키는 도전막
    을 포함하는 것을 특징으로 하는 반도체 소자.
  9. 제 8 항에 있어서, 상기 도전막은 'U'자 형태를 갖는 것을 특징으로 하는 반도체 소자.
KR1020070137981A 2007-12-26 2007-12-26 반도체 소자 및 그 형성방법 KR100972917B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070137981A KR100972917B1 (ko) 2007-12-26 2007-12-26 반도체 소자 및 그 형성방법
US12/117,423 US7713793B2 (en) 2007-12-26 2008-05-08 Fuse of semiconductor device and method for manufacturing the same
US12/729,959 US7973341B2 (en) 2007-12-26 2010-03-23 Fuse of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137981A KR100972917B1 (ko) 2007-12-26 2007-12-26 반도체 소자 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20090070095A KR20090070095A (ko) 2009-07-01
KR100972917B1 true KR100972917B1 (ko) 2010-08-03

Family

ID=40797117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137981A KR100972917B1 (ko) 2007-12-26 2007-12-26 반도체 소자 및 그 형성방법

Country Status (2)

Country Link
US (2) US7713793B2 (ko)
KR (1) KR100972917B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051176B1 (ko) 2009-07-08 2011-07-21 주식회사 하이닉스반도체 고집적 반도체 장치를 위한 퓨즈 구조

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778872A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 半導体集積回路
KR20000077334A (ko) * 1999-05-21 2000-12-26 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 퓨즈 구조물 및 그 제조방법
KR20070077382A (ko) * 2006-01-23 2007-07-26 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성방법
KR100871389B1 (ko) 2007-10-05 2008-12-02 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362666A (en) * 1992-09-18 1994-11-08 Micron Technology, Inc. Method of producing a self-aligned contact penetrating cell plate
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
KR100534096B1 (ko) * 2003-06-24 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778872A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 半導体集積回路
KR20000077334A (ko) * 1999-05-21 2000-12-26 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 퓨즈 구조물 및 그 제조방법
KR20070077382A (ko) * 2006-01-23 2007-07-26 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성방법
KR100871389B1 (ko) 2007-10-05 2008-12-02 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051176B1 (ko) 2009-07-08 2011-07-21 주식회사 하이닉스반도체 고집적 반도체 장치를 위한 퓨즈 구조

Also Published As

Publication number Publication date
US7973341B2 (en) 2011-07-05
US20090166801A1 (en) 2009-07-02
US20100176911A1 (en) 2010-07-15
US7713793B2 (en) 2010-05-11
KR20090070095A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
KR100972917B1 (ko) 반도체 소자 및 그 형성방법
KR100745910B1 (ko) 반도체 소자의 퓨즈 형성방법
US8642399B2 (en) Fuse of semiconductor device and method of forming the same
US20060237818A1 (en) Fuse structure of semiconductor device and method for fabricating same
US7863177B2 (en) Fuse in a semiconductor device and method for fabricating the same
KR101177483B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR100967047B1 (ko) 반도체 소자의 제조방법
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
KR20080008046A (ko) 반도체 소자의 퓨즈 형성방법
KR100909755B1 (ko) 반도체소자의 퓨즈 및 그 형성방법
US20090174028A1 (en) Fuse in a Semiconductor Device and Method for Forming the Same
KR20100002673A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
US8441096B2 (en) Fuse of semiconductor device and method for forming the same
KR101102048B1 (ko) 반도체 소자의 퓨즈 및 그 제조 방법
KR20090076132A (ko) 반도체 소자의 제조방법
KR100792442B1 (ko) 퓨즈 패턴을 구비하는 반도체 소자 및 그의 제조방법
KR20100039038A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR20090088678A (ko) 퓨즈 및 그 제조 방법
KR20090070096A (ko) 반도체 소자의 제조방법
KR20080017638A (ko) 반도체 소자의 퓨즈 및 이를 이용한 반도체 소자의 리페어방법
KR20100047608A (ko) 반도체 소자의 제조 방법
KR20080003507A (ko) 반도체 소자의 퓨즈박스 형성 방법
KR20100074992A (ko) 반도체소자의 퓨즈 및 그 형성방법
KR20030059446A (ko) 반도체 소자의 퓨즈박스 형성방법
KR20100086845A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 9