KR20030059446A - 반도체 소자의 퓨즈박스 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 퓨즈박스를 형성할 때, 웨이퍼 위치에 관계없이 퓨즈상부의 절연층이 균일하게 남도록 하는 퓨즈박스 제조방법을 제공하기 위한 것으로, 이를 위한 본 발명의 일측면에 따르면 퓨즈가 형성된 기판에 제1 절연막을 형성하는 단계; 상기 퓨즈가 형성된 영역의 상기 제1 절연막 상부에 베리어메탈을 형성하는 단계; 상기 베리어메탈이 덮도록 제2 절연막을 기판 전면에 형성하는 단계; 상기 베리어메탈을 식각정지층으로 하여, 상기 베리어메탈의 상부의 상기 제2 절연막을 선택적으로 식각하는 단계; 상기 베리어 메탈을 제거하는 단계; 및 상기 퓨즈상부에 일정한 두께의 상기 제1 절연막이 남도록, 상기 제1 절연막을 식각하는 단계를 포함하는 퓨즈박스 제조 방법이 제공된다.

Description

반도체 소자의 퓨즈박스 형성방법{Method for fabricating fuse box in semiconductor device}

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 리페어 퓨즈 박스(repair fuse box) 식각 공정에 관한 것이다.

반도체 소자 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 소자 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다.

따라서, 현재는 메모리 내에 미리 설치해둔 예비 메모리 셀(이하 리던던시(redundancy) 셀이라 함)을 이용하여 불량 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.

리던던시 셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다스페어 로우(spare low)와 스페어 칼럼(spare column)을 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완해 주는 방식으로 진행되는데, 이를 구체적으로 기술하면 다음과 같다.

즉, 웨이퍼 가공 완료후 테스트를 통해 불량 메모리 셀을 골라내면 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에 불량 라인에 해당하는 어드레스 신호가 입력되면 이 대신 예비 라인으로 선택이 바뀌게 되는 것이다. 이 프로그램 방식 중의 하나가 바로 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인데, 이렇게 레이저의 조사에 의해 끊어지는 배선을 퓨즈라인이라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라 한다.

반도체 소자의 결함(Fail)이 발생한 경우에 결함이 발생한 부분을 리페어하기 위하여 퓨즈를 사용하고 있는데, 퓨즈는 추가적인 공정으로 따로 형성하는 것은 아니고 비트 라인(Bit Line) 또는 워드 라인(Word line)를 이루는 도전층(예컨대 폴리실리콘)을 이용하여 형성한다. 통상, 리페어 퓨즈 박스 영역 상부의 절연막의 일부를 반도체 소자의 패드(Pad) 식각과 함께 식각하고 있기 때문에 패드/리페어 식각이라 한다.

도1은 종래의 반도체 소자 특히, 다층 금속 배선구조를 채택한 반도체 메모리 소자의 셀 일부와 그 퓨즈부를 도시한 단면도이다.

도1의 왼쪽 부분은 셀 어레이 영역을 도시한 것으로서, 셀 어레이 영역은 게이트전극(14), 소오스(16), 드레인(18)으로 이루어진 트랜지스터와 제1 전극(30),유전체(32), 제2 전극(34)으로 이루어진 커패시터에 의해 메모리 셀이 구성되고, 다층 금속 배선(38, 42)을 구성하는 도전층들 간에는 층간절연막들(20, 26, 36, 40)이 형성된다. 최종 금속배선(42)이 완료되면 패시베이션막(44)이 그 상부에 형성된다.

또한, 도1의 오른쪽 부분은 퓨즈부를 도시한 것으로서, 트랜지스터의 드레인 영역(16)과 비트라인 컨택(22)에 의해 연결되는 비트라인(24)이 퓨즈라인을 구성하게 된다. 퓨즈라인(24) 상부에 적층된 층간절연막(36, 40) 및 패시베이션막(44)을 소정의 폭으로 식각하면 퓨즈 박스(50)가 형성된다. 이 퓨즈 박스(50)를 통하여 레이저가 조사되고 그 하부의 퓨즈라인(비트라인,24)이 끊어지게 된다.

여기서, 편의상 각각의 층간절연막들(20, 26, 36, 40)은 각각 하나의 층으로 도시하였지만 실제로는 여러 층의 절연막들이 적층된 막으로 이루어질 수 있다. 또한, 트랜지스터의 드레인 영역(18)과 커패시터의 제1 하부전극(30)을 전기적으로 연결하는 컨택(19)은, 비트라인(24)과는 다른 평면상에 존재하는 것으로 서로 만나지 않는다.

아울러, 여기서 비트라인(24)이 퓨즈라인이 되는 것으로 도시되고 설명되지만, 앞에서 상술한 바와 같이 퓨즈라인은 비트라인에 한하지 않고, 예컨대, 워드라인(14)이 될수도 있고, 메모리 소자가 아닌 다른 반도체 소자에서는 다른 배선이 될 수도 있다. 이러한 사항들은 추후에 후술되는 본 발명의 실시예에도 그대로 적용된다.

반도체 소자의 결함이 발생한 경우에 레이저를 이용하여 퓨즈를 절단하게 되는데, 레이저에 의한 퓨즈라인(24)의 절단이 용이하게 이루어지기 위해서는 퓨즈박스(50)를 형성하고 난 뒤 퓨즈라인(24)의 상부에 남아있는 절연막(도1에서는 26)이 일정 두께를 유지하는 것이 중요하다.

현재 반도체 소자의 퓨즈박스 형성을 위해 퓨즈라인 상부에 남기는 층간절연막(26)의 두께는 5000Å로 진행하고 있으나, 페시베이션막(44) 형성 공정후 약 27000Å 정도의 두께를 갖게 되는데, 이 때 여러층이 형성되며 발생하는 두께의 변화가 웨이퍼상의 위치에 따라 항상 존재하며, 이로 인해 퓨즈박스(50)의 형성할 대의 식각시 퓨즈라인(26) 위에 남는 층간절연막(26)의 두꼐는 심한 편차를 갖게 된다.

도2는 퓨즈박스를 형성하기 위한 패드/리페어 식각할 때의 차이를 웨이퍼상에서 나타내는 도면이다. 도2를 참조하여 살펴보면, 패드/리페어 식각후 퓨즈박스에 남아있는 절연막이 얇은 Rox(남아있는 Oxide)와 두꺼운 Rox가 있음을 알 수 있다.

또한, 도3은 도2의 웨이퍼 각 부분별로 퓨즈박스를 형성하기 위한 패드/리페어 식각할 때의 퓨즈상부에 남아있는 절연막의 두께를 나타내는 표이며, 도4는 도3의 도표를 나타내는 그래프이다.

도3 내지 도2를 참조하여 살펴보면, 웨이퍼상에서 위치에 따라 패드/리페어 식각후 퓨즈박스에 남아있는 절연막의 편차가 심한 것을 알 수 있다.

퓨즈박스에 남아있는 절연막의 두께가 다르게 되면, 이후에 일정한 에너지를 가지고 퓨즈라인을 절단할 때에 오류가 발생하게 되는데, 도5a와 도5b에 각각 퓨즈라인을 절단공정에 성공했을 때와 실패했을 때가 나타나 있다. 이는 반도체 소자의 수율향상에 문제점을 가지게 된다.

본 발명은 반도체 소자의 퓨즈박스를 형성할 때, 웨이퍼 위치에 관계없이 퓨즈상부의 절연층이 균일하게 남도록 하는 퓨즈박스 제조방법을 제공함을 목적으로 한다.

도1은 종래 기술에 의한 반도체 소자에서 퓨즈박스를 나타내는 공정단면도.

도2는 퓨즈박스를 형성하기 위한 패드/리페어 식각할 때의 차이를 웨이퍼상에서 나타내는 도면.

도3은 도2의 웨이퍼 각 부분별로 퓨즈박스를 형성하기 위한 패드/리페어 식각할 때의 퓨즈상부에 남아있는 절연막의 두께를 나타내는 표.

도4는 도3의 도표를 나타내는 그래프.

도5a 내지 도5b는 일정한 에너지를 가지고 퓨즈를 전달시킨 것을 나타내는 전자현미경 사진.

도6a 내지 도6c는 본 발명의 바람직한 일실시예에 따른 퓨즈박스 제조방법을 나타내는 도면.

* 도면의 주요 부분에 대한 부호 설명

100 : 기판

101 : 퓨즈

102 : 층간절연막

103 : 베리어 메탈

104 : 콘택플러그

105 : 마스크패턴

106 : 페시베이션막

110 : 퓨즈박스

상기의 목적을 달성하기 위하여, 이를 위한 본 발명의 일측면에 따르면 퓨즈가 형성된 기판에 제1 절연막을 형성하는 단계; 상기 퓨즈가 형성된 영역의 상기 제1 절연막 상부에 베리어메탈을 형성하는 단계; 상기 베리어메탈이 덮도록 제2 절연막을 기판 전면에 형성하는 단계; 상기 베리어메탈을 식각정지층으로 하여, 상기 베리어메탈의 상부의 상기 제2 절연막을 선택적으로 식각하는 단계; 상기 베리어 메탈을 제거하는 단계; 및 상기 퓨즈상부에 일정한 두께의 상기 제1 절연막이 남도록, 상기 제1 절연막을 식각하는 단계를 포함하는 퓨즈박스 제조 방법이 제공된다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도6a 내지 도6c는 본 발명의 바람직한 일실시예에 따른 퓨즈박스 제조방법을 나타내는 도면이다.

도6a을 참조하여 살펴보면, 퓨즈라인(110)이 형성된 기판(100)에 층간절연층(101)을 형성한다. 여기서 퓨즈라인은 워드라인(101')을 형성할 때에 같이 패터닝하여 형성된 것이다. 전술한 바와 같이 퓨즈라인은 공정을 추가하여 형성하는 것이 아니고, 워드라인이나 비트라인 또는 기타의 도전성막을 패터닝 할 때에 퓨즈박스가 형성될 영역에 동시에 패터닝하게 된다.

이어서 층간절연막(101)을 선택적으로 식각하여 콘택홀을 형성하고, 콘택홀을 포함하는 기판 전역에 베리어메탈(103)을 형성하고, 베리어메탈(103) 상부에 메탈베선을 위한 금속막(104)을 콘택홀이 매립되도록 형성하고, 금속막(104)을 식각하여 패턴을 형성한다. 여기서 콘택 플러그로 텅스텐플러그를 사용할 경우에도, 베리어메탈을 형성하고, 이후 텅스텐 블랭킷 식각을 진행하여 퓨즈부 영역에만 베리어 메탈을 남겨둘 수 있다.

이 때 베리어 메탈(103)위에서 식각이 중지되도록하여 기판 전면에 베리어 메탈(103)은 남겨둔다. 이어서 네거티브(Negative) 감광막(105)을 이용하여 리페어 마스크패턴(105)을 형성한다.

이어서 도6b를참조하여 살펴보면, 리페어 마스크패턴(105)을 이용하여 퓨즈부영역에만 베리어메탈(103)을 남겨두고, 나머지는 식각한다. 이어서, 페시베이션막(106)을 형성하고, 퓨즈박스 마스크패턴(107)을 이용하여 페시베이션막(106)을 식각한다. 이 때 베리어메탈(103)이 식각정지층으로 작용하여 충분한 과식각공정이가능한다.

이어서, 퓨즈박스 마스크패턴(107)을 이용하여 베레어메탈(103)을 제거하고, 층간절연막(106)을 식각하면, 웨이퍼의 위치에 관계없이 퓨즈 상부의 절연막을 균일하게 제어할 수 있다.

즉, 전술한 바에 의해 패드/리페어 식각을 진행하여 퓨즈 박스를 형성하게 되면, 웨이퍼의 위치에 관계없이 일정한 두께로 퓨즈상부의 절연층을 남기게 되어, 이후 안정된 퓨즈 절단공정을 진행할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해 퓨즈박스을 제조하면, 웨이퍼위치에 관계없이 퓨즈위의 절연막을 균일하게 만들어 반도체 소자의 리페어 수율을 향상시킬 수 있다.

Claims (2)

1. 퓨즈가 형성된 기판에 제1 절연막을 형성하는 단계;

   상기 퓨즈가 형성된 영역의 상기 제1 절연막 상부에 베리어메탈을 형성하는 단계;

   상기 베리어메탈이 덮도록 제2 절연막을 기판 전면에 형성하는 단계;

   상기 베리어메탈을 식각정지층으로 하여, 상기 베리어메탈의 상부의 상기 제2 절연막을 선택적으로 식각하는 단계;

   상기 베리어 메탈을 제거하는 단계; 및

   상기 퓨즈상부에 일정한 두께의 상기 제1 절연막이 남도록, 상기 제1 절연막을 식각하는 단계

   를 포함하는 퓨즈박스 제조 방법.
2. 제 1 항에 있어서,

   상기 퓨즈는 상기 워드라인 또는 비트라인을 사용하거나, 상기 기판에서 사용중인 메탈라인을 사용하는 것을 특징으로 하는 퓨즈박스 제조 방법.