KR20020024919A - 반도체소자의 퓨즈박스 제조 방법 - Google Patents
반도체소자의 퓨즈박스 제조 방법 Download PDFInfo
- Publication number
- KR20020024919A KR20020024919A KR1020000056765A KR20000056765A KR20020024919A KR 20020024919 A KR20020024919 A KR 20020024919A KR 1020000056765 A KR1020000056765 A KR 1020000056765A KR 20000056765 A KR20000056765 A KR 20000056765A KR 20020024919 A KR20020024919 A KR 20020024919A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- insulating film
- line
- manufacturing
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 퓨즈박스를 형성하기 위한 절연막의 과도식각으로 인한 퓨즈의 손상을 방지하는데 적합한 퓨즈박스의 제조 방법에 관한 것으로, 반도체기판상에 다수의 퓨즈라인을 형성하는 단계; 상기 퓨즈라인을 포함한 전면에 제 1 절연막을 형성하는 단계; 상기 퓨즈라인에 레이저빔이 입사되도록 상기 제 1 절연막상에 전도막을 형성하는 단계; 상기 전도막상에 제 2 절연막을 형성하는 단계; 및 상기 전도막을 식각방지막으로 하여 상기 제 2 절연막 및 제 1 절연막을 선택적으로 식각하여 상기 퓨즈라인 상부에 상기 제 1 절연막을 일부 잔류시키는 단계를 포함하여 이루어진다.
Description
본 발명은 메모리소자의 제조 방법에 관한 것으로, 두꺼운 절연막의 식각으로 인한 잔류절연막의 불균일성을 감소시키기 위한 메모리소자의 퓨즈박스(Fuse box) 제조 방법에 관한 것이다.
일반적으로 반도체 장치 제조를 위한 설계시 수율을 증가시키기 위한 목적으로, 결함있는 소자 또는 회로를 대체하기 위하여 여분의 회로를 메모리 설계시 부가한다. 상기 여분의 회로는 메모리 어레이(Memory array)에 인접하여 형성되는 예비의 로 및 칼럼(row and column)으로 이루어지며, 불량 메모리 단위가 발생하면 불량 회로를 구성하는 로 및 칼럼이 예비의로 및 칼럼으로 대체된다.
이러한 불량 메모리의 대체는 메모리 소자에 형성된 퓨즈(Fuse)를 선택적으로 끊음(blowing)으로써 이루어진다. 대체로 퓨즈는 폴리실리콘막으로 형성되며, 과도한 전류를 흘리거나 레이저 빔을 조사하여 퓨즈를 끊는다.
도 1a 및 도1b는 종래기술에 따른 반도체 장치의 퓨즈박스 형성 공정 단면도이다.
도1a는 반도체 기판(11) 상에 폴리실리콘막으로 퓨즈(12)를 형성한 후, 상기 퓨즈(12)를 포함한 전면에 절연막(13) 및 보호막(14)을 형성한다.
도1b는 상기 보호막(14) 및 절연막(13)을 선택적으로 식각하여 레이저로 블로잉(Blowing)을 용이하게 할 수 있도록 퓨즈(12)상에 수백 내지 수천 Å 두께의 절연막(13a)을 잔류시킨다.
이후에 퓨즈 블로잉을 용이하게 하기 위해서 퓨즈(12) 상에 잔류하는절연막(13a) 두께를 균일하게 조절하는 것이 필요하다.
그러나, 퓨즈(12) 상에 형성되는 절연막(13) 및 보호막(14)의 총 두께는 소자에 따라 수만 Å에 달하는데, 그와 같은 두께를 한 번에 식각하여 퓨즈상에 균일한 절연막을 잔류시키는 것이 매우 어렵다.
특히 CMP(Chemial Mechanical Polishing) 공정을 여러 단계에서 적용함에 따라 실리콘산화막 또는 절연막의 두께가 패턴이 없는 넓은 지역에서 매우 두거워지기 때문에 워드라인을 퓨즈로 사용하는 경우 최종적인 금속배선공정 및 보호막 공정이 완료되는 경우 4㎛이상의 두께를 식각해내야만 한다.
이와 같은 경우, 공정시간이 크게 증가하면서 발생할 수 있는 공정 챔버내 조건의 불안정, 웨이퍼별 공정 결과의 재현성 등이 취약해지며, 특히, 공정 조건이 안정된 경우에도 소자의 패턴 양상에 따라 비정상적인 결과를 초래한다.
도 2는 종래기술에 따라 제조된 퓨즈박스를 나타낸 도면으로서, 패턴이 형성되지 않은 퓨즈박스의 가장자리 부분의 식각이 과도하게 이루어져 바깥쪽의 퓨즈라인에 손상이 발생됨을 알 수 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 퓨즈박스 상부의 두꺼운 두께의 절연막을 식각하면서 발생하는 불균일한 식각 특성을 방지하는데 적합한 퓨즈 박스의 제조 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1b는 종래기술에 따른 퓨즈박스의 제조 방법을 도시한 도면,
도 2는 종래기술에 따른 절연막의 과도식각으로 인한 퓨즈라인의 손상을 도시한 도면,
도 3a 내지 도 3b는 본 발명의 일실시예에 따른 퓨즈박스의 제조 방법을 도시한 도면,
도 4는 본 발명의 다른 실시예에 따른 퓨즈박스의 제조 방법을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 퓨즈라인
23 : 제 1 절연막 24 : 식각방지막
25 : 제 2 절연막 26 : 보호막
상기의 목적을 달성하기 위한 본 발명의 퓨즈박스의 제조 방법은 반도체기판상에 다수의 퓨즈라인을 형성하는 단계; 상기 퓨즈라인을 포함한 전면에 제 1 절연막을 형성하는 단계; 상기 퓨즈라인에 레이저빔이 입사되도록 상기 제 1 절연막상에 전도막을 형성하는 단계; 상기 전도막상에 제 2 절연막을 형성하는 단계; 및 상기 전도막을 식각방지막으로 하여 상기 제 2 절연막 및 제 1 절연막을 선택적으로 식각하여 상기 퓨즈라인 상부에 상기 제 1 절연막을 일부 잔류시키는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3b는 본 발명의 일실시예에 따른 퓨즈박스의 제조 방법을 도시한 도면이다.
도 3a에 도시된 바와 같이, 반도체기판(21)상에 폴리실리콘을 형성한 후, 상기 폴리실리콘을 선택적으로 패터닝하여 다수의 퓨즈라인(22)을 형성한다.
이어서, 상기 퓨즈라인(22)을 포함한 전면에 제 1 절연막(23)을 형성한 후, 상기 제 1 절연막(23)을 평탄화시키고, 상기 평탄화된 제 1 절연막(23)상에 전도층을 형성한다. 이 때, 상기 전도라인은 폴리실리콘, 실리사이드막 또는 이들의 적층막을 이용한다.
이어서 상기 전도라인을 선택적으로 제거하여 퓨즈박스의 가장자리 부분에식각방지막(24)을 형성한다. 이 때, 상기 식각방지막(24)은 최외각 퓨즈라인 상부의 제 1 절연막상에만 형성되는데, 상기 최외각 퓨즈라인에 레이저빔이 입사되도록 상기 최외각 퓨즈라인과 엇갈리게 형성된다.
도 3b에 도시된 바와 같이, 상기 식각방지막(24)을 포함한 전면에 제 2 절연막(25) 및 보호막(26)을 형성한 후, 상기 식각방지막(24)을 식각정지층으로 하여 상기 보호막(25) 및 제 2 절연막(25)을 식각하여 퓨즈박스를 오픈시킨다.
이 때, 상기 퓨즈라인(22) 상부에 제 2 절연막(25)이 잔류하지 않도록 과도식각을 하며, 상기 퓨즈라인(22) 상부에는 제 1 절연막(23)이 소정 두께만큼 균일하게 잔류하여 레이저를 이용한 리페어(Repair)를 적용하는 경우에 퓨즈라인(22) 상부에 레이저 빔을 안전하게 적용할 수 있다.
또한, 퓨즈라인(22)의 바로 윗부분은 레이저 빔이 입사될수 있도록 전도체 등의 불투명한 막이 없어야 하므로 퓨즈라인(22)의 상부에는 식각방지막(24)이 형성되지 않는다.
상기와 같은 제 1 실시예에서, DRAM의 경우에는 상기 퓨즈라인(22)을 트랜지스터의 게이트 전극 또는 워드라인 형성단계에서 형성하고, 상기 식각방지막(24)은 비트라인, 캐패시터의 하부전극 또는 캐패시터의 상부전극 형성 단계에서 형성한다.
그리고 SRAM 또는 플래시 메모리(Flash memory) 소자 제조 공정의 경우에는 퓨즈(22) 형성과 보호막(26) 형성 중간에 증착되는 임의의 폴리실리콘막으로 상기 식각정지막을 형성할 수 있다.
상술한 바와 같이 퓨즈박스의 최외각 퓨즈라인의 바깥쪽 상부에 식각방지막으로서 전도라인을 형성하는데, 이러한 전도라인은 회로를 형성하지 않고 퓨즈박스의 최외각 지역의 과도한 식각을 방지하면서 절연막의 불균일한 두께 형성을 감소시킨다.
도 4는 본 발명의 제 2 실시예에 따른 퓨즈박스의 제조 방법을 도시한 도면으로서, 폴리실리콘으로 이루어지는 식각방지막(24a)을 퓨즈라인(22)들 사이의 절연막상에 형성하므로써 즉, 상기 퓨즈라인(22)과 엇갈리게 형성하므로써 레이저 빔의 입사를 막지 않으면서 후속 퓨즈박스 형성시 부분적으로 절연막의 식각속도를 늦추어 퓨즈라인(22)상부에 소정 두께의 절연막을 균일하게 잔류시킨다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 퓨즈박스의 제조 방법은 퓨즈박스의 최외각 퓨즈라인 상부 또는 각 퓨즈라인들 사이의 절연막상에 식각방지막으로서 전도라인을 형성하므로써, 리페어를 위한 레이저빔의 입사를 막지 않으면서 최외각 지역의 절연막의 과도 식각을 방지하고 각 퓨즈라인 상부에 균일한 절연막을 잔류시킬 수 있는 효과가 있다.
Claims (5)
- 반도체소자의 퓨즈박스 제조 방법에 있어서,반도체기판상에 다수의 퓨즈라인을 형성하는 단계;상기 퓨즈라인을 포함한 전면에 제 1 절연막을 형성하는 단계;상기 퓨즈라인에 레이저빔이 입사되도록 상기 제 1 절연막상에 전도막을 형성하는 단계;상기 전도막상에 제 2 절연막을 형성하는 단계; 및상기 전도막을 식각방지막으로 하여 상기 제 2 절연막 및 제 1 절연막을 선택적으로 식각하여 상기 퓨즈라인 상부에 상기 제 1 절연막을 일부 잔류시키는 단계를 포함하여 이루어짐을 특징으로 하는 반도체소자의 퓨즈박스 제조 방법.
- 제 1 항에 있어서,상기 퓨즈라인 상부에 상기 제 2 절연막이 잔류하는 것을 방지하기 위해 과도식각을 실시하는 것을 특징으로 하는 반도체소자의 퓨즈박스 제조 방법.
- 제 1 항에 있어서,상기 퓨즈라인 및 전도막은 폴리실리콘, 실리사이드 또는 폴리실리콘과 실리사이드의 적층막으로 형성되는 것을 특징으로 하는 반도체소자의 퓨즈박스 제조 방법.
- 제 1 항에 있어서,상기 전도막은 상기 다수개의 퓨즈라인과 엇갈리게 각각 형성되거나, 또는 상기 퓨즈라인 중 최외각 퓨즈라인 상부의 제 1 절연막상에만 형성되는 것을 특징으로 하는 반도체소자의 퓨즈박스 제조 방법.
- 제 4 항에 있어서,상기 최외각 퓨즈라인 상부의 제 1 절연막상에만 형성되는 전도막은 상기 퓨즈라인에 레이저빔이 입사되도록 상기 퓨즈라인과 엇갈리게 형성되는 것을 특징으로 하는 퓨즈박스 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000056765A KR20020024919A (ko) | 2000-09-27 | 2000-09-27 | 반도체소자의 퓨즈박스 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000056765A KR20020024919A (ko) | 2000-09-27 | 2000-09-27 | 반도체소자의 퓨즈박스 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020024919A true KR20020024919A (ko) | 2002-04-03 |
Family
ID=19690708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000056765A KR20020024919A (ko) | 2000-09-27 | 2000-09-27 | 반도체소자의 퓨즈박스 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020024919A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790976B1 (ko) * | 2005-12-29 | 2008-01-03 | 삼성전자주식회사 | 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법 |
| KR100904478B1 (ko) * | 2002-12-30 | 2009-06-24 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
-
2000
- 2000-09-27 KR KR1020000056765A patent/KR20020024919A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904478B1 (ko) * | 2002-12-30 | 2009-06-24 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
| KR100790976B1 (ko) * | 2005-12-29 | 2008-01-03 | 삼성전자주식회사 | 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000022792A (ko) | 반도체 집적회로장치와 그 제조방법 | |
| US6562674B1 (en) | Semiconductor integrated circuit device and method of producing the same | |
| US6174753B1 (en) | Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation | |
| KR100567020B1 (ko) | 복합 반도체 메모리장치의 패드 및 퓨즈 개방 방법 | |
| KR20020024919A (ko) | 반도체소자의 퓨즈박스 제조 방법 | |
| KR100780649B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR100303317B1 (ko) | 반도체 장치의 퓨즈박스 형성 방법 | |
| KR100853478B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6458709B2 (en) | Method for fabricating a repair fuse box for a semiconductor device | |
| KR100334970B1 (ko) | 반도체소자의 퓨즈 제조방법 | |
| KR20020027696A (ko) | 퓨즈박스의 제조 방법 | |
| KR100305074B1 (ko) | 반도체 소자의 리페어용 퓨즈박스 형성방법 | |
| KR100416836B1 (ko) | 반도체 소자의 안티 퓨즈 형성 방법 | |
| KR20010038436A (ko) | 비트 라인 퓨즈 오픈 방법 | |
| KR20070055243A (ko) | 반도체 소자의 오버레이 패턴 형성방법 | |
| KR100934844B1 (ko) | 반도체 소자 및 그 형성방법 | |
| KR19990043724A (ko) | 반도체소자의 제조방법 | |
| KR100252887B1 (ko) | 반도체소자의 제조방법 | |
| KR100402935B1 (ko) | 반도체 장치 제조 방법 | |
| KR100843903B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020024460A (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR100876832B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100217920B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR20050074083A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR20010056779A (ko) | 금속을 이용한 반도체 소자의 퓨즈 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |