KR100790976B1

KR100790976B1 - 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법

Info

Publication number: KR100790976B1
Application number: KR1020050133028A
Authority: KR
Inventors: 방광규; 이건구; 김정규
Original assignee: 삼성전자주식회사
Priority date: 2005-12-29
Filing date: 2005-12-29
Publication date: 2008-01-03
Also published as: US20070152297A1; KR20070070455A; US7605444B2

Abstract

레이저 블로잉으로 인한 손상을 방지할 수 있고, 동시에 퓨즈 사이의 크로스 토크를 줄일 수 있는 퓨즈 박스 및 그 제조방법을 개시한다. 레이저 블로잉에 의한 퓨즈 오픈이 일어나는 퓨즈 오픈 영역과 퓨즈 오픈이 일어나지 않는 퓨즈 다발 영역을 가진 퓨즈 박스에서, 퓨즈 다발 영역의 퓨즈 중 퓨즈 오픈 영역에 가장 인접한 바깥 퓨즈에만 금속막과 절연막으로 이루어진 캐핑막을 구비하도록 한다. 이에 의하여, 퓨즈 오픈 영역의 레이저 블로잉으로 인한 영향을 줄이는 한편, 퓨즈 라인과 그 사이의 절연막이 기생 커패시터를 형성하여 커패시티브 커플링이 일어나는 것을 방지할 수 있다. 따라서 커패시티브 커플링에 의한 크로스 토크를 방지함으로써 퓨즈 회로의 신뢰성을 높일 수 있다. 한편, 퓨즈 다발 영역의 하부층에 하부 퓨즈를 배치하여 퓨즈 박스를 두 층으로 구성할 수 있다.

퓨즈 박스, 퓨즈 오픈, 레이저 블로잉, 크로스 토크

Description

레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수 있는 퓨즈 박스 및 그 형성방법{Fuse able to reduce damage induced by laser blowing and cross talk and method for manufacturing the same}

도 1은 레이저 블로잉에 의한 퓨즈 오픈시 인접 퓨즈 라인이 브리지된 불량을 찍은 사진이다.

도 2는 캐핑막이 형성된 퓨즈 라인들의 단면사진이다.

도 3은 퓨즈 사이의 거리에 따라 퓨즈 패턴 사이에 형성되는 커패시터의 커패시턴스 값을 측정한 그래프이다.

도 4는 본 발명의 일실시예에 따른 퓨즈 박스의 평면도이다.

도 5는 도 4의 Ⅰ-Ⅰ' 선의 단면도이다.

도 6a 내지 도 6g는 본 발명의 일실시예에 따른 퓨즈 박스를 형성하는 방법을 설명하기 위하여 공정 단계 별로 나타낸 단면도들이다.

도 7은 본 발명의 다른 실시예에 따른 퓨즈 박스의 단면도이다.

<도면의 주요 부분에 대한 간단한 설명>

100 : 반도체 기판 111a : 오픈 영역 퓨즈

111b : 다발 영역 퓨즈 111b' : 다발 영역의 바깥 퓨즈

120 : 제1 절연막 121 : 제1 절연막 패턴

130 : 제2 금속막 131 : 제2 금속막 패턴

140 : 제2 절연막 150 : 퓨즈 캐핑막

본 발명은 반도체 장치에 관한 것으로, 특히 퓨즈 박스 및 그의 제조 방법에 관한 것이다.

반도체 메모리 소자가 점차 고집적화되고 그 저장 용량이 점차 커짐에 따라 반도체 소자 제조 공정 중 메모리 셀의 결함 발생 가능성이 커지고 있으며, 이는 제품 생산 수율 저하를 초래할 수 있다. 이와 같은 반도체 메모리 소자의 고집적화에 따른 수율 저하를 개선하기 위한 대표적인 시도로서 리던던시(redunduncy) 회로를 사용하는 기술이 널리 이용되고 있다. 소정의 테스트에 의하여 불량이 발생한 메인 셀을 찾아내면, 퓨즈 박스 내의 해당 퓨즈를 선별하여 오픈함으로써 리던던시 회로에 의하여 메인 셀 주변에 마련되어 있는 리던던시 셀이 결함있는 메인 셀을 대체하도록 한다. 상기 퓨즈 오픈은 레이저 블로잉에 의하여 수행된다. 그런데 반도체 소자의 고집적화에 따라 퓨즈 사이즈와 퓨즈간 피치(pitch)도 점차 작아지고 있어 퓨즈 오픈시 인접 퓨즈의 손상이 발생할 수 있다.

도 1은 레이저 블로잉에 의한 퓨즈 오픈시 인접 퓨즈 라인이 브리지된 불량을 찍은 사진이다. 퓨즈 박스 내에서 레이저로 퓨즈가 오픈되는 부분인 오픈 영역(10a)의 퓨즈의 간격은 넓게 하고 오픈되지 않는 인접 다발 영역(10b)의 퓨즈들 사 이의 간격을 좁게 하여 퓨즈 밀도를 높이고 있다. 그런데 레이저 블로잉에 의한 퓨즈 오픈시 발생한 열로 인하여 인접하는 다발 영역(10b)의 퓨즈들이 용융되어 도 1의 점선으로 표시한 바와 같이 브리지되어 있다.

퓨즈 오픈시 발생하는 열에 의하여 인접하는 퓨즈들이 영향을 받지 않도록 퓨즈들을 감싸는 캐핑막을 형성하는 방법이 제안되었다. 도 2는 캐핑막(20)이 형성된 퓨즈 라인들(10)의 단면사진이다. 상기 캐핑막(20)은 금속막(24)과 절연막(22)으로 이루어져 있다. 그런데 상기 캐핑막(20)의 절연막(22)과 금속인 퓨즈 라인(10)이 커패시터를 형성하여 커패시티브 크로스 토크(capacitive cross talk)를 발생시킬 수 있다. 커패시티브 크로스 토크가 발생하면 퓨즈를 통하여 신호가 제대로 전달되지 않을 수 있고, 따라서 결함이 발생한 셀이 리던던시 셀에 의하여 제대로 대체되지 않는 문제가 발생할 수 있다.

본 발명의 목적은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 레이저 블로잉에 의한 인접 다발 영역의 퓨즈들의 손상을 방지하면서 동시에 다발 영역의 퓨즈 간 크로스 토크를 방지할 수 있는 퓨즈 박스를 제공하는데 있다.

본 발명의 다른 목적은 레이저 블로잉에 의한 인접 퓨즈의 손상을 방지하면서 동시에 퓨즈 간 크로스 토크를 방지할 수 있는 퓨즈 박스를 형성하는 방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 퓨즈 박스는 복수 개의 퓨즈 로 이루어진 제1 퓨즈 영역 및 상기 제1 퓨즈 영역에 인접하며, 복수 개의 다른 퓨즈로 이루어지고 상기 다른 퓨즈 사이의 간격이 상기 제1 퓨즈 영역보다 좁은 제2 퓨즈 영역을 포함하며, 상기 제2 퓨즈 영역의 퓨즈 중 상기 제1 퓨즈 영역과 인접한 가장 바깥쪽 퓨즈의 상면과 측면을 둘러싸도록 캐핑막이 형성되어 있는 구조를 갖는다.

상기 캐핑막은 상기 제2 퓨즈 영역의 상기 가장 바깥쪽 퓨즈의 상면과 측면을 둘러싼 절연막; 및 상기 절연막 상면의 금속막을 포함하여 이루어지는 것이 바람직하다.

상기 제1 퓨즈 영역과 상기 제2 퓨즈 영역이 배치된 층의 아래에 하부 퓨즈 패턴을 더 포함할 수 있다.

상기 다른 목적을 달성하기 위하여, 본 발명에 따른 퓨즈 박스를 형성하는 방법은 반도체 기판 위에 복수 개의 퓨즈로 이루어진 제1 퓨즈 영역; 및 상기 제1 퓨즈 영역에 인접하며, 복수 개의 다른 퓨즈로 이루어지고 상기 다른 퓨즈 사이의 간격이 상기 제1 퓨즈 영역보다 좁은 제2 퓨즈 영역;을 포함하는 퓨즈 패턴을 형성하는 단계; 상기 퓨즈 패턴 위의 제1 절연막을 형성하는 단계; 상기 절연막 위에 제1 물질막을 형성하고 상기 제2 퓨즈 영역의 퓨즈 중 상기 제1 퓨즈 영역과 인접한 가장 바깥쪽 퓨즈에 캐핑막을 형성할 수 있도록 패터닝하여 제1 물질막 패턴을 형성하는 단계; 상기 제1 물질막 패턴 위에 제2 절연막을 형성하는 단계; 및 상기 제2 절연막과 상기 제1 절연막을 선택적으로 식각하여 상기 제1 퓨즈 영역과 상기 제2 퓨즈 영역의 퓨즈를 노출시키되, 상기 제2 퓨즈 영역의 퓨즈 중 상기 제1 퓨즈 영역과 인접한 가장 바깥쪽 퓨즈의 상면과 측면은 상기 제1 물질막 패턴과 상기 제1 물질막 패턴 아래의 상기 제1 절연막 패턴으로 이루어진 캐핑막으로 둘러싸이는 패턴을 형성하는 단계;를 포함한다.

상기 퓨즈 패턴은 금속막으로 형성하는 것이 바람직하다.

상기 제1 물질막은 금속막으로 형성하는 것이 바람직하다.

상기 퓨즈 패턴은 제1 금속 배선 패턴과 동시에 형성하는 것이 바람직하다.

상기 제1 물질막 패턴은 제2 금속 배선 패턴과 동시에 형성하는 것이 바람직하다.

상기 제1 퓨즈 영역 및 상기 제2 퓨즈 영역을 포함하는 퓨즈 패턴을 형성하기 전에, 다른 퓨즈 패턴을 형성하는 단계; 및 상기 다른 퓨즈 패턴 위에 절연막을 형성하는 단계를 더 포함할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장되어 있다.

도 3은 본 발명의 실시예에 적용되는 원리를 살펴보기 위하여, 퓨즈 사이의 거리에 따라 퓨즈 패턴 사이에 형성되는 커패시터의 커패시턴스 값을 측정한 그래프이다. 도 3에서, ■는 퓨즈 사이와 퓨즈 위를 덮는 절연막이 형성되어 있지 않 은 경우이고, ★은 퓨즈 사이와 퓨즈 위를 덮는 PE-TEOS가 형성되어 있는 경우이고, ●은 퓨즈 사이와 퓨즈 위를 덮는 SiN이 형성되어 있는 경우이다. 도 3에 보이는 바와 같이 모든 경우에 대하여 퓨즈 사이의 거리가 줄어들수록 커패시턴스 값이 커진다. 이것은 커피시터의 전극 사이의 거리가 줄어들수록 커패시턴스의 값이 커지는 것을 반영한다. 또한, 퓨즈 사이에 절연막이 형성되어 있지 않은 경우(■), 퓨즈 사이에 PE-TEOS가 형성되어 있는 경우(★), 퓨즈 사이에 SiN이 형성되어 있는 경우(●)의 순서로 커패시턴스의 값이 크게 나타난다. 이것은 유전상수의 값이 공기(1) < PE-TEOS(3.9) < SiN(7.5)의 순서로 커지는 것을 반영한다.

도 3의 결과를 바탕으로 본 발명에서는 레이저 오픈이 일어나는 넓은 간격의 퓨즈 오픈 영역과 그에 인접한 조밀한 간격의 퓨즈 다발 영역을 갖는 퓨즈 박스에서, 레이저 블로잉으로부터 다발 영역의 퓨즈를 보호하기 위한 캐핑막을 퓨즈 다발 영역 내의 퓨즈 중 상기 퓨즈 오픈 영역에 가장 인접한 퓨즈에만 캐핑막을 형성한다. 따라서 퓨즈 다발 영역 내의 다른 퓨즈들 사이는 유전 상수가 가장 낮은 공기 중에 노출되도록 한다.

도 4는 본 발명의 일실시예에 따른 퓨즈 박스 내 퓨즈들의 평면도이다. 도 4를 참조하면, 평행하게 달리고 있는 퓨즈들이 퓨즈 사이의 간격이 넓은 오픈 영역(A)과 간격이 좁은 다발 영역(B) 및 오픈 영역(A)에서 다발 영역(B)으로 전이하는 전이 영역(C)으로 구성되며, 상기 오픈 영역(A)과 다발 영역(B)이 상하 좌우로 교대로 반복되면서 배치되어 있다. 상기 오픈 영역(A)은 레이저 블로잉에 의해 퓨즈의 오픈이 일어나는 영역이며, 상기 퓨즈 간격이 좁은 다발 영역(B)은 퓨즈 오픈이 일어나지 않는 영역이다. 상기 다발 영역(B)의 가장 바깥쪽 퓨즈와 전이 영역(C)의 퓨즈들 위에는 캐핑막(150)이 형성되어 있다.

도 5는 도 4의 Ⅰ-Ⅰ'의 단면이다. 도 5를 참조하면, 오픈 영역(A)과 다발 영역(B)의 퓨즈들이 반도체 기판(100) 위에 형성되어 있다. 오픈 영역(A)의 퓨즈들은 모두 공기중에 노출되어 있다. 다발 영역(B)의 가장 바깥 퓨즈들(111b')은 캐핑막(150)으로 둘러싸여 있으며, 상기 캐핑막(150)은 상부의 금속막(131)과 금속막(131) 아래의 절연막(121)으로 구성되어 있다. 이때 가장 바깥 퓨즈들(111b')은 절연막(121)에 의해 덮힌다. 다발 영역(B)의 가장 바깥 퓨즈들(111b')을 제외한 나머지 퓨즈들(111a,111b)은 공기 중에 노출되어 있다.

한편, 레이저 블로잉에 의해 오픈되는 퓨즈의 상면의 프로파일이 편평하지 않고 경사진 경우 다발 영역(B)의 바깥 퓨즈(111b')로 레이저빔이 반사될 수 있고, 레이저 빔의 얼라인이 약간 틀어지면 다발 영역(B)의 바깥 퓨즈(111b') 상면으로 레이저 빔의 영향이 미칠 수 있다. 그런데 퓨즈 오픈시 레이저빔의 영향은 주로 오픈 영역(A)에 인접한 다발 영역(B)의 가장 바깥 퓨즈(111b')에 미치므로 바깥 퓨즈(111b')에만 캐핑막을 형성하여도 레이저 블로잉의 영향으로부터 다발 영역(B)의 퓨즈들을 충분히 보호할 수 있다.

한편, 다발 영역(B)의 바깥 퓨즈(111b')를 제외하고 안쪽 퓨즈들(111b) 사이에 절연막이 형성되어 있지 않으므로, 각각의 퓨즈를 전극으로 하여 형성되는 기생 커패시터의 유전율을 낮추어 커패시턴스 값을 낮출 수 있다. 퓨즈 라인들이 구성하는 기생 커패시터의 커패시턴스 값은 낮춤으로써 커패시티브 커플링을 줄일 수 있다. 이에 따라 퓨즈 사이의 커패시티브 커플링에 의해 퓨즈 신호가 왜곡되어 결함있는 메인 셀을 리던던시 셀로 대체하는 리던던시 회로가 오동작하는 것을 방지할 수 있다. 한편, 도 4에서 전이 영역(C)의 퓨즈 간격은 다발 영역(A)보다 넓으며, 캐핑막(150)으로 둘러싸인 전이 영역(C)의 퓨즈들은 크로스 토크를 발생시키지 않는다.

도 6a 내지 도 6g는 본 발명에 따른 퓨즈 박스를 형성하는 방법의 일실시예를 설명하기 위하여 공정 단계 별로 나타낸 공정 단면도이다.

먼저 도 6a를 참조하면, 반도체 기판(100) 위에 퓨즈를 형성하기 위한 제1 금속막(110)을 형성한다. 상기 금속막(110)은 Al, W, Cu 등으로 형성할 수 있다.

도 6b를 참조하면, 사진 식각 공정에 의하여 상기 금속막(110)으로부터 퓨즈 박스의 퓨즈 패턴(111)을 형성한다. 상기 퓨즈 패턴(111)은 금속 배선, 특히 제1 금속 배선(미도시)을 형성하면서 동시에 형성할 수 있다. 종래에는 반도체 적층구조의 하부의 비트 라인이나 게이트 라인과 함께 퓨즈 박스를 형성하였으나, 고집적화에 따라 퓨즈 박스를 오픈하기 위해 식각해야 할 절연막의 종횡비가 늘어나서 식각이 어려워짐에 따라, 퓨즈 박스를 상부인 금속 배선 층으로 옮겨서 형성하는 것이 유리하다.

앞서 도 4에서 설명한 바와 같이, 퓨즈(111)는 퓨즈 사이의 간격이 넓은 오픈 영역(A)과 퓨즈 사이의 간격이 좁은 다발 영역(B)이 나란하게 배치되도록 패터닝한다. 이때 상기 오픈 영역(A)의 퓨즈 사이의 간격은 약 1.5 ~ 2.5 ㎛ 정도, 상기 다발 영역(B)의 퓨즈 사이의 간격은 약 0.2 ~ 0.7 ㎛ 정도일 수 있다.

도 6c를 참조하면, 퓨즈 패턴(111) 형성 후에 상기 퓨즈 패턴(111)을 덮는 제1 절연막(120)을 형성한다. 상기 제1 절연막(120)은 PE-TEOS와 같은 실리콘 산화막으로 형성할 수 있으며, 저유전율을 갖는 막으로 형성하는 것이 더욱 바람직하다.

도 6d를 참조하면, 제1 절연막(120) 위에 제2 금속배선을 위한 제2 금속막(130)을 형성한다. 상기 제2 금속막(130)은 제2 금속배선 및 다발 영역(B)의 바깥쪽 퓨즈 패턴(111)의 캐핑막으로 사용된다.

도 6e를 참조하면, 사진 식각 공정에 의하여 상기 제2 금속막(130)을 패터닝하여 퓨즈 패턴들(111) 중 다발 영역(B)의 가장 바깥 퓨즈들(111b') 위에 제2 금속막 패턴(131)이 형성되도록 한다. 상기 금속막 패턴(131)은 제2 금속배선 패턴(미도시)과 함께 형성될 수 있다.

도 6f를 참조하면, 제2 금속막 패턴(131) 형성 후 상기 제2 금속막 패턴(131)을 덮는 제2 절연막(140)을 형성한다. 반도체 칩의 모든 금속배선, 본 실시예에서는 제1, 2 금속배선을 형성하여 반도체 장치의 전공정단계를 모두 마치면 테스트를 거쳐 불량셀을 찾아낸다. 상기 불량셀을 리던던시셀로 대체하기 위하여 퓨즈 박스를 오픈하고 해당 퓨즈를 오픈, 즉 커팅해야 한다.

도 6g를 참조하면, 퓨즈 박스 위의 절연막들(120,140)을 식각하여 퓨즈 박스를 오픈한다. 이때 절연막(120,140)이 제거되어 퓨즈 패턴들(111)이 노출된다. 그런데 절연막(120,140) 식각시 제2 금속막 패턴(131)이 마스크 역할을 하여 제2 금속막 패턴(131)과 그 아래의 제1 절연막(121)은 다발 영역(B)의 가장 바깥 퓨즈 들(111b')을 감싸는 캐핑막(150)을 형성한다.

한편, 상기 퓨즈 패턴들(111)은 제1 금속배선(미도시)과 함께 형성되므로 상기 제1 금속배선의 높이를 갖는다. 그런데 상기 제1 금속배선의 높이는 대략 5000Å 정도이며, 이 정도의 높이의 금속 퓨즈를 레이저 블로잉에 의하여 오픈하려면 높은 에너지가 필요하다. 높은 에너지의 레이저 블로잉은 인접 퓨즈에 영향을 미칠 수 있으므로 퓨즈 사이의 간격이 넓어야 한다. 그러나 고집적화에 따라 퓨즈 사이의 거리는 좁아지므로 낮은 에너지의 레이저를 사용하여 퓨즈를 오픈할 수 있으려면 퓨즈의 높이를 낮추어야 한다. 퓨즈의 높이를 낮추는 것은 퓨즈 박스 오픈을 위하여 절연막(120,140)을 제거할 때 과식각에 의한다. 즉, 절연막(120,140)이 모두 제거된 후에도 퓨즈 패턴(111) 아래의 절연막이 어느 정도까지 식각되는 것을 감수하고 식각 시간을 충분히 주어 퓨즈 패턴(110)도 식각되도록 한다. 이렇게 하여 퓨즈 패턴(110)의 높이를 5000Å에서 2500Å 정도로 낮출 수 있다.

이와 같이 형성된 캐핑막(150)은 레이저 블로잉의 영향으로부터 다발 영역(B)의 퓨즈들을 보호한다.

상기 실시예에서는 제1 금속 배선과 함께 퓨즈를 형성하는 경우를 설명하였으나 본 발명에 따른 퓨즈 구조 및 그 제조방법은 제1 금속 배선 뿐 아니라 도전막을 형성하는 어떠한 경우에도, 예를 들면 비트라인 형성시에도 적용될 수 있다.

도 7은 본 발명의 다른 실시예를 설명하기 위한 퓨즈 박스 내 퓨즈들의 단면도이다. 도 7을 참조하면, 퓨즈 박스의 퓨즈가 아래층의 퓨즈(171)를 더 포함하여 두 층으로 구성된다. 위층의 퓨즈는 도 5에서 설명한 바와 같다. 참조번호 160은 절연막이다. 상기와 같이 두 층으로 퓨즈를 구성하면, 퓨즈의 배치에 여유가 생기므로 퓨즈 간격이 넓어질 수 있어 커패시티브 커플링이 감소하고 따라서 크로스 토크의 영향이 줄어들 수 있다. 이때 아래층의 퓨즈(171)는 다발 영역(B) 아래에 배치되는데 왜냐하면 오픈 영역(A) 아래에 배치될 경우 레이저 블로잉 시 열전달에 인한 영향으로 퓨즈가 손상을 받을 가능성이 있기 때문이다.

이와 같이 퓨즈 박스를 두 층으로 형성하는 경우에는 아래층의 퓨즈는 제1 금속 배선과 동시에, 위층의 퓨즈는 제2 금속 배선과 동시에, 캐핑막 상부의 금속마스크 패턴은 제3 금속 배선과 동시에 형성할 수 있다.

본 발명에 따른 오픈 영역과 다발 영역을 갖는 퓨즈 박스 및 그 형성방법은 다발 영역의 퓨즈 중 오픈 영역에 가장 인접한 바깥 퓨즈에만 금속막과 절연막으로 이루어진 캐핑막을 구비하도록 함으로써, 오픈 영역의 레이저 블로잉으로 인한 영향을 줄이는 한편, 퓨즈 라인과 그 사이의 절연막이 기생 커패시터를 형성하여 커패시티브 커플링이 일어나는 것을 방지할 수 있다. 따라서 커패시티브 커플링에 의한 크로스 토크를 방지함으로써 퓨즈 회로의 신뢰성을 높일 수 있다.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims

복수 개의 퓨즈로 이루어진 제1 퓨즈 영역;

상기 제1 퓨즈 영역에 인접하며, 복수 개의 다른 퓨즈로 이루어지고 상기 다른 퓨즈 사이의 간격이 상기 제1 퓨즈 영역보다 좁은 제2 퓨즈 영역; 및

상기 제2 퓨즈 영역의 퓨즈 중 상기 제1 퓨즈 영역과 인접한 가장 바깥쪽 퓨즈의 상면과 측면을 둘러싸도록 캐핑막이 형성되어 있는 퓨즈 박스.
제 1항에 있어서, 상기 캐핑막은 상기 제2 퓨즈 영역의 상기 가장 바깥쪽 퓨즈의 상면과 측면을 둘러싼 절연막; 및 상기 절연막 상면의 금속막을 포함하여 이루어진 것을 특징으로 하는 퓨즈 박스.
제 1항에 있어서, 상기 퓨즈는 Al, Cu, W 의 어느 하나로 이루어진 것을 특징으로 하는 퓨즈 박스.
제 2항에 있어서, 상기 절연막은 저유전율을 갖는 물질인 것을 특징으로 하는 퓨즈 박스.
제 4항에 있어서, 상기 절연막은 PE-TEOS인 것을 특징으로 하는 퓨즈 박스.
제 1항에 있어서, 상기 제1 퓨즈 영역의 퓨즈 사이의 간격은 1.5 ~ 2.5 ㎛ 의 범위인 것을 특징으로 하는 퓨즈 박스.
제 1항에 있어서, 상기 제2 퓨즈 영역의 퓨즈 사이의 간격은 0.2 ~ 0.7 ㎛ 의 범위인 것을 특징으로 하는 퓨즈 박스.
제 1항에 있어서, 상기 캐핑막이 형성되지 않은 퓨즈의 높이는 1500~3000Å 의 범위이고, 상기 캐핑막이 형성된 퓨즈의 높이는 4000~5000Å 의 범위인 것을 특징으로 하는 퓨즈 박스.
제 1항에 있어서, 상기 제1 퓨즈 영역과 상기 제2 퓨즈 영역이 배치된 층의 아래에 하부 퓨즈 패턴을 더 포함하는 것을 특징으로 하는 퓨즈 박스.
제 9항에 있어서, 상기 하부 퓨즈 패턴은 상기 제2 퓨즈 영역의 아래에 배치된 것을 특징으로 하는 퓨즈 박스.
반도체 기판 위에 복수 개의 퓨즈로 이루어진 제1 퓨즈 영역; 및 상기 제1 퓨즈 영역에 인접하며, 복수 개의 다른 퓨즈로 이루어지고 상기 다른 퓨즈 사이의 간격이 상기 제1 퓨즈 영역보다 좁은 제2 퓨즈 영역;을 포함하는 퓨즈 패턴을 형성하는 단계;

상기 퓨즈 패턴 위의 제1 절연막을 형성하는 단계;

상기 제1 절연막 위에 제1 물질막을 형성하고 상기 제2 퓨즈 영역의 퓨즈 중 상기 제1 퓨즈 영역과 인접한 가장 바깥쪽 퓨즈에 캐핑막을 형성할 수 있도록 패터닝하여 제1 물질막 패턴을 형성하는 단계;

상기 제1 물질막 패턴 위에 제2 절연막을 형성하는 단계;

상기 제2 절연막과 상기 제1 절연막을 선택적으로 식각하여 상기 제1 퓨즈 영역과 상기 제2 퓨즈 영역의 퓨즈를 노출시키되, 상기 제2 퓨즈 영역의 퓨즈 중 상기 제1 퓨즈 영역과 인접한 가장 바깥쪽 퓨즈의 상면과 측면은 상기 제1 물질막 패턴과 상기 제1 물질막 패턴 아래의 상기 제1 절연막 패턴으로 이루어진 캐핑막으로 둘러싸이는 패턴을 형성하는 단계;를 포함하는 퓨즈 박스를 형성하는 방법.
제 11항에 있어서, 상기 퓨즈 패턴은 금속막으로 형성하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
제 11항에 있어서, 상기 제1 절연막은 PE-TEOS로 형성하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
제 11항에 있어서, 상기 제1 물질막은 금속막으로 형성하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
제 11항에 있어서, 상기 제1 절연막 및 상기 제2 절연막을 식각하는 단계는 상기 캐핑막이 형성되지 않은 퓨즈도 일정 높이만큼 식각되도록 하여 상기 퓨즈의 높이를 낮추는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
제 11항에 있어서, 상기 퓨즈 패턴은 제1 금속 배선 패턴과 동시에 형성하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
제 16항에 있어서, 상기 제1 물질막 패턴은 금속막으로 형성하고, 제2 금속 배선 패턴과 동시에 형성하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
제 11항에 있어서, 상기 제1 퓨즈 영역 및 상기 제2 퓨즈 영역을 포함하는 퓨즈 패턴을 형성하기 전에, 하부 퓨즈 패턴을 형성하는 단계; 및 상기 하부 퓨즈 패턴 위에 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
제 18항에 있어서, 상기 하부 퓨즈 패턴은 상기 제1 퓨즈 영역 아래에 위치하도록 형성하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
제 18항에 있어서, 상기 하부 퓨즈 패턴은 제1 금속 배선 패턴과 동시에 형성하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
제 20항에 있어서, 상기 제1 퓨즈 영역과 상기 제2 퓨즈 영역을 포함하는 상기 퓨즈 패턴은 제2 금속 배선 패턴과 동시에 형성하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
제 21항에 있어서, 상기 제1 물질막 패턴은 금속막으로 형성하고, 제3 금속 배선 패턴과 동시에 형성하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
반도체 기판 위에 제1 금속막을 형성하는 단계;

상기 제1 금속막을 패터닝하여 복수 개의 퓨즈로 이루어진 제1 퓨즈 영역; 상기 제1 퓨즈 영역에 인접하며, 복수 개의 다른 퓨즈로 이루어지고 상기 다른 퓨즈 사이의 간격이 상기 제1 퓨즈 영역보다 좁은 제2 퓨즈 영역;을 포함하는 퓨즈 패턴을 형성하는 단계;

상기 퓨즈 패턴 위에 제1 절연막을 형성하는 단계;

상기 제1 절연막 위에 제2 금속막을 형성하는 단계:

상기 제2 금속막을 패터닝하여 상기 제2 퓨즈 영역의 퓨즈 중 상기 제1 퓨즈 영역과 인접한 가장 바깥쪽 퓨즈 위에 캐핑 패턴을 형성하는 단계;

상기 캐핑 패턴 위에 제2 절연막을 형성하는 단계;

상기 제2 절연막과 상기 제1 절연막을 식각하여 상기 제1 퓨즈 영역과 상기 제2 퓨즈 영역의 퓨즈를 포함하는 상기 퓨즈 패턴을 노출시키되, 상기 제2 퓨즈 영 역의 퓨즈 중 상기 제1 퓨즈 영역과 인접한 가장 바깥쪽 퓨즈는 상기 캐핑 패턴과 상기 캐핑 패턴 아래의 상기 제1 절연막으로 둘러싸이는 보호 퓨즈 패턴을 형성하는 단계;를 포함하는 퓨즈 박스를 형성하는 방법.
제 23항에 있어서, 상기 퓨즈 패턴을 형성하는 단계는 제1 금속배선 패턴과 동시에 형성하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.
제 24항에 있어서, 상기 캐핑 패턴을 형성하는 단계는 제2 금속배선 패턴과 동시에 형성하는 것을 특징으로 하는 퓨즈 박스를 형성하는 방법.