KR20030001817A - 반도체 소자의 퓨즈 형성 방법 - Google Patents

Abstract

본 발명은 다층의 퓨즈 층을 지그 재그형으로 형성하여 리페어용 퓨즈 박스의 크기를 최소화한 반도체 소자의 퓨즈 형성 방법에 관한 것으로, 다층의 퓨즈 층을 형성함에 있어서, 인접하는 상하 퓨즈 층의 퓨즈 패턴 형성은 서로 오버랩되지 않도록 상하 퓨즈 층을 증착하며, 상하 퓨즈 층간에는 비아 스탑층을 형성하여 상부 퓨즈 층 비아 식각시 하부 퓨즈 층의 손상을 방지함을 특징으로 한다.

Description

반도체 소자의 퓨즈 형성 방법{Method for Forming Fuse in Semiconductor Device}

본 발명은 반도체 소자에 관한 것으로 특히, 다층의 퓨즈 층을 지그 재그형으로 형성하여 리페어용 퓨즈 박스의 크기를 최소화한 반도체 소자의 퓨즈 형성 방법에 관한 것이다.

이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 퓨즈 형성 방법을 설명하면 다음과 같다.

도 1은 종래의 퓨즈가 형성된 반도체 소자를 나타낸 단면도이다.

도 1과 같이, 소자 격리 영역(12)을 포함한 반도체 기판(11) 상에 퓨즈 층을 형성한다. 상기 퓨즈 층은 도전 물질로 형성하며, 사진 식각 공정을 통해 소정 영역에 퓨즈를 형성하도록 퓨즈 패턴(13)을 형성한다.

이어, 상기 퓨즈 패턴(13)을 포함하도록 내부 절연막(14)을 증착하고, 상기 내부 절연막(14)의 소정 영역을 제거하여 하부와 상부의 배선을 도통시키기 위한 제 1 비아(15)를 형성한다.

상기 제 1 비아(15)를 포함한 내부 절연막(14) 상에 제 1 금속 배선(16)을 형성한 후 이를 패터닝한다.

이어, 상기 제 1 금속 배선(16) 상에 상기와 동일한 공정으로 제 2 비아(17), 제 2 금속 배선(18)을 형성한다.

배선 공정이 완료된 후에는 패시베이션 층(19)을 증착하여 형성된 반도체 소자를 보호하도록 한다.

리페어 공정은 상기 공정 완료 후에 퓨즈 일부에 페일이 발생하였을 때, 소자 전체를 사용하지 못하는 것을 방지하기 위해 하는 공정으로, 페일이 발생한 퓨즈에 레이저 컷팅(laser cutting)을 하여 페일이 발생한 퓨즈를 절단하는 공정이다.

이러한 레이저 컷팅은 도 1과 같이, 패시베이션 층(19)을 오픈시킨 영역에진행하는 것이다.

도 2는 종래의 퓨즈부와 퓨즈의 레이저 스팟 윈도우를 나타낸 평면도이다.

도 2와 같이, 상기 레이저 스팟 윈도우(spot window)는 레이저 컷팅(laser cutting)시 주변부의 퓨즈부가 손상받지 않도록 확보해야 하는 최소 면적으로, 퓨즈 층의 스팟 사이즈(spot size), 에너지 장치의 얼라인 마진(align margin) 등에 의해 결정된다.

그러나, 상기와 같은 종래의 반도체 소자의 퓨즈 형성 방법은 다음과 같은 문제점이 있다.

반도체 기억 소자의 메모리 밀도가 증가하면서, 반도체 기억 소자 내 리페어(repair)용 리던던시 메모리(Redundancy Memory)의 증가하고, 퓨즈 수 또한 증가하게되고, 이에 따라 퓨즈 박스의 면적이 증가하게 되었다.

한편, 퓨즈와 퓨즈 간 공간은 레이저 스팟 윈도우에 의해 결정되며, 퓨즈 수로 퓨즈 박스 면적은 결정된다.

이러한 퓨즈 박스 면적 증가는 칩 패시베이션을 오픈하는 영역이 증가를 유도하기 때문에 이로 인해 상기 패시베이션 영역의 리페어 공정 후는 신뢰성이 저하되게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 다층의 퓨즈 층을 지그 재그형으로 형성하여 리페어용 퓨즈 박스의 크기를 최소화한 퓨즈 형성 방법을 제공하는 데, 그 목적이 있다.

도 1은 종래의 퓨즈가 형성된 반도체 소자를 나타낸 단면도

도 2는 종래의 퓨즈부와 퓨즈의 레이저 스팟 윈도우를 나타낸 평면도

도 3은 본 발명의 퓨즈가 형성된 반도체 소자를 나타낸 단면도

도 4는 도 3의 평면도

도면의 주요 부분에 대한 부호 설명

11 : 기판 12 : 필드 산화막

13 : 제 1 퓨즈 층 퓨즈 패턴 14 : 제 1 내부 절연막

15 : 비아 스탑층 16 : 제 2 퓨즈 층 퓨즈 패턴

17 : 제 2 내부 절연막 18 : 비아 오픈 영역

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 퓨즈 형성 방법은 다층의 퓨즈 층을 형성함에 있어서, 인접하는 상하 퓨즈 층의 퓨즈 패턴 형성은 서로 오버랩되지 않도록 상하 퓨즈 층을 증착함을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 퓨즈 형성 방법을 상세히 설명하면 다음과 같다.

도 3은 본 발명의 퓨즈가 형성된 반도체 소자를 나타낸 단면도이다.

도 3과 같이, 필드 산화막이 채워진 소자 격리 영역(12)을 포함한 반도체 기판(11) 상에 제 1 퓨즈 층을 형성한다. 상기 제 1 퓨즈 층은 도전 물질로 형성하며, 사진 식각 공정을 통해 소정 영역에 퓨즈를 형성하도록 제 1 퓨즈 패턴(13)을 형성한다.

이어, 상기 제 1 퓨즈 패턴(13)을 포함한 기판 전면에 제 1 내부 절연막(14)을 증착한다.

이어, 상기 제 1 퓨즈 패턴(13) 상부에 형성될 제 2 퓨즈 층 상에 진행하는 식각 공정시 제 1 퓨즈 패턴 손상을 방지하기 위해 비아 스탑층(15)을 형성한다.

이어, 상기 비아 스탑층 상에 제 2 퓨즈 층을 증착한 후, 상기 제 1 퓨즈 층의 제 1 퓨즈 패턴과 동일 영역에 퓨즈 패턴이 생성되지 하고, 제 2 퓨즈 패턴(16)을 형성한다.

이어, 상기 제 2 퓨즈 패턴(16)을 포함하여 비아 스탑층(15) 상에 제 2 내부 절연막(17)을 증착한 후, 제 1 퓨즈 패턴(13)의 상부 비아 스탑층(15)을 노출시키는 비아 오픈 영역(18)을 형성한다.

배선 공정이 완료된 후에는 패시베이션 층(passiavation layer)을 증착하여 형성된 반도체 소자를 보호하도록 한다.

상기 패시베이션 층은 레이저 컷팅(또는 컷팅) 공정시 오픈시켜 리페어 공정을 진행한다.

도 3에서 형성한 퓨즈 층은 2층의 구조로 형성하였으나, 인접하는 상하 퓨즈 층에서 생성되는 퓨즈 패턴이 동일 영역에서 생성되지 않게 퓨즈 층을 증착한다면, 그 이상의 층으로 증착할 수 있다.

또한, 퓨즈 층을 증착할 때, 내부 절연막으로 퓨즈 패턴을 둘러싸도록 하여 다른 소자 패턴에 영향을 끼치지 않도록 하고, 퓨즈 층 상하간에 비아 스탑층을 형성하여 상부 퓨즈 층 식각시 하부 퓨즈 층까지 영향을 끼치지 않도록 조치한다.

상기 비아 스탑층은 임의적인 층으로 퓨즈 층간의 내부 절연막이 두껍고 증착되고, 그 식각 특성이 좋다면, 형성하지 않을 수도 있다.

상기 퓨즈 층은 게이트 전극이나 비트라인, 금속 배선으로 이용되는 것으로, 리페어가 요구되지 않는 영역은 정상 동작을 하는 영역이다.

본 발명의 반도체 소자의 퓨즈 형성 방법은 다층의 퓨즈 층을 형성하는 것으로, 상하 퓨즈 층의 퓨즈 패턴이 서로 오버랩되지 않도록 형성함을 그 특징으로 한다.

또한, 퓨즈 층이 계속 적층되는 방식으로 증착되므로, 레이저 컷팅 공정을 원활하게 하기 위해 하부 퓨즈 층의 비아 스탑층까지 노출시키는 비아 오픈 영역을형성한다. 이 때, 비아 오픈 영역을 형성하기 위한 공정은 습식각 공정으로 진행하여 주변부의 손상을 최소화시킨다.

또한, 본 발명의 퓨즈 형성 방법으로 형성한 퓨즈 층은 상하간 층이 다르므로, 레이저 스팟 윈도우 영역은 상부에서 볼 때 오버랩될 수 있다.

왜냐하면, 퓨즈 층 물질 특성 및 퓨즈 층 상부의 물질 특성에 따라 레이저 컷팅 공정 조절이 가능하기 때문이다.

레이저 컷팅의 조절은 상기 퓨즈 층 간에 남는 내부 절연막의 두께에 따라 레이저 컷팅 에너지를 조절하거나, 퓨즈 층의 물질 차에 의해서도 레이저 컷팅 에너지를 조절할 수 있다.

도 4는 도 3의 평면도이다.

도 4와 같이, 제 1 퓨즈 패턴과 제 2 퓨즈 패턴을 지그-재그형으로 형성하였으며, 제 2 퓨즈 패턴에 비해 하부에 생성되는 제 1 퓨즈 패턴은 비아 영역을 형성함으로써, 레이저 컷팅 공정을 원활하게 하였다.

상기 점선으로 원형 표시된 영역은 레이저가 조사되는 영역, 즉, 레이저 스팟 윈도우로, 제 1 퓨즈 패턴과 제 2 퓨즈 패턴의 영역은 다른 층에 형성되기 때문에 약간의 오버랩을 가질 수 있다.

본 발명의 형성 공정으로 형성된 퓨즈는 비아 오픈 영역에 더미(Dummy)를 삽입하기도 한다. 상기 퓨즈 비아 더미(Fuse Via Dummy)는 추가적인 마스크 없이 퓨즈부 식각 후에 습식각 방법에 의해 비아 영역을 제거함으로써, 퓨즈 패턴 주변의 내부 절연막의 두께를 조절한다.

예를 들어 퓨즈 비아 더미로 텅스텐이 사용되었다면, H₂O₂를 이용하여 습식각할 수 있다.

만일 퓨즈 패턴 상부에 남아있는 내부 절연막 층의 두께가 크면, 이러한 퓨즈 패턴에 조사되는 레이저 에너지가 증가하게 되어, 그 외 주변부의 손상이 크게되기 때문에 내부 절연막의 두께 조절은 필요하다.

본 발명의 다른 실시례로 반도체 소자의 퓨즈 형성은 더미 비아를 삽입하여 진행할 수도 있다.

상기와 같은 본 발명의 반도체 소자의 퓨즈 형성 방법은 다음과 같은 효과가 있다.

첫째, 퓨즈 층을 n배화 함으로써, 퓨즈 박스(보호막 오픈 영역) 면적을 1/n로 줄일 수 있어, 칩 사이즈를 줄일 수 있을 뿐만 아니라, 패시베이션(Passivation) 후 오픈 영역을 줄임으로써, 신뢰성을 확보할 수 있다.

둘째, 퓨즈와 퓨즈 간 공간은 퓨즈 층을 상하로 구성함으로써, 레이저 스팟 윈도우와 상관없이 줄일 수 있으며, 특히 퓨즈 층간 형성되는 퓨즈 패턴의 위치를 다르게 함으로써 퓨즈 컷팅시 손상 및 이물에 의한 불량을 최소화할 수 있다.

이는 퓨즈 층 물질 또는 퓨즈 상부의 물질이 다르면, 레이저 소오스의 반사도(흡수율)의 차이 및 컷팅 에너지가 달라지므로, 이에 따른 컷팅 조건을 조절 가능한 것이다. 즉, 원하는 퓨즈 층만의 컷팅이 가능하게 된다.

셋째, 퓨즈 컷팅 공정 마진을 확보하기 위해 하부 층에는 비아 오픈 더미 패턴을 삽입하고, 퓨즈 층 식각 후에 습식각에 의해 선택적으로 조절이 가능하다.

넷째, 더미 비아 식각시 하부에 식각 방지막을 추가함으로써, 잔막 조절이 용이하여 퓨즈 컷팅시 레이저 에너지 및 스팟 사이즈를 조절할 수 있다.

다섯째, 컷팅 위치를 상하 퓨즈 층 마다 지그 재그(Zig-Zag) 형으로 형성하여 스팟 윈도우 마진을 추가적으로 확보 할 수 있다.

Claims (3)

1. 다층의 퓨즈 층을 형성함에 있어서, 인접하는 상하 퓨즈 층의 퓨즈 패턴 형성은 서로 오버랩되지 않도록 상하 퓨즈 층을 증착함을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
2. 제 1항에 있어서, 상부 퓨즈 층의 비아 식각 공정시 상기 상하 퓨즈 층 간에는 비아 스탑층을 삽입하여, 하부 퓨즈 층 손상 없이 공정을 진행함을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
3. 제 1항에 있어서, 상기 퓨즈 층 간에 남는 내부 절연막의 두께에 따라 레이저 컷팅 에너지를 조절함을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.