JP2004134594A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004134594A JP2004134594A JP2002297982A JP2002297982A JP2004134594A JP 2004134594 A JP2004134594 A JP 2004134594A JP 2002297982 A JP2002297982 A JP 2002297982A JP 2002297982 A JP2002297982 A JP 2002297982A JP 2004134594 A JP2004134594 A JP 2004134594A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- bonding pad
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010408 film Substances 0.000 description 118
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 230000002950 deficient Effects 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】ボンディングパッドを開口するためのエッチング工程後、絶縁保護膜に欠損部が発生せず、製造コスト上昇となる工程の追加無しに製造できる半導体装置とその製造方法を提供する。
【解決手段】屈曲部を有し多数の配線（１０３）が並行して配列されているレイアウトにおいて、屈曲部の頂点に突出部（１０４）を設けた配線パターンとする。屈曲部において配線間隔が狭くなるから、プラズマＣＶＤ法などで形成した絶縁保護膜の、隣接する配線の端部から成長した端部（１０５，１０５’）が屈曲部においても接触して閉じる。これにより、ボンディングパッドを開口するためのエッチング工程においてボンディングパッド上以外の配線配置部絶縁保護膜に穴が開く問題を解決し、絶縁保護膜の欠損を防止する。
【選択図】 図１
【解決手段】屈曲部を有し多数の配線（１０３）が並行して配列されているレイアウトにおいて、屈曲部の頂点に突出部（１０４）を設けた配線パターンとする。屈曲部において配線間隔が狭くなるから、プラズマＣＶＤ法などで形成した絶縁保護膜の、隣接する配線の端部から成長した端部（１０５，１０５’）が屈曲部においても接触して閉じる。これにより、ボンディングパッドを開口するためのエッチング工程においてボンディングパッド上以外の配線配置部絶縁保護膜に穴が開く問題を解決し、絶縁保護膜の欠損を防止する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置上の配線レイアウトと配線を含む半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体基板上に形成される半導体集積回路では、基板上の半導体素子間を接続あるいはボンディングパッドに接続するためにアルミニウム合金膜などの金属膜をパターニングして複数の金属配線が形成される。多層配線構造では、最上層の金属配線の腐食を防ぐため、耐湿性をもった絶縁保護膜で被覆して、ボンディングバッド上に開口を形成し、配線形成工程が終了する。
【０００３】
図７（ａ）〜（ｂ）は従来の配線形成最終工程を示す断面図であり、集積回路内の配線とともにボンディングパッドも含めた部分を示している。図７（ａ）に示すように、半導体基板１上に絶縁膜２が形成されるが、この絶縁膜２は、通常ＢＰＳＧ（ボロンリンガラス：ｂｏｒｏｎ−ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＴＥＯＳ（テトラエチルオルソシリケート：ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）によるシリコン酸化膜などの多層膜からなっており、図示しない別の場所で、半導体基板１上、絶縁膜２の下にトランジスタなど能動素子が形成されている。絶縁膜２上にはアルミニウム合金膜からなる回路内部配線３とボンディングパッド４が形成され、次にその上にＰＳＧ（リン珪酸ガラス：ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ）／窒化珪素膜（ＳｉＮ）やＳｉＮ膜のような保護膜５が形成される。さらにその上にレジスト膜６が塗布される。次に図７（ｂ）に示すようにレジスト膜６をマスクとして保護膜５をエッチングし、ボンディングパッド４上にワイヤボンディング用の開口７が設けられ、ボンディングパッド４表面を露出させた後、レジスト膜６が除去される。
また、特許文献１には、アルミ配線上にシリコン窒化膜とシリコン酸化膜とを積層しレジストをマスクとして電極取り出し口をエッチング形成する方法が記載されている。
【０００４】
【特許文献１】
特開昭６１−５９７３９号公報 第２ページ、第２図
【０００５】
【発明が解決しようとする課題】
一般に大規模な半導体集積回路の配線においては、半導体チップ周辺電源線付近やメモリー回路部周辺に見られるように数十本の配線が並行して配列され、しかもほぼ直角の屈曲部を有することが多い。図８はそのような配線パターンのうち屈曲部を有する３本のアルミニウム合金配線８部分を示した図である。図７で説明した工程に従ってワイヤボンディング用開口を形成した後、レジスト膜を除去した後の保護膜表面を検査すると、図８に示すように、配線８コーナー部の間に絶縁保護膜欠損部９が発生することがあるという問題が見い出された。
【０００６】
このような絶縁保護膜に欠損部が発生すると、その下の配線層に水分などが浸入し腐食を起こすので、半導体集積回路としての信頼性を著しく損ねる。
【０００７】
本発明は、前記従来の問題を解決するため、ボンディングパッドを開口するためのエッチング工程後、絶縁保護膜に欠損部が発生せず、製造コスト上昇となる工程の追加無しに製造できる半導体装置とその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本発明の第１番目の半導体装置は、半導体基板上に配線が複数本形成され、前記配線には屈曲部を含む半導体装置であって、前記屈曲部のコーナーの外側に突出部を含むことを特徴とする。
【０００９】
次に本発明の第２番目の半導体装置は、半導体基板上に配線が複数本形成され、前記配線には屈曲部を含む半導体装置であって、前記屈曲部の谷折コーナーに三角形状の突出部が設けられたことを特徴とする。
【００１０】
次に本発明の第３番目の半導体装置は、半導体基板上に複数の導電膜パターンが設けられ、前記複数の導電膜パターンを離間するＴ字状溝または十字状溝が形成された半導体装置であって、前記Ｔ字状溝または十字状溝を構成する各溝の交差部に位置する少なくとも１つの前記導電膜パターンのコーナーに、突出部が設けられたことを特徴とする。
【００１１】
次に本発明の第４番目の半導体装置は、半導体基板上に所定の間隔でほぼ並行して第１および第２の配線が設けられ、前記第１の配線の延在部において前記第２の配線が終端している半導体装置であって、少なくとも前記第２の配線の終端部に、前記第１の配線方向に突出する突出部を設けるか、または少なくとも前記第２の配線の終端部に対向する前記第１の配線部分に、前記第２の配線方向に突出する突出部を設けたことを特徴とする。
【００１２】
次に本発明の半導体装置の製造方法は、半導体基板上に、屈曲部を有し、かつ前記屈曲部のコーナーに突出部が設けられた複数の配線をほぼ並行して配列し、形成する工程と、ボンディングパッドを形成する工程と、前記複数の配線および前記ボンディングパッドを被覆するように絶縁保護膜を形成する工程と、前記絶縁保護膜上にパターン化された感光性樹脂膜を形成する工程と、前記感光性樹脂膜をマスクとして前記絶縁保護膜を選択的にエッチングし、前記ボンディングパッド上に前記絶縁膜の開口を形成する工程とを含むことを特徴とする。
【００１３】
【発明の実施の形態】
本発明の半導体装置の構成を列挙すると、下記のとおりである。
（１）半導体基板上にほぼ並行して複数本形成されるとともに、屈曲部を有する配線を含む半導体装置であって、配線の屈曲部のコーナーに突出部が設けられた構造。
（２）半導体基板上にほぼ並行して複数本形成されるとともに、屈曲部を有する配線を含む半導体装置であって、配線の屈曲部の谷折コーナーに三角形状の突出部が設けられた構造。
（３）半導体基板上に複数の導電膜パターンが設けられ、その複数の導電膜パターンを離間するＴ字状溝または十字状溝が形成された半導体装置であって、Ｔ字状溝または十字状溝を構成する各溝の交差部に位置する、少なくとも１つの導電膜パターンのコーナーに突出部が設けられた構造。
（４）半導体基板上に所定の間隔でほぼ並行して第１および第２の配線が設けられ、第１の配線の延在部において第２の配線が終端している半導体装置であって、少なくとも第２の配線の終端部に、第１の配線方向に突出する突出部を設けるか、または少なくとも第２の配線の終端部に対向する第１の配線部分に、第２の配線方向に突出する突出部を設けた構造。
【００１４】
前記（１）〜（４）の構造において、突出部の面積は、配線の太さや密度などにもよるが、概ね０．２〜３．０μｍ２の範囲、より好ましくは０．７〜１．５μｍ２の範囲である。
【００１５】
また、前記（１）〜（４）の構造において、配線または導電膜パターンまたは第１および第２の配線と同一膜で構成されたボンディングパッドと、配線または導電膜パターンまたは第１および第２の配線およびボンディングパッドを被覆し、ボンディングパッド上に開口を有する絶縁保護膜とをさらに有する構造とすることが望ましい。
【００１６】
また、本発明の半導体装置の製造方法では並行して配列された配線、または金属膜のような導電膜パターンの所定の部分に突出部を形成して配線間または導電膜間の間隔を小さくするので、その上に形成される保護絶縁膜は、配線間または導電膜間の上部どこでも接触するようにでき、これによって結果的に保護絶縁膜の欠損を防止することができる。
【００１７】
以下、本発明の実施の形態について図面を参照しながらその詳細を説明する。
【００１８】
（第１の実施の形態）
図１は本発明の第１の実施の形態を示す、多層配線の最上層配線レイヤの配線レイアウト図であり、多数本半導体チップ上に配列された配線領域のうち一部、すなわち３本の配線のほぼ９０°の屈曲部のパターン部分を示している。図１（ａ）はレチクル上の配線パターンレイアウト、図１（ｂ）は半導体基板に実際に形成された配線パターンである。本実施の形態では、複数の配線パターン１０１を従来のように並行に配列するのであるが、その山折の屈曲部の外側に突出部パターン１０２を設ける。このようにすることにより、配線パターン１０１の間隔は屈曲部を含む付近で小さくなり、その他の並行部分では従来どおりの設計間隔を維持することができる。突出部１０４と配線１０３との間隔はパターン設計ルールの最小幅以上に設定することが望ましく、これによってフォトリソ工程で配線間ショートを起こすことなく形成できる。
【００１９】
このレチクルを用いて実際に形成された配線は図１（ｂ）のように配線１０３と突出部１０４のコーナー部が多少面取りされた形状となるがほぼレチクルパターン上の形状を維持して形成される。
【００２０】
図１（ｂ）の例においては、配線の太さは０．６μｍ、配線間の間隔は０．８μｍ、突出部の１つの面積は０．８μｍ２であった。
【００２１】
以上のような配線パターンにすることによって従来問題であった、絶縁保護膜にボンディングパッド用開口を形成した後生じる絶縁保護膜欠損を防止することができる。
【００２２】
以上の本発明の作用効果をさらに具体的に説明する。まず、本発明者らが実験により確認したＳｉＮなど絶縁保護膜の発生した欠損の原因を説明する。図９は半導体チップ上に形成された従来のレイアウトを有する配線８の屈曲部領域を示したものであり、図示していないが絶縁保護膜が配線８の表面上に形成されている。配線８に沿った点線は絶縁保護膜の、配線８の凹凸を反映した段差端部輪郭である。絶縁保護膜の堆積膜厚にも依存するが配線８が並行する部分では、隣接する配線８から同時に絶縁保護膜が成長するにつれ、その端部が両方から接触し配線間の領域が閉じる。通常配線間隔の狭い領域ではこのようになっている。一方、屈曲部においては、配線８の山折の頂点と隣接する配線８の谷折コーナーとの距離が並行部分の間隔より広くなっているので（原則的には並行部の間隔の１．４１倍）、絶縁保護膜の段差端部が接触せず凹部１０が形成される。
【００２３】
次に、図９のＶ−Ｖ断面は図１０（ａ）に示すように、成長速度の高いプラズマＣＶＤ法で形成したＳｉＮのような絶縁保護膜５は段差被覆性が高くないので、配線８上に堆積した絶縁保護膜５は、配線８の上部で前述のように接触し閉じているが、下部では空隙１１が形成される。このように配線側部に形成される保護絶縁膜の断面形状は、配線上部で厚く、配線下部で薄くなり膜厚が一定でない。断面で見た場合配線側部の、配線から最も外側へ突き出している保護絶縁膜５の端部が図９の点線で示した段差端部輪郭になり、以下絶縁保護膜の段差端部輪郭というときはこのことを意味する。また図９のＶＩ−ＶＩ断面は図１０（ｂ）に示す状態であり、屈曲部の配線間隔がＶ−Ｖ断面部より広いので、配線８上部で絶縁保護膜５は接触せず開いて凹部１０となっている。
【００２４】
図１１（ａ）、（ｂ）は絶縁保護膜が以上のように図９および１０図の状態になっているとき、ボンディングパッド上に絶縁保護膜の開口部を形成するときの工程断面図である。図１１（ａ）、（ｂ）に示す断面図は、図９のＶ−ＶおよびＶＩ−ＶＩ断面部分を示し、ボンディングパッド部は省略している。まず、工程（ａ）のように、レジスト膜６を表面に塗布すると配線８が並行する部分（図９のＶ−Ｖ断面）では保護絶縁膜５の表面が配線間で閉じているのでレジスト表面はほぼ平坦であるが、屈曲部（図９のＶＩ−ＶＩ断面）では絶縁保護膜５が配線間で凹部１０を形成しており、塗布時のレジスト材料が凹部１０から空隙１１に部分的に流れ込むのでレジスト膜６は凹部１０上で薄膜化することになる。
【００２５】
次にレジスト膜６はパターン化された後、１００℃〜１４０℃程度でポストベーク硬化処理がなされる。このとき、空隙１１中に貯蔵されていたガスが膨張しレジスト膜６の薄膜部を吹き飛ばし凹部１０に局所的に穴を開け、レジスト欠損部１２を形成する（図１１（ｂ）のＶＩ−ＶＩ断面図）。この状態でボンディングパッド部の保護膜５を開口するためにエッチングを行うと、レジスト欠損部１２から絶縁保護膜５が除去され、図８に示した保護膜欠損部９を形成する。あるいはレジスト膜が吹き飛ばされなくとも、保護膜のエッチング時に凹部１０近辺の薄膜化したレジスト膜が除去され、露出した保護膜５がさらにエッチングされて欠損部９が生じる。また、図１１（ｂ）のＶ−Ｖ断面図は、図８のＩＩＩ−ＩＩＩ断面図に対応し、図１１（ｂ）のＶＩ−ＶＩ断面図は、図８のＩＶ−ＩＶ断面にも対応している。
【００２６】
以上が絶縁保護膜欠損部が生じる理由であるが、本発明の第１の実施の形態による屈曲部配線レイアウトによれば、屈曲部の配線部分の外側に突出部１０４を付加するので（図１（ｂ））、隣接する配線間距離が小さくなる。そうすると隣接する配線間に成長した絶縁保護膜の配線１０３による段差端部は容易に接触し、図９の凹部１０は形成されない。
【００２７】
図１（ｂ）に示した点線１０５、１０５’は、配線１０３上に形成された絶縁保護膜の配線１０３の凹凸によって生じた段差端部輪郭であり、Ｉ−Ｉ断面で見た場合、従来と同じく図１０（ａ）のように絶縁保護膜の段差端部、すなわち段差端部輪郭１０５’が互いに接触する。それとともにＩＩ−ＩＩ断面で見た場合にも屈曲部で配線１０３間距離が小さくなっているから、図１０（ａ）のようになっており、配線１０３による絶縁保護膜段差部輪郭１０５’は互いに接触する。従って図９のような凹部１０を形成しないようにできるので、保護膜の欠損を防止することが可能となる。
【００２８】
図１の例では、配線の山折屈曲部に突出部を設けたが、配線１０３谷折屈曲部側のみ、あるいは山折、谷折屈曲部側の両方に突出部を設けて配線間隔を狭く形成してもよい。
【００２９】
（第２の実施の形態）
図２は本発明の第２の実施の形態である屈曲部の配線パターンレイアウト図である。この配線レイアウトでは、アルミニウム合金膜などからなる配線２０１の谷折側屈曲部に三角形状の突出部２０２を形成するものである。
【００３０】
図２の例においては、配線の太さは０．６μｍ、配線間の間隔は０．８μｍ、突出部の１つの面積は０．１５μｍ２であった。
【００３１】
この構成により、図２から明らかなように、配線２０１の山折側屈曲部頂点と突出部２０２との距離を図８に示した従来配線よりも縮めることができるので、隣接配線から成長した絶縁保護膜の配線２０１に起因する段差端部が配線間で接触させることができる。従って、ボンディングパッド上の絶縁保護膜開口工程後も保護膜の欠損が生じないようにできる。本実施の形態による突出部２０２は第１の実施の形態の突出部１０４よりも簡単なパターンであるから、マスク設計が容易になるという効果も有する。
【００３２】
複数配列された配線の屈曲部でも並行部と同じ間隔になるような配列をしたレイアウトとして屈曲部配線を４５°に傾けた、図６に示すパターンが従来から存在する。この場合は確かに配線６０１の並行部と４５°方向配線６０１ａ〜６０１ｃの間隔は同じではあるが、屈曲部の配線パターンのコーナーを結ぶ線ａ、ｂは配線郡の内部のある点で交差するから、このようなレイアウトでは４５°方向配線を設置できる配線本数に限界がある。またこのような斜め配線を設けることは、半導体チップ上の配線占有面積の増大につながるものである。
【００３３】
これに対して図２に示す本発明の配線においては、屈曲部のコーナーを結ぶ線ａ、ｂは平行であり配列できる配線本数は制限がなく、すべての配線に三角形状の突出部２０２を設置でき、これによって絶縁保護膜の欠損発生を防止できる。
【００３４】
以上屈曲部を有する複数の配線を配列した配線群パターンに関して述べた。これ以外の配線パターンレイアウト個所においても、ボンディングパッド上の絶縁保護膜開口エッチングを行った後、保護膜欠損部が発生する可能性がある。本発明はそれらの場所にも適用することができる。
【００３５】
（第３の実施の形態）
図３（ａ）は、第３の実施の形態による配線用アルミニウム合金など金属膜パターンのレイアウト図である。図３（ｂ）は参考として示した従来のレイアウトであって、パターン３０１間がＴ字状溝となっている場合である。３個の金属パターン３０１を被覆してＳｉＮなど絶縁保護膜をプラズマＣＶＤなどを用いて堆積すると、金属パターン３０１の段差に起因する絶縁保護膜の段差端部輪郭は点線３０３のようになる。すなわちＴ字溝交点領域で絶縁膜段差端部が接触しない凹部３０４ができて、ここで絶縁保護膜欠損部が発生する可能性がある。
【００３６】
この部分に対し、本発明では図３（ａ）に示すレイアウトとする。このレイアウトは集積回路内部配線層と同じ金属層からなる３個の面積の大きい金属パターン３０１で囲まれて形成されるＴ字状溝において、溝の交差部に位置する金属パターン３０１のコーナー部に突出部３０２を形成した。
【００３７】
図３（ａ）の例においては、金属パターン間の間隔は１．０μｍ、突出部の１つの面積は０．１５μｍ２であった。
【００３８】
これにより、溝の幅が狭くなり、絶縁保護膜の３個の金属パターン３０１によるそれぞれの段差端部輪郭３０３’は溝の交差部においても接触し凹部３０４がなくなるので、絶縁保護膜のボンディングパッド用開口を形成するエッチング工程を実施しても欠損が発生しないようにできる。
【００３９】
図３では金属パターン３０１のコーナー２箇所に突出部３０２を設けたが、交差部の絶縁膜埋め込み状態によっては１箇所、あるいは交差部付近のコーナー部のない金属パターン端部に突出部を設けてもよい。
【００４０】
図４は本発明の第３に実施の形態によるレイアウトの変形例であって、金属パターン４０１で形成される十字状溝の場合である。このとき、図３と同じ技術思想に従い金属パターン４０１の４つのコーナー部に突出部４０２を形成している。この場合も交差部の絶縁膜埋め込み状態によっては１〜３箇所のコーナー部に突出部を設けてもよい。
【００４１】
（第４の実施の形態）
図５（ａ）は、本発明の第４の実施の形態による配線レイアウトパターンを示す図である。従来から図５（ｂ）に示すように、長い連続した配線５０２に並行し、配線上に形成する絶縁保護膜の、配線に起因する段差端部輪郭５０４、５０４’が接触する程度の間隔を持って配線５０１が配置されるが、途中で終端するようなレイアウトがなされる。この場合、段差端部輪郭５０４、５０４’の離間部５０５においては、図の左半分の絶縁膜端部が接触している部分の下層は図１０（ａ）に示したように空隙１１が存在し、この部分の絶縁保護膜の段差被覆性が多少劣化していることから、絶縁保護膜表面に微細孔が生じる可能性が高い。こうした状態では塗布するレジストが一部微細孔から侵入して薄くなり、ボンディングパッド開口用エッチングによってやはり絶縁膜の欠損が発生する。
【００４２】
そこで図５（ａ）に示す本発明のレイアウトのように、配線５０１の終端部において、少なくとも配線５０２方向に突出部５０３を形成して配線間隔を狭くする。
【００４３】
図５（ａ）の例においては、配線の太さは０．６μｍ、配線間の間隔は０．８μｍ、突出部の１つの面積は０．８μｍ２であった。
【００４４】
これにより、点線の部分５０５でより絶縁膜の埋め込み特性がよくなるので、上記欠点を防止できる。この突出部５０３は、配線５０２側で配線５０１終端部と対向する部分に設けてもよい。
【００４５】
以上説明したすべての実施の形態による本発明の配線レイアウトは、配線それぞれの絶縁保護膜の段差端部を互いに接触させるために、配線のコーナー部などに突出部を設けるものである。本発明では必要な部分にだけ突出部を設ける構造となっており、その他の部分、特に複数の配線が並行する部分の間隔は従来と同じに維持することができる。従って絶縁保護膜を介した配線間容量は増大することがないので、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のアドレス線のように複数の配線が平行に長く近接してレイアウトされている場合、同層の配線間の容量カップリングによるクロストークを避けることができるし、また半導体装置としての高速性を保つことができるという付加的効果も有する。
【００４６】
また、以上第１〜第４の実施の形態では配線などのパターンレイアウトを中心にして説明したが、これらレイアウトを利用して製造する半導体装置の製造工程は、従来とほとんど同じである。すなわち、まず半導体基板上に形成された絶縁膜上に第１〜第４の実施の形態に示した配線や金属パターンおよびこれらと同一の膜を利用してボンディングパッドを形成し、さらにその上に保護絶縁膜を形成する。次にレジスト膜を保護絶縁膜上に塗布し、ボンディングパッド上に開口パターンを形成する。そしてレジストパターンをマスクとして絶縁膜をエッチングし、開口を形成する。
【００４７】
【発明の効果】
以上のように本発明によれば、配線が複数本形成された半導体基板の配線屈曲部のコーナー部の例えば外側または内側に突出部を形成することにより、ボンディングパッドを開口するためのエッチング工程においてボンディングパッド上以外の配線配置部絶縁保護膜に穴が開く問題を解決できる。従って本発明は、配線パターンのレイアウトを変更するだけであるからコスト上昇となるレジストの厚膜化や絶縁保護膜下地の平坦化工程などの追加無しに、しかも、半導体チップを大きくすることなく解決するという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による配線レイアウト図。
【図２】本発明の第２の実施の形態による配線レイアウト図。
【図３】本発明の第３の実施の形態を説明する配線レイアウト図。
【図４】本発明の第３の実施の形態による配線レイアウトの変形例を示す図。
【図５】本発明の第４の実施の形態を説明する配線レイアウト図。
【図６】従来の屈曲部を有する配線レイアウト図。
【図７】（ａ）（ｂ）は従来のボンディングパッド部開口工程を示す工程断面図。
【図８】従来の屈曲部を有する配線レイアウトと絶縁保護膜欠損を示す図。
【図９】従来の屈曲部を有する配線パターンを示す図。
【図１０】（ａ）は図９におけるＶ−Ｖ断面図、（ｂ）は図９におけるＶＩ−ＶＩ断面図。
【図１１】（ａ）は図９におけるＶ−Ｖ断面図、（ｂ）は図９におけるＶＩ−ＶＩ断面図であって、従来のボンディングパッド部開口工程における不良発生過程を示す断面図。
【符号の説明】
１ 半導体基板
２ 絶縁膜
３，８，１０３，２０１，５０１，５０２，６０１ 配線
４ ボンディングパッド
５ 絶縁保護膜
６ レジスト膜
７ 開口
９ 保護絶縁膜欠損部
１０，３０４ 凹部
１１ 空隙
１２ レジスト欠損部
１０１ レチクル配線パターン
１０２ レチクル突出部パターン
１０４，２０２，３０２，４０２，５０３ 突出部
１０５，１０５’，３０３，３０３’，５０４，５０４’ 段差端部輪郭
３０１，４０１ 金属パターン
５０５ 離間部
６０１ａ〜ｃ ４５°方向配線
【発明の属する技術分野】
本発明は、半導体装置上の配線レイアウトと配線を含む半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体基板上に形成される半導体集積回路では、基板上の半導体素子間を接続あるいはボンディングパッドに接続するためにアルミニウム合金膜などの金属膜をパターニングして複数の金属配線が形成される。多層配線構造では、最上層の金属配線の腐食を防ぐため、耐湿性をもった絶縁保護膜で被覆して、ボンディングバッド上に開口を形成し、配線形成工程が終了する。
【０００３】
図７（ａ）〜（ｂ）は従来の配線形成最終工程を示す断面図であり、集積回路内の配線とともにボンディングパッドも含めた部分を示している。図７（ａ）に示すように、半導体基板１上に絶縁膜２が形成されるが、この絶縁膜２は、通常ＢＰＳＧ（ボロンリンガラス：ｂｏｒｏｎ−ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＴＥＯＳ（テトラエチルオルソシリケート：ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）によるシリコン酸化膜などの多層膜からなっており、図示しない別の場所で、半導体基板１上、絶縁膜２の下にトランジスタなど能動素子が形成されている。絶縁膜２上にはアルミニウム合金膜からなる回路内部配線３とボンディングパッド４が形成され、次にその上にＰＳＧ（リン珪酸ガラス：ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ）／窒化珪素膜（ＳｉＮ）やＳｉＮ膜のような保護膜５が形成される。さらにその上にレジスト膜６が塗布される。次に図７（ｂ）に示すようにレジスト膜６をマスクとして保護膜５をエッチングし、ボンディングパッド４上にワイヤボンディング用の開口７が設けられ、ボンディングパッド４表面を露出させた後、レジスト膜６が除去される。
また、特許文献１には、アルミ配線上にシリコン窒化膜とシリコン酸化膜とを積層しレジストをマスクとして電極取り出し口をエッチング形成する方法が記載されている。
【０００４】
【特許文献１】
特開昭６１−５９７３９号公報 第２ページ、第２図
【０００５】
【発明が解決しようとする課題】
一般に大規模な半導体集積回路の配線においては、半導体チップ周辺電源線付近やメモリー回路部周辺に見られるように数十本の配線が並行して配列され、しかもほぼ直角の屈曲部を有することが多い。図８はそのような配線パターンのうち屈曲部を有する３本のアルミニウム合金配線８部分を示した図である。図７で説明した工程に従ってワイヤボンディング用開口を形成した後、レジスト膜を除去した後の保護膜表面を検査すると、図８に示すように、配線８コーナー部の間に絶縁保護膜欠損部９が発生することがあるという問題が見い出された。
【０００６】
このような絶縁保護膜に欠損部が発生すると、その下の配線層に水分などが浸入し腐食を起こすので、半導体集積回路としての信頼性を著しく損ねる。
【０００７】
本発明は、前記従来の問題を解決するため、ボンディングパッドを開口するためのエッチング工程後、絶縁保護膜に欠損部が発生せず、製造コスト上昇となる工程の追加無しに製造できる半導体装置とその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本発明の第１番目の半導体装置は、半導体基板上に配線が複数本形成され、前記配線には屈曲部を含む半導体装置であって、前記屈曲部のコーナーの外側に突出部を含むことを特徴とする。
【０００９】
次に本発明の第２番目の半導体装置は、半導体基板上に配線が複数本形成され、前記配線には屈曲部を含む半導体装置であって、前記屈曲部の谷折コーナーに三角形状の突出部が設けられたことを特徴とする。
【００１０】
次に本発明の第３番目の半導体装置は、半導体基板上に複数の導電膜パターンが設けられ、前記複数の導電膜パターンを離間するＴ字状溝または十字状溝が形成された半導体装置であって、前記Ｔ字状溝または十字状溝を構成する各溝の交差部に位置する少なくとも１つの前記導電膜パターンのコーナーに、突出部が設けられたことを特徴とする。
【００１１】
次に本発明の第４番目の半導体装置は、半導体基板上に所定の間隔でほぼ並行して第１および第２の配線が設けられ、前記第１の配線の延在部において前記第２の配線が終端している半導体装置であって、少なくとも前記第２の配線の終端部に、前記第１の配線方向に突出する突出部を設けるか、または少なくとも前記第２の配線の終端部に対向する前記第１の配線部分に、前記第２の配線方向に突出する突出部を設けたことを特徴とする。
【００１２】
次に本発明の半導体装置の製造方法は、半導体基板上に、屈曲部を有し、かつ前記屈曲部のコーナーに突出部が設けられた複数の配線をほぼ並行して配列し、形成する工程と、ボンディングパッドを形成する工程と、前記複数の配線および前記ボンディングパッドを被覆するように絶縁保護膜を形成する工程と、前記絶縁保護膜上にパターン化された感光性樹脂膜を形成する工程と、前記感光性樹脂膜をマスクとして前記絶縁保護膜を選択的にエッチングし、前記ボンディングパッド上に前記絶縁膜の開口を形成する工程とを含むことを特徴とする。
【００１３】
【発明の実施の形態】
本発明の半導体装置の構成を列挙すると、下記のとおりである。
（１）半導体基板上にほぼ並行して複数本形成されるとともに、屈曲部を有する配線を含む半導体装置であって、配線の屈曲部のコーナーに突出部が設けられた構造。
（２）半導体基板上にほぼ並行して複数本形成されるとともに、屈曲部を有する配線を含む半導体装置であって、配線の屈曲部の谷折コーナーに三角形状の突出部が設けられた構造。
（３）半導体基板上に複数の導電膜パターンが設けられ、その複数の導電膜パターンを離間するＴ字状溝または十字状溝が形成された半導体装置であって、Ｔ字状溝または十字状溝を構成する各溝の交差部に位置する、少なくとも１つの導電膜パターンのコーナーに突出部が設けられた構造。
（４）半導体基板上に所定の間隔でほぼ並行して第１および第２の配線が設けられ、第１の配線の延在部において第２の配線が終端している半導体装置であって、少なくとも第２の配線の終端部に、第１の配線方向に突出する突出部を設けるか、または少なくとも第２の配線の終端部に対向する第１の配線部分に、第２の配線方向に突出する突出部を設けた構造。
【００１４】
前記（１）〜（４）の構造において、突出部の面積は、配線の太さや密度などにもよるが、概ね０．２〜３．０μｍ２の範囲、より好ましくは０．７〜１．５μｍ２の範囲である。
【００１５】
また、前記（１）〜（４）の構造において、配線または導電膜パターンまたは第１および第２の配線と同一膜で構成されたボンディングパッドと、配線または導電膜パターンまたは第１および第２の配線およびボンディングパッドを被覆し、ボンディングパッド上に開口を有する絶縁保護膜とをさらに有する構造とすることが望ましい。
【００１６】
また、本発明の半導体装置の製造方法では並行して配列された配線、または金属膜のような導電膜パターンの所定の部分に突出部を形成して配線間または導電膜間の間隔を小さくするので、その上に形成される保護絶縁膜は、配線間または導電膜間の上部どこでも接触するようにでき、これによって結果的に保護絶縁膜の欠損を防止することができる。
【００１７】
以下、本発明の実施の形態について図面を参照しながらその詳細を説明する。
【００１８】
（第１の実施の形態）
図１は本発明の第１の実施の形態を示す、多層配線の最上層配線レイヤの配線レイアウト図であり、多数本半導体チップ上に配列された配線領域のうち一部、すなわち３本の配線のほぼ９０°の屈曲部のパターン部分を示している。図１（ａ）はレチクル上の配線パターンレイアウト、図１（ｂ）は半導体基板に実際に形成された配線パターンである。本実施の形態では、複数の配線パターン１０１を従来のように並行に配列するのであるが、その山折の屈曲部の外側に突出部パターン１０２を設ける。このようにすることにより、配線パターン１０１の間隔は屈曲部を含む付近で小さくなり、その他の並行部分では従来どおりの設計間隔を維持することができる。突出部１０４と配線１０３との間隔はパターン設計ルールの最小幅以上に設定することが望ましく、これによってフォトリソ工程で配線間ショートを起こすことなく形成できる。
【００１９】
このレチクルを用いて実際に形成された配線は図１（ｂ）のように配線１０３と突出部１０４のコーナー部が多少面取りされた形状となるがほぼレチクルパターン上の形状を維持して形成される。
【００２０】
図１（ｂ）の例においては、配線の太さは０．６μｍ、配線間の間隔は０．８μｍ、突出部の１つの面積は０．８μｍ２であった。
【００２１】
以上のような配線パターンにすることによって従来問題であった、絶縁保護膜にボンディングパッド用開口を形成した後生じる絶縁保護膜欠損を防止することができる。
【００２２】
以上の本発明の作用効果をさらに具体的に説明する。まず、本発明者らが実験により確認したＳｉＮなど絶縁保護膜の発生した欠損の原因を説明する。図９は半導体チップ上に形成された従来のレイアウトを有する配線８の屈曲部領域を示したものであり、図示していないが絶縁保護膜が配線８の表面上に形成されている。配線８に沿った点線は絶縁保護膜の、配線８の凹凸を反映した段差端部輪郭である。絶縁保護膜の堆積膜厚にも依存するが配線８が並行する部分では、隣接する配線８から同時に絶縁保護膜が成長するにつれ、その端部が両方から接触し配線間の領域が閉じる。通常配線間隔の狭い領域ではこのようになっている。一方、屈曲部においては、配線８の山折の頂点と隣接する配線８の谷折コーナーとの距離が並行部分の間隔より広くなっているので（原則的には並行部の間隔の１．４１倍）、絶縁保護膜の段差端部が接触せず凹部１０が形成される。
【００２３】
次に、図９のＶ−Ｖ断面は図１０（ａ）に示すように、成長速度の高いプラズマＣＶＤ法で形成したＳｉＮのような絶縁保護膜５は段差被覆性が高くないので、配線８上に堆積した絶縁保護膜５は、配線８の上部で前述のように接触し閉じているが、下部では空隙１１が形成される。このように配線側部に形成される保護絶縁膜の断面形状は、配線上部で厚く、配線下部で薄くなり膜厚が一定でない。断面で見た場合配線側部の、配線から最も外側へ突き出している保護絶縁膜５の端部が図９の点線で示した段差端部輪郭になり、以下絶縁保護膜の段差端部輪郭というときはこのことを意味する。また図９のＶＩ−ＶＩ断面は図１０（ｂ）に示す状態であり、屈曲部の配線間隔がＶ−Ｖ断面部より広いので、配線８上部で絶縁保護膜５は接触せず開いて凹部１０となっている。
【００２４】
図１１（ａ）、（ｂ）は絶縁保護膜が以上のように図９および１０図の状態になっているとき、ボンディングパッド上に絶縁保護膜の開口部を形成するときの工程断面図である。図１１（ａ）、（ｂ）に示す断面図は、図９のＶ−ＶおよびＶＩ−ＶＩ断面部分を示し、ボンディングパッド部は省略している。まず、工程（ａ）のように、レジスト膜６を表面に塗布すると配線８が並行する部分（図９のＶ−Ｖ断面）では保護絶縁膜５の表面が配線間で閉じているのでレジスト表面はほぼ平坦であるが、屈曲部（図９のＶＩ−ＶＩ断面）では絶縁保護膜５が配線間で凹部１０を形成しており、塗布時のレジスト材料が凹部１０から空隙１１に部分的に流れ込むのでレジスト膜６は凹部１０上で薄膜化することになる。
【００２５】
次にレジスト膜６はパターン化された後、１００℃〜１４０℃程度でポストベーク硬化処理がなされる。このとき、空隙１１中に貯蔵されていたガスが膨張しレジスト膜６の薄膜部を吹き飛ばし凹部１０に局所的に穴を開け、レジスト欠損部１２を形成する（図１１（ｂ）のＶＩ−ＶＩ断面図）。この状態でボンディングパッド部の保護膜５を開口するためにエッチングを行うと、レジスト欠損部１２から絶縁保護膜５が除去され、図８に示した保護膜欠損部９を形成する。あるいはレジスト膜が吹き飛ばされなくとも、保護膜のエッチング時に凹部１０近辺の薄膜化したレジスト膜が除去され、露出した保護膜５がさらにエッチングされて欠損部９が生じる。また、図１１（ｂ）のＶ−Ｖ断面図は、図８のＩＩＩ−ＩＩＩ断面図に対応し、図１１（ｂ）のＶＩ−ＶＩ断面図は、図８のＩＶ−ＩＶ断面にも対応している。
【００２６】
以上が絶縁保護膜欠損部が生じる理由であるが、本発明の第１の実施の形態による屈曲部配線レイアウトによれば、屈曲部の配線部分の外側に突出部１０４を付加するので（図１（ｂ））、隣接する配線間距離が小さくなる。そうすると隣接する配線間に成長した絶縁保護膜の配線１０３による段差端部は容易に接触し、図９の凹部１０は形成されない。
【００２７】
図１（ｂ）に示した点線１０５、１０５’は、配線１０３上に形成された絶縁保護膜の配線１０３の凹凸によって生じた段差端部輪郭であり、Ｉ−Ｉ断面で見た場合、従来と同じく図１０（ａ）のように絶縁保護膜の段差端部、すなわち段差端部輪郭１０５’が互いに接触する。それとともにＩＩ−ＩＩ断面で見た場合にも屈曲部で配線１０３間距離が小さくなっているから、図１０（ａ）のようになっており、配線１０３による絶縁保護膜段差部輪郭１０５’は互いに接触する。従って図９のような凹部１０を形成しないようにできるので、保護膜の欠損を防止することが可能となる。
【００２８】
図１の例では、配線の山折屈曲部に突出部を設けたが、配線１０３谷折屈曲部側のみ、あるいは山折、谷折屈曲部側の両方に突出部を設けて配線間隔を狭く形成してもよい。
【００２９】
（第２の実施の形態）
図２は本発明の第２の実施の形態である屈曲部の配線パターンレイアウト図である。この配線レイアウトでは、アルミニウム合金膜などからなる配線２０１の谷折側屈曲部に三角形状の突出部２０２を形成するものである。
【００３０】
図２の例においては、配線の太さは０．６μｍ、配線間の間隔は０．８μｍ、突出部の１つの面積は０．１５μｍ２であった。
【００３１】
この構成により、図２から明らかなように、配線２０１の山折側屈曲部頂点と突出部２０２との距離を図８に示した従来配線よりも縮めることができるので、隣接配線から成長した絶縁保護膜の配線２０１に起因する段差端部が配線間で接触させることができる。従って、ボンディングパッド上の絶縁保護膜開口工程後も保護膜の欠損が生じないようにできる。本実施の形態による突出部２０２は第１の実施の形態の突出部１０４よりも簡単なパターンであるから、マスク設計が容易になるという効果も有する。
【００３２】
複数配列された配線の屈曲部でも並行部と同じ間隔になるような配列をしたレイアウトとして屈曲部配線を４５°に傾けた、図６に示すパターンが従来から存在する。この場合は確かに配線６０１の並行部と４５°方向配線６０１ａ〜６０１ｃの間隔は同じではあるが、屈曲部の配線パターンのコーナーを結ぶ線ａ、ｂは配線郡の内部のある点で交差するから、このようなレイアウトでは４５°方向配線を設置できる配線本数に限界がある。またこのような斜め配線を設けることは、半導体チップ上の配線占有面積の増大につながるものである。
【００３３】
これに対して図２に示す本発明の配線においては、屈曲部のコーナーを結ぶ線ａ、ｂは平行であり配列できる配線本数は制限がなく、すべての配線に三角形状の突出部２０２を設置でき、これによって絶縁保護膜の欠損発生を防止できる。
【００３４】
以上屈曲部を有する複数の配線を配列した配線群パターンに関して述べた。これ以外の配線パターンレイアウト個所においても、ボンディングパッド上の絶縁保護膜開口エッチングを行った後、保護膜欠損部が発生する可能性がある。本発明はそれらの場所にも適用することができる。
【００３５】
（第３の実施の形態）
図３（ａ）は、第３の実施の形態による配線用アルミニウム合金など金属膜パターンのレイアウト図である。図３（ｂ）は参考として示した従来のレイアウトであって、パターン３０１間がＴ字状溝となっている場合である。３個の金属パターン３０１を被覆してＳｉＮなど絶縁保護膜をプラズマＣＶＤなどを用いて堆積すると、金属パターン３０１の段差に起因する絶縁保護膜の段差端部輪郭は点線３０３のようになる。すなわちＴ字溝交点領域で絶縁膜段差端部が接触しない凹部３０４ができて、ここで絶縁保護膜欠損部が発生する可能性がある。
【００３６】
この部分に対し、本発明では図３（ａ）に示すレイアウトとする。このレイアウトは集積回路内部配線層と同じ金属層からなる３個の面積の大きい金属パターン３０１で囲まれて形成されるＴ字状溝において、溝の交差部に位置する金属パターン３０１のコーナー部に突出部３０２を形成した。
【００３７】
図３（ａ）の例においては、金属パターン間の間隔は１．０μｍ、突出部の１つの面積は０．１５μｍ２であった。
【００３８】
これにより、溝の幅が狭くなり、絶縁保護膜の３個の金属パターン３０１によるそれぞれの段差端部輪郭３０３’は溝の交差部においても接触し凹部３０４がなくなるので、絶縁保護膜のボンディングパッド用開口を形成するエッチング工程を実施しても欠損が発生しないようにできる。
【００３９】
図３では金属パターン３０１のコーナー２箇所に突出部３０２を設けたが、交差部の絶縁膜埋め込み状態によっては１箇所、あるいは交差部付近のコーナー部のない金属パターン端部に突出部を設けてもよい。
【００４０】
図４は本発明の第３に実施の形態によるレイアウトの変形例であって、金属パターン４０１で形成される十字状溝の場合である。このとき、図３と同じ技術思想に従い金属パターン４０１の４つのコーナー部に突出部４０２を形成している。この場合も交差部の絶縁膜埋め込み状態によっては１〜３箇所のコーナー部に突出部を設けてもよい。
【００４１】
（第４の実施の形態）
図５（ａ）は、本発明の第４の実施の形態による配線レイアウトパターンを示す図である。従来から図５（ｂ）に示すように、長い連続した配線５０２に並行し、配線上に形成する絶縁保護膜の、配線に起因する段差端部輪郭５０４、５０４’が接触する程度の間隔を持って配線５０１が配置されるが、途中で終端するようなレイアウトがなされる。この場合、段差端部輪郭５０４、５０４’の離間部５０５においては、図の左半分の絶縁膜端部が接触している部分の下層は図１０（ａ）に示したように空隙１１が存在し、この部分の絶縁保護膜の段差被覆性が多少劣化していることから、絶縁保護膜表面に微細孔が生じる可能性が高い。こうした状態では塗布するレジストが一部微細孔から侵入して薄くなり、ボンディングパッド開口用エッチングによってやはり絶縁膜の欠損が発生する。
【００４２】
そこで図５（ａ）に示す本発明のレイアウトのように、配線５０１の終端部において、少なくとも配線５０２方向に突出部５０３を形成して配線間隔を狭くする。
【００４３】
図５（ａ）の例においては、配線の太さは０．６μｍ、配線間の間隔は０．８μｍ、突出部の１つの面積は０．８μｍ２であった。
【００４４】
これにより、点線の部分５０５でより絶縁膜の埋め込み特性がよくなるので、上記欠点を防止できる。この突出部５０３は、配線５０２側で配線５０１終端部と対向する部分に設けてもよい。
【００４５】
以上説明したすべての実施の形態による本発明の配線レイアウトは、配線それぞれの絶縁保護膜の段差端部を互いに接触させるために、配線のコーナー部などに突出部を設けるものである。本発明では必要な部分にだけ突出部を設ける構造となっており、その他の部分、特に複数の配線が並行する部分の間隔は従来と同じに維持することができる。従って絶縁保護膜を介した配線間容量は増大することがないので、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のアドレス線のように複数の配線が平行に長く近接してレイアウトされている場合、同層の配線間の容量カップリングによるクロストークを避けることができるし、また半導体装置としての高速性を保つことができるという付加的効果も有する。
【００４６】
また、以上第１〜第４の実施の形態では配線などのパターンレイアウトを中心にして説明したが、これらレイアウトを利用して製造する半導体装置の製造工程は、従来とほとんど同じである。すなわち、まず半導体基板上に形成された絶縁膜上に第１〜第４の実施の形態に示した配線や金属パターンおよびこれらと同一の膜を利用してボンディングパッドを形成し、さらにその上に保護絶縁膜を形成する。次にレジスト膜を保護絶縁膜上に塗布し、ボンディングパッド上に開口パターンを形成する。そしてレジストパターンをマスクとして絶縁膜をエッチングし、開口を形成する。
【００４７】
【発明の効果】
以上のように本発明によれば、配線が複数本形成された半導体基板の配線屈曲部のコーナー部の例えば外側または内側に突出部を形成することにより、ボンディングパッドを開口するためのエッチング工程においてボンディングパッド上以外の配線配置部絶縁保護膜に穴が開く問題を解決できる。従って本発明は、配線パターンのレイアウトを変更するだけであるからコスト上昇となるレジストの厚膜化や絶縁保護膜下地の平坦化工程などの追加無しに、しかも、半導体チップを大きくすることなく解決するという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による配線レイアウト図。
【図２】本発明の第２の実施の形態による配線レイアウト図。
【図３】本発明の第３の実施の形態を説明する配線レイアウト図。
【図４】本発明の第３の実施の形態による配線レイアウトの変形例を示す図。
【図５】本発明の第４の実施の形態を説明する配線レイアウト図。
【図６】従来の屈曲部を有する配線レイアウト図。
【図７】（ａ）（ｂ）は従来のボンディングパッド部開口工程を示す工程断面図。
【図８】従来の屈曲部を有する配線レイアウトと絶縁保護膜欠損を示す図。
【図９】従来の屈曲部を有する配線パターンを示す図。
【図１０】（ａ）は図９におけるＶ−Ｖ断面図、（ｂ）は図９におけるＶＩ−ＶＩ断面図。
【図１１】（ａ）は図９におけるＶ−Ｖ断面図、（ｂ）は図９におけるＶＩ−ＶＩ断面図であって、従来のボンディングパッド部開口工程における不良発生過程を示す断面図。
【符号の説明】
１ 半導体基板
２ 絶縁膜
３，８，１０３，２０１，５０１，５０２，６０１ 配線
４ ボンディングパッド
５ 絶縁保護膜
６ レジスト膜
７ 開口
９ 保護絶縁膜欠損部
１０，３０４ 凹部
１１ 空隙
１２ レジスト欠損部
１０１ レチクル配線パターン
１０２ レチクル突出部パターン
１０４，２０２，３０２，４０２，５０３ 突出部
１０５，１０５’，３０３，３０３’，５０４，５０４’ 段差端部輪郭
３０１，４０１ 金属パターン
５０５ 離間部
６０１ａ〜ｃ ４５°方向配線
Claims (8)
- 半導体基板上に配線が複数本形成され、前記配線には屈曲部を含む半導体装置であって、
前記屈曲部のコーナーの外側に突出部を含むことを特徴とする半導体装置。 - 半導体基板上に配線が複数本形成され、前記配線には屈曲部を含む半導体装置であって、
前記屈曲部の谷折コーナーに三角形状の突出部が設けられたことを特徴とする半導体装置。 - 半導体基板上に複数の導電膜パターンが設けられ、前記複数の導電膜パターンを離間するＴ字状溝または十字状溝が形成された半導体装置であって、
前記Ｔ字状溝または十字状溝を構成する各溝の交差部に位置する少なくとも１つの前記導電膜パターンのコーナーに、突出部が設けられたことを特徴とする半導体装置。 - 半導体基板上に所定の間隔でほぼ並行して第１および第２の配線が設けられ、前記第１の配線の延在部において前記第２の配線が終端している半導体装置であって、
少なくとも前記第２の配線の終端部に、前記第１の配線方向に突出する突出部を設けるか、または少なくとも前記第２の配線の終端部に対向する前記第１の配線部分に、前記第２の配線方向に突出する突出部を設けたことを特徴とする半導体装置。 - 前記配線と同一膜で構成されたボンディングパッドと、前記配線および前記ボンディングパッドを被覆し、前記ボンディングパッド上に開口を有する絶縁保護膜とをさらに含む請求項１または２に記載の半導体装置。
- 前記導電膜パターンと同一膜で構成されたボンディングパッドと、前記配線および前記ボンディングパッドを被覆し、前記ボンディングパッド上に開口を有する絶縁保護膜とをさらに含む請求項３に記載の半導体装置。
- 前記第１および第２の配線と同一膜で構成されたボンディングパッドと、前記配線および前記ボンディングパッドを被覆し、前記ボンディングパッド上に開口を有する絶縁保護膜とをさらに含む請求項４に記載の半導体装置。
- 半導体基板上に、屈曲部を有し、かつ前記屈曲部のコーナーに突出部が設けられた複数の配線をほぼ並行して配列し、形成する工程と、
ボンディングパッドを形成する工程と、
前記複数の配線および前記ボンディングパッドを被覆するように絶縁保護膜を形成する工程と、
前記絶縁保護膜上にパターン化された感光性樹脂膜を形成する工程と、
前記感光性樹脂膜をマスクとして前記絶縁保護膜を選択的にエッチングし、前記ボンディングパッド上に前記絶縁膜の開口を形成する工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002297982A JP4387654B2 (ja) | 2002-10-10 | 2002-10-10 | 半導体装置およびその製造方法 |
| TW092126813A TWI237856B (en) | 2002-10-10 | 2003-09-29 | Semiconductor device and method of manufacturing the same |
| US10/678,200 US7067412B2 (en) | 2002-10-10 | 2003-10-02 | Semiconductor device and method of manufacturing the same |
| KR10-2003-0070558A KR100532728B1 (ko) | 2002-10-10 | 2003-10-10 | 반도체 장치 및 그 제조 방법 |
| CNB200310100789XA CN1319164C (zh) | 2002-10-10 | 2003-10-10 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002297982A JP4387654B2 (ja) | 2002-10-10 | 2002-10-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004134594A true JP2004134594A (ja) | 2004-04-30 |
| JP4387654B2 JP4387654B2 (ja) | 2009-12-16 |
Family
ID=32064194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002297982A Expired - Fee Related JP4387654B2 (ja) | 2002-10-10 | 2002-10-10 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7067412B2 (ja) |
| JP (1) | JP4387654B2 (ja) |
| KR (1) | KR100532728B1 (ja) |
| CN (1) | CN1319164C (ja) |
| TW (1) | TWI237856B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620430B1 (ko) * | 2005-04-29 | 2006-09-06 | 삼성전자주식회사 | 반도체 장치의 얼라인 키 구조물 및 이를 형성하는 방법 |
| WO2007077884A1 (ja) * | 2005-12-28 | 2007-07-12 | Takashi Suzuki | 電子の波動・粒子の二重性に基づいて設計された配線構造及び電子デバイス |
| KR100818713B1 (ko) | 2007-03-23 | 2008-04-02 | 주식회사 하이닉스반도체 | 노광 과정 중의 스컴을 억제하는 리소그래피 방법 |
| JP2008192816A (ja) * | 2007-02-05 | 2008-08-21 | Sanyo Electric Co Ltd | 半導体チップ及びその位置合わせ方法 |
| JP2011009566A (ja) * | 2009-06-26 | 2011-01-13 | Oki Semiconductor Co Ltd | 半導体装置 |
| JP2012069838A (ja) * | 2010-09-27 | 2012-04-05 | Renesas Electronics Corp | パワー系半導体装置 |
| JP2015065460A (ja) * | 2014-11-21 | 2015-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2020145279A (ja) * | 2019-03-05 | 2020-09-10 | キオクシア株式会社 | 半導体装置 |
| WO2022196123A1 (ja) * | 2021-03-17 | 2022-09-22 | ローム株式会社 | 半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7858438B2 (en) * | 2007-06-13 | 2010-12-28 | Himax Technologies Limited | Semiconductor device, chip package and method of fabricating the same |
| CN112292757B (zh) * | 2018-08-24 | 2024-03-05 | 铠侠股份有限公司 | 半导体装置及其制造方法 |
| WO2024155164A1 (ko) * | 2023-01-20 | 2024-07-25 | 엘지이노텍 주식회사 | 회로 기판 및 이를 포함하는 반도체 패키지 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552639A (en) * | 1980-09-01 | 1996-09-03 | Hitachi, Ltd. | Resin molded type semiconductor device having a conductor film |
| JPS6159739A (ja) | 1984-08-30 | 1986-03-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP2953755B2 (ja) * | 1990-07-16 | 1999-09-27 | 株式会社東芝 | マスタスライス方式の半導体装置 |
| JPH0513678A (ja) * | 1991-06-28 | 1993-01-22 | Kawasaki Steel Corp | 半導体装置 |
| KR100276781B1 (ko) * | 1992-02-03 | 2001-01-15 | 비센트 비. 인그라시아 | 리드-온-칩 반도체장치 및 그 제조방법 |
| JPH0629285A (ja) | 1992-07-08 | 1994-02-04 | Nec Corp | 半導体装置 |
| US5618744A (en) * | 1992-09-22 | 1997-04-08 | Fujitsu Ltd. | Manufacturing method and apparatus of a semiconductor integrated circuit device |
| JP3139896B2 (ja) * | 1993-11-05 | 2001-03-05 | 株式会社東芝 | 半導体レイアウト方法 |
| JPH07333854A (ja) | 1994-06-07 | 1995-12-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5686356A (en) * | 1994-09-30 | 1997-11-11 | Texas Instruments Incorporated | Conductor reticulation for improved device planarity |
| US5631495A (en) * | 1994-11-29 | 1997-05-20 | International Business Machines Corporation | High performance bipolar devices with plurality of base contact regions formed around the emitter layer |
| KR100220933B1 (ko) * | 1995-06-30 | 1999-09-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
| JPH0945686A (ja) | 1995-08-03 | 1997-02-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5981384A (en) * | 1995-08-14 | 1999-11-09 | Micron Technology, Inc. | Method of intermetal dielectric planarization by metal features layout modification |
| US5650666A (en) * | 1995-11-22 | 1997-07-22 | Cypress Semiconductor Corp. | Method and apparatus for preventing cracks in semiconductor die |
| JP3955360B2 (ja) | 1996-07-30 | 2007-08-08 | 川崎マイクロエレクトロニクス株式会社 | レチクルの配線パターンの製造方法 |
| US5888900A (en) * | 1996-07-30 | 1999-03-30 | Kawasaki Steel Corporation | Method for manufacturing semiconductor device and reticle for wiring |
| JPH1098122A (ja) * | 1996-09-24 | 1998-04-14 | Matsushita Electron Corp | 半導体装置 |
| KR100255516B1 (ko) * | 1996-11-28 | 2000-05-01 | 김영환 | 반도체 장치의 금속배선 및 그 형성방법 |
| JP3109449B2 (ja) * | 1997-04-25 | 2000-11-13 | 日本電気株式会社 | 多層配線構造の形成方法 |
| US6251763B1 (en) * | 1997-06-30 | 2001-06-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| JP2891692B1 (ja) * | 1997-08-25 | 1999-05-17 | 株式会社日立製作所 | 半導体装置 |
| JP4008629B2 (ja) * | 1999-09-10 | 2007-11-14 | 株式会社東芝 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| JP3602997B2 (ja) * | 1999-12-15 | 2004-12-15 | 松下電器産業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
| WO2001067500A2 (en) * | 2000-03-07 | 2001-09-13 | Micron Technology, Inc. | Methods for making nearly planar dielectric films in integrated circuits |
| JP4174174B2 (ja) * | 2000-09-19 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法並びに半導体装置実装構造体 |
| US6306745B1 (en) * | 2000-09-21 | 2001-10-23 | Taiwan Semiconductor Manufacturing Company | Chip-area-efficient pattern and method of hierarchal power routing |
| JP2002198443A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 半導体装置及びその製造方法 |
| US6451680B1 (en) * | 2001-01-31 | 2002-09-17 | United Microelectronics Corp. | Method for reducing borderless contact leakage by OPC |
| JP2002353102A (ja) * | 2001-05-23 | 2002-12-06 | Hitachi Ltd | 半導体装置の製造方法 |
| KR100418567B1 (ko) * | 2001-06-14 | 2004-02-11 | 주식회사 하이닉스반도체 | 각기 다른 반도체층 상에 ｎｍｏｓ 트랜지스터 및ｐｍｏｓ 트랜지스터를 구비하는 2-입력 노어 게이트 및그 제조 방법 |
| US6559476B2 (en) * | 2001-06-26 | 2003-05-06 | United Microelectronics Corp. | Method and structure for measuring bridge induced by mask layout amendment |
| JP3534093B2 (ja) * | 2001-07-31 | 2004-06-07 | セイコーエプソン株式会社 | 半導体装置の設計方法並びに設計プログラム |
| US6861749B2 (en) * | 2002-09-20 | 2005-03-01 | Himax Technologies, Inc. | Semiconductor device with bump electrodes |
-
2002
- 2002-10-10 JP JP2002297982A patent/JP4387654B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-29 TW TW092126813A patent/TWI237856B/zh not_active IP Right Cessation
- 2003-10-02 US US10/678,200 patent/US7067412B2/en not_active Expired - Fee Related
- 2003-10-10 KR KR10-2003-0070558A patent/KR100532728B1/ko not_active IP Right Cessation
- 2003-10-10 CN CNB200310100789XA patent/CN1319164C/zh not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620430B1 (ko) * | 2005-04-29 | 2006-09-06 | 삼성전자주식회사 | 반도체 장치의 얼라인 키 구조물 및 이를 형성하는 방법 |
| US8253246B2 (en) | 2005-12-28 | 2012-08-28 | Takashi Suzuki | Wiring structure and electronic device designed on basis of electron wave-particle duality |
| WO2007077884A1 (ja) * | 2005-12-28 | 2007-07-12 | Takashi Suzuki | 電子の波動・粒子の二重性に基づいて設計された配線構造及び電子デバイス |
| JPWO2007077884A1 (ja) * | 2005-12-28 | 2009-06-11 | 鈴木 隆史 | 電子の波動・粒子の二重性に基づいて設計された配線構造及び電子デバイス |
| JP2008192816A (ja) * | 2007-02-05 | 2008-08-21 | Sanyo Electric Co Ltd | 半導体チップ及びその位置合わせ方法 |
| KR100818713B1 (ko) | 2007-03-23 | 2008-04-02 | 주식회사 하이닉스반도체 | 노광 과정 중의 스컴을 억제하는 리소그래피 방법 |
| US7774738B2 (en) | 2007-03-23 | 2010-08-10 | Hynix Semiconductor Inc. | Lithography method for forming a circuit pattern |
| JP2011009566A (ja) * | 2009-06-26 | 2011-01-13 | Oki Semiconductor Co Ltd | 半導体装置 |
| US8884435B2 (en) | 2009-06-26 | 2014-11-11 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| JP2012069838A (ja) * | 2010-09-27 | 2012-04-05 | Renesas Electronics Corp | パワー系半導体装置 |
| JP2015065460A (ja) * | 2014-11-21 | 2015-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2020145279A (ja) * | 2019-03-05 | 2020-09-10 | キオクシア株式会社 | 半導体装置 |
| JP7134902B2 (ja) | 2019-03-05 | 2022-09-12 | キオクシア株式会社 | 半導体装置 |
| WO2022196123A1 (ja) * | 2021-03-17 | 2022-09-22 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100532728B1 (ko) | 2005-12-01 |
| JP4387654B2 (ja) | 2009-12-16 |
| US7067412B2 (en) | 2006-06-27 |
| CN1497719A (zh) | 2004-05-19 |
| KR20040032798A (ko) | 2004-04-17 |
| TW200409241A (en) | 2004-06-01 |
| CN1319164C (zh) | 2007-05-30 |
| TWI237856B (en) | 2005-08-11 |
| US20040072415A1 (en) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005109145A (ja) | 半導体装置 | |
| JP4387654B2 (ja) | 半導体装置およびその製造方法 | |
| US20020063306A1 (en) | Semiconductor device with a fuse box and method of manufacturing the same | |
| JP3468188B2 (ja) | 半導体装置とその製法 | |
| JP2001284352A (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2021107970A1 (en) | Bonded assembly containing laterally bonded bonding pads and methods of forming the same | |
| JP2001274338A (ja) | 半導体集積回路装置 | |
| JP2541028Y2 (ja) | 半導体装置 | |
| JPH0629285A (ja) | 半導体装置 | |
| JP3317399B2 (ja) | 半導体装置の製造方法 | |
| JPH08204002A (ja) | 半導体集積回路装置の製造方法 | |
| KR100439835B1 (ko) | 멀티-플로빙용 패드 및 그 제조방법 | |
| JP2001345378A (ja) | 半導体装置及びその製造方法 | |
| KR100790976B1 (ko) | 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
| JPH10154808A (ja) | 半導体装置およびその製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH06163721A (ja) | 半導体装置 | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPS6043845A (ja) | 多層配線部材の製造方法 | |
| JP2002313911A (ja) | 半導体装置およびその製造方法 | |
| JPH04186627A (ja) | 半導体装置 | |
| KR20040042060A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH10326832A (ja) | 半導体素子の金属配線形成方法 | |
| JPH1174271A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061212 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091001 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |